JP5267053B2

JP5267053B2 - 半導体試験装置

Info

Publication number: JP5267053B2
Application number: JP2008281416A
Authority: JP
Inventors: 敦吉田
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2008-10-31
Filing date: 2008-10-31
Publication date: 2013-08-21
Anticipated expiration: 2028-10-31
Also published as: JP2010107432A

Description

本発明は、パワー半導体素子の電気的特性および熱的特性に関する試験を行うための半導体試験装置に関し、とくに半導体素子の電気的および熱的特性を測定することによってパワー半導体素子の統合試験を行う半導体試験装置に関する。

従来、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、あるいはＩＧＢＴ（Insulated Gate Bipolar Transistor）、整流ダイオード等に代表されるパワー半導体素子の製造工程では、半導体素子の完成前または完成後にそれらの電気的特性、熱的特性に関する試験が行われている。

図１２は、従来のパワー半導体素子の試験工程の一例を示す図である。ここには、パワーＭＯＳＦＥＴ、ＩＧＢＴ等のスイッチング用の半導体素子についての試験項目が示されている。

この試験工程では、半導体素子を封入したパッケージの絶縁特性を測定し、保証するための絶縁耐圧試験、パッケージの放熱特性を測定し、保証するための熱抵抗試験、半導体素子のアバランシェ耐量等、使用中の過負荷に対して耐性を保証するためのサージ試験、半導体素子のスイッチング動作時におけるフォールタイムや逆回復時間等に代表されるスイッチング特性を測定し、保証するためのスイッチング特性試験、さらには半導体素子のリーク電流やオン電圧等の静特性を測定し、保証する静特性試験等が実施される。そして、絶縁耐圧試験では絶縁耐圧試験機が使用され、熱抵抗試験では熱抵抗試験機が使用され、サージ試験ではサージ試験機が使用され、スイッチング特性試験ではスイッチング試験機が使用され、静特性試験では静特性試験機が使用されている。

図１３は、別のパワー半導体素子の試験工程の一例を示す図である。ここでは、整流ダイオードについての試験項目とそのために使用する試験装置を示している。整流ダイオードでは、絶縁耐圧試験、熱抵抗試験、サージ試験、静特性試験が同様に実施され、さらにスイッチング特性試験に代えて、逆回復特性試験機を用いた逆回復特性試験が実施される。

ところで、パワーＭＯＳＦＥＴ、ＩＧＢＴ等のパワー半導体素子では、その品質保証レベルを高く維持するために、いずれも試験工程数が比較的多くなっている。そのため、複数の単機能の試験装置を配置した試験ラインが必要になるが、試験対象の半導体素子を運搬する運搬装置の組み合わせで構成された試験ラインでは、各種の運搬装置の複雑化や大型化によって高コスト化が著しい。また、試験対象の半導体素子を一つの試験装置から次の試験装置へ運搬する際に、運搬の一部または全部を運搬装置によらず人手により行う場合は、そのための人件費が必要となり、やはり高コスト化が問題となる。

たとえば特許文献１には、制御用の集積回路とともにモジュール内に一体に組み込まれた電力用トランジスタ等の半導体装置における実装時のはんだ付け状態等を確認ないしは良否を判定するため、その熱抵抗を測定する方法が開示されている。

ここでは、第１測定ステップでモジュールの出力端子を介して試験電流を測定対象に供給した状態でその両端電圧を第１測定値として測定し、加熱ステップではモジュールの入力端子を介し制御信号を制御回路に与えて出力トランジスタを制御しながら出力端子から測定対象に加熱電流を流し、かつ第２測定ステップで第１測定ステップと同じ状態で両端電圧を第２測定値として測定した上で、これら測定結果から出力トランジスタの熱抵抗を計算するようにしている。そして、内部の複合接合を含むその両端電圧を利用することによって、出力トランジスタがモジュール内に制御回路とともに一体に組み込まれその制御端子が外部に導出されない場合でもモジュールの出力端子を介してその熱抵抗を容易に測定できる。

パワースイッチング素子の熱抵抗の測定については、別の方法も提案されている（たとえば、特許文献２参照）。これはパワースイッチング素子が共通してもつ性質、つまりコレクタ・エミッタ（ドレイン・ソース）間の耐圧の温度特性を利用して共通の熱抵抗計測装置を供給するものであって、電圧印加前後の耐圧変化を０．１％／℃という変化率を利用して温度に換算し、印加した電力と換算した上昇温度とにより熱抵抗を求めることができる。

また、パワーＭＯＳＦＥＴ等の高速スイッチング素子においてサージ耐量を測定する装置としては、制御回路によりスイッチング素子の制御端子に入力される制御信号を用いてスイッチング素子の被制御端子間を導通させる時間を変化させ、被測定素子に印加する電圧を変化させる技術がある（たとえば、特許文献３参照）。

さらに、パワートランジスタや絶縁ゲート型バイポーラトランジスタ等の半導体素子を高周波で、かつ大電流領域でスイッチング特性を試験できる半導体試験装置についても、たとえば特許文献４に記載がある。この半導体試験装置によれば、複数個の回路補助スイッチング素子と複数個のコイルで構成して、回路補助スイッチング素子を並列に、かつ順番にスイッチング動作させることで、回路補助スイッチング素子に課せられる責務を軽減し、高周波大電流の試験を安定して行うことができる。
特開平６−２８１６９３号公報（段落番号［００１６］〜［００３８］および図１）特開平９−５３８８号公報（段落番号［００２２］、［００２３］および図１、図２）特開２００６−６４５３５号公報（段落番号［００１３］〜［００２９］および図１〜６）特開平１０−１９７５９４号公報（段落番号［０００８］、［００１６］および図１、図２）

従来の試験工程で問題となるのは、このように試験項目毎に独立した試験装置を用いて試験が行われていたことだけでなく、半導体素子の合否判定規格に照合して合格か否かを判定する動作も、個別の試験装置で行われていたことである。すなわち、従来の不良品の識別および分別では、良品のみを次の試験装置に送り、不良品を試験ラインから排除しており、それら半導体素子の試験データも個別に出力されていた。そのため、これらを統合するためのシステムは、運搬装置や試験データの収集・統合・解析装置等を組み込んだハードウエアとソフトウエアの両方が必要になる。したがって、システム全体が大掛かりなものにならざるを得ず、当該システムを運営・管理するための人手がさらに必要となってくる。

そのため、試験項目（試験機台数）が多いほど試験システムは一層複雑になり、従来のパワー半導体素子の試験工程を実施するには、その装置コストだけでなく人件費も大きくなり、またパワー半導体素子が発注されてから納品されるまでに要するリードタイムが長時間になる等の問題点があった。

本発明はこのような点に鑑みてなされたものであり、パワー半導体素子の熱抵抗試験、サージ試験、スイッチング特性試験について統合して、試験工程数を減らすことが可能な半導体試験装置を提供することを目的とする。

本発明では、上記問題を解決するために、パワー半導体素子の電気的特性および熱的特性に関する試験を行うための半導体試験装置が提供される。この半導体試験装置は、被試験デバイスをパワーＭＯＳＦＥＴ、ＩＧＢＴ等の能動素子とした前記パワー半導体素子に電源供給する電源部と、前記被試験デバイスに所定の責務を付与する受動素子あるいは第２能動素子を有する負荷部と、前記被試験デバイスに所定の電圧信号、電流信号、あるいは周波数信号を供給して駆動する駆動部と、前記被試験デバイスに流れる電流値、あるいは電圧値によってその電気的特性および熱的特性を測定する測定部と、を備え、前記負荷部には、前記受動素子としての誘導負荷、抵抗負荷、容量負荷、あるいは整流部品がいずれかに切り替え可能に設けられ、前記被試験デバイスのサージ試験、熱抵抗試験、スイッチング特性試験、および連続動作試験の全て、もしくは前記各試験の中から複数の試験を順次に実施するようにしたことを特徴とする。

また、本発明の半導体試験装置では、パワー半導体素子の電気的特性および熱的特性に関する試験を行うため、被試験デバイスを整流ダイオード等の受動素子とした前記パワー半導体素子に電源供給する電源部と、前記被試験デバイスに所定の責務を付与する第２受動素子あるいは能動素子を有する負荷部と、前記被試験デバイスに所定の電圧信号、電流信号、あるいは周波数信号を供給して駆動する駆動部と、前記被試験デバイスに流れる電流値、あるいは電圧値によってその電気的特性および熱的特性を測定する測定部と、を備え、前記駆動部は、所定のデューティ、所定の周波数によってスイッチング動作することにより、前記被試験デバイスへの電源供給をオンオフするスイッチ回路を有し、前記被試験デバイスのサージ試験、熱抵抗試験、逆回復特性試験、および連続動作試験の全て、もしくは前記各試験のいずれかを選択して順次に実施するようにしたことを特徴としている。

本発明によれば、試験工程数を減らすことが可能となり、搬送装置や統合システムの複雑化・大型化を回避して、人件費の抑制、リードタイムの短縮を実現することができる。また、市場における実動作を模擬した連続動作試験の導入により、パワー半導体素子の出荷後における初期故障品のスクリーニングレベルがアップできる。

以下、図面を参照してこの発明の実施の形態について説明する。図１は、本発明の半導体試験装置の概略構成を示すブロック図である。
電源部１は、負荷部２を介して被試験デバイス（以下、ＤＵＴという。）３が接続されたＤＵＴ接続部４に電源供給するものである。負荷部２には、誘導負荷、抵抗負荷、容量負荷、あるいは整流部品等の受動負荷や、トランジスタ等のスイッチングデバイス（能動負荷）が用いられ、それぞれＤＵＴ３に対して必要な責務を付与している。負荷部２を複数の受動負荷で構成した場合は、それらを適宜に切り替えてＤＵＴ３に接続する。また、負荷部２を能動負荷によって構成した場合、スイッチングデバイス制御・駆動部５によって負荷部２が高周波スイッチングされた状態でＤＵＴ３に接続される。

ＤＵＴ接続部４には、ＤＵＴ制御・駆動部６とＤＵＴ特性測定部７が接続されている。ＤＵＴ制御・駆動部６は、ＤＵＴ３に所定の電圧信号、電流信号、あるいは周波数信号を供給して、それを駆動するものであり、ＤＵＴ特性測定部７では、ＤＵＴ３に流れる電流値、あるいは電圧値によってその電気的特性および熱的特性を測定している。また、ＤＵＴ特性測定部７には、ＤＵＴ３に流れるサージ電流値や、その熱抵抗値に関する基準値、あるいはスイッチング特性に対応する基準値等を記憶して、これらの基準値に基づいてＤＵＴ３の良否を判定する良否判定部（良否判定回路）８が接続されている。

つぎに、このような半導体試験装置の測定動作について説明する。
まず、ＤＵＴ３の外部電極とＤＵＴ接続部４とを接続し、負荷部２を適正な負荷状態に選択・設定したうえで、初期温度Ｔ₀を測定する。なお、半導体デバイスは、そのオン電圧、オン抵抗、順電圧降下、降伏電圧、あるいはしきい値電圧等、温度依存性をもった特性値を有することから、この初期温度Ｔ₀の測定に際しては、これらの特性値のうち、いずれか一つを温度依存特性測定回路等により測定して、温度測定の代わりとすることが一般的である。

つぎに、負荷部２の負荷状態を切り替えて、サージ試験やスイッチング特性試験を行う。ここで、サージ試験やスイッチング特性試験では、後述するように温度依存性のあるＤＵＴ３のオン抵抗、オン電圧、順電圧降下、あるいは降伏電圧等を同時に測定することが可能である。したがって、初期温度Ｔ₀の測定をサージ試験やスイッチング特性試験と同時に行う場合には、上記の温度依存特性測定回路が不要となる。

つぎに、さらに負荷部２の負荷状態を切り替えてから、ＤＵＴ３を規定の周波数で連続動作させる。この半導体試験装置では、ＤＵＴ制御・駆動部６によりＤＵＴ３の電圧、電流、駆動パルス幅、周波数、負荷を選定できるようになっており、これらのパラメーターにつき適切な値を選定することでＤＵＴ３の発熱条件が決定される。また、この連続動作中にＤＵＴ３で発生する電力損失Ｐ_DをＤＵＴ特性測定部７により測定する。

つぎに、熱抵抗値を求める熱抵抗試験を行う。そのために、再びＤＵＴ３の温度Ｔ₁を初期温度Ｔ₀の測定時と同一の方法で測定する。熱抵抗値Ｒ_thは、つぎの式
Ｒ_th＝（Ｔ₁−Ｔ₀）／Ｐ_D
で求めることができる。

最後に、これらの各試験によって測定されたスイッチング特性値、サージ電流値、および熱抵抗値をそれぞれ対応する合否判定の基準値と照合してＤＵＴ３の良否判定を行う。
つぎに、ＭＯＳＦＥＴ、ＩＧＢＴ等に代表されるスイッチング素子（能動素子）を試験するための半導体試験装置の回路構成および統合試験の手順について説明する。

図２は、スイッチング用の半導体素子の試験回路を示す図である。
この試験回路は、直流電源ＥとコンデンサＣ１からなる電源部１、４種類の負荷を切り替えて構成された負荷部２、ＤＵＴ３が接続されたＤＵＴ接続部４、ＤＵＴ制御・駆動部６、ＤＵＴ特性測定部７としての電流計７１および電圧計７２、温度依存特性測定回路としての定電流源９と切り替えスイッチＳＷ９１，ＳＷ９２から構成される。負荷部２は、誘導負荷Ｌ１、整流ダイオードＤ１と抵抗負荷Ｒ１の直列回路、容量負荷Ｃ２、および抵抗負荷Ｒ２をそれぞれスイッチＳＷ１〜ＳＷ４によって切り替えるように構成されている。また、電流計７１および電圧計７２で測定された電流、電圧値は、図示しない良否判定部８（図１参照）に送られる。

図３は、図２の試験回路における統合動作試験（統合試験）の手順を示すタイミング図である。ここで、ＶｇｓはＤＵＴ３のゲート電圧、ＩｄはＤＵＴ３のドレイン電流、ＶｄｓはＤＵＴ３のドレイン・ソース間電圧（もしくは単にドレイン電圧という。）である。

同図（ａ），（ｂ）は、それぞれ統合動作試験の開始および終了を指示するスタート信号およびエンド信号を示している。以下では、スタート信号が供給されることにより統合動作試験として順次実行されるところのスイッチング特性試験（熱抵抗試験の前段）、サージ試験、連続動作試験（高周波動作試験）およびスイッチング特性試験（熱抵抗試験の後段）について、順に説明する。

まず、試験回路にスタート信号が伝達されると、図２の負荷部２のスイッチＳＷ１とＳＷ２を閉じ、スイッチＳＷ３とＳＷ４を開く。この負荷部２のスイッチ操作によって、誘導負荷（インダクタ）Ｌ１とそれに整流ダイオードＤ１が並列接続された一般的な誘導負荷によるスイッチング特性試験回路となる。

この状態でＤＵＴ制御・駆動部６より、一定期間、規定の電圧（たとえば＋１０Ｖ）をＤＵＴ３であるＭＯＳＦＥＴのゲート・ソース間（以下、Ｇ−Ｓ間という。）に供給して、スイッチング特性試験が実施される。この電圧供給期間は、一般にゲートドライブ時間と呼ばれている。これにより、ＤＵＴ３をターンオンさせ、誘導負荷Ｌ１と電源電圧Ｅ、およびゲートドライブ時間で決まる試験電流がＤＵＴ３のドレイン電極からソース電極に流れる。このときの試験電流は、ＤＵＴ特性測定部７の電流計７１で測定される。

図４は、ＤＵＴ特性の測定結果を示す図であって、（Ａ）はスイッチング特性試験の結果を示す波形図、（Ｂ）はサージ試験の結果を示す波形図、（Ｃ）は連続動作試験の結果を示す波形図である。

ここで、試験電流が規定電流値へ到達した時点におけるドレイン・ソース間（以下、Ｄ−Ｓ間という。）の電圧降下（以下、オン電圧という。）を電圧計７２で測定し、これを試験電流で除したものをオン抵抗Ｒ_DS(ON)0とする。

また、ゲートドライブ時間の終了時には、ＤＵＴ３のスイッチング特性を規定するフォールタイム、ターンオフ時間等の測定が行われる。このスイッチング時間について、それぞれに規定された判定規格と照合したうえで、ＤＵＴ３の合否判定を行う。

さらに、ＤＵＴ３のターンオン時についてのスイッチング特性を測定する場合、２波のゲートドライブ用の電圧信号を規定の間隔で供給し、第２波におけるターンオン時間を測定する（図４（Ａ）には１波のみの場合の例を示している。）。なお、ＤＵＴ３に抵抗負荷Ｒ２を接続してスイッチング特性を測定する場合、スイッチＳＷ１〜ＳＷ３を開いてスイッチＳＷ４だけを閉じ、上記と同様のスイッチング特性試験を行う。図４（Ａ）には、ドレイン電流Ｉｄ波形（点線）、およびＤ−Ｓ間の電圧（ドレイン電圧）Ｖｄｓ波形（実線）によって、ＤＵＴ３のターンオフ時のスイッチング特性試験の結果（図３の破線Ａによって示す部分）を拡大して示している。

つぎに、負荷部２のスイッチＳＷ１を閉じ、スイッチＳＷ２〜ＳＷ４を開く。このとき、試験回路はＬ負荷アバランシェ試験回路となる。
この状態で、ＤＵＴ３のＤ−Ｓ間に規定の電流が流れるように、電源部１の電源電圧Ｅを調整して、一定のゲートドライブ用の電圧をＤＵＴ制御・駆動部６から供給する。ゲートドライブ時間の終了後に、誘導負荷Ｌ１（インダクタンス）と電源電圧Ｅ、およびＤＵＴ３のＤ−Ｓ間の降伏電圧で決まるアバランシェ動作に入る。これは、欠陥を抱えるＭＯＳＦＥＴチップを強制的に破壊させるスクリーニング試験である。図４（Ｂ）には、Ｇ−Ｓ間の電圧Ｖｇｓ波形（実線）、Ｄ−Ｓ間の電圧Ｖｄｓ波形（実線）、およびドレイン電流Ｉｄ波形（点線）によって、ＤＵＴ３のサージ試験の結果（図３の破線Ｂによって示す部分）を拡大して示している。

なお、サージ試験での合否判定方法としては、試験中のドレイン電流またはＤ−Ｓ間電圧を電流計７１、電圧計７２によってモニターして、規定の判定基準と照合する方法、あるいはアバランシェ試験における降伏電圧（ＢＶＤＳＳ）やターンオフ時間を測定して、規定の判定基準と照合する方法がある。

つぎに、連続動作試験（高周波動作試験）を行うために、負荷部２のスイッチＳＷ１とＳＷ３を閉じ、スイッチＳＷ２とＳＷ４を開く。そして、電源部１の電源電圧Ｅを規定値に調整する。

この状態で、ＤＵＴ制御・駆動部６からゲートドライブ用の電圧を規定の期間、すなわち、所定のパルス幅、かつ規定の周波数で供給する。なお、こうした電源電圧Ｅや負荷定数、ゲートドライブ用のパルス幅、周波数、および連続試験時間等は、ＤＵＴ３の定格や市場使用条件を考慮し、かつ以下に説明する熱抵抗測定のための充分なチップの発熱が得られる値に設定する必要がある。

このときの試験条件によっては、連続動作試験中の電力損失がばらつき、つぎの熱抵抗測定に悪影響を及ぼすおそれがある。そこで、全試験パルスについて、あるいは代表する１パルス以上についてのスイッチング損失を測定しておき、これをＰ_Dとする。なお、場合によっては定常オン損失も測定する。

図４（Ｃ）には、ドレイン電流Ｉｄ波形（点線）、およびＤ−Ｓ間の電圧Ｖｄｓ波形（実線）によって、ＤＵＴ３の動作試験の結果（図３の破線Ｃによって示す部分）を拡大して示している。

図５は、スイッチング用の半導体素子の平均ドレイン損失を算出する方法を説明する図である。スイッチング時の平均ドレイン損失Ｐ_Dは、オシロスコープあるいは波形解析装置によりドレイン電流Ｉｄおよびドレイン電圧Ｖｄｓの波形から求めることができる。

いま、ＤＵＴ３のドレイン電流Ｉｄ波形がスイッチングの一周期Ｔで、Ｉ₀→Ｉ₁→Ｉ₂のように増加して再びＩ₀に変化し、そのドレイン電圧Ｖｄｓ波形がＶ₀→Ｖ₁に減少して、その後にＶ₂→Ｖ₃（＝Ｖ₀）に増加するものとする。図５において、期間ｔ_t-on、ｔ_sat、ｔ_t-offおよびｔ_onでの電力損失を、それぞれＰ_t-on、Ｐ_sat、Ｐ_t-offおよびＰ_onとすると、一周期Ｔの平均ドレイン損失Ｐ_Dは以下の式で演算できる。

Ｐ_D＝Ｐ_on＊（ｔ_on／Ｔ）
＝｛Ｐ_t-on＊（ｔ_t-on／ｔ_on）＋Ｐ_sat＊（ｔ_sat／ｔ_on）＋Ｐ_t-off＊（ｔ_t-off／ｔ_on）｝＊（ｔ_on／Ｔ）
＝Ｐ_t-on＊（ｔ_t-on／Ｔ）＋Ｐ_sat＊（ｔ_sat／Ｔ）＋Ｐ_t-off＊（ｔ_t-off／Ｔ）
ただし、

つぎに、再度、試験回路をスイッチング特性試験の回路構成に戻し、上述のオン抵抗Ｒ_DS(ON)0を求めたときと同様のやり方でオン電圧を電圧計７２で測定する。そして、このオン電圧を試験電流で除したものを新たなオン抵抗Ｒ_DS(ON)1とする。なお、この測定は連続動作試験の終了後、可能な限り直ちに行うことで、時間経過によるＤＵＴ３の冷却の影響を抑える。その目安時間としては、１００μｓ以下が望ましい。

つぎに、熱抵抗の算出を行う。
上記のようにオン電圧を測定電流（以下、Ｉ_Dとする。）で除するとオン抵抗となるが、当該オン抵抗は次のような性質がある。

図６は、スイッチング用の半導体素子が有するオン抵抗の温度依存性を示す図である。オン抵抗には、この図６に示すような温度依存性があり、異なる２つのオン抵抗値の差と一方の測定温度が分かれば、ＭＯＳＦＥＴチップの温度差を求めることができる。

すなわち、ΔＲ_DS(ON)＝Ｒ_DS(ON)1−Ｒ_DS(ON)0を求めれば、図６の関係を参照にして、上述した連続動作試験の前後でのＭＯＳＦＥＴチップの温度上昇値ΔＴｃｈが求められる。したがって、熱抵抗はＲｔｈ（＝ΔＴｃｈ／Ｐ_D）として求められ、規定の判定規格と照合することで、その合否判定が可能になる。

なお、スイッチング特性試験が要求されていない場合では、アバランシェ試験中にオン電圧を測定し、かつ連続動作試験後にもアバランシェ試験を行うことでオン電圧を測定し、２つのオン電圧の差分を求めることで、熱抵抗を求めることも可能である。また、オン電圧の代わりにＤ−Ｓ間の降伏電圧（ＢＶＤＳＳ）を用いても良い。

また、アバランシェ試験が要求されていない場合には、スイッチング特性試験から連続動作試験にスキップすることも可能である。
以上では、ＭＯＳＦＥＴチップの温度上昇値ΔＴｃｈを求めるために、スイッチング特性試験またはアバランシェ試験中にオン電圧または降伏電圧を測定する場合を説明したが、図２において、スイッチＳＷ１〜ＳＷ４を開いて、スイッチＳＷ９１，ＳＷ９２を閉じ、定電流源９をＤＵＴ３に接続し、ＤＵＴ３の温度依存特性（図示したＤＵＴ３では、寄生ダイオードの順方向電圧ＶＦ。）を連続動作前後に静的に測定して、その差を求めることによっても知ることができる。

上述した連続動作試験での負荷部２は、誘導負荷Ｌ１と容量負荷Ｃ２を並列接続したものについて説明したが、半導体素子の用途によっては、容量負荷Ｃ２の代わりに整流ダイオードＤ１と抵抗負荷Ｒ１をシリーズ接続したものを適用しても良い。その場合、スイッチＳＷ１，ＳＷ２を閉じてスイッチＳＷ３，ＳＷ４を開く。

つぎに、パワーダイオード等、整流素子（受動素子）を試験するための半導体試験装置の回路構成および統合試験の手順について説明する。
図７は、整流ダイオードの試験回路を示す図である。

この試験回路は、直流電源ＥとコンデンサＣ１からなる電源部１、誘導負荷Ｌ２、容量負荷Ｃ３、および抵抗負荷Ｒ３で構成された負荷部２、ＤＵＴ３およびＤＵＴ接続部４、スイッチング用のＦＥＴＱ１、抵抗Ｒ４およびパルス発生回路５１からなるスイッチングデバイス制御・駆動部５、ＤＵＴ特性測定部７としての電流計７１および電圧計７２、温度依存特性測定回路としての定電流源９と切り替えスイッチＳＷ９１，９２から構成される。負荷部２の誘導負荷Ｌ２は、電源部１とＤＵＴ３であるパワーダイオードのアノードとの間を接続し、容量負荷Ｃ３と抵抗負荷Ｒ３の並列回路は、パワーダイオードのカソードと電源部１との間を接続している。また、電流計７１および電圧計７２で測定された電流、電圧値は、図示しない良否判定部８（図１参照）に送られる。

図８は、図７の試験回路における統合動作試験（統合試験）の手順を示すタイミング図である。ここで、ＶｇｓはＦＥＴＱ１のゲート電圧、ＩｄはＦＥＴＱ１のドレイン電流、ＩＦはＤＵＴ３に流れる電流、ＶＲはＤＵＴ３の逆電圧（正値）、ＶＦはＤＵＴ３の順電圧（正値）である。

同図（ａ），（ｂ）は、それぞれ統合動作試験の開始および終了を指示するスタート信号およびエンド信号を示している。ここでは、スタート信号が供給されることにより統合動作試験として順次実行されるところのサージ試験、連続動作試験（高周波動作試験）、逆回復動作試験、および熱抵抗試験について説明する。

まず、試験回路にスタート信号が伝達されると、図７の試験回路のスイッチＳＷ９１，ＳＷ９２を閉じる。これらのスイッチＳＷ９１，ＳＷ９２は順電圧測定用の定電流源９と接続されていて、定電流源９が所定の直流電流Ｉ（数ｍＡ〜数１００ｍＡ程度）をＤＵＴ３の順方向に流す。この状態でＤＵＴ３の順電圧を測定し、この順電圧をＶＦ₀とする。これが熱抵抗試験の前段（初期温度特性測定）である。

つぎに、スイッチＳＷ９１，ＳＷ９２を開く（オフ状態にする。）。この状態で、規定のデューティと周波数の信号を出力するようパルス発生回路５１を調整して、スイッチング用のＦＥＴＱ１を連続動作させる。なお、負荷定数、パルス幅、周波数、および連続試験時間等は、ＤＵＴ３の定格や市場使用条件を考慮し、かつ以下に説明する熱抵抗測定のための充分なチップの発熱が得られる値に設定する。

このときの試験条件によっては、統合動作試験中の電力損失がばらつき、つぎに述べる熱抵抗測定に影響を及ぼすおそれがある。そこで、全試験パルスについて、あるいは代表する１パルス以上についてのスイッチング損失を測定しておき、これをＰ_Dとする。

図９は、図８の破線Ａによって示す部分を拡大して示す図である。ここでは、整流ダイオードの逆回復特性の測定結果を示している。ＤＵＴ３について要求がある場合は、統合動作試験中にダイオードの逆回復時間ｔｒｒ、逆回復電荷、逆回復電流Ｉｒｐ等の逆回復特性を測定し、規定の判定結果と照合することで、その合否判定を行う。なお、連続試験の条件設定において、図９に示すＶＲ（逆方向電圧）のピークを指定の値（たとえば逆方向耐圧の最大定格保証値等）に設定することで、サージ試験を兼ねることができる。ＶＲピーク値は、回路インダクタンスや、スイッチング用ＦＥＴＱ１の駆動条件（ゲート電圧やゲート抵抗等）、およびＤＵＴ３の順電流ＩＦ等により調整が可能である。

つぎに、再度、順電圧測定用回路の構成に戻して順電圧を測定し、その測定値をＶＦ₁とする。なお、この測定は連続動作試験の終了後、可能な限り直ちに行うことで、時間経過によるＤＵＴ３の冷却の影響を抑える。その目安時間としては、１００μｓ以下が望ましい。これが熱抵抗試験の後段である。

つぎに、熱抵抗の算出を行う。上述した順電圧ＶＦには負の温度依存性があって、その温度依存係数をＫとする。すると、この係数はＫ＝−２ｍＶ／℃前後であって、異なる２つのＶＦ値の差と一方の測定温度が分かれば、ＤＵＴ３であるダイオードチップの温度差を求めることができる。すなわち、ΔＶＦ＝ＶＦ₁−ＶＦ₀を求めれば、Ｋ値を適用することにより、統合連続試験の前後でのダイオードチップの温度上昇値（ΔＴｊ）は、ΔＴｊ＝ΔＶＦ／Ｋとして求められる。すなわち、熱抵抗はＲｔｈ（＝ΔＴｊ／Ｐ_D）として求められ、規定の判定規格と照合することで、その合否判定が可能になる。

なお、ＤＵＴ３として１つのパッケージに複数の整流ダイオードを内蔵したデュアルタイプとしたものを適用する場合、それらを切り替えて動作させるスイッチを追加して、複数の整流ダイオードを順次切り替えることによってＤＵＴ３を個別に選択すれば良く、一度の試験スタート信号によって２相分の試験をシリーズで一括処理が可能である。

図１０は、負荷部の負荷を切り替え可能に構成した整流ダイオードの別の試験回路を示す図である。
図１０の試験回路では、負荷部２が誘導負荷Ｌ３と抵抗Ｒ５の直列回路、ダイオードＤ２および容量負荷Ｃ４をそれぞれスイッチＳＷ２１〜ＳＷ２３で切り替えるように構成されており、この負荷部２の構成において図７の試験回路とは異なっている。他の構成については、対応する部分に同一の符号が付けてある。

図１１は、図１０の試験回路における統合動作試験の手順を示すタイミング図である。
ここでは、負荷部２のスイッチＳＷ２１をオンにして、スイッチＳＷ２２とＳＷ２３をオフにしたときの測定例である。

以上、本発明の半導体統合試験方法では、従来、ＭＯＳＦＥＴ等のスイッチング半導体の試験工程において、熱抵抗試験、サージ試験、スイッチング特性試験、連続動作試験等を個別に行っていたものを、１の試験装置に統合できる。したがって、試験工程数を減らすことが可能となり、これにより搬送装置や統合システムの単純化・小型化、人件費の抑制、リードタイムの短縮が実現可能となる。さらに、本発明の半導体試験装置では、市場における実動作を模擬した連続動作試験を実施することによって、半導体素子出荷後の初期故障品のスクリーニングレベルを向上できる。

本発明の半導体試験装置の概略構成を示すブロック図である。スイッチング用の半導体素子の試験回路を示す図である。図２の試験回路における統合動作試験の手順を示すタイミング図である。ＤＵＴ特性の測定結果を示す図であって、（Ａ）はスイッチング特性試験の結果を示す波形図、（Ｂ）はサージ試験の結果を示す波形図、（Ｃ）は連続動作試験の結果を示す波形図である。スイッチング用の半導体素子の平均ドレイン損失を算出する方法を説明する図である。スイッチング用の半導体素子が有するオン抵抗の温度依存性を示す図である。整流ダイオードの試験回路を示す図である。図７の試験回路における統合動作試験の手順を示すタイミング図である。図８の破線Ａによって示す部分を拡大して示す図である。負荷部の負荷を切り替え可能に構成した整流ダイオードの別の試験回路を示す図である。図１０の試験回路における統合動作試験の手順を示すタイミング図である。従来のパワー半導体素子の試験工程の一例を示す図である。別のパワー半導体素子の試験工程の一例を示す図である。

符号の説明

１電源部
２負荷部
３被試験デバイス（ＤＵＴ）
４ＤＵＴ接続部
５スイッチングデバイス制御・駆動部
６ＤＵＴ制御・駆動部
７ＤＵＴ特性測定部
８良否判定部（良否判定回路）
９定電流源
７１電流計
７２電圧計

Claims

パワー半導体素子の電気的特性および熱的特性に関する試験を行うための半導体試験装置において、
被試験デバイスをパワーＭＯＳＦＥＴ、ＩＧＢＴ等の能動素子とした前記パワー半導体素子に電源供給する電源部と、
前記被試験デバイスに所定の責務を付与する受動素子あるいは第２能動素子を有する負荷部と、
前記被試験デバイスに所定の電圧信号、電流信号、あるいは周波数信号を供給して駆動する駆動部と、
前記被試験デバイスに流れる電流値、あるいは電圧値によってその電気的特性および熱的特性を測定する測定部と、
を備え、
前記負荷部には、前記受動素子としての誘導負荷、抵抗負荷、容量負荷、あるいは整流部品がいずれかに切り替え可能に設けられ、
前記被試験デバイスのサージ試験、熱抵抗試験、スイッチング特性試験、および連続動作試験の全て、もしくは前記各試験の中から複数の試験を順次に実施するようにしたことを特徴とする半導体試験装置。
前記誘導負荷、前記抵抗負荷、前記容量負荷、あるいは前記整流部品を自動的に切り替えることによって、前記各試験が連続して実施されるようにしたことを特徴とする請求項１記載の半導体試験装置。
パワー半導体素子の電気的特性および熱的特性に関する試験を行うための半導体試験装置において、
被試験デバイスを整流ダイオード等の受動素子とした前記パワー半導体素子に電源供給する電源部と、
前記被試験デバイスに所定の責務を付与する第２受動素子あるいは能動素子を有する負荷部と、
前記被試験デバイスに所定の電圧信号、電流信号、あるいは周波数信号を供給して駆動する駆動部と、
前記被試験デバイスに流れる電流値、あるいは電圧値によってその電気的特性および熱的特性を測定する測定部と、
を備え、
前記駆動部は、所定のデューティ、所定の周波数によってスイッチング動作することにより、前記被試験デバイスへの電源供給をオンオフするスイッチ回路を有し、
前記被試験デバイスのサージ試験、熱抵抗試験、逆回復特性試験、および連続動作試験の全て、もしくは前記各試験のいずれかを選択して順次に実施するようにしたことを特徴とする半導体試験装置。
前記電源部には、前記負荷部の前記第２受動素子が前記被試験デバイスに対して複数、切り替え可能に接続されていることを特徴とする請求項３記載の半導体試験装置。
前記測定部は、前記被試験デバイスに対して順電圧測定用の定電流を供給することで、前記被試験デバイスの温度依存特性を測定する温度依存特性測定回路を備えていることを特徴とする請求項１または３記載の半導体試験装置。
前記測定部は、前記被試験デバイスのサージ電流値および熱抵抗値に関する基準値、あるいはスイッチング特性に対応する基準値を記憶して、前記基準値に基づいて前記被試験デバイスの良否を判定する良否判定回路を備えていることを特徴とする請求項１または３記載の半導体試験装置。