JP2023146608A - ゲートドライブ回路、試験装置及び切替方法 - Google Patents

Abstract

【課題】パワー半導体の動特性試験を効率良く行える技術を提供する。【解決手段】ゲートドライブ回路は、パワー半導体の動特性試験に用いられ回路であって、パワー半導体のゲートのゲート電圧を変化させる電圧源と、電圧源とゲートとに並列接続された複数の抵抗設定回路と、複数の抵抗設定回路のうち少なくとも１つの抵抗設定回路を、電圧源とゲートとに接続する切替回路とを備える。【選択図】図２

Description

本発明は、ゲートドライブ回路、試験装置及び切替方法に関する。

特許文献１に記載されたパワー半導体の試験装置は、試験の測定に用いられる複数のユニットの一部が着脱可能に構成される。要求される試験の測定項目に応じて、必要なユニットが装着され、不要なユニットが取り外される。

特開２０１７－６７５５５号公報

特許文献１記載の装置においては、パワー半導体の動特性試験の測定項目に応じて構成変更のための着脱作業が必要となる。このため、試験に時間がかかるおそれがある。本発明は、パワー半導体の試験を効率良く行える技術を提供する。

本実施の形態の一態様であるゲートドライブ回路は、パワー半導体の動特性試験に用いられる回路であって、パワー半導体のゲートのゲート電圧を変化させる電圧源と、電圧源とゲートとに並列接続された複数の抵抗設定回路と、複数の抵抗設定回路のうち少なくとも１つの抵抗設定回路を電圧源とゲートとに接続する切替回路とを備える。

本実施の形態によれば、パワー半導体の動特性試験を効率良く行える技術を提供することができる。

本実施の形態による試験装置を含む装置の外観を示す図である。 本実施の形態による試験装置の回路図の例を示す図である。 本実施の形態による試験装置に係る信号の例を示す図である。 本実施の形態による試験装置に係る信号の別の例を示す図である。 切替処理を示すフローチャートである。

（本実施の形態）
以下、図面を参照して、本実施の形態について説明する。なお、以下の説明において、同一又は相当要素には同一符号を付し、重複する説明は繰り返さない。図面の寸法比率は、説明のものと必ずしも一致していない。「上」「下」「左」「右」の語は、図示する状態に基づくものであり、便宜的なものである。

図１は、本実施の形態による試験装置１の外観を示す図である。試験装置１は、例えば、第１の筐体１３、第２の筐体１４、第３の筐体１５及び第４の筐体１６を備える。第１の筐体１３は、パワー半導体１００と試験装置１とを接続する接続部１１と本体部１２とを有する。試験装置１は、１つの筐体で構成されてもよい。

接続部１１は、例えば、プローブなどを有し、様々な物理的な形状のパワー半導体と接続することができる。例えば、本体部１２は、後述のゲートドライブ回路３とセンサ４とを有する。

例えば、第３の筐体１５は、パワー半導体１００の静特性を試験するための筐体とする。例えば、第２の筐体１４は、後述のコントローラ２を有する。例えば、第４の筐体１６は、試験装置１の使用者が試験の設定をするためのキーボード及びマウスといった入力装置を有する。

例えば、第４の筐体１６は、設定及び設定の確認のうちの少なくとも１つを行うための提示装置（例えばスピーカ、マイク及びディスプレイのうちの少なくとも１つ）などを有する。例えば、入力装置及び提示装置は、試験装置１の使用者が後述の抵抗の値などを設定する際などに使用する。

図２は、実施形態に係る試験装置１の回路図の例を示す図である。図２に示す試験装置１は、パワー半導体１００の試験を行うための装置である。例えば、パワー半導体１００は、モータ、照明又はバッテリーなどの制御として、交流を直流にしたり電圧を５Ｖや３Ｖなどに降圧したりする電力の変換などを行う半導体であって、扱う電圧又は電流が大きい半導体を指す。

例えば、パワー半導体１００は、エミッタ、コレクタ及びゲートを有するような、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）とする。パワー半導体１００の試験は、静特性（ＤＣ：Direct Current）試験及び動特性（ＡＣ：Alternating Current）試験を含む。

パワー半導体１００の静特性試験とは、パワー半導体１００に印加される電圧や通電さえる電流が一定であって、パワー半導体１００に印加される電圧や通電される電流が変更されない試験を指す。

パワー半導体１００の動特性試験とは、パワー半導体１００に印加される電圧や通電される電流が変化し、パワー半導体１００に印加される電圧や通電される電流が変更される試験を指す。

例えば、静特性試験として、パワー半導体１００における、全ゲート電荷、コレクタ遮断電流、ゲートエミッタ間閾値電圧、ゲートエミッタ間漏れ電流、及びコレクタエミッタ間電圧Ｖｃｅなどの特性が測定され得る。例えば、コレクタエミッタ間電圧Ｖｃｅは、コレクタとエミッタとの間の電圧を指す。

例えば、動特性試験として、パワー半導体１００における、ターンオン遅れ時間、ターンオン上昇時間、ターンオフ遅れ時間、ターンオフ下降時間、逆回復時間、逆回復電荷、スイッチング測定及び短絡耐量測定などが行われる。例えば、ターンオンは、パワー半導体１００に対して通電を始めることを指し、ターンオフは、パワー半導体１００に対して通電をやめることを指す。

静特性試験及び動特性試験の測定項目は、ユーザの要求仕様に応じて適宜選択される。以下では、例えば、パワー半導体１００のコレクタエミッタ間電圧Ｖｃｅを計測する動特性試験について説明するが、本実施の形態は、動特性試験に限定されない。

図２に示すように、試験装置１は、後述の切替処理を行うコントローラ２、ゲートドライブ回路３及びセンサ４を備える。コントローラ２は、例えば、ゲートドライブ回路３に接続される。

コントローラ２は、パワー半導体１００のゲートのＯＮ／ＯＦＦを制御するゲート信号Ｓｇｅを出力する。例えば、ゲート信号Ｓｇｅは、パワー半導体１００のゲートのＯＮを示すＯＮ信号（例えば１）と、パワー半導体１００のゲートのＯＦＦを示すＯＦＦ信号（例えば０）とからなるパルス信号とする。

ゲートドライブ回路３においては、コントローラ２から出力されたゲート信号Ｓｇｅに応じて、パワー半導体１００のゲートにゲート電圧Ｖｇｅが印加される。コントローラ２は、ゲート信号Ｓｇｅの他に、ゲートドライブ回路３の構成要素を駆動させる後述の他の信号も出力可能に構成される。

コントローラ２は、信号出力が可能であればハードウェアは特に限定されない。コントローラ２は、例えばＣＰＵ（Central Processing Unit）、ＲＯＭ（Read onlymemory）、ＲＡＭ(Random Access Memory)などを有するコンピュータとして構成されてもよいし、ＰＬＣ(Programmable Logic Controller)又はＦＰＧＡ（FieldProgramable Gate Array）などで構成されてもよい。

ゲートドライブ回路３は、電圧源、複数の抵抗設定回路及び切替回路を備え、例えばゲートドライブ回路３は、パワー半導体１００を試験対象とした動特性試験に用いられる。例えば、電圧源から印加される電圧によって引き起こされるパワー半導体１００のゲート電圧Ｖｇｅの変化によって、コレクタエミッタ間電圧Ｖｃｅが変化する。電圧源からの電圧によってゲート電圧Ｖｇｅは変化するといえる。

例えば、複数の抵抗設定回路は電圧源とゲートとに並列接続され、切替回路は複数の抵抗設定回路のうち少なくとも１つの抵抗設定回路を電圧源とゲートとに接続される。抵抗設定回路と切替回路とを含む回路を抵抗回路と呼んでもよく、例えば、抵抗回路は、後述のＯＮ抵抗回路３１及びＯＦＦ抵抗回路３２のうちの少なくとも１つ以上を指す。

例えば、電圧源は後述のＯＮ電圧源ＶＧＰ及びＯＦＦ電圧源ＶＧＮを指し、複数の抵抗設定回路は後述のＯＮ抵抗設定回路３１１，３１２及びＯＦＦ抵抗設定回路３２１，３２２を指す。例えば、切替回路はＯＮ抵抗切替回路３１３及び後述のＯＦＦ抵抗切替回路３２３を指す。

ゲートドライブ回路３は、コントローラ２から出力されたゲート信号Ｓｇｅに応じて、パワー半導体１００のゲートにゲート電圧Ｖｇｅを印加してパワー半導体１００のゲートをＯＮ／ＯＦＦにすることで、パワー半導体１００の、例えば、コレクタエミッタ間電圧Ｖｃｅを変化させる。ゲートドライブ回路３は、ゲート信号ＳｇｅがＯＮ信号である場合に動作する構成として、ＯＮ電圧源ＶＧＰ及びＯＮ抵抗回路３１を有する。

例えば、ＯＮ電圧源ＶＧＰは、エミッタ、コレクタ及びベースを有するようなトランジスタなどの半導体素子を介してＯＮ抵抗回路３１に接続される。ＯＮ抵抗回路３１は、予め設定された抵抗の値を有するゲート抵抗である。ゲート抵抗とはパワー半導体１００のゲートに流れ込む電流を制限する抵抗を指す。

予め設定された抵抗の値とは、動特性試験前に設定された抵抗の値であり、動特性試験の内容に応じて決定される。以下、トランジスタは、特に断りのない限り、例えば、エミッタ、コレクタ及びベースを有するようなバイポーラトランジスタを指すものとする。

例えば、ＯＮ抵抗回路３１は、直列的に接続された抵抗と、各抵抗に用意されたスイッチ及びリレーを含む。コントローラ２は、各抵抗のリレーを制御するＯＦＦ抵抗設定信号Ｓａ，Ｓｂ、ＯＮ抵抗設定信号Ｓｄ，Ｓｅを出力する。ＯＦＦ抵抗設定信号Ｓａ，Ｓｂ、ＯＮ抵抗設定信号Ｓｄ，Ｓｅなどを単に抵抗設定信号と呼んでもよい。

コントローラ２は、ＯＦＦ抵抗切替信号Ｓｃ及びＯＮ抵抗切替信号Ｓｆを出力する。コントローラ２は、ＯＮ抵抗回路３１及びＯＦＦ抵抗回路３２のゲート抵抗の抵抗の値を動特性試験前に予め設定する。ＯＦＦ抵抗切替信号Ｓｃ及びＯＮ抵抗切替信号Ｓｆのうちの少なくとも１つ以上を単に切替信号と呼んでもよい。

ゲートドライブ回路３においては、ゲート信号ＳｇｅがＯＮ信号である場合、ＯＮ電圧源ＶＧＰに接続されたトランジスタが動作し、ＯＮ電圧源ＶＧＰからＯＮ抵抗回路３１に電圧が印加され、パワー半導体１００のゲート電圧Ｖｇｅの変化によって、例えばコレクタエミッタ間電圧Ｖｃｅが変化する。例えば、ＯＮ抵抗回路３１は、パワー半導体１００の動特性試験の際、ゲート電圧Ｖｇｅのターンオンの際のゲート駆動条件を変更することができる。

ＯＮ抵抗回路３１は、ＯＮ電圧源ＶＧＰとパワー半導体１００のゲートとに並列接続された複数の抵抗設定回路を有する。例えば、ＯＮ抵抗回路３１は、図２のように、第１の抵抗設定回路（以下、これをＯＮ抵抗設定回路と呼んでもよい）３１１及び第２の抵抗設定回路（以下、これをＯＮ抵抗設定回路と呼んでもよい）３１２を有する。

第１の抵抗設定回路３１１及び第２の抵抗設定回路３１２は、予め設定された抵抗の値を有するゲート抵抗である。第１の抵抗設定回路３１１は、直列的に接続された抵抗と、各抵抗に用意されたスイッチ及びリレーを含む。コントローラ２は、第１の抵抗設定回路３１１が有するリレーを制御するＯＮ抵抗設定信号Ｓｄを出力する。

第２の抵抗設定回路３１２は、第１の抵抗設定回路３１１と同様に、直列的に接続された抵抗と、各抵抗に用意されたスイッチ及びリレーを含む。コントローラ２は、第２の抵抗設定回路３１２が有するリレーを制御するＯＮ抵抗設定信号Ｓｅを出力する。第１の抵抗設定回路３１１及び第２の抵抗設定回路３１２が有するそれぞれのゲート抵抗（第１の抵抗及び第２の抵抗）の抵抗の値は動特性試験前に予め設定される。

コントローラ２は、第１の抵抗設定回路３１１の第１抵抗の値と第２の抵抗設定回路３１２の第２の抵抗の値とが異なるように、各ＯＮ抵抗のリレーを制御するＯＮ抵抗設定信号Ｓｄ，Ｓｅを予め設定する。

例えば、ＯＮ抵抗回路３１は、複数の抵抗設定回路のうち少なくとも１つの抵抗設定回路を、ＯＮ電圧源ＶＧＰとパワー半導体１００のゲートとに接続するＯＮ抵抗切替回路３１３を有する。図２では、ＯＮ抵抗切替回路３１３は、第１の抵抗設定回路３１１及び第２の抵抗設定回路３１２を切り替える。

ＯＮ抵抗切替回路３１３は、第１の抵抗設定回路３１１及び第２の抵抗設定回路３１２のそれぞれの出力側に設けられる。例えば、図２に示すように、ＯＮ抵抗切替回路３１３は、コントローラ２によって出力されたＯＮ抵抗切替信号Ｓｆに応じて動作する半導体素子を含んでもよい。例えば、半導体素子は、トランジスタとする。

ＯＮ抵抗回路３１は、ゲート信号ＳｇｅがＯＮ信号である場合、ＯＮ電圧源ＶＧＰに接続されたトランジスタが動作することで動作する。また、ＯＮ抵抗切替信号Ｓｆによって決定されたＯＮ抵抗回路３１の抵抗の値及びＯＮ電圧源ＶＧＰによる電圧によってゲート電圧Ｖｇｅが決定され、ゲート電圧Ｖｇｅがパワー半導体１００のゲートに印加される。

例えば、コントローラ２は、ゲート信号Ｓｇｅの開始から終了までの１つの試験、例えば１つの動特性試験の間に、ＯＮ抵抗切替信号Ｓｆを出力する。ＯＮ抵抗切替回路３１３は、第１の抵抗設定回路３１１及び第２の抵抗設定回路３１２からＯＮ抵抗切替信号Ｓｆに応じて選択された抵抗設定回路を、ＯＮ電圧源ＶＧＰとパワー半導体１００のゲートとに接続する。例えば、本実施の形態における１つの試験とは任意の一連のゲート信号Ｓｇｅが送信されている間とする。

ゲートドライブ回路３は、ゲート信号ＳｇｅがＯＦＦ信号である場合に動作する構成として、ＯＦＦ電圧源ＶＧＮ及びＯＦＦ抵抗回路３２を有する。ＯＦＦ電圧源ＶＧＮは、例えばトランジスタなどの半導体素子を介してＯＦＦ抵抗回路３２に接続される。ＯＦＦ抵抗回路３２によって、パワー半導体１００の動特性試験の際、ゲート電圧Ｖｇｅのターンオフの際のゲート駆動条件を変更することができる。

ＯＦＦ抵抗回路３２は、ＯＦＦ電圧源ＶＧＮとパワー半導体１００のゲートとに並列接続された複数の抵抗設定回路を有する。例えば、ＯＦＦ抵抗回路３２は、図２のように、第３の抵抗設定回路（以下、これをＯＦＦ抵抗設定回路と呼んでもよい）３２１及び第４の抵抗設定回路（以下、これをＯＦＦ抵抗設定回路と呼んでもよい）３２２を有する。

第３の抵抗設定回路３２１及び第４の抵抗設定回路３２２は、予め設定された抵抗の値を有するゲート抵抗である。第３の抵抗設定回路３２１は、直列的に接続された抵抗と、各抵抗に用意されたスイッチ及びリレーを含む。コントローラ２は、第３の抵抗設定回路３２１が有するリレーを制御するＯＦＦ抵抗設定信号Ｓａを出力する。

第４の抵抗設定回路３２２は、第３の抵抗設定回路３２１と同様に、直列的に接続された抵抗と、各抵抗に用意されたスイッチ及びリレーを含む。コントローラ２は、第４の抵抗設定回路３２２が有する各抵抗のリレーを制御するＯＦＦ抵抗設定信号Ｓｂを出力する。第３の抵抗設定回路３２１及び第４の抵抗設定回路３２２が有するそれぞれのゲート抵抗（第３の抵抗及び第４の抵抗）の抵抗の値は動特性試験前に予め設定される。

コントローラ２は、第３の抵抗設定回路３２１の第３の抵抗の値と第４の抵抗設定回路３２２の第４の抵抗の値とが異なるように、各ＯＦＦ抵抗のリレーを制御するＯＦＦ抵抗設定信号Ｓａ，Ｓｂを予め設定する。

例えば、ＯＦＦ抵抗回路３２は、複数の抵抗設定回路のうち少なくとも１つの抵抗設定回路を、ＯＦＦ電圧源ＶＧＮとパワー半導体１００のゲートとに接続するＯＦＦ抵抗切替回路３２３を有する。図２では、ＯＦＦ抵抗切替回路３２３は、第３の抵抗設定回路３２１及び第４の抵抗設定回路３２２を切り替える。

ＯＦＦ抵抗切替回路３２３は、第３の抵抗設定回路３２１及び第４の抵抗設定回路３２２のそれぞれの出力側に設けられる。例えば、図２に示すように、ＯＦＦ抵抗切替回路３２３は、コントローラ２によって出力されたＯＦＦ抵抗切替信号Ｓｃに応じて動作する半導体素子を含んでもよい。例えば、半導体素子は、トランジスタとする。

ＯＦＦ抵抗回路３２は、ゲート信号ＳｇｅがＯＦＦ信号である場合、ＯＦＦ電圧源ＶＧＮに接続されたトランジスタが動作することで動作する。ＯＦＦ抵抗切替信号Ｓｃによって決定されたＯＦＦ抵抗回路３２の抵抗の値及びＯＦＦ電圧源ＶＧＮによる電圧によってゲート電圧Ｖｇｅが決定され、ゲート電圧Ｖｇｅがパワー半導体１００のゲートに印加される。

例えば、コントローラ２は、ゲート信号Ｓｇｅの開始から終了までの１つの試験、例えば１つの動特性試験の間に、ＯＦＦ抵抗切替信号Ｓｃを出力する。ＯＦＦ抵抗切替回路３２３は、第３の抵抗設定回路３２１及び第４の抵抗設定回路３２２からＯＦＦ抵抗切替信号Ｓｃに応じて選択された抵抗設定回路を、ＯＦＦ電圧源ＶＧＮとパワー半導体１００のゲートとに接続する。例えば、ＯＮ抵抗切替回路３１３又はＯＦＦ抵抗切替回路３２３のような切替回路によって、１つの試験、例えば１つの動特性試験の間に、ゲート抵抗が、動的に切り替えられる。

センサ４は、パワー半導体１００のコレクタエミッタ間電圧Ｖｃｅを計測する電圧計である。センサ４の検出結果に基づいて、例えばコレクタエミッタ間電圧Ｖｃｅの変化を検出するような動特性が試験される。

まず、動特性試験中にゲート抵抗の切替が発生しない例を説明する。図３は、試験装置１に係る信号の例である。図３の（Ａ）はゲート信号Ｓｇｅを示す。図３の（Ａ）のように、ゲート信号ＳｇｅはＯＮとＯＦＦとを繰り返すパルス信号となる。ゲート信号Ｓｇｅの開始から終了までの期間Ｔが１つの試験、例えば１つの動特性試験の期間（間）となる。例えば、期間Ｔは数十μｓ程度とする。

図３の（Ｂ）はＯＦＦ抵抗設定信号Ｓａであって、第３の抵抗設定回路３２１の第３抵抗の値Ａの一例であり、図３の（Ｃ）はＯＦＦ抵抗設定信号Ｓｂであって、第４の抵抗設定回路３２２の第４の抵抗の値Ｂを示す。第３の抵抗の値Ａ及び第４の抵抗の値Ｂは、動特性試験の開始前に決定され、動特性試験中に変更されないため、一定値となる。

図３の（Ｄ）はＯＦＦ抵抗切替信号Ｓｃの例であり、図３の（Ｅ）は１つの試験の際にゲートドライブ回路３で実際に出力されるゲート抵抗の値を制御するための信号であるＯＦＦ抵抗設定実出力信号を示す。

図３の（Ｄ）のように、ＯＦＦ抵抗切替信号Ｓｃは一定値であり、ＯＦＦ抵抗切替信号Ｓｃが一定値の場合、動特性試験中にＯＦＦ抵抗回路３２においてゲート抵抗の切替が発生しない。

動特性試験中にＯＦＦ抵抗回路３２においてゲート抵抗の切替が発生しないため、図３の（Ｅ）のように、動特性試験中はＯＦＦ抵抗回路３２においてゲート抵抗の抵抗の値が第３の抵抗の値Ａに設定されることになる。

図３の（Ｆ）はＯＮ抵抗設定信号Ｓｄであって、第１の抵抗設定回路３１１の第１の抵抗の値Ｃを示し、図３の（Ｇ）はＯＮ抵抗設定信号Ｓｅであって、第２の抵抗設定回路３１２の第２の抵抗の値Ｄを示す。第１の抵抗の値Ｃ及び第２の抵抗の値Ｄは、動特性試験の開始前に決定され、動特性試験中に変更されないため、一定値となる。

図３の（Ｈ）はＯＮ抵抗切替信号Ｓｆの例であり、図３の（Ｉ）は1つの試験の際にゲートドライブ回路３で実際に出力されるゲート抵抗の値を制御するための信号であるＯＮ抵抗設定実出力信号を示す。

図３の（Ｈ）のように、ＯＮ抵抗切替信号Ｓｆは一定値であり、ＯＮ抵抗切替信号Ｓｆは一定値の場合、動特性試験中にＯＮ抵抗回路３１においてゲート抵抗の切替が発生しない。

動特性試験中にＯＮ抵抗回路３１においてゲート抵抗の切替が発生しないため、図３の（Ｉ）のように、動特性試験中はＯＮ抵抗回路３１においてゲート抵抗の抵抗の値が第１の抵抗の値Ｃに設定されることになる。

図３の（Ｊ）はゲート電圧Ｖｇｅ、図３の（Ｇ）はコレクタエミッタ間の電流であるコレクタエミッタ間電流Ｉｃｅ、図３の（Ｌ）はコレクタエミッタ間電圧Ｖｃｅを示す。例えば、図３の（Ｊ）～（Ｌ）を参照することで動特性が評価される。

次に、動特性試験中にゲート抵抗の切替が発生する例を説明する。図４は、試験装置１に係る信号の他の例である。図４の（Ａ）～（Ｌ）は、図３の（Ａ）～（Ｌ）に対応する。図４の（Ｄ）に示すように、ＯＦＦ抵抗切替信号Ｓｃは第３の抵抗の値Ａから第４の抵抗の値Ｂへと切り替える信号であり、図４の（Ｈ）に示すように、ＯＮ抵抗切替信号Ｓｆは第１の抵抗の値Ｃから第２の抵抗の値Ｄへと切り替える信号である。

ゲート抵抗の値が第３の抵抗の値Ａから第４の抵抗の値Ｂへと切り替わる場合、動特性試験中にゲート抵抗の切替が発生し、図４の（Ｅ）に示すように、動特性試験中にＯＦＦ抵抗回路のゲート抵抗の値が第３の抵抗の値Ａから第４の抵抗の値Ｂに設定されることになる。

ゲート抵抗の値が第１の抵抗の値Ｃから第２の抵抗の値Ｄへと切り替わる場合、動特性試験中にゲート抵抗の切替が発生し、図４の（Ｉ）に示すように、動特性試験中にＯＮ抵抗回路のゲート抵抗の値が第１の抵抗の値Ｃから第２の抵抗の値Ｄに設定されることになる。

図４の（Ｊ）～（Ｌ）に示される破線は、図３の（Ｊ）～（Ｌ）の結果である。図４の（Ｊ）に示すように、１つの試験の期間Ｔにおいて、ゲート電圧Ｖｇｅのターンオフの際の波形４２，４４が、第３の抵抗の値Ａに対応する波形４２と、第４の抵抗の値Ｂに対応する波形４４との２つ波形となる。

図４の（Ｋ）に示すように、１つの試験の期間Ｔにおいて、コレクタエミッタ間電流Ｉｃｅのターンオフの際の波形４６，４８が、第３の抵抗の値Ａに対応する波形４６と、第４の抵抗の値Ｂに対応する波形４８との２つ波形となる。

図４の（Ｌ）に示すように、１つの試験の期間Ｔにおいて、コレクタエミッタ間電圧Ｖｃｅのターンオンの際の波形５０，５２が、第３の抵抗の値Ａに対応する波形５０と、第４の抵抗の値Ｂに対応する波形５２との２つ波形となる。

図４の（Ｊ）に示すように、１つの試験の期間Ｔにおいて、ゲート電圧Ｖｇｅのターンオンの際の波形４１，４３が、第１の抵抗の値Ｃに対応する波形４１と、第２の抵抗の値Ｄに対応する波形４３との２つ波形となる。

図４の（Ｋ）に示すように、１つの試験の期間Ｔにおいて、コレクタエミッタ間電流Ｉｃｅのターンオンの際の波形４５，４７が、第１の抵抗の値Ｃに対応する波形４５と、第２の抵抗の値Ｄに対応する波形４７との２つ波形となる。

図４の（Ｌ）に示すように、１つの試験の期間Ｔにおいて、コレクタエミッタ間電圧Ｖｃｅのターンオフの際の波形４９，５１が、第１の抵抗の値Ｃに対応する波形４９と、第２の抵抗の値Ｄに対応する波形５１との２つ波形となる。波形４１～５２は、例えばパワー半導体１００に印加される電圧又は通電される電流の単位時間当たりの変化量を示す。

１つの試験、例えば、１つの動特性試験で２パターンのゲート電圧条件で試験を行うことができる。このため、例えば、図４の（Ｊ）に示すように、１つの動特性試験で、ターンオフの際のコレクタエミッタ間電圧Ｖｃｅを２パターンのゲート電圧条件で評価でき、ターンオンの際のコレクタエミッタ間電圧Ｖｃｅに関しても２パターンのゲート電圧条件で評価できる。コレクタエミッタ間電流Ｉｃｅに関してもコレクタエミッタ間電圧Ｖｃｅと同様に評価できる。

パワー半導体１００の動特性試験では、動特性試験の内容及び検査対象の特性に応じて、ゲート駆動条件（例えばゲート抵抗）を変更する必要があるが、ゲート駆動条件の設定は、一般的にリレーを使用するため時間がかかる。

図２～図４に示すように、本実施の形態におけるゲートドライブ回路３や試験装置１においては、ゲート信号Ｓｇｅ、ＯＦＦ抵抗設定信号Ｓａ，Ｓｂ、ＯＦＦ抵抗切替信号Ｓｃ、ＯＮ抵抗設定信号Ｓｄ，Ｓｅ及びＯＮ抵抗切替信号Ｓｆなどが入力となり、ゲート電圧Ｖｇｅ、コレクタエミッタ間電流Ｉｃｅ及びコレクタエミッタ間電圧Ｖｃｅが出力となる。本実施の形態におけるゲートドライブ回路３及び試験装置１は、動特性試験中に複数のゲート駆動条件での試験が行えるため、試験を効率良く行える。

次に図５を用いてゲート信号ＳｇｅがＯＦＦ信号の際の、１つの動特性試験におけるコントローラ２が行う切替処理について説明する。図５は切替処理を示すフローチャートである。

切替処理は、概要としては、コントローラ２によって行われる切替方法であって、抵抗設定信号を出力する第１のステップ（ステップＳ１）と、ゲート信号Ｓｇｅを出力する第２のステップ（ステップＳ２）と、抵抗切り替え信号を出力する第３のステップ（ステップＳ３）と、を備える。

例えば、コントローラ２が備えるＲＡＭにＯＦＦ抵抗設定信号Ｓａ，ＳｂやＯＦＦ抵抗切替信号ＳｃやＯＮ抵抗設定信号Ｓｄ，ＳｅやＯＮ抵抗切替信号Ｓｆなどが保存されているものとする。

例えば、ＯＦＦ抵抗設定信号Ｓａ，ＳｂやＯＦＦ抵抗切替信号ＳｃやＯＮ抵抗設定信号Ｓｄ，ＳｅやＯＮ抵抗切替信号Ｓｆなどは、通信によって試験装置１とは別の装置から送信されるものとする。

まず、コントローラ２は、ＯＦＦ抵抗設定信号Ｓａ，Ｓｂ及びＯＮ抵抗設定信号Ｓｄ，Ｓｅを例えばＲＯＭから読み出して、ＯＦＦ抵抗設定信号Ｓａ，Ｓｂ及びＯＮ抵抗設定信号Ｓｄ，Ｓｅを第３の抵抗設定回路３２１及び第４の抵抗設定回路３２２並びに第１の抵抗設定回路３１１及び第２の抵抗設定回路３１２に出力する（ステップＳ１）。次に、コントローラ２は、ゲート信号Ｓｇｅを出力する（ステップＳ２）。

次に、コントローラ２は、ＯＦＦ抵抗切替信号Ｓｃ及びＯＮ抵抗切替信号Ｓｆを例えばＲＡＭから読み出して、ＯＦＦ抵抗切替信号Ｓｃ及びＯＮ抵抗切替信号Ｓｆをゲートドライブ回路３のＯＦＦ抵抗切替回路３２３に出力する（ステップＳ３）。

例えば、ＯＦＦ抵抗切替回路３２３は、ＯＦＦ抵抗切替信号Ｓｃ及びＯＮ抵抗切替信号Ｓｆが出力されると、通電されるゲート抵抗を第３の抵抗設定回路３２１から第４の抵抗設定回路３２２へと切り替えたり、第１の抵抗設定回路３１１から第２の抵抗設定回路３１２へと切り替えたりする。

例えば、ステップＳ１は、抵抗設定信号出力部が実行し、ステップＳ２は、ゲート信号出力部が実行し、ステップＳ３は、抵抗切替信号出力部が実行してもよいものとする。例えば、ゲート信号出力部、抵抗設定信号出力部、及び抵抗切替信号出力部などは、プログラムであってＲＯＭに保存され、ＲＡＭへ展開されることで、ＲＡＭからＣＰＵに読み出されて実行されるものとする。ゲート信号出力部、抵抗設定信号出力部、及び抵抗切替信号出力部などは、それぞれが独立した論理回路などの回路であってもよいものとする。

ゲート駆動条件の設定は、一般的にリレーを使用するため時間がかかるため、ゲート駆動条件は、動特性試験前に予め設定され、動特性試験の最中は変更できない。ゲート駆動条件は動特性試験の最中に変更できないため、従来の装置では、１つの動特性試験で単一のゲート駆動条件でしか特性を測定できず、同一動作の動特性試験であってもゲート駆動条件を変更して動特性試験を複数回行わなければならない。

上述のように、本実施の形態によるゲートドライブ回路３では、例えば、ＯＦＦ抵抗切替回路３２３のような切替回路によって、電圧源とパワー半導体１００に並列接続された複数の抵抗設定回路のうち、少なくとも１つの抵抗設定回路が電圧源とパワー半導体１００に接続される。

例えば、具体的には、ゲートドライブ回路３では、ＯＦＦ抵抗切替回路３２３によって、ＯＦＦ電圧源ＶＧＮとパワー半導体１００のゲートとに並列接続された第３の抵抗設定回路３２１及び第４の抵抗設定回路３２２のうちの一方の抵抗設定回路がＯＦＦ電圧源ＶＧＮとパワー半導体１００のゲートとに接続される。

これにより、電圧源とパワー半導体１００のゲートとの間の抵抗の値は、並列接続された全ての複数の抵抗設定回路から導出される値ではなく、切替回路によって接続された少なくとも１つの抵抗設定回路から導出される値となる。

例えば、具体的には、ＯＦＦ電圧源ＶＧＮとパワー半導体１００のゲートとの間の抵抗の値は、並列接続された全ての抵抗設定回路から導出される値ではなく、ＯＦＦ抵抗切替回路３２３によって接続された抵抗設定回路から導出される値となる。

ゲートドライブ回路３は、電圧源とパワー半導体１００のゲートとに接続する複数の抵抗設定回路の接続を、切替回路によって切り替えることにより、電圧源とパワー半導体のゲートとの間の抵抗の値を適宜設定できる。

例えば、具体的には、ゲートドライブ回路３は、ＯＦＦ電圧源ＶＧＮとパワー半導体１００のゲートとに接続する複数の抵抗設定回路の接続を、ＯＦＦ抵抗切替回路３２３によって切り替えることにより、ＯＦＦ電圧源ＶＧＮとパワー半導体１００のゲートとの間の抵抗の値を適宜設定できる。

例えば、ゲートドライブ回路３は、切替回路によって、パワー半導体１００に印加される電圧又は通電される電流の単位時間当たりの変化量を変更できる。例えば、具体的には、ゲートドライブ回路３は、ＯＮ抵抗切替回路３１３及びＯＦＦ抵抗切替回路３２３などによって、パワー半導体１００のゲート電圧Ｖｇｅ、コレクタエミッタ間電流Ｉｃｅ、又はコレクタエミッタ間電圧Ｖｃｅなどの単位時間当たりの変化量を変更できる。

以上のように、本実施の形態によるゲートドライブ回路３は、パワー半導体１００のゲートに印加されるゲート電圧Ｖｇｅを電気的に変更できるため、例えば動特性試験を効率良く行える。これにより、高速にゲート抵抗を切り替えることができるので、１つの試験内で複数のゲート駆動条件で特性測定ができる。

また、上述のように、本実施の形態による試験装置１は、コントローラ２、ゲートドライブ回路３及びセンサ４を備える。コントローラ２は、パワー半導体１００のゲートのＯＮ／ＯＦＦが制御されるゲート信号Ｓｇｅを出力する。

センサ４は、パワー半導体１００のコレクタエミッタ間電圧Ｖｃｅを計測する。ゲートドライブ回路３は、電圧源、複数の抵抗設定回路及び切替回路を備える。複数の抵抗設定回路は、電圧源とゲートとに並列接続される。

切替回路は、複数の抵抗設定回路のうち少なくとも１つの抵抗設定回路を電圧源とゲートとに接続する。ゲートドライブ回路３では、切替回路によって、電圧源とパワー半導体１００のゲートとに並列接続された複数の抵抗設定回路のうち、少なくとも１つの抵抗設定回路が電圧源とパワー半導体１００のゲートとに接続される。

以上のように、本実施の形態による試験装置１においては、例えば、パワー半導体のコレクタエミッタ間電圧Ｖｃｅが計測される。パワー半導体のコレクタエミッタ間電圧Ｖｃｅが計測される際、ゲートドライブ回路３は、電圧源とパワー半導体のゲートとに接続する複数の抵抗設定回路の接続を、切替回路によって切り替えることにより、電圧源とパワー半導体のゲートとの間の抵抗の値を適宜設定できる。

試験装置１及びゲートドライブ回路３は、切替回路によって、パワー半導体１００のゲートに印加されるゲート電圧Ｖｇｅを電気的に変更できるため、試験装置１及びゲートドライブ回路３は、例えばゲート電圧Ｖｇｅを変更する必要のあるパワー半導体の試験を効率良く行える。

ＯＦＦ抵抗切替回路３２３などの切替回路が、ＯＦＦ抵抗切替信号Ｓｃなどの切替信号に応じて動作する半導体素子を含む場合、ゲートドライブ回路３は、パワー半導体１００のゲートに印加されるゲート電圧Ｖｇｅを、切替回路に半導体素子を含まずリレーなどのみから構成される場合に比べ、より素早く変更できる。

上述のように、コントローラ２は、ゲート信号Ｓｇｅの開始から終了までの１つの動特性試験の間にＯＦＦ抵抗切替信号Ｓｃのような切替信号を出力し、切替回路は、複数の抵抗設定回路からＯＦＦ抵抗切替信号Ｓｃに応じて選択された少なくとも１つの抵抗設定回路を、電圧源とゲートとに接続してもよい。

試験装置１は、動特性試験などの試験中において切替回路を用いてゲートに印加されるゲート電圧Ｖｇｅを変更できるため、例えば、ゲート電圧Ｖｇｅを変更する必要のあるパワー半導体１００の動特性試験などの試験を効率良く行える。

上述した実施の形態による試験装置１及びゲートドライブ回路３などは、実施の形態の態様を示すものである。試験装置１は、上述の実施の形態に限られるものではなく、各請求項に記載した要旨を変更しない範囲で、実施の形態に係る試験装置１又はゲートドライブ回路３を変形し、又は、他のものに適用したものであってもよい。

例えば、ＯＦＦ抵抗回路３２は、第３の抵抗設定回路３２１及び第４の抵抗設定回路３２２の２つの抵抗設定回路を有する例を説明したが、３つ以上の抵抗設定回路を有してもよい。ＯＮ抵抗回路３１も、ＯＦＦ抵抗回路３２と同様に３つ以上の抵抗設定回路を有してもよい。

ＯＦＦ抵抗切替回路３２３及びＯＮ抵抗切替回路３１３は、３つ以上の抵抗設定回路から少なくとも１つの抵抗設定回路を選択し、ＯＦＦ電圧源ＶＧＮとパワー半導体１００のゲートとの間に接続するようにすればよい。試験装置１は、３つ以上の抵抗設定回路から選択することにより、ゲート抵抗をよりきめ細かく切り替えることができる。

切替回路に限らず、抵抗設定回路も半導体素子を含んでよい。抵抗設定回路が半導体素子を含む場合、ゲートドライブ回路３は、パワー半導体１００のゲートに印加されるゲート電圧Ｖｇｅを、抵抗設定回路に半導体素子を含まずリレーなどのみから構成される場合に比べ、より素早く変更できる。

また、上述の半導体素子は、エミッタ、コレクタ及びベースを有するトランジスタでなくてもよく、例えばエミッタ、コレクタ及びゲートを有するＩＧＢＴやドレイン、ソース及びゲートを有する金属酸化膜半導体ＦＥＴ（ＭＯＳＦＥＴ：Metal-Oxide-Semiconductor Field Effect Transistor）のような電界効果トランジスタ（Field Effect Transistor）などであってもよいものとする。

１…試験装置、２…コントローラ、３…ゲートドライブ回路、４…センサ、１００…パワー半導体。

Claims (5)

1. パワー半導体の動特性試験に用いられるゲートドライブ回路であって、
   前記パワー半導体のゲートのゲート電圧を変化させる電圧源と、
   前記電圧源と前記ゲートとに並列接続された複数の抵抗設定回路と、
   前記複数の抵抗設定回路のうち少なくとも１つの抵抗設定回路を、前記電圧源と前記ゲートとに接続する切替回路と、
   を備える、ゲートドライブ回路。
2. 前記切替回路は、切替信号に応じて動作する半導体素子を含む、請求項１に記載のゲートドライブ回路。
3. パワー半導体の動特性試験に用いられる試験装置であって、
   前記パワー半導体のゲートのＯＮ／ＯＦＦが制御されるゲート信号を出力するコントローラと、
   前記コントローラから出力された前記ゲート信号に応じて、前記ゲートにゲート電圧を印加するゲートドライブ回路と、
   前記パワー半導体のコレクタエミッタ間の電圧を計測するセンサと、
   を備え、
   前記ゲートドライブ回路は、
   前記ゲートのゲート電圧を変化させる電圧源と、
   前記電圧源と前記ゲートとに並列接続された複数の抵抗設定回路と、
   前記複数の抵抗設定回路のうち少なくとも１つの抵抗設定回路を、前記電圧源と前記ゲートとに接続する切替回路と、
   を有する、試験装置。
4. 前記コントローラは、前記ゲート信号の開始から終了までの１つの前記動特性試験の間に切替信号を出力し、
   前記切替回路は、前記複数の抵抗設定回路から前記切替信号に応じて選択された前記少なくとも１つの抵抗設定回路を、前記電圧源と前記ゲートとに接続する、請求項３に記載の試験装置。
5. パワー半導体の動特性試験に用いられるコントローラによって行われる切替方法であって、
   抵抗設定信号を出力する第１のステップと、
   ゲート信号を出力する第２のステップと、
   抵抗切り替え信号を出力する第３のステップと、
   を備える切替方法。

Images