JP5239731B2 - Multilayer ceramic electronic component and manufacturing method thereof - Google Patents

Multilayer ceramic electronic component and manufacturing method thereof Download PDF

Info

Publication number
JP5239731B2
JP5239731B2 JP2008269758A JP2008269758A JP5239731B2 JP 5239731 B2 JP5239731 B2 JP 5239731B2 JP 2008269758 A JP2008269758 A JP 2008269758A JP 2008269758 A JP2008269758 A JP 2008269758A JP 5239731 B2 JP5239731 B2 JP 5239731B2
Authority
JP
Japan
Prior art keywords
external terminal
ceramic body
conductor
terminal electrode
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008269758A
Other languages
Japanese (ja)
Other versions
JP2009170875A (en
Inventor
俊介 竹内
健一 川崎
章博 元木
誠 小川
修次 松本
誠一 西原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2008269758A priority Critical patent/JP5239731B2/en
Priority to TW097147196A priority patent/TWI486981B/en
Priority to KR1020080129364A priority patent/KR101029689B1/en
Priority to US12/340,570 priority patent/US8194391B2/en
Priority to CN2008101860902A priority patent/CN101465206B/en
Publication of JP2009170875A publication Critical patent/JP2009170875A/en
Priority to US13/433,320 priority patent/US9418790B2/en
Application granted granted Critical
Publication of JP5239731B2 publication Critical patent/JP5239731B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

この発明は、積層セラミック電子部品およびその製造方法に関するもので、特に、積層セラミック電子部品に備える外部端子電極の構造および外部端子電極の形成方法に関するものである。   The present invention relates to a multilayer ceramic electronic component and a method for manufacturing the same, and more particularly to a structure of an external terminal electrode provided in the multilayer ceramic electronic component and a method for forming the external terminal electrode.

近年、携帯電話、ノートパソコン、デジタルカメラ、デジタルオーディオ機器等の小型携帯電子機器の市場が拡大している。これらの携帯電子機器では、小型化が進んでいるとともに、高性能化も同時に進んでいる。携帯電子機器には多数の積層セラミック電子部品が搭載されているが、積層セラミック電子部品についても、小型化かつ高性能化が要求されており、たとえば、積層セラミックコンデンサについては、小型化かつ大容量化が要求されている。   In recent years, the market for small portable electronic devices such as mobile phones, notebook computers, digital cameras, and digital audio devices is expanding. In these portable electronic devices, miniaturization is progressing and high performance is also progressing at the same time. A lot of monolithic ceramic electronic components are mounted on portable electronic devices, but miniaturization and high performance are also demanded for monolithic ceramic electronic components. For example, miniaturization and large capacity for monolithic ceramic capacitors. Is required.

積層セラミックコンデンサを小型化かつ大容量化する手段としては、セラミック層を薄層化することが有効であり、最近では、セラミック層の厚みが3μm前後のものが実用化されている。現在、さらなる薄層化の可能性が探求されているが、セラミック層を薄層化すればするほど、内部電極間の短絡が生じやすくなるため、品質確保が難しくなるという課題がある。   As a means for reducing the size and increasing the capacity of a multilayer ceramic capacitor, it is effective to make the ceramic layer thin. Recently, a ceramic layer having a thickness of about 3 μm has been put into practical use. Currently, the possibility of further thinning is being sought. However, as the ceramic layer is made thinner, a short circuit between the internal electrodes is more likely to occur, which makes it difficult to ensure quality.

別の手段として、内部電極の有効面積を広くすることが考えられる。しかし、積層セラミックコンデンサを量産する際には、セラミックグリーンシートの積層ずれ、カットずれを考慮して、内部電極とセラミック素体の側面とのサイドマージンや、内部電極とセラミック素体の端面とのエンドマージンをある程度確保する必要があるため、内部電極の有効面積を広げることには制約がある。   As another means, it is conceivable to increase the effective area of the internal electrode. However, when mass-producing multilayer ceramic capacitors, considering the misalignment and cut misalignment of the ceramic green sheet, the side margin between the internal electrode and the side surface of the ceramic body, or the end surface of the internal electrode and the ceramic body Since it is necessary to secure an end margin to some extent, there is a restriction on expanding the effective area of the internal electrode.

所定のマージンを確保しながら内部電極の有効面積を広げるためには、セラミック層の面積を広くする必要がある。しかし、決められた寸法規格内でセラミック層の面積を広げることには限界があり、その上、外部端子電極自身が有する厚みといったことも妨げとなる。   In order to increase the effective area of the internal electrode while ensuring a predetermined margin, it is necessary to increase the area of the ceramic layer. However, there is a limit to increasing the area of the ceramic layer within the determined dimensional standard, and further, the thickness of the external terminal electrode itself is also hindered.

従来、積層セラミックコンデンサの外部端子電極は、セラミック素体の端部に導電性ペーストを塗布し、焼き付けることにより形成されている。導電性ペーストの塗布方法としては、導電性ペーストを収容したペースト槽にセラミック素体の端部を浸漬して引き上げるというものが主流であるが、この方法では、導電性ペーストの粘性が影響して、セラミック素体の端面の中央部に導電性ペーストが厚く付着しやすい。このため、外部端子電極が部分的に厚くなる(たとえば、具体的には30μmを超える)分、セラミック層の面積を小さくせざるを得ない。   Conventionally, the external terminal electrode of a multilayer ceramic capacitor is formed by applying a conductive paste to the end of a ceramic body and baking it. The main method of applying the conductive paste is to immerse and lift the end of the ceramic body in a paste tank containing the conductive paste, but this method is influenced by the viscosity of the conductive paste. The conductive paste tends to adhere thickly to the center of the end face of the ceramic body. For this reason, the area of the ceramic layer has to be reduced by the thickness of the external terminal electrode that is partially thick (for example, more than 30 μm).

これを受けて、外部端子電極を、直接、めっきにより形成する方法が提案されている(たとえば、特許文献1参照)。この方法によれば、セラミック素体の端面における内部電極の露出部を核としてめっき膜が析出し、めっき膜が成長することにより、隣り合う内部電極の露出部同士が接続される。したがって、この方法を適用すれば、従来の導電性ペーストによる方法に比べて、薄くかつフラットな外部端子電極を形成することが可能となる。   In response to this, a method of directly forming the external terminal electrode by plating has been proposed (for example, see Patent Document 1). According to this method, the plating film is deposited with the exposed portion of the internal electrode on the end face of the ceramic body as a nucleus, and the plating film grows, whereby the exposed portions of the adjacent internal electrodes are connected to each other. Therefore, when this method is applied, it is possible to form a thin and flat external terminal electrode as compared with the conventional method using conductive paste.

しかし、上述のめっきによる方法の場合、従来の導電性ペーストによる方法におけるガラスの接着剤効果が得られないため、セラミック素体に対するめっき膜、すなわち外部端子電極の固着力が弱いという問題がある。
国際公開第2007/049456号パンフレット
However, in the case of the above-described plating method, since the glass adhesive effect in the conventional conductive paste method cannot be obtained, there is a problem that the adhesion of the plating film to the ceramic body, that is, the external terminal electrode is weak.
International Publication No. 2007/049456 Pamphlet

そこで、この発明の目的は、薄く、かつセラミック素体に対する固着力に優れた外部端子電極を有する、積層セラミック電子部品およびその製造方法を提供しようとすることである。   SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a multilayer ceramic electronic component having a thin external electrode having excellent adhesion to a ceramic body and a method for manufacturing the same.

この発明に係る積層セラミック電子部品は、複数のセラミック層が積層されてなる、セラミック素体と、セラミック素体の内部に形成され、かつセラミック素体の外表面に露出部を有する、内部導体と、セラミック素体の外表面上に形成され、かつ内部導体の露出部を被覆する、外部端子電極とを備え、上述した技術的課題を解決するため、外部端子電極が、内部導体の露出部を被覆するCuめっき膜を含み、Cuめっき膜の内部であって、Cuめっき膜の少なくともセラミック素体との界面側に、不連続状にCu酸化物が存在していることを特徴としている。   A multilayer ceramic electronic component according to the present invention includes a ceramic body formed by laminating a plurality of ceramic layers, an inner conductor formed inside the ceramic body, and having an exposed portion on the outer surface of the ceramic body. An external terminal electrode formed on the outer surface of the ceramic body and covering the exposed portion of the internal conductor, and in order to solve the above technical problem, the external terminal electrode has the exposed portion of the internal conductor. It includes a Cu plating film to be coated, and is characterized in that Cu oxide exists discontinuously inside the Cu plating film and at least on the interface side with the ceramic body of the Cu plating film.

上記Cu酸化物は玉状に存在していることが多い。   The Cu oxide is often present in a ball shape.

また、Cu酸化物はCuOとCuOとを含むことがあり、この場合、Cu酸化物において、CuOは90重量%以上を占めることが好ましい。 Further, Cu oxide may contain a Cu 2 O and CuO, in this case, the Cu oxide, Cu 2 O is preferably accounts for at least 90 wt%.

内部導体は、電気的特性の発現に実質的に寄与しないダミー内部導体を含んでいてもよい。   The inner conductor may include a dummy inner conductor that does not substantially contribute to the development of electrical characteristics.

セラミック素体の外表面上の、内部導体の露出部以外の領域であって、外部端子電極とセラミック素体との間に、補助導体が形成されていてもよい。この場合、補助導体はガラスを含有することが好ましい。   An auxiliary conductor may be formed between the external terminal electrode and the ceramic element body in a region other than the exposed portion of the inner conductor on the outer surface of the ceramic element body. In this case, the auxiliary conductor preferably contains glass.

この発明に係る積層セラミック電子部品がたとえばコンデンサアレイや多端子型低ESLコンデンサなどを構成する場合には、内部導体の露出部は、セラミック素体の外表面上において少なくとも4つの列をなすように形成され、外部端子電極は、内部導体の露出部の列に対応するように少なくとも4つ形成される。   When the multilayer ceramic electronic component according to the present invention constitutes, for example, a capacitor array or a multi-terminal type low ESL capacitor, the exposed portion of the internal conductor forms at least four rows on the outer surface of the ceramic body. At least four external terminal electrodes are formed so as to correspond to the columns of the exposed portions of the internal conductors.

この発明に係る積層セラミック電子部品がたとえば積層セラミックコンデンサや積層セラミックインダクタなどを構成する場合、典型的には、セラミック素体は、互いに対向する第1および第2の主面と第1および第2の主面間を結ぶ4つの側面とを有し、外部端子電極は、側面上の互いに異なる第1および第2の位置にそれぞれ形成された第1および第2の外部端子電極を含んでいる。   When the multilayer ceramic electronic component according to the present invention constitutes, for example, a multilayer ceramic capacitor, a multilayer ceramic inductor, or the like, typically, the ceramic body has first and second main surfaces and first and second opposing each other. The external terminal electrodes include first and second external terminal electrodes respectively formed at different first and second positions on the side surfaces.

このような実施形態において、この発明に係る積層セラミック電子部品が積層セラミックコンデンサを構成する場合には、内部導体は、側面上の第1の位置に露出部を有しかつ第1の外部端子電極と電気的に接続される第1の内部電極と、側面上の第2の位置に露出部を有しかつ第2の外部端子電極と電気的に接続される第2の内部電極とを含み、第1および第2の内部電極は、所定のセラミック層を介して互いに対向するようにされる。   In such an embodiment, when the multilayer ceramic electronic component according to the present invention constitutes a multilayer ceramic capacitor, the internal conductor has an exposed portion at the first position on the side surface and the first external terminal electrode A first internal electrode electrically connected to the first external electrode, and a second internal electrode having an exposed portion at a second position on the side surface and electrically connected to the second external terminal electrode, The first and second internal electrodes are made to face each other with a predetermined ceramic layer interposed therebetween.

この発明に係る積層セラミック電子部品が積層セラミックインダクタを構成する場合には、内部導体は、側面上の第1の位置に露出部を有する第1の内部導体と、側面上の第2の位置に露出部を有しかつセラミック層の積層方向において第1の内部導体とは異なる位置に配置される第2の内部導体と、第1の内部導体と第2の内部導体とを電気的に接続するようにコイル状に延びるコイル導体とを含む。   When the multilayer ceramic electronic component according to the present invention constitutes a multilayer ceramic inductor, the internal conductor has a first internal conductor having an exposed portion at the first position on the side surface and a second position on the side surface. A second inner conductor having an exposed portion and disposed at a position different from the first inner conductor in the stacking direction of the ceramic layers is electrically connected to the first inner conductor and the second inner conductor. And a coil conductor extending in a coil shape.

上述した4つの側面が、互いに対向する第1および第2の側面ならびに互いに対向する第3および第4の側面からなるとき、上記第1の外部端子電極は、第3の側面上にのみ形成され、上記第2の外部端子電極は、第4の側面上にのみ形成されてもよい。この場合、第1および第2の主面ならびに第1および第2の側面の各一部上に、第1の外部端子電極の外周縁のみにおいて第1の外部端子電極と電気的に接続された第1の端縁導体が形成され、第1および第2の主面ならびに第1および第2の側面の各一部上に、第2の外部端子電極の外周縁のみにおいて第2の外部端子電極と電気的に接続された第2の端縁導体が形成されることが好ましい。   When the four side surfaces described above are composed of the first and second side surfaces facing each other and the third and fourth side surfaces facing each other, the first external terminal electrode is formed only on the third side surface. The second external terminal electrode may be formed only on the fourth side surface. In this case, the first and second main surfaces and a part of each of the first and second side surfaces are electrically connected to the first external terminal electrode only at the outer peripheral edge of the first external terminal electrode. A second external terminal electrode is formed on the first and second main surfaces and a part of each of the first and second side surfaces, only on the outer peripheral edge of the second external terminal electrode. Preferably, a second edge conductor electrically connected to is formed.

この発明は、また、上述のような積層セラミック電子部品を製造する方法にも向けられる。   The present invention is also directed to a method of manufacturing a multilayer ceramic electronic component as described above.

この発明に係る積層セラミック電子部品の製造方法は、複数のセラミック層が積層されてなるもので、内部に内部導体を有し、かつ外表面に内部導体の一部が露出した露出部を有する、セラミック素体を準備する工程と、セラミック素体にめっき処理を施し、内部導体の露出部上にCuめっき膜を析出させる工程と、セラミック素体に熱処理を施し、Cuめっき膜とセラミック素体との間に、Cu液相、O液相およびCu固相を生成させる工程とを備えることを特徴としている。   The method for manufacturing a multilayer ceramic electronic component according to the present invention is formed by laminating a plurality of ceramic layers, has an internal conductor inside, and has an exposed portion where a part of the internal conductor is exposed on the outer surface. A step of preparing a ceramic body, a step of plating the ceramic body, depositing a Cu plating film on the exposed portion of the internal conductor, a heat treatment of the ceramic body, and the Cu plating film and the ceramic body. And a step of generating a Cu liquid phase, an O liquid phase, and a Cu solid phase.

上記熱処理は、温度1065℃以上、かつ酸素濃度50ppm以上の条件で実施されることが好ましい。   The heat treatment is preferably performed under conditions of a temperature of 1065 ° C. or higher and an oxygen concentration of 50 ppm or higher.

この発明によれば、Cuめっき膜を形成した後、所定の条件で熱処理を施すことによって、Cuめっき膜とセラミック素体との間にCu液相、O液相およびCu固相が生成される。これらの混合相は、Cuめっき膜の内部であって、Cuめっき膜の少なくともセラミック素体との界面側に偏析しやすい。そして、冷却されると、上記Cu液相およびO液相が固体となり、Cu酸化物が生成される。このCu酸化物は、Cuめっき膜の内部であって、Cuめっき膜の少なくともセラミック素体との界面側に、不連続状に存在する状態となっている。この状態において、Cu酸化物は、セラミック素体とCuめっき膜とを強固に接合する接着剤として作用し、Cuめっき膜を含む外部端子電極の、セラミック素体に対する固着力を高めることができ、結果として、セラミック素体に対する固着力に優れた外部端子電極を有する積層セラミック電子部品を得ることができる。   According to this invention, after forming a Cu plating film, a Cu liquid phase, an O liquid phase, and a Cu solid phase are generated between the Cu plating film and the ceramic body by performing heat treatment under predetermined conditions. . These mixed phases are easily segregated inside the Cu plating film and at least on the interface side of the Cu plating film with the ceramic body. And when it cools, the said Cu liquid phase and O liquid phase will become solid, and Cu oxide will be produced | generated. The Cu oxide is in a discontinuous state inside the Cu plating film and at least on the interface side of the Cu plating film with the ceramic body. In this state, the Cu oxide acts as an adhesive that firmly bonds the ceramic body and the Cu plating film, and can increase the adhesion of the external terminal electrode including the Cu plating film to the ceramic body, As a result, it is possible to obtain a multilayer ceramic electronic component having an external terminal electrode that has excellent adhesion to the ceramic body.

また、外部端子電極に含まれるCuめっき膜は、めっきによって形成されるものであるので、導電性ペーストを用いて形成された場合に比べて、薄く、かつフラットな状態とすることができる。したがって、積層セラミック電子部品の小型化に寄与するとともに、決められた寸法規格内でセラミック素体の体積を増すことができるので、積層セラミック電子部品の高性能化に寄与する。特に、積層セラミックコンデンサに適用された場合、決められた寸法規格内で大容量化を果たすことができる。   Further, since the Cu plating film included in the external terminal electrode is formed by plating, it can be made thinner and flat compared to the case where it is formed using a conductive paste. Therefore, it contributes to the miniaturization of the multilayer ceramic electronic component, and the volume of the ceramic body can be increased within the determined dimensional standard, which contributes to the enhancement of the performance of the multilayer ceramic electronic component. In particular, when applied to a multilayer ceramic capacitor, the capacity can be increased within a predetermined dimensional standard.

上述したCu酸化物がCuOとCuOとを含む場合、特にCuOはセラミックとの間で拡散接合による強固な接合状態を実現し得るので、Cu酸化物において、CuOが90重量%以上を占めていると、外部端子電極の、セラミック素体に対する固着力を一層高めることができる。 When the above-mentioned Cu oxide contains Cu 2 O and CuO, since Cu 2 O can realize a strong bonding state by diffusion bonding with the ceramic in particular, Cu 2 O is 90 wt% in the Cu oxide. If it occupies% or more, the fixing force of the external terminal electrode to the ceramic body can be further increased.

内部導体がダミー内部導体を含む場合、外部端子電極のセラミック素体に対する固着力をより向上させることができる。   When the inner conductor includes a dummy inner conductor, the fixing force of the external terminal electrode to the ceramic body can be further improved.

セラミック素体の外表面上の内部電極の露出部以外の領域に補助導体が形成されていると、外部端子電極の形成領域を容易に広げることができ、その結果、外部端子電極のセラミック素体に対する固着力をより向上させることができる。   When the auxiliary conductor is formed in a region other than the exposed portion of the internal electrode on the outer surface of the ceramic body, the external terminal electrode forming region can be easily expanded. As a result, the ceramic body of the external terminal electrode The fixing force with respect to can be further improved.

セラミック素体が、互いに対向する第1および第2の側面ならびに互いに対向する第3および第4の側面を有し、第1の外部端子電極が第3の側面上にのみ形成され、第2の外部端子電極が第4の側面上にのみ形成され、さらに、第1および第2の主面ならびに第1および第2の側面の各一部上に、第1の外部端子電極の外周縁のみにおいて第1の外部端子電極と電気的に接続された第1の端縁導体が形成され、第1および第2の主面ならびに第1および第2の側面の各一部上に、第2の外部端子電極の外周縁のみにおいて第2の外部端子電極と電気的に接続された第2の端縁導体が形成されると、外部端子電極を形成するためのめっき工程を比較的短時間で済ませることができるとともに、端縁導体の存在により、はんだ付けによる実装時の接合信頼性を高めることができ、また、外部端子電極の周囲からセラミック素体の内部への水分等の浸入を確実に抑制することができるため、積層コンデンサの信頼性を向上させることができる。   The ceramic body has first and second side surfaces facing each other and third and fourth side surfaces facing each other, the first external terminal electrode is formed only on the third side surface, The external terminal electrode is formed only on the fourth side surface, and on the first and second main surfaces and a part of each of the first and second side surfaces, only at the outer peripheral edge of the first external terminal electrode A first edge conductor electrically connected to the first external terminal electrode is formed, and a second external conductor is formed on each of the first and second main surfaces and the first and second side surfaces. When the second edge conductor electrically connected to the second external terminal electrode is formed only at the outer peripheral edge of the terminal electrode, the plating process for forming the external terminal electrode can be completed in a relatively short time. When mounting by soldering due to the presence of edge conductors It is possible to increase the bonding reliability, also, it is possible to reliably inhibit the penetration of moisture into the interior of the ceramic body from the surrounding external terminal electrodes, thereby improving the reliability of the multilayer capacitor.

この発明に係る積層セラミック電子部品の製造方法において、熱処理が温度1065℃以上、かつ酸素濃度が50ppm以上の条件で実施されると、十分なCu液相およびO液相を確実に生成することができる。   In the method for manufacturing a multilayer ceramic electronic component according to the present invention, when the heat treatment is performed at a temperature of 1065 ° C. or higher and an oxygen concentration of 50 ppm or higher, sufficient Cu liquid phase and O liquid phase can be reliably generated. it can.

図1ないし図4は、この発明の第1の実施形態を説明するためのものである。ここで、図1は、積層セラミック電子部品の一例としての積層セラミックコンデンサ1を示す斜視図である。図2は、図1の線A−Aに沿う断面図である。   1 to 4 are for explaining a first embodiment of the present invention. Here, FIG. 1 is a perspective view showing a multilayer ceramic capacitor 1 as an example of a multilayer ceramic electronic component. 2 is a cross-sectional view taken along line AA in FIG.

積層セラミックコンデンサ1は、セラミック素体2を備えている。セラミック素体2は、互いに対向する第1および第2の主面3および4と、第1および第2の主面3および4間を結ぶ4つの側面5〜8とを有する直方体形状をなしている。なお、以下の説明において、4つの側面5〜8のうち、主面3および4の長辺方向に延びる側面5および6を、それぞれ、第1および第2の側面と呼び、短辺方向に延びる側面7および8を、それぞれ、第1および第2の端面と呼ぶことにする。   The multilayer ceramic capacitor 1 includes a ceramic body 2. The ceramic body 2 has a rectangular parallelepiped shape having first and second main surfaces 3 and 4 facing each other and four side surfaces 5 to 8 connecting the first and second main surfaces 3 and 4. Yes. In the following description, of the four side surfaces 5 to 8, the side surfaces 5 and 6 extending in the long side direction of the main surfaces 3 and 4 are referred to as first and second side surfaces, respectively, and extend in the short side direction. The side surfaces 7 and 8 will be referred to as first and second end surfaces, respectively.

セラミック素体2の第1および第2の端面7および8上には、それぞれ、第1および第2の外部端子電極9および10が形成されている。   First and second external terminal electrodes 9 and 10 are respectively formed on the first and second end faces 7 and 8 of the ceramic body 2.

主として図2を参照して、セラミック素体2は、複数のセラミック層11が積層された構造を有している。セラミック素体2の内部には、互いの間に所定のセラミック層11を介在させた状態で、第1および第2の内部電極12および13が複数組積層方向に交互に形成されている。第1の内部電極12は、第1の端面7に露出部14を有し、第2の内部電極13は、第2の端面8に露出部15を有している。第1の内部電極12の露出部14は、第1の外部端子電極9によって被覆され、第1の外部端子電極9と電気的に接続される。第2の内部電極13の露出部15は、第2の外部端子電極10によって被覆され、第2の外部端子電極10と電気的に接続される。   Referring mainly to FIG. 2, the ceramic body 2 has a structure in which a plurality of ceramic layers 11 are laminated. A plurality of first and second internal electrodes 12 and 13 are alternately formed in the stacking direction in the ceramic body 2 with a predetermined ceramic layer 11 interposed therebetween. The first internal electrode 12 has an exposed portion 14 on the first end surface 7, and the second internal electrode 13 has an exposed portion 15 on the second end surface 8. The exposed portion 14 of the first internal electrode 12 is covered with the first external terminal electrode 9 and is electrically connected to the first external terminal electrode 9. The exposed portion 15 of the second internal electrode 13 is covered with the second external terminal electrode 10 and is electrically connected to the second external terminal electrode 10.

図3は、セラミック素体2の内部構造を示す平面図であり、(1)は、第1の内部電極12が通る断面を示し、(2)は、第2の内部電極13が通る断面を示している。   FIG. 3 is a plan view showing the internal structure of the ceramic body 2, wherein (1) shows a cross section through which the first internal electrode 12 passes, and (2) shows a cross section through which the second internal electrode 13 passes. Show.

図3に示すように、第1および第2の内部電極12および13は、ともに長方形の平面形状を有している。第1の内部電極12は、第2の内部電極13と対向する第1の容量部16と第1の容量部16から第1の端面7にまで引き出される第1の引出し部17とを有している。第2の内部電極13についても、同様に、第2の容量部18と第2の引出し部19とを有している。   As shown in FIG. 3, the first and second internal electrodes 12 and 13 both have a rectangular planar shape. The first internal electrode 12 includes a first capacitor portion 16 that faces the second internal electrode 13, and a first lead portion 17 that is drawn from the first capacitor portion 16 to the first end surface 7. ing. Similarly, the second internal electrode 13 has a second capacitor portion 18 and a second lead portion 19.

図4は、図2の一部、すなわち第1の外部端子電極9が形成された部分を拡大して示す断面図である。   FIG. 4 is an enlarged cross-sectional view of a part of FIG. 2, that is, a part where the first external terminal electrode 9 is formed.

図4に示すように、第1の外部端子電極9は、第1の内部電極12の露出部14を被覆するようにして第1の端面7上に形成されるCuめっき膜20を含んでいる。図示しないが、第2の外部端子電極10についても、同様に、Cuめっき膜20を含んでいる。Cuめっき膜20の厚みは、1〜10μmであることが好ましい。   As shown in FIG. 4, the first external terminal electrode 9 includes a Cu plating film 20 formed on the first end surface 7 so as to cover the exposed portion 14 of the first internal electrode 12. . Although not shown, the second external terminal electrode 10 similarly includes a Cu plating film 20. The thickness of the Cu plating film 20 is preferably 1 to 10 μm.

Cuめっき膜20の内部であって、Cuめっき膜20の少なくともセラミック素体2との界面側には、不連続状にCu酸化物21が存在している。図4では、不連続状態の一例として、Cu酸化物21が玉状に存在している状態が示されているが、必ずしも、このように独立した状態で存在する必要はなく、たとえば、縞状に存在していてもよい。Cu酸化物21は、セラミック素体2と外部端子電極9および10とを強固に接合するように作用する。この作用の詳細については後述する。Cu酸化物21は、CuOとCuOとを含み得る。Cu酸化物21において、CuOの占める割合は90重量%以上であることが好ましい。 The Cu oxide 21 exists discontinuously inside the Cu plating film 20 and at least on the interface side of the Cu plating film 20 with the ceramic body 2. In FIG. 4, as an example of the discontinuous state, a state in which the Cu oxide 21 exists in a ball shape is shown, but it is not always necessary to exist in such an independent state. May be present. The Cu oxide 21 acts to firmly bond the ceramic body 2 and the external terminal electrodes 9 and 10. Details of this operation will be described later. The Cu oxide 21 may contain Cu 2 O and CuO. In the Cu oxide 21, the proportion of Cu 2 O is preferably 90% by weight or more.

セラミック層11は、たとえば、BaTiO、CaTiO、SrTiO、CaZrOなどを主成分とする誘電体セラミックから構成される。なお、これら主成分に、Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物などの副成分が添加されていてもよい。また、セラミック層11の厚みは、焼成後において、たとえば1〜10μmとされることが好ましい。 The ceramic layer 11 is made of, for example, a dielectric ceramic whose main component is BaTiO 3 , CaTiO 3 , SrTiO 3 , CaZrO 3 or the like. Note that subcomponents such as a Mn compound, an Fe compound, a Cr compound, a Co compound, and a Ni compound may be added to these main components. Moreover, it is preferable that the thickness of the ceramic layer 11 shall be 1-10 micrometers after baking, for example.

セラミック素体2のサイズとしては、0402サイズ、0603サイズ、1005サイズ、1608サイズ、2012サイズ、3216サイズ、3225サイズ(JEITA規格等参照)などがあり得るが、小型化かつ大容量化の観点に立てば、1005〜2012サイズの部品にとって、この発明が特に有益であると言える。   The size of the ceramic body 2 may be 0402 size, 0603 size, 1005 size, 1608 size, 2012 size, 3216 size, 3225 size (see JEITA standard, etc.), but from the viewpoint of miniaturization and increase in capacity. In other words, it can be said that the present invention is particularly useful for 1005 to 2012 size parts.

内部電極12および13に含まれる導電成分としては、たとえば、Ni、Cu、Ag、Pd、Ag−Pd合金、Auなどを用いることができる。なお、Cuめっき膜20に含まれ得るCuOやCuOのようなCu酸化物21やCuとの反応性を考慮すると、Niを用いることが特に好ましい。また、内部電極12および13の各々の焼成後の厚みは0.5〜2.0μmであることが好ましい。 As the conductive component contained in the internal electrodes 12 and 13, for example, Ni, Cu, Ag, Pd, an Ag—Pd alloy, Au, or the like can be used. In consideration of reactivity with Cu oxide 21 and Cu such as Cu 2 O and CuO that can be included in the Cu plating film 20, it is particularly preferable to use Ni. Moreover, it is preferable that the thickness after each baking of the internal electrodes 12 and 13 is 0.5-2.0 micrometers.

次に、上述した積層セラミックコンデンサ1の製造方法の一例について説明する。   Next, an example of a method for manufacturing the above-described multilayer ceramic capacitor 1 will be described.

まず、セラミック層11となるべきセラミックグリーンシート、内部電極12および13のための導電性ペーストがそれぞれ準備される。これらセラミックグリーンシートおよび導電性ペーストには、バインダおよび溶剤が含まれるが、これらバインダおよび溶剤としては、それぞれ、公知の有機バインダおよび有機溶剤を用いることができる。   First, a ceramic green sheet to be the ceramic layer 11 and conductive pastes for the internal electrodes 12 and 13 are prepared. These ceramic green sheets and conductive paste contain a binder and a solvent, and a known organic binder and organic solvent can be used as the binder and the solvent, respectively.

次に、セラミックグリーンシート上に、たとえばスクリーン印刷法などにより所定のパターンをもって導電性ペーストが印刷される。これによって、内部電極12および13の各々となるべき導電性ペースト膜が形成されたセラミックグリーンシートが得られる。   Next, a conductive paste is printed on the ceramic green sheet with a predetermined pattern by, for example, a screen printing method. As a result, a ceramic green sheet on which conductive paste films to be the internal electrodes 12 and 13 are formed is obtained.

次に、上述のように導電性ペースト膜が形成されたセラミックグリーンシートを所定の順序でかつ所定枚数積層し、その上下に導電性ペースト膜が形成されていない外層用セラミックグリーンシートを所定枚数積層することによって、生の状態のマザー積層体が得られる。生のマザー積層体は、必要に応じて、静水圧プレスなどの手段により積層方向に圧着される。   Next, a predetermined number of ceramic green sheets on which conductive paste films are formed as described above are stacked in a predetermined order, and a predetermined number of outer layer ceramic green sheets on which conductive paste films are not formed are stacked. By doing so, a mother laminate in a raw state can be obtained. The raw mother laminate is pressure-bonded in the laminating direction by means such as an isostatic press as required.

次に、生のマザー積層体は所定のサイズにカットされ、それによって、セラミック素体2の生の状態のものが切り出される。   Next, the raw mother laminated body is cut into a predetermined size, whereby the raw ceramic body 2 is cut out.

次に、生のセラミック素体2が焼成される。焼成温度は、セラミックグリーンシートに含まれるセラミック材料や導電性ペースト膜に含まれる金属材料にもよるが、たとえば900〜1300℃の範囲に選ばれることが好ましい。   Next, the raw ceramic body 2 is fired. The firing temperature depends on the ceramic material contained in the ceramic green sheet and the metal material contained in the conductive paste film, but is preferably selected in the range of 900 to 1300 ° C., for example.

次に、必要に応じて、バレル研磨等による研磨処理を施し、内部電極12および13の露出部14および15の面出しを行なう。同時に、セラミック素体2の稜部や角部に丸みが形成される。また、必要に応じて、撥水処理を施し、内部電極12および13の露出部14および15とセラミック層11との隙間からのめっき液の浸入を防止しておく。   Next, if necessary, a polishing process such as barrel polishing is performed to expose the exposed portions 14 and 15 of the internal electrodes 12 and 13. At the same time, roundness is formed at the ridges and corners of the ceramic body 2. Further, if necessary, water repellent treatment is performed to prevent the plating solution from entering from the gap between the exposed portions 14 and 15 of the internal electrodes 12 and 13 and the ceramic layer 11.

次に、セラミック素体2にめっき処理を施し、第1および第2の内部電極12および13の露出部14および15上にCuめっき膜20を析出させる。Cuめっきとしては、電解Cuめっきおよび無電解Cuめっきのどちらを採用してもよいが、無電解Cuめっきの場合には、めっき析出速度を向上させるために、Pd触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、電解Cuめっきを採用することが好ましい。なお、Cuめっき膜20の形成を促進するために、電解Cuめっきまたは無電解Cuめっきの前に、ストライクCuめっきを施すことが好ましい。また、めっき処理においては、バレルめっきを用いることが好ましい。   Next, the ceramic body 2 is subjected to a plating treatment to deposit a Cu plating film 20 on the exposed portions 14 and 15 of the first and second internal electrodes 12 and 13. As the Cu plating, either electrolytic Cu plating or electroless Cu plating may be employed. However, in the case of electroless Cu plating, pretreatment with a Pd catalyst or the like is required to improve the plating deposition rate. There is a demerit that the process becomes complicated. Therefore, it is preferable to employ electrolytic Cu plating. In order to promote the formation of the Cu plating film 20, strike Cu plating is preferably performed before electrolytic Cu plating or electroless Cu plating. In the plating process, it is preferable to use barrel plating.

次に、セラミック素体2に熱処理を施し、上述のCuめっき膜20とセラミック素体2の外表面との間に、Cu液相、O液相およびCu固相を生成させる。これらの混合相は、Cuめっき膜20とセラミック素体2の外表面との界面に偏析しやすい。これは、熱処理時に、Cuめっき膜20とセラミック素体2の外表面との間の微小な隙間やセラミック素体2の表面の微細な空孔に向かって、液相が移動しやすいためであると推測される。   Next, the ceramic body 2 is subjected to heat treatment, and a Cu liquid phase, an O liquid phase, and a Cu solid phase are generated between the Cu plating film 20 and the outer surface of the ceramic body 2. These mixed phases are easily segregated at the interface between the Cu plating film 20 and the outer surface of the ceramic body 2. This is because the liquid phase easily moves toward a minute gap between the Cu plating film 20 and the outer surface of the ceramic body 2 or a minute hole on the surface of the ceramic body 2 during the heat treatment. It is guessed.

熱処理条件は、温度1065℃以上、かつ酸素濃度50ppm以上に選ばれることが好ましい。温度が1065℃未満であったり、酸素濃度が50ppm未満であったりする場合、Cu液相およびO液相が十分生成しないおそれがある。熱処理温度の上限は、Cuの融点を超えない程度とされることが好ましく、具体的には、1084℃未満であることが好ましい。   The heat treatment conditions are preferably selected such that the temperature is 1065 ° C. or higher and the oxygen concentration is 50 ppm or higher. When the temperature is less than 1065 ° C. or the oxygen concentration is less than 50 ppm, the Cu liquid phase and the O liquid phase may not be sufficiently generated. The upper limit of the heat treatment temperature is preferably set so as not to exceed the melting point of Cu, and specifically, it is preferably less than 1084 ° C.

次に、セラミック素体2を室温まで冷却する。このとき、上記界面に偏析したCu液相およびO液相が固体となり、ここに、Cu酸化物21が形成される。Cu酸化物21は、セラミック素体2とCuめっき膜20とを強固に接合する。中でも、CuOとセラミックとの間では、拡散接合により、一層強固な接合状態が実現される。また、Cuめっき膜20とセラミック素体2との間がCu酸化物21により封止されるため、外部から水分が浸入しにくくなり、積層セラミックコンデンサ1の信頼性を向上させることができる。 Next, the ceramic body 2 is cooled to room temperature. At this time, the Cu liquid phase and the O liquid phase segregated at the interface become solid, and the Cu oxide 21 is formed here. The Cu oxide 21 firmly bonds the ceramic body 2 and the Cu plating film 20. Among them, between the Cu 2 O and the ceramic by diffusion bonding, is achieved a more robust bonding state. In addition, since the space between the Cu plating film 20 and the ceramic body 2 is sealed with the Cu oxide 21, it is difficult for moisture to enter from the outside, and the reliability of the multilayer ceramic capacitor 1 can be improved.

図5は、この発明の第2の実施形態を説明するための図4に対応する図である。図5において、図4に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。   FIG. 5 is a view corresponding to FIG. 4 for explaining the second embodiment of the present invention. In FIG. 5, elements corresponding to the elements shown in FIG. 4 are denoted by the same reference numerals, and redundant description is omitted.

第2の実施形態では、Cuめっき膜20上に、第1の外側導電層24および第2の外側導電層25がさらに形成される。   In the second embodiment, a first outer conductive layer 24 and a second outer conductive layer 25 are further formed on the Cu plating film 20.

第1の外側導電層24は、CuおよびNiからなる群から選ばれる1種の金属または当該金属を含む合金のめっき膜からなる。第1の外側導電層24は、たとえば、はんだ実装の際に、はんだによりCuめっき膜20が食われることを防止するはんだバリア層として機能する。なお、第1の外側導電層24がCuからなる場合、Cuめっき膜20もCuからなるため、第1の外側導電層24は、Cu膜の厚みを増すことによって、はんだバリア層として機能することになる。   The first outer conductive layer 24 is made of a plating film of one kind of metal selected from the group consisting of Cu and Ni or an alloy containing the metal. For example, the first outer conductive layer 24 functions as a solder barrier layer that prevents the Cu plating film 20 from being eroded by solder during solder mounting. In addition, when the 1st outer side conductive layer 24 consists of Cu, since the Cu plating film 20 also consists of Cu, the 1st outer side conductive layer 24 functions as a solder barrier layer by increasing the thickness of Cu film | membrane. become.

第2の外側導電層25は、Sn、Pb、Au、Ag、Pd、BiおよびZnからなる群から選ばれる1種の金属または当該金属を含む合金のめっき膜からなる。第2の外側導電層25を構成する材料は、たとえば、はんだ実装におけるはんだ、導電性接着剤実装における導電性接着剤、ワイヤボンディング実装におけるAuなどというように、実装形態に応じて、はんだ、導電性接着剤、Auなどとの相性を考慮して、適宜選択される。   The second outer conductive layer 25 is made of a plating film of one kind of metal selected from the group consisting of Sn, Pb, Au, Ag, Pd, Bi, and Zn or an alloy containing the metal. The material constituting the second outer conductive layer 25 is, for example, solder in solder mounting, conductive adhesive in conductive adhesive mounting, Au in wire bonding mounting, or the like depending on the mounting form. Is selected as appropriate in consideration of compatibility with the adhesive, Au, and the like.

図6は、この発明の第3の実施形態を説明するための図4に対応する図である。図6において、図4に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。   FIG. 6 is a view corresponding to FIG. 4 for explaining the third embodiment of the present invention. In FIG. 6, elements corresponding to the elements shown in FIG.

第3の実施形態では、Cuめっき膜20上に、外側導電層28がさらに形成される。外側導電層28は、Au、AgおよびPdからなる群から選ばれる1種の金属または当該金属を含む合金のめっき膜からなる。第3の実施形態は、はんだ実装に対応する必要がない場合、たとえば導電性接着剤実装やワイヤボンディング実装に特化される場合に有利に適用される。第3の実施形態によれば、たとえば第2の実施形態に比べて、外部端子電極9および10の各々の層数を減らすことができる。   In the third embodiment, the outer conductive layer 28 is further formed on the Cu plating film 20. The outer conductive layer 28 is made of a plating film of one kind of metal selected from the group consisting of Au, Ag and Pd or an alloy containing the metal. The third embodiment is advantageously applied when it is not necessary to deal with solder mounting, for example, when specialized in conductive adhesive mounting or wire bonding mounting. According to the third embodiment, for example, the number of layers of each of the external terminal electrodes 9 and 10 can be reduced as compared with the second embodiment.

図7は、この発明の第4の実施形態を説明するための図4に対応する図である。図7において、図4に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。   FIG. 7 is a view corresponding to FIG. 4 for explaining a fourth embodiment of the present invention. In FIG. 7, elements corresponding to the elements shown in FIG. 4 are denoted by the same reference numerals, and redundant description is omitted.

第4の実施形態では、Cuめっき膜20上に、第1の外側導電層31および第2の外側導電層32がさらに形成されている。第1の外側導電層31は、熱硬化性樹脂と金属フィラーとを含む導電性樹脂からなる。第2の外側導電層32は、Cu、Ni、Sn、Pb、Au、Ag、Pd、BiおよびZnからなる群から選ばれる1種の金属または当該金属を含む合金のめっき膜からなる。   In the fourth embodiment, a first outer conductive layer 31 and a second outer conductive layer 32 are further formed on the Cu plating film 20. The first outer conductive layer 31 is made of a conductive resin containing a thermosetting resin and a metal filler. The second outer conductive layer 32 is made of a plating film of one kind of metal selected from the group consisting of Cu, Ni, Sn, Pb, Au, Ag, Pd, Bi, and Zn or an alloy containing the metal.

第4の実施形態によれば、積層セラミックコンデンサ1に外部応力が加わった際に、第1の外側導電層31に含まれる樹脂成分が応力を吸収したり、第1の外側導電層31と第2の外側導電層32との間でフェールセーフ機能としての剥離を起こしたりするため、応力が、直接、セラミック素体2に加わることを抑制し、その結果、セラミック素体2にクラックが発生することを抑制することができる。   According to the fourth embodiment, when an external stress is applied to the multilayer ceramic capacitor 1, the resin component contained in the first outer conductive layer 31 absorbs the stress, or the first outer conductive layer 31 and the first 2 to cause peeling as a fail-safe function between the two outer conductive layers 32, so that stress is prevented from being directly applied to the ceramic body 2, and as a result, cracks are generated in the ceramic body 2. This can be suppressed.

図8および図9は、この発明の第5の実施形態を説明するためのもので、図8は、図2に対応し、図9は図3に対応している。図8および図9において、図2および図3に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。   FIGS. 8 and 9 are for explaining a fifth embodiment of the present invention. FIG. 8 corresponds to FIG. 2 and FIG. 9 corresponds to FIG. 8 and 9, elements corresponding to those shown in FIGS. 2 and 3 are denoted by the same reference numerals, and redundant description is omitted.

第5の実施形態では、セラミック素体2の内部において、電気的特性の発現に実質的に寄与しないダミー内部導体35および36が形成される。この実施形態では、ダミー内部導体35および36は、第1または第2の内部電極12または13と同一面上に形成される内層ダミー内部導体35と、第1および第2の内部電極12および13のいずれとも異なる面上に形成される外層ダミー内部導体36とに分類される。   In the fifth embodiment, dummy inner conductors 35 and 36 that do not substantially contribute to the expression of electrical characteristics are formed inside the ceramic body 2. In this embodiment, the dummy inner conductors 35 and 36 are the inner layer dummy inner conductor 35 formed on the same plane as the first or second inner electrode 12 or 13, and the first and second inner electrodes 12 and 13. The outer layer dummy inner conductor 36 is formed on a surface different from the above.

ダミー内部導体35および36は、内部電極12および13の場合と同様、セラミック素体2の端面7および8に露出部を有していて、これら露出部も第1または第2の外部端子電極9または10によって被覆され、Cuめっき膜20(図4参照)と接続される。ダミー内部導体35および36に含まれる金属は、Cuめっき膜20に含まれるCuと反応するものを用いることが好ましい。これにより、外部端子電極9および10のセラミック素体2に対する固着力をさらに向上させることができる。また、ダミー内部導体35および36は、内部電極12および13と同じ金属を含むことが好ましく、たとえば、Ni、Cuなどをダミー内部導体35および36に含ませる金属として用いることができる。   The dummy inner conductors 35 and 36 have exposed portions on the end faces 7 and 8 of the ceramic body 2 as in the case of the inner electrodes 12 and 13, and these exposed portions are also the first or second external terminal electrodes 9. Or it coat | covers with 10 and is connected with the Cu plating film 20 (refer FIG. 4). It is preferable to use a metal that reacts with Cu contained in the Cu plating film 20 as the metal contained in the dummy inner conductors 35 and 36. Thereby, the adhering force of the external terminal electrodes 9 and 10 to the ceramic body 2 can be further improved. The dummy inner conductors 35 and 36 preferably include the same metal as that of the inner electrodes 12 and 13. For example, Ni, Cu or the like can be used as a metal included in the dummy inner conductors 35 and 36.

図9に示すように、ダミー内部導体35および36は、内部電極12および13の引出し部17および19と同じ幅で形成されることが好ましい。また、図9(1)に示した2つの外層ダミー内部導体36が与えるパターンは、図9(2)に示した第1の内部電極12および内層ダミー内部導体35が与えるパターンと同じであり、また、図9(3)に示した第2の内部電極13および内層ダミー内部導体35が与えるパターンは、図9(4)に示した2つの外層ダミー内部導体36が与えるパターンと同じである。したがって、これらの間で製造工程の共通化を図ることができる。   As shown in FIG. 9, the dummy inner conductors 35 and 36 are preferably formed with the same width as the lead portions 17 and 19 of the inner electrodes 12 and 13. Further, the pattern provided by the two outer layer dummy internal conductors 36 shown in FIG. 9A is the same as the pattern provided by the first inner electrode 12 and the inner layer dummy internal conductor 35 shown in FIG. Further, the pattern provided by the second inner electrode 13 and the inner layer dummy inner conductor 35 shown in FIG. 9 (3) is the same as the pattern provided by the two outer layer dummy inner conductors 36 shown in FIG. 9 (4). Therefore, the manufacturing process can be made common between them.

図10および図11は、この発明の第6の実施形態を説明するためのものである。ここで、図10は図2に対応する図である。図11は、外部端子電極9および10を形成する前のセラミック素体2の状態を示す斜視図である。図10および図11において、図1および図2に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。   FIG. 10 and FIG. 11 are for explaining the sixth embodiment of the present invention. Here, FIG. 10 corresponds to FIG. FIG. 11 is a perspective view showing a state of the ceramic body 2 before the external terminal electrodes 9 and 10 are formed. 10 and FIG. 11, elements corresponding to those shown in FIG. 1 and FIG. 2 are denoted by the same reference numerals, and redundant description is omitted.

第6の実施形態では、セラミック素体2の外表面上の、内部電極12および13の露出部14および15以外の領域であって、外部端子電極9および10とセラミック素体2との間に、補助導体39が形成される。より具体的には、セラミック素体2の第1および第2の主面3および4の各々の長手方向での両端部に補助導体39が形成される。   In the sixth embodiment, the area on the outer surface of the ceramic body 2 other than the exposed portions 14 and 15 of the internal electrodes 12 and 13, between the external terminal electrodes 9 and 10 and the ceramic body 2. The auxiliary conductor 39 is formed. More specifically, auxiliary conductors 39 are formed at both ends in the longitudinal direction of the first and second main surfaces 3 and 4 of the ceramic body 2.

外部端子電極9および10のCuめっき膜20(図4参照)は、めっきにより形成されるものであるので、内部電極12および13の露出部14および15以外の領域には形成されにくい傾向にあるが、補助導体39を形成することにより、Cuめっき膜20の形成領域を容易に延長することができる。これにより、Cu酸化物21の析出領域を容易に広くすることができ、Cuめっき膜20のセラミック素体2に対する固着力を容易に向上させることができる。   Since the Cu plating film 20 (see FIG. 4) of the external terminal electrodes 9 and 10 is formed by plating, it tends to be difficult to form in regions other than the exposed portions 14 and 15 of the internal electrodes 12 and 13. However, by forming the auxiliary conductor 39, the formation region of the Cu plating film 20 can be easily extended. Thereby, the precipitation area | region of Cu oxide 21 can be enlarged easily, and the adhesion strength with respect to the ceramic body 2 of the Cu plating film 20 can be improved easily.

補助導体39はガラスを含有することが好ましい。ガラスとしては、ホウケイ酸ガラスなどのBやSiを含むガラスを用いることができる。ガラスには、Ba、Al、Cuなどの副成分が含まれていてもよい。なお、ガラスの状態については、たとえば、波長分散型マイクロアナライザ(WDX)によるマッピング分析を行なうことにより、その成分を確認することができる。   The auxiliary conductor 39 preferably contains glass. As the glass, glass containing B or Si such as borosilicate glass can be used. The glass may contain subcomponents such as Ba, Al, and Cu. In addition, about the state of glass, the component can be confirmed by performing the mapping analysis by a wavelength dispersion type | mold microanalyzer (WDX), for example.

補助導体39は、たとえば、補助導体39となるべき導電性ペースト膜が形成されたセラミックグリーンシートを、生の状態にあるセラミック素体2の最上層および最下層に積層し、セラミック素体2と同時焼成することにより形成されることができる。あるいは、焼成後のセラミック素体2の第1および第2の主面3および4上に導電性ペーストを印刷して焼き付けることにより形成されてもよい。これらの場合、導電性ペーストを用いることになるが、主面3および4にだけ付与されるため、補助導体39の厚みを10μm以下とすることができ、外部端子電極9および10の厚みを含めても、30μm以下の厚みに抑えることができる。   As the auxiliary conductor 39, for example, ceramic green sheets on which a conductive paste film to be the auxiliary conductor 39 is formed are laminated on the uppermost layer and the lowermost layer of the ceramic body 2 in a raw state, It can be formed by co-firing. Alternatively, it may be formed by printing and baking a conductive paste on the first and second main surfaces 3 and 4 of the fired ceramic body 2. In these cases, a conductive paste is used, but since it is applied only to the main surfaces 3 and 4, the thickness of the auxiliary conductor 39 can be 10 μm or less, including the thickness of the external terminal electrodes 9 and 10. However, the thickness can be suppressed to 30 μm or less.

なお、補助導体39を形成した後、バレル研磨等の研磨処理を行なうことによって、補助導体39の端部に丸みが付与されることが好ましい。   In addition, it is preferable that the end of the auxiliary conductor 39 is rounded by performing a polishing process such as barrel polishing after the auxiliary conductor 39 is formed.

図12ないし図14は、この発明の第7の実施形態を説明するためのものである。第7の実施形態は、第6の実施形態の変形例であり、図12および図13は、それぞれ、図10および図11に対応している。図12ないし図14において、図10および図11に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。   12 to 14 are for explaining the seventh embodiment of the present invention. The seventh embodiment is a modification of the sixth embodiment, and FIGS. 12 and 13 correspond to FIGS. 10 and 11, respectively. 12 to 14, elements corresponding to those shown in FIGS. 10 and 11 are denoted by the same reference numerals, and redundant description is omitted.

第7の実施形態では、第6の実施形態の場合と同様、補助導体42が形成される。より具体的には、補助導体42は、セラミック素体2の第1および第2の主面3および4の各々の長手方向での両端部、第1および第2の側面5および6の各々の長手方向での両端部、ならびに第1および第2の端面7および8の各々の外周縁部に形成される。   In the seventh embodiment, the auxiliary conductor 42 is formed as in the case of the sixth embodiment. More specifically, the auxiliary conductor 42 is formed at each end of each of the first and second main faces 3 and 4 of the ceramic body 2 in the longitudinal direction, and at each of the first and second side faces 5 and 6. Both end portions in the longitudinal direction and the outer peripheral edge portions of the first and second end faces 7 and 8 are formed.

図14は、上述のような補助導体42の好ましい形成方法を示す断面図である。   FIG. 14 is a cross-sectional view showing a preferred method for forming the auxiliary conductor 42 as described above.

まず、図14(1)に示すように、セラミック素体2が用意されるとともに、導電性ペースト43からなるペースト層44が形成された平板45が用意される。   First, as shown in FIG. 14A, the ceramic body 2 is prepared, and a flat plate 45 on which a paste layer 44 made of the conductive paste 43 is formed is prepared.

次に、図14(2)に示すように、セラミック素体2の第1の端面7がペースト層44に浸漬され、次いで、図14(3)に示すように、セラミック素体2が引き上げられる。このとき、第1の端面7には導電性ペースト43が付着している。   Next, as shown in FIG. 14 (2), the first end face 7 of the ceramic body 2 is immersed in the paste layer 44, and then the ceramic body 2 is pulled up as shown in FIG. 14 (3). . At this time, the conductive paste 43 is adhered to the first end face 7.

次に、図14(4)に示すように、ペースト層が形成されていない平板46が用意される。   Next, as shown in FIG. 14 (4), a flat plate 46 on which no paste layer is formed is prepared.

次に、図14(5)に示すように、第1の端面7が平板46に押し付けられ、第1の端面7の中央部に付着した導電性ペースト43が第1の端面7の外周縁部に向かって搾り出される。その後、図14(6)に示すように、セラミック素体2を引き上げたとき、第1の端面7の中央部においては、導電性ペースト43が付着しないか、ほとんど付着しない状態となっている。   Next, as shown in FIG. 14 (5), the first end surface 7 is pressed against the flat plate 46, and the conductive paste 43 attached to the center of the first end surface 7 is the outer peripheral edge of the first end surface 7. Squeezed toward Thereafter, as shown in FIG. 14 (6), when the ceramic body 2 is pulled up, the conductive paste 43 does not adhere or hardly adheres to the central portion of the first end face 7.

同様の工程が、セラミック素体2の第2の端面8に対しても実施される。   A similar process is performed on the second end face 8 of the ceramic body 2.

次に、導電性ペースト43が焼き付けられ、それによって、図13に示すような状態で補助導体42が形成される。なお、図14(5)および同(6)に示した工程において、端面7および8の各々の中央部に導電性ペースト43が残ることもあり得るが、このような場合であっても、補助導体42を形成した後、バレル研磨等の研磨処理を行なうことにより、内部電極12および13の露出部14および15の良好な面出しを行なうことができる。   Next, the conductive paste 43 is baked, whereby the auxiliary conductor 42 is formed in the state shown in FIG. In the steps shown in FIGS. 14 (5) and (6), the conductive paste 43 may remain in the center of each of the end faces 7 and 8. After forming the conductor 42, the exposed portions 14 and 15 of the internal electrodes 12 and 13 can be satisfactorily surfaced by performing a polishing process such as barrel polishing.

第7の実施形態における補助導体42は、第6の実施形態における補助導体39と同様の作用効果を有する。しかしながら、第7の実施形態における補助導体42は、セラミック素体2の第1および第2の主面3および4上にまで形成されるため、外部端子電極9および10となるべきCuめっき膜20(図4参照)を第1および第2の側面5および6にまで形成することが容易になる。したがって、Cu酸化物21の析出領域を第1および第2の側面5および6にまで回り込ませることが容易になるため、外部端子電極9および10の固着力を容易に向上させることができる。また、第1および第2の側面5および6にまで延びるように補助導体42が形成されるため、たとえば、第5の実施形態における外層ダミー内部導体36を特に形成する必要がなくなる。   The auxiliary conductor 42 in the seventh embodiment has the same function and effect as the auxiliary conductor 39 in the sixth embodiment. However, since the auxiliary conductor 42 in the seventh embodiment is formed up to the first and second main surfaces 3 and 4 of the ceramic body 2, the Cu plating film 20 to be the external terminal electrodes 9 and 10. It becomes easy to form (refer FIG. 4) to the 1st and 2nd side surfaces 5 and 6. FIG. Therefore, since it becomes easy to make the precipitation area | region of Cu oxide 21 go around to the 1st and 2nd side surfaces 5 and 6, the adhesive force of the external terminal electrodes 9 and 10 can be improved easily. Further, since the auxiliary conductor 42 is formed so as to extend to the first and second side surfaces 5 and 6, for example, it is not necessary to particularly form the outer layer dummy internal conductor 36 in the fifth embodiment.

また、第7の実施形態の場合にも、導電性ペースト43の余剰分を掻き取るなどして厚みを抑えることが可能であるため、外部端子電極9および10を含めても、厚み30μm以下に抑えることが可能である。   Also in the case of the seventh embodiment, since it is possible to reduce the thickness by scraping off the surplus portion of the conductive paste 43, the thickness is 30 μm or less even including the external terminal electrodes 9 and 10. It is possible to suppress.

図15および図16は、この発明の第8の実施形態を説明するためのものである。図15は図2に対応している。図15において、図2に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。   15 and 16 are for explaining an eighth embodiment of the present invention. FIG. 15 corresponds to FIG. 15, elements corresponding to those shown in FIG. 2 are denoted by the same reference numerals, and redundant description is omitted.

第8の実施形態では、第1の外部端子電極9は、第1の端面7上にのみ形成され、第2の外部端子電極10は、第2の端面8上にのみ形成される。したがって、セラミック素体2の端面7および8における内部電極12および13の露出部14および15を核としてめっき膜を析出させ、このめっき膜を成長させることにより、隣り合う内部電極12および13の露出部14および15同士を接続する、といった方法であっても、外部端子電極9および10を比較的短時間で形成することができる。   In the eighth embodiment, the first external terminal electrode 9 is formed only on the first end face 7, and the second external terminal electrode 10 is formed only on the second end face 8. Therefore, a plating film is deposited with the exposed portions 14 and 15 of the internal electrodes 12 and 13 on the end faces 7 and 8 of the ceramic body 2 as nuclei, and this plating film is grown to expose the adjacent internal electrodes 12 and 13. Even with the method of connecting the portions 14 and 15 to each other, the external terminal electrodes 9 and 10 can be formed in a relatively short time.

第8の実施形態では、また、第1および第2の主面3および4ならびに第1および第2の側面5および6の、第1の端面7側の各端部上には、第1の外部端子電極9の外周縁のみにおいて第1の外部端子電極9と電気的に接続された第1の端縁導体49が形成される。同様に、第1および第2の主面3および4ならびに第1および第2の側面5および6の、第2の端面8側の各端部上には、第2の外部端子電極10の外周縁のみにおいて第2の外部端子電極10と電気的に接続された第2の端縁導体50が形成される。   In the eighth embodiment, the first and second main surfaces 3 and 4 and the first and second side surfaces 5 and 6 on the end portions on the first end surface 7 side have the first A first edge conductor 49 electrically connected to the first external terminal electrode 9 is formed only at the outer peripheral edge of the external terminal electrode 9. Similarly, on the end portions of the first and second main surfaces 3 and 4 and the first and second side surfaces 5 and 6 on the second end surface 8 side, the second external terminal electrode 10 is outside. A second edge conductor 50 that is electrically connected to the second external terminal electrode 10 only at the periphery is formed.

第1および第2の端縁導体49および50は、前述した補助導体39または42の場合と同様、ガラスを含有することが好ましく、たとえば、導電性ペーストの付与および焼付けによって形成される。導電性ペーストの焼付けは、セラミック素体2の焼成と同時に行なっても、セラミック素体2の焼成の後で行なってもよい。   The first and second edge conductors 49 and 50 preferably contain glass, as in the case of the auxiliary conductor 39 or 42 described above, and are formed by applying and baking a conductive paste, for example. The baking of the conductive paste may be performed simultaneously with the firing of the ceramic body 2 or after the firing of the ceramic body 2.

第8の実施形態によれば、セラミック素体2の第1および第2の主面3および4ならびに第1および第2の側面5および6の各々における、第1および第2の端面7および8に隣接する各端部に第1および第2の外部端子電極9および10の外周縁と導通するように第1および第2の端縁導体49および50が形成されるので、はんだ付けによる実装時の接合信頼性を高めることができる。また、端縁導体49および50が形成されない場合に比べて、外部端子電極9および10の周囲からセラミック素体2の内部への水分等の浸入が抑制されるため、積層セラミックコンデンサ1の信頼性を向上させることができる。   According to the eighth embodiment, the first and second end faces 7 and 8 on the first and second main faces 3 and 4 and the first and second side faces 5 and 6 of the ceramic body 2, respectively. Since the first and second edge conductors 49 and 50 are formed so as to be electrically connected to the outer peripheral edges of the first and second external terminal electrodes 9 and 10 at each end adjacent to each other, when mounting by soldering It is possible to improve the bonding reliability. Further, since the penetration of moisture and the like from the periphery of the external terminal electrodes 9 and 10 into the ceramic body 2 is suppressed as compared with the case where the edge conductors 49 and 50 are not formed, the reliability of the multilayer ceramic capacitor 1 is improved. Can be improved.

第8の実施形態において、第1の外部端子電極9上および第1の端縁導体49上に、外側めっき膜51がさらに形成され、また、第2の外部端子電極10上および第2の端縁導体50上に、外側めっき膜52がさらに形成されることが好ましい。これら外側めっき膜51および52において、はんだ濡れ性の良好な金属を用いることにより、積層セラミックコンデンサ1の、はんだ付けによる実装時の接合信頼性を確実に高めることができる。はんだ濡れ性の良好な金属として、たとえばSn、Auなどが挙げられる。   In the eighth embodiment, an outer plating film 51 is further formed on the first external terminal electrode 9 and the first edge conductor 49, and on the second external terminal electrode 10 and the second end. It is preferable that an outer plating film 52 is further formed on the edge conductor 50. By using a metal with good solder wettability in these outer plating films 51 and 52, it is possible to reliably improve the bonding reliability of the multilayer ceramic capacitor 1 when mounted by soldering. Examples of the metal having good solder wettability include Sn and Au.

なお、外側めっき膜51および52は、1層構造である場合に限らず、たとえば、Niめっき層を下地として、その上にSnめっき層を形成するなど、2層構造であっても、さらに3層以上の構造であってもよい。   The outer plating films 51 and 52 are not limited to a single-layer structure, and, for example, even if they have a two-layer structure, such as forming a Sn plating layer on a Ni plating layer as a base, three more It may be a structure of layers or more.

図16は、上述の端縁導体49および50の好ましい形成方法を示す断面図である。図16は図14に対応している。図16において、図14に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。   FIG. 16 is a cross-sectional view showing a preferred method of forming the edge conductors 49 and 50 described above. FIG. 16 corresponds to FIG. In FIG. 16, elements corresponding to the elements shown in FIG. 14 are denoted by the same reference numerals, and redundant description is omitted.

まず、図16(1)に示すように、外部端子電極9および10が予め形成されたセラミック素体2が用意されるとともに、導電性ペースト43からなるペースト層44が形成された平板45が用意される。   First, as shown in FIG. 16A, a ceramic body 2 on which external terminal electrodes 9 and 10 are formed in advance is prepared, and a flat plate 45 on which a paste layer 44 made of a conductive paste 43 is formed is prepared. Is done.

次に、図16(2)に示すように、第1の外部端子電極9とともに、セラミック素体2の第1の端面7がペースト層44に浸漬され、次いで、図16(3)に示すように、セラミック素体2が引き上げられる。このとき、第1の外部端子電極9が形成された第1の端面7を覆うように、導電性ペースト43が付着している。   Next, as shown in FIG. 16 (2), the first end face 7 of the ceramic body 2 is immersed in the paste layer 44 together with the first external terminal electrode 9, and then, as shown in FIG. 16 (3). Next, the ceramic body 2 is pulled up. At this time, the conductive paste 43 is adhered so as to cover the first end surface 7 on which the first external terminal electrode 9 is formed.

次に、図16(4)に示すように、ペースト層が形成されていない平板46が用意される。   Next, as shown in FIG. 16 (4), a flat plate 46 on which no paste layer is formed is prepared.

次に、図16(5)に示すように、第1の端面7上の第1の外部端子電極9が平板46に押し付けられ、第1の外部端子電極9に付着した導電性ペースト43が第1の外部端子電極9の外周縁部に向かって搾り出される。その後、図16(6)に示すように、セラミック素体2を引き上げたとき、第1の外部端子電極9の外周縁部を除く部分においては、導電性ペースト43が付着しないか、ほとんど付着しない状態となっている。   Next, as shown in FIG. 16 (5), the first external terminal electrode 9 on the first end surface 7 is pressed against the flat plate 46, and the conductive paste 43 attached to the first external terminal electrode 9 becomes the first. It squeezes out toward the outer peripheral edge of one external terminal electrode 9. Thereafter, as shown in FIG. 16 (6), when the ceramic body 2 is pulled up, the conductive paste 43 does not adhere or hardly adheres to the portion excluding the outer peripheral edge of the first external terminal electrode 9. It is in a state.

同様の工程が、セラミック素体2の第2の外部端子電極10が形成された第2の端面8に対しても実施される。   The same process is also performed on the second end face 8 on which the second external terminal electrode 10 of the ceramic body 2 is formed.

次に、導電性ペースト43が焼き付けられ、それによって、図15に示すような状態で端縁導体49および50が形成される。   Next, the conductive paste 43 is baked, thereby forming edge conductors 49 and 50 in the state shown in FIG.

図17および図18は、この発明の第9の実施形態を説明するためのものである。ここで、図17は、積層セラミック電子部品の一例としての積層セラミックコンデンサアレイ101を示す斜視図である。   17 and 18 are for explaining a ninth embodiment of the present invention. Here, FIG. 17 is a perspective view showing a multilayer ceramic capacitor array 101 as an example of the multilayer ceramic electronic component.

積層セラミックコンデンサアレイ101は、セラミック素体102を備えている。セラミック素体102は、互いに対向する第1および第2の主面103および104と、第1および第2の主面103および104間を結ぶ、第1の側面105、第2の側面106、第3の側面107および第4の側面108とを有する直方体形状をなしている。   The multilayer ceramic capacitor array 101 includes a ceramic body 102. The ceramic body 102 includes a first side surface 105, a second side surface 106, a second side surface 106, and a first side surface 105 that connect the first and second main surfaces 103 and 104 facing each other and the first and second main surfaces 103 and 104. It has a rectangular parallelepiped shape having three side surfaces 107 and a fourth side surface 108.

図18は、セラミック素体102の内部構造を示す平面図であり、図18(1)と同(2)とは互いに異なる断面を示している。セラミック素体102は、複数のセラミック層109が積層された構造を有している。セラミック素体102の内部には、互いの間に所定のセラミック層109を介在させた状態で、第1および第2の内部電極110および111が複数組積層方向に交互にかつ主面方向に交互に形成されている。この実施形態では、2つの第1の内部電極110と2つの第2の内部電極111とが主面方向に交互に配列されている。第1の内部電極110は、第1の側面105に露出部112を有し、第2の内部電極111は、第2の側面106に露出部113を有している。   FIG. 18 is a plan view showing the internal structure of the ceramic body 102, and shows different cross sections from FIG. 18 (1) and (2). The ceramic body 102 has a structure in which a plurality of ceramic layers 109 are laminated. Inside the ceramic body 102, a plurality of first and second internal electrodes 110 and 111 are alternately arranged in the laminating direction and alternately in the main surface direction with a predetermined ceramic layer 109 interposed therebetween. Is formed. In this embodiment, two first internal electrodes 110 and two second internal electrodes 111 are alternately arranged in the main surface direction. The first internal electrode 110 has an exposed portion 112 on the first side surface 105, and the second internal electrode 111 has an exposed portion 113 on the second side surface 106.

図17に示すように、セラミック素体102の第1および第2の側面105および106上には、それぞれ、4つの第1の外部端子電極114および4つの第2の外部端子電極115が形成されている。第1の内部電極110の露出部112は、第1の外部端子電極114によって被覆され、第1の外部端子電極114と電気的に接続される。第2の内部電極111の露出部113は、第2の外部端子電極115によって被覆され、第2の外部端子電極115と電気的に接続される。   As shown in FIG. 17, four first external terminal electrodes 114 and four second external terminal electrodes 115 are formed on the first and second side surfaces 105 and 106 of the ceramic body 102, respectively. ing. The exposed portion 112 of the first internal electrode 110 is covered with the first external terminal electrode 114 and is electrically connected to the first external terminal electrode 114. The exposed portion 113 of the second internal electrode 111 is covered with the second external terminal electrode 115 and is electrically connected to the second external terminal electrode 115.

このような積層セラミックコンデンサアレイ101の第1および第2の外部端子電極114および115についても、図示しないが、図4、図5、図6または図7を参照して説明した外部端子電極9の構造および形成方法が適用される。   The first and second external terminal electrodes 114 and 115 of the multilayer ceramic capacitor array 101 are not shown, but the external terminal electrodes 9 described with reference to FIG. 4, FIG. 5, FIG. 6 or FIG. Structures and forming methods are applied.

第9の実施形態によるコンデンサアレイ101のような多端子型の積層セラミック電子部品においては、隣り合う外部端子電極同士の距離をある程度確保してはんだブリッジを防止する必要があるが、導電性ペーストによる塗布方法の場合、精度良く導電性ペーストを塗布することが困難であるため、露出した内部電極間の距離を少し広めに確保する必要があり、その結果、小型化を阻害している。これに対して、この発明によれば、外部端子電極の形成のために、直接めっきを用いるため、露出した内部電極間の距離を必要最小限に抑えることが可能となり、積層セラミック電子部品の小型化をより進めることができる。   In the multi-terminal type multilayer ceramic electronic component such as the capacitor array 101 according to the ninth embodiment, it is necessary to prevent a solder bridge by securing a certain distance between adjacent external terminal electrodes. In the case of the application method, since it is difficult to apply the conductive paste with high accuracy, it is necessary to secure a slightly larger distance between the exposed internal electrodes, and as a result, miniaturization is hindered. On the other hand, according to the present invention, since direct plating is used to form the external terminal electrodes, the distance between the exposed internal electrodes can be minimized, and the multilayer ceramic electronic component can be reduced in size. Can be further promoted.

なお、第9の実施形態では、8つの端子すなわち内部電極110および111の露出部112および113が合計8つの列を形成していたが、少なくとも4つの列が形成されていればよく、外部端子電極についても、それぞれの列に対応するように少なくとも4つ形成されていればよい。   In the ninth embodiment, the eight terminals, that is, the exposed portions 112 and 113 of the internal electrodes 110 and 111 form a total of eight rows, but it is sufficient that at least four rows are formed. It is sufficient that at least four electrodes are formed so as to correspond to each column.

図19ないし図21は、この発明の第10の実施形態を説明するためのものである。ここで、図19および図20は、それぞれ、図17および図18に対応する図である。図21は、外部端子電極114および115を形成する前のセラミック素体102の第1および第2の主面103および104を示す図である。図19ないし図21において、図17および図18に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。   19 to 21 are for explaining a tenth embodiment of the present invention. Here, FIGS. 19 and 20 correspond to FIGS. 17 and 18, respectively. FIG. 21 is a diagram showing the first and second main surfaces 103 and 104 of the ceramic body 102 before the external terminal electrodes 114 and 115 are formed. 19 to 21, elements corresponding to those shown in FIGS. 17 and 18 are denoted by the same reference numerals, and redundant description is omitted.

第10の実施形態では、図20に示すように、第1または第2の内部電極110または111と同一面上に形成される内層ダミー内部導体116と、内部電極110および111のいずれとも異なる面上に形成される外層ダミー内部導体117とを備えるとともに、図21に示すように、セラミック素体102の第1および第2の主面103および104上に形成される補助導体118を備えることを特徴としている。   In the tenth embodiment, as shown in FIG. 20, the inner-layer dummy internal conductor 116 formed on the same plane as the first or second internal electrode 110 or 111, and a surface different from both of the internal electrodes 110 and 111 And an auxiliary conductor 118 formed on the first and second main surfaces 103 and 104 of the ceramic body 102, as shown in FIG. It is a feature.

ダミー内部導体116および117は、第5の実施形態におけるダミー内部導体35および36と同様の作用効果を奏し、補助導体118は、第6の実施形態における補助導体39と同様の作用効果を奏する。したがって、第10の実施形態によれば、第9の実施形態に比べて、第1および第2の外部端子電極114および115のセラミック素体102に対する固着力をより向上させることができるとともに、第1および第2の外部端子電極114および115の形成領域を主面103および104にまで容易に延長することができる。   The dummy inner conductors 116 and 117 have the same effects as the dummy inner conductors 35 and 36 in the fifth embodiment, and the auxiliary conductor 118 has the same effects as the auxiliary conductor 39 in the sixth embodiment. Therefore, according to the tenth embodiment, it is possible to further improve the fixing force of the first and second external terminal electrodes 114 and 115 to the ceramic body 102 as compared with the ninth embodiment, and The formation region of the first and second external terminal electrodes 114 and 115 can be easily extended to the main surfaces 103 and 104.

なお、第10の実施形態において、ダミー内部導体116および117を省略したり、あるいは、補助導体118を省略したりすることも可能である。   In the tenth embodiment, the dummy inner conductors 116 and 117 can be omitted, or the auxiliary conductor 118 can be omitted.

図22および図23は、この発明の第11の実施形態を説明するためのものである。ここで、図22は、積層セラミック電子部品の一例としての多端子型低ESL積層セラミックコンデンサ151を示す斜視図である。   22 and 23 are for explaining an eleventh embodiment of the present invention. Here, FIG. 22 is a perspective view showing a multi-terminal type low ESL multilayer ceramic capacitor 151 as an example of the multilayer ceramic electronic component.

低ESL積層セラミックコンデンサ151は、セラミック素体152を備えている。セラミック素体152は、互いに対向する第1および第2の主面153および154と、第1および第2の主面153および154間を結ぶ第1ないし第4の側面155〜158とを有する直方体形状をなしている。   The low ESL multilayer ceramic capacitor 151 includes a ceramic body 152. The ceramic body 152 is a rectangular parallelepiped having first and second main surfaces 153 and 154 facing each other and first to fourth side surfaces 155 to 158 connecting the first and second main surfaces 153 and 154. It has a shape.

図23は、セラミック素体152の内部形状を示す平面図であり、図23(1)と同(2)とは互いに異なる断面を示している。   FIG. 23 is a plan view showing the internal shape of the ceramic body 152, and shows different cross sections from FIG. 23 (1) and FIG. 23 (2).

セラミック素体152は複数のセラミック層159が積層された構造を有している。セラミック素体152の内部には、互いの間に所定のセラミック層159を介在させた状態で、第1および第2の内部電極160および161が複数組積層方向に交互に形成されている。   The ceramic body 152 has a structure in which a plurality of ceramic layers 159 are laminated. In the ceramic body 152, a plurality of first and second internal electrodes 160 and 161 are alternately formed in the stacking direction with a predetermined ceramic layer 159 interposed therebetween.

第1の内部電極160は、第2の内部電極161と対向する第1の容量部162と第1の容量部162から第1または第2の側面155または156にまで引き出される複数の第1の引出し部163とを有していて、第1の引出し部163の端部に、第1または第2の側面155または156に露出する露出部164を形成している。   The first internal electrode 160 includes a first capacitor 162 that faces the second internal electrode 161 and a plurality of first capacitors that are drawn from the first capacitor 162 to the first or second side surface 155 or 156. And an exposed portion 164 exposed to the first or second side surface 155 or 156 is formed at the end of the first drawn portion 163.

第2の内部電極161は、第1の内部電極160と対向する第2の容量部165と第2の容量部165から第1または第2の側面155または156にまで引き出される複数の第2の引出し部166とを有していて、第2の引出し部166の端部に、第1または第2の側面155または156に露出する露出部167を形成している。   The second internal electrode 161 includes a plurality of second capacitors 165 facing the first internal electrode 160 and a plurality of second capacitors 165 or 156 drawn from the second capacitor 165 to the first or second side surface 155 or 156. An exposed portion 167 that is exposed to the first or second side surface 155 or 156 is formed at an end portion of the second drawer portion 166.

セラミック素体152の第1および第2の側面155および156の各々上には、第1および第2の外部端子電極168および169が交互に複数組配列されている。第1の内部電極160の露出部164は、第1の外部端子電極168によって被覆され、第1の外部端子電極168と電気的に接続される。第2の内部電極161の露出部167は、第2の外部端子電極169によって被覆され、第2の外部端子電極169と電気的に接続される。   A plurality of first and second external terminal electrodes 168 and 169 are alternately arranged on the first and second side surfaces 155 and 156 of the ceramic body 152. The exposed portion 164 of the first internal electrode 160 is covered with the first external terminal electrode 168 and is electrically connected to the first external terminal electrode 168. The exposed portion 167 of the second internal electrode 161 is covered with the second external terminal electrode 169 and is electrically connected to the second external terminal electrode 169.

このような第11の実施形態における第1および第2の外部端子電極168および169についても、図4、図5、図6または図7を参照して説明した外部端子電極9の構造および形成方法が適用される。   Regarding the first and second external terminal electrodes 168 and 169 in the eleventh embodiment, the structure and method of forming the external terminal electrode 9 described with reference to FIG. 4, FIG. 5, FIG. 6 or FIG. Applies.

図24ないし図26は、この発明の第12の実施形態を説明するためのものである。ここで、図24は図22に対応し、図25は図23に対応する図である。図26は、セラミック素体152の第1および第2の主面153および154を示す図である。図24ないし図26において、図22および図23に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。   FIGS. 24 to 26 are for explaining a twelfth embodiment of the present invention. Here, FIG. 24 corresponds to FIG. 22, and FIG. 25 corresponds to FIG. FIG. 26 is a diagram showing the first and second main surfaces 153 and 154 of the ceramic body 152. 24 to 26, elements corresponding to those shown in FIGS. 22 and 23 are denoted by the same reference numerals, and redundant description is omitted.

第12の実施形態の、第11の実施形態に対する関係は、第10の実施形態の、第9の実施形態に対する関係と同様である。すなわち、第12の実施形態では、図25に示すように、第1または第2の内部電極160または161と同一面上に形成される内層ダミー内部導体170と、内部電極160および161のいずれとも異なる面上に形成される外層ダミー内部導体171とを備えるとともに、図26に示すように、セラミック素体152の第1および第2の主面153および154上に形成される補助導体172を備えることを特徴としている。   The relationship of the twelfth embodiment with respect to the eleventh embodiment is the same as the relationship of the tenth embodiment with respect to the ninth embodiment. That is, in the twelfth embodiment, as shown in FIG. 25, both the inner layer dummy inner conductor 170 formed on the same plane as the first or second inner electrode 160 or 161, and the inner electrodes 160 and 161, 26, and an auxiliary conductor 172 formed on the first and second main surfaces 153 and 154 of the ceramic body 152, as shown in FIG. It is characterized by that.

ダミー内部導体170および171は、第5の実施形態におけるダミー内部導体35および36と同様の作用効果を奏し、補助導体172は、第6の実施形態における補助導体39と同様の作用効果を奏する。したがって、第12の実施形態によれば、第11の実施形態に比べて、第1および第2の外部端子電極168および169の、セラミック素体152に対する固着力をより向上させることができるとともに、第1および第2の外部端子電極168および169の形成領域を第1および第2の主面153および154にまで容易に延長することができる。   The dummy inner conductors 170 and 171 have the same effects as the dummy inner conductors 35 and 36 in the fifth embodiment, and the auxiliary conductor 172 has the same effects as the auxiliary conductor 39 in the sixth embodiment. Therefore, according to the twelfth embodiment, the fixing force of the first and second external terminal electrodes 168 and 169 to the ceramic body 152 can be further improved as compared to the eleventh embodiment, The formation region of the first and second external terminal electrodes 168 and 169 can be easily extended to the first and second main surfaces 153 and 154.

なお、第12の実施形態において、ダミー内部導体170および171が省略されても、あるいは、補助導体172が省略されてもよい。   In the twelfth embodiment, the dummy inner conductors 170 and 171 may be omitted, or the auxiliary conductor 172 may be omitted.

図27および図28は、この発明の第13の実施形態を説明するためのものである。ここで、図27は、積層セラミック電子部品の一例としての積層セラミックインダクタ201を示す斜視図である。   27 and 28 are for explaining a thirteenth embodiment of the present invention. Here, FIG. 27 is a perspective view showing a multilayer ceramic inductor 201 as an example of the multilayer ceramic electronic component.

積層セラミックインダクタ201は、セラミック素体202を備えている。セラミック素体202は、互いに対向する第1および第2の主面203および204と、第1および第2の主面203および204間を結ぶ4つの側面205〜208とを有する直方体形状をなしている。なお、以下の説明において、4つの側面205〜208のうち、主面203および204の長辺方向に延びる側面205および206を、それぞれ、第1および第2の側面と呼び、短辺方向に延びる側面207および208を、それぞれ、第1および第2の端面と呼ぶことにする。   The multilayer ceramic inductor 201 includes a ceramic body 202. The ceramic body 202 has a rectangular parallelepiped shape having first and second main surfaces 203 and 204 facing each other and four side surfaces 205 to 208 connecting the first and second main surfaces 203 and 204. Yes. In the following description, of the four side surfaces 205 to 208, the side surfaces 205 and 206 extending in the long side direction of the main surfaces 203 and 204 are called first and second side surfaces, respectively, and extend in the short side direction. Side surfaces 207 and 208 will be referred to as first and second end surfaces, respectively.

セラミック素体202の第1および第2の端面207および208上には、それぞれ、第1および第2の外部端子電極209および210が形成されている。   On the first and second end faces 207 and 208 of the ceramic body 202, first and second external terminal electrodes 209 and 210 are formed, respectively.

図28は、積層セラミックインダクタ201に備えるセラミック素体202を分解して示す斜視図である。   FIG. 28 is an exploded perspective view showing the ceramic body 202 provided in the multilayer ceramic inductor 201.

セラミック素体202は、複数のセラミック層211が積層された構造を有している。セラミック素体202の内部には、第1の端面207に露出部212を有する第1の内部導体213と、第2の端面208に露出部214を有しかつセラミック層211の積層方向において第1の内部導体213とは異なる位置に配置される第2の内部導体215とが形成されている。第1の内部導体213の露出部212は、第1の外部端子電極209によって被覆され、第1の外部端子電極209と電気的に接続される。第2の内部導体215の露出部214は、第2の外部端子電極210によって被覆され、第2の外部端子電極210と電気的に接続される。   The ceramic body 202 has a structure in which a plurality of ceramic layers 211 are stacked. Inside the ceramic body 202, a first inner conductor 213 having an exposed portion 212 on the first end face 207, an exposed portion 214 on the second end face 208, and a first in the stacking direction of the ceramic layers 211. A second inner conductor 215 arranged at a position different from the inner conductor 213 is formed. The exposed portion 212 of the first internal conductor 213 is covered with the first external terminal electrode 209 and is electrically connected to the first external terminal electrode 209. The exposed portion 214 of the second inner conductor 215 is covered with the second external terminal electrode 210 and is electrically connected to the second external terminal electrode 210.

また、セラミック素体202の内部には、第1の内部導体213と第2の内部導体215とを電気的に接続するようにコイル状に延びるコイル導体216が形成されている。コイル導体216は、所定のセラミック層211上に延びるいくつかのライン導体217と所定のセラミック層211を厚み方向に貫通するいくつかのビア導体218とから構成され、セラミック素体202の内部において立体的に延びている。   In addition, a coil conductor 216 extending in a coil shape is formed inside the ceramic body 202 so as to electrically connect the first inner conductor 213 and the second inner conductor 215. The coil conductor 216 includes a plurality of line conductors 217 extending on the predetermined ceramic layer 211 and a plurality of via conductors 218 penetrating the predetermined ceramic layer 211 in the thickness direction. Extended.

また、積層セラミックインダクタ201は、電気的特性の発現に実質的に寄与しないいくつかのダミー内部導体219を備えている。ダミー内部導体219は、第1または第2の内部導体213または215の露出部212または214に隣接する位置に露出部を有していて、第1および第2の外部端子電極209および210の、セラミック素体202に対する固着力をより向上させるように作用する。   The multilayer ceramic inductor 201 includes a number of dummy inner conductors 219 that do not substantially contribute to the expression of electrical characteristics. The dummy inner conductor 219 has an exposed portion at a position adjacent to the exposed portion 212 or 214 of the first or second inner conductor 213 or 215, and the first and second external terminal electrodes 209 and 210, This acts to further improve the fixing force to the ceramic body 202.

以上、この発明を図示した実施形態に関連して説明したが、この発明は、その他、積層圧電電子部品や積層サーミスタなどの他の積層セラミック電子部品にも適用することができる。   Although the present invention has been described with reference to the illustrated embodiment, the present invention can be applied to other multilayer ceramic electronic components such as multilayer piezoelectric electronic components and multilayer thermistors.

次に、この発明による効果を確認するために実施した実験例について説明する。この実験例では、第1の実施形態に基づいて積層セラミックコンデンサを作製し、評価を行なった。   Next, experimental examples carried out to confirm the effects of the present invention will be described. In this experimental example, a multilayer ceramic capacitor was produced and evaluated based on the first embodiment.

まず、以下の表1に示すような仕様を有する積層セラミックコンデンサのためのセラミック素体を準備した。   First, a ceramic body for a multilayer ceramic capacitor having specifications as shown in Table 1 below was prepared.

Figure 0005239731
Figure 0005239731

次に、セラミック素体に外部端子電極を形成するため、以下の表2に示すようなめっき浴を用いながら、表3に示すようなめっき条件にて水平回転バレルを適用することによって、CuストライクめっきおよびCu厚付けめっきを実施し、厚み約10μmのCuめっき膜を形成した。   Next, in order to form external terminal electrodes on the ceramic body, a Cu strike is applied by applying a horizontal rotating barrel under the plating conditions shown in Table 3 while using a plating bath as shown in Table 2 below. Plating and Cu thick plating were performed to form a Cu plating film having a thickness of about 10 μm.

Figure 0005239731
Figure 0005239731

Figure 0005239731
Figure 0005239731

次に、セラミック素体に対して、以下の表4に示す各条件にて熱処理を施した。   Next, the ceramic body was subjected to heat treatment under the conditions shown in Table 4 below.

Figure 0005239731
Figure 0005239731

その後、NiめっきおよびSnめっきを、前掲の表2に示すようなめっき浴を用いながら、表3に示すようなめっき条件にて水平回転バレルを適用することによって順次実施し、前述のCuめっき膜上に厚み約4μmのNiめっき膜、およびその上に厚み約4μmのSnめっき膜を形成し、試料1〜9の各々に係る試料を得た。   Thereafter, Ni plating and Sn plating were sequentially performed by applying a horizontal rotating barrel under the plating conditions as shown in Table 3 while using a plating bath as shown in Table 2 above. A Ni plating film having a thickness of about 4 μm was formed thereon, and a Sn plating film having a thickness of about 4 μm was formed thereon, and samples according to Samples 1 to 9 were obtained.

次に、このようにして得られた各試料について、まず、次のようにして外部端子電極の固着力を評価した。外部端子電極の固着力の評価は、試料にせん断破壊を生じさせるようにして行なった。すなわち、各試料に係る積層セラミックコンデンサをはんだ付けにより基板に実装し、荷重速度0.5mm/秒にて、両外部端子電極に平行方向に、破壊が生じるまで荷重を加え、破壊が生じたときの破壊モードを観察した。以下の表5には、各試料について破壊が生じた場所が示されている。また、表5には、各試料10個において、Cuめっき膜とセラミック素体との間で破壊が生じた試料、すなわち電極剥がれが生じた試料の個数も、「不良率」として示している。   Next, for each sample thus obtained, first, the fixing force of the external terminal electrode was evaluated as follows. Evaluation of the fixing force of the external terminal electrode was performed so as to cause shear fracture in the sample. That is, when a multilayer ceramic capacitor according to each sample is mounted on a substrate by soldering, and a load is applied in a direction parallel to both external terminal electrodes at a load speed of 0.5 mm / second until breakage occurs. The failure mode was observed. Table 5 below shows where the breakage occurred for each sample. Table 5 also shows the number of samples in which breakdown occurred between the Cu plating film and the ceramic body, that is, the number of samples in which electrode peeling occurred in each of the 10 samples as “defective rate”.

さらに、耐湿信頼性試験を実施した。125℃および95%RHの環境下で、各試料に3.2Vの電圧を72時間印加した後、絶縁抵抗が1MΩ以下となった試料を不良と判定し、各試料20個における不良試料の個数を、表5において、「耐湿信頼性不良率」として示した。   Furthermore, a moisture resistance reliability test was performed. After applying a voltage of 3.2 V to each sample for 72 hours under an environment of 125 ° C. and 95% RH, the sample having an insulation resistance of 1 MΩ or less was determined to be defective, and the number of defective samples in 20 samples Is shown as “Moisture Reliability Failure Rate” in Table 5.

Figure 0005239731
Figure 0005239731

表5に示すように、試料1〜8および11では、Cuめっき膜とセラミック素体との間で破壊が生じており、かつ、耐湿信頼性に劣っていたのに対し、試料9、10、12および13では、セラミック素体の内部で破壊が生じており、また、耐湿信頼性にも優れていた。このことから、試料9、10、12および13のように、50ppm以上の酸素雰囲気において1065℃以上の温度で熱処理を行なうことにより、セラミック素体に対して、十分な強度および耐湿性をもって、外部端子電極を固着させ得ることがわかる。   As shown in Table 5, in samples 1 to 8 and 11, fracture occurred between the Cu plating film and the ceramic body, and the moisture resistance reliability was inferior. In Nos. 12 and 13, destruction occurred inside the ceramic body, and the moisture resistance reliability was excellent. Therefore, as in Samples 9, 10, 12 and 13, heat treatment is performed at a temperature of 1065 ° C. or higher in an oxygen atmosphere of 50 ppm or higher, thereby providing sufficient strength and moisture resistance to the ceramic body. It can be seen that the terminal electrode can be fixed.

この発明の第1の実施形態による積層セラミックコンデンサ1の外観を示す斜視図である。1 is a perspective view showing an appearance of a multilayer ceramic capacitor 1 according to a first embodiment of the present invention. 図1の線A−Aに沿う断面図である。It is sectional drawing which follows the line AA of FIG. 図1に示した積層セラミックコンデンサ1に備えるセラミック素体2の内部構造を示す平面図である。FIG. 2 is a plan view showing an internal structure of a ceramic body 2 provided in the multilayer ceramic capacitor 1 shown in FIG. 1. 図2の一部を拡大して示す断面図である。It is sectional drawing which expands and shows a part of FIG. この発明の第2の実施形態を説明するための図4に対応する図である。It is a figure corresponding to FIG. 4 for demonstrating the 2nd Embodiment of this invention. この発明の第3の実施形態を説明するための図4に対応する図である。It is a figure corresponding to FIG. 4 for demonstrating the 3rd Embodiment of this invention. この発明の第4の実施形態を説明するための図4に対応する図である。It is a figure corresponding to FIG. 4 for demonstrating 4th Embodiment of this invention. この発明の第5の実施形態を説明するための図2に対応する図である。It is a figure corresponding to FIG. 2 for demonstrating the 5th Embodiment of this invention. この発明の第5の実施形態を説明するための図3に対応する図である。It is a figure corresponding to FIG. 3 for demonstrating the 5th Embodiment of this invention. この発明の第6の実施形態を説明するための図2に対応する図である。It is a figure corresponding to FIG. 2 for demonstrating the 6th Embodiment of this invention. この発明の第6の実施形態を説明するためのもので、外部端子電極9および10を形成する前のセラミック素体2の状態を示す斜視図である。FIG. 9 is a perspective view illustrating a state of a ceramic body 2 before forming external terminal electrodes 9 and 10 for explaining a sixth embodiment of the present invention. この発明の第7の実施形態を説明するための図10に対応する図である。It is a figure corresponding to FIG. 10 for demonstrating the 7th Embodiment of this invention. この発明の第7の実施形態を説明するための図11に対応する図である。It is a figure corresponding to FIG. 11 for demonstrating the 7th Embodiment of this invention. この発明の第7の実施形態を説明するためのもので、図13に示した補助導体42の好ましい形成方法を示す断面図である。FIG. 14 is a cross-sectional view illustrating a preferred method for forming the auxiliary conductor shown in FIG. この発明の第8の実施形態を説明するための図2に対応する図である。It is a figure corresponding to FIG. 2 for demonstrating the 8th Embodiment of this invention. この発明の第8の実施形態を説明するためのもので、図15に示した端縁導体49および50の好ましい形成方法を示す断面図である。FIG. 16 is a cross-sectional view illustrating a preferred method for forming edge conductors 49 and 50 shown in FIG. 15 for explaining an eighth embodiment of the present invention. この発明の第9の実施形態による積層セラミックコンデンサアレイ101の外観を示す斜視図である。It is a perspective view which shows the external appearance of the multilayer ceramic capacitor array 101 by 9th Embodiment of this invention. 図17に示した積層セラミックコンデンサアレイ101に備えるセラミック素体102の内部構造を示す平面図である。FIG. 18 is a plan view showing an internal structure of a ceramic body 102 provided in the multilayer ceramic capacitor array 101 shown in FIG. 17. この発明の第10の実施形態を説明するための図17に対応する図である。It is a figure corresponding to FIG. 17 for demonstrating the 10th Embodiment of this invention. この発明の第10の実施形態を説明するための図18に対応する図である。It is a figure corresponding to FIG. 18 for demonstrating the 10th Embodiment of this invention. この発明の第10の実施形態を説明するためのもので、外部端子電極114および115を形成する前のセラミック素体102の第1および第2の主面103および104をそれぞれ示す図である。It is for demonstrating 10th Embodiment of this invention, and is a figure which shows the 1st and 2nd main surfaces 103 and 104 of the ceramic element | base_body 102 before forming the external terminal electrodes 114 and 115, respectively. この発明の第11の実施形態による多端子型低ESL積層セラミックコンデンサ151の外観を示す斜視図である。It is a perspective view which shows the external appearance of the multi-terminal type low ESL multilayer ceramic capacitor 151 by 11th Embodiment of this invention. 図22に示した積層セラミックコンデンサ151に備えるセラミック素体152の内部構造を示す平面図である。FIG. 23 is a plan view showing an internal structure of a ceramic body 152 provided in the multilayer ceramic capacitor 151 shown in FIG. 22. この発明の第12の実施形態を説明するための図22に対応する図である。It is a figure corresponding to FIG. 22 for demonstrating 12th Embodiment of this invention. この発明の第12の実施形態を説明するための図23に対応する図である。It is a figure corresponding to FIG. 23 for demonstrating 12th Embodiment of this invention. この発明の第12の実施形態を説明するためのもので、外部端子電極168および169を形成する前のセラミック素体152の第1および第2の主面153および154をそれぞれ示す図である。It is a figure for demonstrating 12th Embodiment of this invention, and is a figure which shows the 1st and 2nd main surface 153 and 154 of the ceramic body 152 before forming the external terminal electrodes 168 and 169, respectively. この発明の第13の実施形態による積層セラミックインダクタ201の外観を示す斜視図である。It is a perspective view which shows the external appearance of the multilayer ceramic inductor 201 by 13th Embodiment of this invention. 図27に示した積層セラミックインダクタ201に備えるセラミック素体202を分解して示す斜視図である。FIG. 28 is an exploded perspective view showing a ceramic body 202 provided in the multilayer ceramic inductor 201 shown in FIG. 27.

符号の説明Explanation of symbols

1 積層セラミックコンデンサ
2,102,152,202 セラミック素体
3,4,103,104,153,154,203,204 主面
5〜8,105〜108,155〜158,205〜208 側面
9,10,114,115,168,169,209,210 外部端子電極
11,109,159,211 セラミック層
12,13,110,111,160,161 内部電極(内部導体)
14,15,112,113,164,167,212,214 露出部
20 Cuめっき膜
21 Cu酸化物
35,36,116,117,170,171,219 ダミー内部導体
39,42,118,172 補助導体
49,50 端縁導体
51,52 めっき膜
101 積層セラミックコンデンサアレイ
151 多端子型低ESL積層セラミックコンデンサ
201 積層セラミックインダクタ
213,215 内部導体
216 コイル導体
DESCRIPTION OF SYMBOLS 1 Multilayer ceramic capacitor 2,102,152,202 Ceramic body 3,4,103,104,153,154,203,204 Main surface 5-8,105-108,155-158,205-208 Side surface 9,10 , 114, 115, 168, 169, 209, 210 External terminal electrode 11, 109, 159, 211 Ceramic layer 12, 13, 110, 111, 160, 161 Internal electrode (internal conductor)
14, 15, 112, 113, 164, 167, 212, 214 Exposed portion 20 Cu plating film 21 Cu oxide 35, 36, 116, 117, 170, 171, 219 Dummy inner conductor 39, 42, 118, 172 Auxiliary conductor 49, 50 Edge conductor 51, 52 Plating film 101 Multilayer ceramic capacitor array 151 Multi-terminal type low ESL multilayer ceramic capacitor 201 Multilayer ceramic inductor 213, 215 Internal conductor 216 Coil conductor

Claims (14)

複数のセラミック層が積層されてなる、セラミック素体と、
前記セラミック素体の内部に形成され、かつ前記セラミック素体の外表面に露出部を有する、内部導体と、
前記セラミック素体の外表面上に形成され、かつ前記内部導体の前記露出部を被覆する、外部端子電極と
を備え、
前記外部端子電極は、前記内部導体の前記露出部を被覆するCuめっき膜を含み、前記Cuめっき膜の内部であって、前記Cuめっき膜の少なくとも前記セラミック素体との界面側に、不連続状にCu酸化物が存在している、
積層セラミック電子部品。
A ceramic body formed by laminating a plurality of ceramic layers;
An inner conductor formed inside the ceramic body and having an exposed portion on an outer surface of the ceramic body;
An external terminal electrode formed on the outer surface of the ceramic body and covering the exposed portion of the internal conductor;
The external terminal electrode includes a Cu plating film that covers the exposed portion of the internal conductor, and is discontinuous inside the Cu plating film and at least on the interface side of the Cu plating film with the ceramic body. Cu oxide is present in the shape,
Multilayer ceramic electronic components.
前記Cu酸化物は玉状に存在している、請求項1に記載の積層セラミック電子部品。   The multilayer ceramic electronic component according to claim 1, wherein the Cu oxide is present in a ball shape. 前記Cu酸化物はCuOとCuOとを含む、請求項1または2に記載の積層セラミック電子部品。 The multilayer ceramic electronic component according to claim 1, wherein the Cu oxide includes Cu 2 O and CuO. 前記Cu酸化物において、CuOは90重量%以上を占める、請求項3に記載の積層セラミック電子部品。 The multilayer ceramic electronic component according to claim 3, wherein Cu 2 O accounts for 90 wt% or more in the Cu oxide. 前記内部導体は、電気的特性の発現に実質的に寄与しないダミー内部導体を含む、請求項1ないし4のいずれかに記載の積層セラミック電子部品。   The multilayer ceramic electronic component according to claim 1, wherein the inner conductor includes a dummy inner conductor that does not substantially contribute to the development of electrical characteristics. 前記セラミック素体の外表面上の、前記内部導体の前記露出部以外の領域であって、前記外部端子電極と前記セラミック素体との間に、補助導体が形成されている、請求項1ないし5のいずれかに記載の積層セラミック電子部品。   The auxiliary conductor is formed in an area on the outer surface of the ceramic body other than the exposed portion of the internal conductor, and between the external terminal electrode and the ceramic body. The multilayer ceramic electronic component according to any one of 5. 前記補助導体はガラスを含有する、請求項6に記載の積層セラミック電子部品。   The multilayer ceramic electronic component according to claim 6, wherein the auxiliary conductor contains glass. 前記内部導体の前記露出部は、前記セラミック素体の外表面上において少なくとも4つの列をなすように形成され、前記外部端子電極は、前記内部導体の前記露出部の列に対応するように少なくとも4つ形成されている、請求項1ないし7のいずれかに記載の積層セラミック電子部品。   The exposed portion of the inner conductor is formed to form at least four rows on the outer surface of the ceramic body, and the external terminal electrode is at least corresponding to the row of the exposed portion of the inner conductor. The multilayer ceramic electronic component according to claim 1, wherein four are formed. 前記セラミック素体は、互いに対向する第1および第2の主面と前記第1および第2の主面間を結ぶ4つの側面とを有し、前記外部端子電極は、前記側面上の互いに異なる第1および第2の位置にそれぞれ形成された第1および第2の外部端子電極を含む、請求項1ないし8のいずれかに記載の積層セラミック電子部品。   The ceramic body has first and second main surfaces facing each other and four side surfaces connecting the first and second main surfaces, and the external terminal electrodes are different from each other on the side surfaces. The multilayer ceramic electronic component according to any one of claims 1 to 8, further comprising first and second external terminal electrodes formed at first and second positions, respectively. 前記内部導体は、前記側面上の前記第1の位置に露出部を有しかつ前記第1の外部端子電極と電気的に接続される第1の内部電極と、前記側面上の前記第2の位置に露出部を有しかつ前記第2の外部端子電極と電気的に接続される第2の内部電極とを含み、前記第1および第2の内部電極は、所定の前記セラミック層を介して互いに対向している、請求項9に記載の積層セラミック電子部品。   The inner conductor has an exposed portion at the first position on the side surface and is electrically connected to the first external terminal electrode, and the second inner electrode on the side surface. A second internal electrode having an exposed portion at a position and electrically connected to the second external terminal electrode, wherein the first and second internal electrodes are interposed via the predetermined ceramic layer. The multilayer ceramic electronic component according to claim 9, which faces each other. 前記内部導体は、前記側面上の前記第1の位置に露出部を有する第1の内部導体と、前記側面上の前記第2の位置に露出部を有しかつ前記セラミック層の積層方向において前記第1の内部導体とは異なる位置に配置される第2の内部導体と、前記第1の内部導体と前記第2の内部導体とを電気的に接続するようにコイル状に延びるコイル導体とを含む、請求項9に記載の積層セラミック電子部品。   The internal conductor has an exposed portion at the first position on the side surface and an exposed portion at the second position on the side surface, and in the stacking direction of the ceramic layers, A second inner conductor disposed at a position different from the first inner conductor, and a coil conductor extending in a coil shape so as to electrically connect the first inner conductor and the second inner conductor. The multilayer ceramic electronic component according to claim 9, further comprising: 前記4つの側面は、互いに対向する第1および第2の側面ならびに互いに対向する第3および第4の側面からなり、前記第1の外部端子電極は、前記第3の側面上にのみ形成され、前記第2の外部端子電極は、前記第4の側面上にのみ形成され、前記第1および第2の主面ならびに前記第1および第2の側面の各一部上に形成されかつ前記第1の外部端子電極の外周縁のみにおいて前記第1の外部端子電極と電気的に接続された第1の端縁導体と、前記第1および第2の主面ならびに前記第1および第2の側面の各一部上に形成されかつ前記第2の外部端子電極の外周縁のみにおいて前記第2の外部端子電極と電気的に接続された第2の端縁導体とをさらに備える、請求項9ないし11のいずれかに記載の積層セラミック電子部品。   The four side surfaces are composed of first and second side surfaces facing each other and third and fourth side surfaces facing each other, and the first external terminal electrode is formed only on the third side surface, The second external terminal electrode is formed only on the fourth side surface, formed on each of the first and second main surfaces and the first and second side surfaces, and the first side surface. A first edge conductor electrically connected to the first external terminal electrode only at an outer periphery of the external terminal electrode, the first and second main surfaces, and the first and second side surfaces. 12. A second edge conductor formed on each part and electrically connected to the second external terminal electrode only at the outer periphery of the second external terminal electrode. The multilayer ceramic electronic component according to any one of the above. 複数のセラミック層が積層されてなるもので、内部に内部導体を有し、かつ外表面に前記内部導体の一部が露出した露出部を有する、セラミック素体を準備する工程と、
前記セラミック素体にめっき処理を施し、前記内部導体の露出部上にCuめっき膜を析出させる工程と、
前記セラミック素体に熱処理を施し、前記Cuめっき膜と前記セラミック素体との間に、Cu液相、O液相およびCu固相を生成させる工程と
を備える、積層セラミック電子部品の製造方法。
A step of preparing a ceramic body having a plurality of ceramic layers laminated, having an internal conductor inside, and having an exposed portion where a part of the internal conductor is exposed on the outer surface;
Plating the ceramic body and depositing a Cu plating film on the exposed portion of the internal conductor;
A method of manufacturing a multilayer ceramic electronic component, comprising: heat-treating the ceramic body, and generating a Cu liquid phase, an O liquid phase, and a Cu solid phase between the Cu plating film and the ceramic body.
前記熱処理は、温度1065℃以上、かつ酸素濃度50ppm以上の条件で実施される、請求項13に記載の積層セラミック電子部品の製造方法。   The method for manufacturing a multilayer ceramic electronic component according to claim 13, wherein the heat treatment is performed under conditions of a temperature of 1065 ° C. or more and an oxygen concentration of 50 ppm or more.
JP2008269758A 2007-12-21 2008-10-20 Multilayer ceramic electronic component and manufacturing method thereof Active JP5239731B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008269758A JP5239731B2 (en) 2007-12-21 2008-10-20 Multilayer ceramic electronic component and manufacturing method thereof
TW097147196A TWI486981B (en) 2007-12-21 2008-12-04 Laminated ceramic electronic parts and manufacturing method thereof
KR1020080129364A KR101029689B1 (en) 2007-12-21 2008-12-18 Multilayer ceramic electronic component and method for manufacturing same
US12/340,570 US8194391B2 (en) 2007-12-21 2008-12-19 Multilayer ceramic electronic component and manufacturing method thereof
CN2008101860902A CN101465206B (en) 2007-12-21 2008-12-22 Multilayer ceramic electronic component and manufacturing method thereof
US13/433,320 US9418790B2 (en) 2007-12-21 2012-03-29 Method for manufacturing a multilayer ceramic electronic component

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007329929 2007-12-21
JP2007329929 2007-12-21
JP2008269758A JP5239731B2 (en) 2007-12-21 2008-10-20 Multilayer ceramic electronic component and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2009170875A JP2009170875A (en) 2009-07-30
JP5239731B2 true JP5239731B2 (en) 2013-07-17

Family

ID=40805726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008269758A Active JP5239731B2 (en) 2007-12-21 2008-10-20 Multilayer ceramic electronic component and manufacturing method thereof

Country Status (4)

Country Link
JP (1) JP5239731B2 (en)
KR (1) KR101029689B1 (en)
CN (1) CN101465206B (en)
TW (1) TWI486981B (en)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5131260B2 (en) * 2009-09-29 2013-01-30 株式会社村田製作所 Multilayer coil device
JP5527405B2 (en) 2010-03-16 2014-06-18 株式会社村田製作所 Multilayer ceramic electronic components
WO2011114805A1 (en) * 2010-03-16 2011-09-22 株式会社村田製作所 Laminated ceramic electronic component
JP5471686B2 (en) * 2010-03-24 2014-04-16 株式会社村田製作所 Manufacturing method of multilayer ceramic electronic component
JP5526908B2 (en) * 2010-03-24 2014-06-18 株式会社村田製作所 Multilayer electronic components
JP2012043841A (en) * 2010-08-13 2012-03-01 Murata Mfg Co Ltd Laminated ceramic electronic component and method of manufacturing the same
JP5273122B2 (en) * 2010-10-25 2013-08-28 Tdk株式会社 Electronic component and method for manufacturing electronic component
CN103103393A (en) * 2012-11-05 2013-05-15 熊科学 High-strength heat-resistant aluminium alloy and preparation method
JP6357640B2 (en) * 2013-11-11 2018-07-18 パナソニックIpマネジメント株式会社 Laminated parts
JP6696124B2 (en) * 2014-09-19 2020-05-20 株式会社村田製作所 Multilayer ceramic capacitor and manufacturing method thereof
JP5915798B2 (en) * 2015-05-13 2016-05-11 株式会社村田製作所 Multilayer ceramic electronic components
JP6665438B2 (en) * 2015-07-17 2020-03-13 株式会社村田製作所 Multilayer ceramic capacitors
JP7380291B2 (en) * 2020-02-13 2023-11-15 Tdk株式会社 electronic components
JP7392616B2 (en) * 2020-09-19 2023-12-06 株式会社村田製作所 Manufacturing method of ceramic electronic components

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2590255B2 (en) * 1989-03-07 1997-03-12 株式会社神戸製鋼所 Copper material with good bondability with ceramics
JPH05209367A (en) * 1991-08-07 1993-08-20 Kanebo Ltd Color-anisotropic textile product or film and production thereof
JP3422495B2 (en) * 1991-10-01 2003-06-30 イビデン株式会社 Manufacturing method of ceramic DBC substrate
JPH1167554A (en) * 1997-08-26 1999-03-09 Murata Mfg Co Ltd Laminated coil component and its manufacture
JP4501143B2 (en) * 1999-02-19 2010-07-14 Tdk株式会社 Electronic device and manufacturing method thereof
JP4423707B2 (en) * 1999-07-22 2010-03-03 Tdk株式会社 Manufacturing method of multilayer ceramic electronic component
JP3534684B2 (en) * 2000-07-10 2004-06-07 Tdk株式会社 Conductive paste, external electrode and method of manufacturing the same
JP4097900B2 (en) * 2001-01-11 2008-06-11 Tdk株式会社 Manufacturing method of electronic parts
JP2003217969A (en) * 2002-01-24 2003-07-31 Nec Tokin Corp Manufacturing method of laminated ceramic capacitor
JP4134675B2 (en) * 2002-10-21 2008-08-20 株式会社村田製作所 Multilayer electronic component and manufacturing method thereof
GB2400493B (en) * 2003-04-08 2005-11-09 Avx Corp Plated terminations
JP2005243944A (en) * 2004-02-26 2005-09-08 Kyocera Corp Ceramic electronic component
CN1826299B (en) * 2004-03-01 2010-06-16 株式会社村田制作所 Insulating ceramic composition, insulating ceramic sintered body, and multilayer ceramic electronic component
CN1906716B (en) * 2004-04-08 2011-04-27 株式会社村田制作所 Ceramic electronic parts and method for manufacturing ceramic electronic parts
JP2005310621A (en) * 2004-04-23 2005-11-04 Matsushita Electric Ind Co Ltd Nonaqueous electrolyte secondary battery
JP3861927B1 (en) * 2005-07-07 2006-12-27 株式会社村田製作所 Electronic component, electronic component mounting structure, and electronic component manufacturing method
JP5104313B2 (en) * 2005-10-28 2012-12-19 株式会社村田製作所 Multilayer electronic component and manufacturing method thereof

Also Published As

Publication number Publication date
CN101465206A (en) 2009-06-24
CN101465206B (en) 2012-06-27
KR101029689B1 (en) 2011-04-15
KR20090068147A (en) 2009-06-25
TWI486981B (en) 2015-06-01
JP2009170875A (en) 2009-07-30
TW200939266A (en) 2009-09-16

Similar Documents

Publication Publication Date Title
JP5239731B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP5282634B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
US8194391B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP5115349B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
US8484815B2 (en) Method for manufacturing laminated electronic component
US8228663B2 (en) Laminated ceramic electronic component
KR101462754B1 (en) Multi-layered ceramic electronic parts and fabricating method thereof
JP2021153206A (en) Multilayer ceramic electronic component and mounting board thereof
US20100008017A1 (en) Laminated ceramic electronic component
CN112185692B (en) Capacitor assembly
JP2020102608A (en) Capacitor component
JP2019195037A (en) Multilayer capacitor
US20190385797A1 (en) Multilayer ceramic electronic component and board for mounting of the same
CN112447405A (en) Multilayer electronic component
KR20190116121A (en) Capacitor component
JP7524510B2 (en) Multilayer capacitor and its mounting substrate
US20130155573A1 (en) Electronic component and manufacturing method thereof
JP2013098533A (en) Manufacturing method for multilayer ceramic electronic component
JP4548471B2 (en) Capacitor array and manufacturing method thereof
JP5724262B2 (en) Electronic components
JP2012009556A (en) Ceramic electronic component and method of manufacturing the same
JP2019096862A (en) Multilayer ceramic capacitor and method of manufacturing the same
KR20140013289A (en) Ceramic electronic component and manufacturing method thereof
JP2023095737A (en) Lamination type electron component
JP2022083968A (en) Laminate type electronic component and mounting substrate thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130318

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5239731

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150