JP2019096862A - Multilayer ceramic capacitor and method of manufacturing the same - Google Patents

Multilayer ceramic capacitor and method of manufacturing the same Download PDF

Info

Publication number
JP2019096862A
JP2019096862A JP2018165614A JP2018165614A JP2019096862A JP 2019096862 A JP2019096862 A JP 2019096862A JP 2018165614 A JP2018165614 A JP 2018165614A JP 2018165614 A JP2018165614 A JP 2018165614A JP 2019096862 A JP2019096862 A JP 2019096862A
Authority
JP
Japan
Prior art keywords
electrode layer
electrode
ceramic capacitor
multilayer ceramic
main body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018165614A
Other languages
Japanese (ja)
Other versions
JP7166847B2 (en
Inventor
フン ハン、スン
Seung Hun Han
フン ハン、スン
ジュン オー、ドン
Dong Joon Oh
ジュン オー、ドン
ミン チョ、スン
Sung Min Cho
ミン チョ、スン
ハク チョイ、チャン
Chang Hak Choi
ハク チョイ、チャン
モ リム、スン
Seung Mo Lim
モ リム、スン
ド ジョン、ウン
Woong Do Jung
ド ジョン、ウン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2019096862A publication Critical patent/JP2019096862A/en
Application granted granted Critical
Publication of JP7166847B2 publication Critical patent/JP7166847B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Abstract

To provide a multilayer ceramic capacitor capable of securing sufficient moisture resistance reliability even if a thickness of an external electrode is thin, and improving an effective volume ratio by forming a thin and dense primary electrode layer on a body of the multilayer ceramic capacitor.SOLUTION: The multilayer ceramic capacitor includes: a body including a dielectric layer and an internal electrode; and an external electrode disposed on one surface of the body. The external electrode includes: a primary electrode layer, disposed on one surface of the body, in contact with the internal electrode, and containing titanium nitride (TiN); and a secondary electrode layer disposed on the primary electrode layer.SELECTED DRAWING: Figure 2

Description

本発明は、積層セラミックキャパシタ及びその製造方法に関するものである。   The present invention relates to a multilayer ceramic capacitor and a method of manufacturing the same.

積層セラミックキャパシタ(MLCC;Multilayer Ceramic Capacitr)の小型化及び高容量化の傾向に伴い、積層セラミックキャパシタの有効体積率(全体の体積に比べ、容量に寄与する体積の割合)を増加させることに対する重要性が高まっている。   With the trend toward miniaturization and higher capacity of multilayer ceramic capacitors (MLCC; Multilayer Ceramic Capacitor), it is important for increasing the effective volume ratio (the ratio of the volume contributing to the capacity as compared to the total volume) of the multilayer ceramic capacitor Sex is increasing.

従来は、外部電極を形成する際に、導電性金属含まれたペーストを用いて、本体の内部電極が露出した面をペーストにディッピング(dipping)する方法が主に使用されていた。   Conventionally, when forming an external electrode, a method of dipping a surface on which the internal electrode of the main body is exposed into the paste using a paste containing a conductive metal has been mainly used.

ところで、ディッピング工法によって形成された外部電極は、外部電極の厚さが均一でなく、本体の角部分には外部電極が過度に薄く形成される一方、残りの部分には外部電極が過度に厚く形成されていた。そのため、有効体積率を高く確保することが困難なだけでなく、積層セラミックキャパシタの連結性及び実装性を高めるために外部電極にめっき層を形成するとき、めっき液が本体の内側に浸透して、積層セラミックキャパシタの信頼性が減少するという問題があった。   By the way, in the external electrode formed by the dipping method, the thickness of the external electrode is not uniform, and the external electrode is formed excessively thin at the corner portion of the main body, while the external electrode is excessively thick at the remaining portion It was formed. Therefore, it is difficult not only to secure a high effective volume ratio, but also to form a plating solution inside the main body when forming a plating layer on the external electrode in order to enhance the connectivity and mounting of the multilayer ceramic capacitor. There is a problem that the reliability of the multilayer ceramic capacitor is reduced.

本発明の目的のうちの一つは、積層セラミックキャパシタの本体に薄くて緻密な1次電極層を形成することにより、外部電極の厚さが薄くても、十分な耐湿信頼性を確保することができ、有効体積率を向上させることができる積層セラミックキャパシタを提供することである。   One of the objects of the present invention is to secure sufficient moisture resistance reliability even if the thickness of the external electrode is thin by forming a thin and dense primary electrode layer on the main body of the multilayer ceramic capacitor. It is an object of the present invention to provide a laminated ceramic capacitor capable of improving the effective volume ratio.

本発明の一実施形態は、誘電体層及び内部電極を含む本体と、該本体の一面に配置される外部電極と、を含み、上記外部電極は、上記本体の一面に配置され、上記内部電極と接触し窒化チタン(TiN)を含む第1電極層と、該第1電極層上に配置される第2電極層と、を含む積層セラミックキャパシタを提供する。   One embodiment of the present invention includes a main body including a dielectric layer and an internal electrode, and an external electrode disposed on one surface of the main body, the external electrode being disposed on one surface of the main body, the internal electrode A multilayer ceramic capacitor comprising: a first electrode layer in contact with titanium nitride (TiN), and a second electrode layer disposed on the first electrode layer.

本発明の他の実施形態は、誘電体層及び内部電極を含む本体を準備する段階と、上記本体の全面に原子層蒸着(Atomic Layer Deposition)工法によって窒化チタン(TiN)を含む第1電極層を形成する段階と、上記第1電極層が形成された本体において、第1及び第2外部電極が形成される部分の上部に第2電極層を形成する段階と、上記第2電極層が形成された本体において、上記第1電極層の露出した部分をエッチングして除去する段階と、を含む積層型キャパシタの製造方法を提供する。   Another embodiment of the present invention is a method of preparing a main body including a dielectric layer and an internal electrode, and forming a first electrode layer including titanium nitride (TiN) on the entire surface of the main body by an atomic layer deposition method. Forming a second electrode layer on the top of the portion where the first and second external electrodes are formed in the main body where the first electrode layer is formed, and forming the second electrode layer And removing the exposed portion of the first electrode layer in the main body.

本発明の一実施例に係る積層セラミックキャパシタは、積層セラミックキャパシタの本体に薄くて緻密な1次電極層を形成することにより、外部電極の厚さが薄くても、十分な耐湿信頼性を確保することができ、有効体積率を向上させることができる。   The multilayer ceramic capacitor according to one embodiment of the present invention secures sufficient moisture resistance reliability even when the thickness of the external electrode is thin by forming a thin and dense primary electrode layer on the main body of the multilayer ceramic capacitor. And the effective volume fraction can be improved.

本発明の一実施例に係る積層セラミックキャパシタの斜視図を概略的に示したものである。FIG. 1 schematically shows a perspective view of a multilayer ceramic capacitor according to an embodiment of the present invention. 図1のI−I'による断面図を概略的に示したものである。FIG. 2 schematically shows a cross-sectional view taken along the line II ′ of FIG. 図2におけるA部分の拡大断面図を概略的に示したものである。Fig. 3 schematically shows an enlarged cross-sectional view of a portion A in Fig. 2. 図2におけるB部分の拡大断面図を概略的に示したものである。Fig. 3 schematically shows an enlarged cross-sectional view of a portion B in Fig. 2. 本発明の他の実施例に係る積層セラミックキャパシタのB部分の拡大断面図を概略的に示したものである。FIG. 10 schematically shows an enlarged cross-sectional view of a portion B of a laminated ceramic capacitor according to another embodiment of the present invention. 本発明のさらに他の実施例に係る積層セラミックキャパシタのB部分の拡大断面図を概略的に示したものである。FIG. 10 schematically shows an enlarged cross-sectional view of a portion B of a laminated ceramic capacitor according to still another embodiment of the present invention. 本発明の他の実施形態である積層セラミックキャパシタの製造方法の各段階を概略的に示した斜視図である。It is the perspective view which showed roughly each step of the manufacturing method of the laminated ceramic capacitor which is other embodiment of this invention. 本発明の他の実施形態である積層セラミックキャパシタの製造方法の各段階を概略的に示した斜視図である。It is the perspective view which showed roughly each step of the manufacturing method of the laminated ceramic capacitor which is other embodiment of this invention. 本発明の他の実施形態である積層セラミックキャパシタの製造方法の各段階を概略的に示した斜視図である。It is the perspective view which showed roughly each step of the manufacturing method of the laminated ceramic capacitor which is other embodiment of this invention. 本発明の他の実施形態である積層セラミックキャパシタの製造方法の各段階を概略的に示した斜視図である。It is the perspective view which showed roughly each step of the manufacturing method of the laminated ceramic capacitor which is other embodiment of this invention.

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示(又は強調表示や簡略化表示)がされることがあり、図面上の同一の符号で示される要素は同一の要素である。   Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, embodiments of the present invention can be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. Also, embodiments of the present invention are provided to more fully describe the present invention to one of ordinary skill in the art. Accordingly, the shapes and sizes of elements in the drawings may be scaled (or highlighted or simplified) for a clearer explanation, and elements indicated by the same reference numerals in the drawings are the same. It is an element of

なお、本発明を明確に説明すべく、図面において説明と関係ない部分は省略し、様々な層及び領域を明確に表現するために厚さを拡大して示し、同一思想の範囲内において機能が同一である構成要素に対しては同一の参照符号を用いて説明する。さらに、明細書全体において、ある構成要素を「含む」というのは、特に反対である記載がない限り、他の構成要素を除去するのではなく、他の構成要素をさらに含むことができるということを意味する。   In order to clearly explain the present invention, parts not related to the explanation are omitted in the drawings, and the thickness is shown enlarged to clearly express various layers and regions, and functions within the same idea range. The same components will be described using the same reference numerals. Further, throughout the specification, "including" a certain component may mean that the component may further include another component without removing the other component unless otherwise stated. Means

図面において、X方向は第1方向又は長さ方向、Y方向は第2方向又は厚さ方向、Z方向は第3方向、幅方向もしくは積層方向と定義することができるが、これに制限されるものではない。   In the drawings, the X direction can be defined as the first direction or the length direction, the Y direction can be defined as the second direction or the thickness direction, and the Z direction can be defined as the third direction, the width direction or the lamination direction, but is limited thereto It is not a thing.

積層セラミックキャパシタ
図1は本発明の一実施例に係る積層セラミックキャパシタの斜視図を概略的に示したものである。図2は図1のI−I'による断面図を概略的に示したものである。図3は図2におけるA部分の拡大断面図を概略的に示したものである。図4は図2におけるB部分の拡大断面図を概略的に示したものである。
Multilayer Ceramic Capacitor FIG. 1 schematically shows a perspective view of a multilayer ceramic capacitor according to an embodiment of the present invention. FIG. 2 schematically shows a cross-sectional view taken along line I-I 'of FIG. FIG. 3 schematically shows an enlarged cross-sectional view of a portion A in FIG. FIG. 4 schematically shows an enlarged cross-sectional view of a portion B in FIG.

以下、図1〜図4を参照して、本発明の一実施例に係る積層セラミックキャパシタ100について説明する。   Hereinafter, a multilayer ceramic capacitor 100 according to an embodiment of the present invention will be described with reference to FIGS. 1 to 4.

図1を参照すると、本発明の一実施例に係る積層セラミックキャパシタ100は、本体110と、本体110の外側に配置された第1及び第2外部電極130、140と、を含む。   Referring to FIG. 1, the multilayer ceramic capacitor 100 according to an embodiment of the present invention includes a body 110 and first and second outer electrodes 130 and 140 disposed outside the body 110.

本体110は、厚さ方向(Z方向)に互いに対向する第1及び第2面1、2と、上記第1及び第2面1、2と連結され、幅方向(Y方向)に互いに対向する第3及び第4面3、4と、第1及び第2面1、2と連結され、かつ第3及び第4面3、4と連結され、長さ方向(X方向)に互いに対向する第5及び第6面5、6と、を有することができる。   The main body 110 is connected to the first and second surfaces 1 and 2 opposite to each other in the thickness direction (Z direction) and the first and second surfaces 1 and 2 opposite to each other in the width direction (Y direction) The third and fourth surfaces 3, 4 and the first and second surfaces 1, 2 connected to the third and fourth surfaces 3, 4 and facing each other in the length direction (X direction) 5 and 6th surfaces 5, 6 can be provided.

図2を参照すると、本体110は、誘電体層111と、該誘電体層111を挟んで上記第3及び第4面3、4から交互に露出するように配置される内部電極121、122と、を含む。   Referring to FIG. 2, the main body 110 includes a dielectric layer 111 and internal electrodes 121 and 122 disposed so as to be alternately exposed from the third and fourth surfaces 3 and 4 with the dielectric layer 111 interposed therebetween. ,including.

本体110は、複数の誘電体層111を厚さ方向(Z方向)に積層した後、焼成して形成されるが、かかる本体110の形状、寸法、及び誘電体層111の積層数は、本実施形態に図示したものに限定されない。   The main body 110 is formed by laminating a plurality of dielectric layers 111 in the thickness direction (Z direction) and firing the same. However, the shape, size, and number of laminated dielectric layers 111 of the main body 110 are not limited. It is not limited to what was illustrated to embodiment.

本体110を形成する複数の誘電体層111は、焼成された状態であり、隣接する誘電体層111間の境界は、走査電子顕微鏡(SEM:Scanning Electron Microscope)を用いなければ確認できない程度に一体化されていることができる。   The plurality of dielectric layers 111 forming the main body 110 are in a fired state, and the boundaries between the adjacent dielectric layers 111 are integrated to such an extent that they can not be confirmed unless a scanning electron microscope (SEM: Scanning Electron Microscope) is used. Can be

誘電体層111を形成するための原料としては、十分な静電容量が得られるものであれば、特に制限されないが、例えば、チタン酸バリウム(BaTiO)粉末であってもよい。誘電体層111を形成するための材料としては、チタン酸バリウム(BaTiO)などの粉末に、本発明の目的に応じて多様なセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤などが添加されてもよい。 The raw material for forming the dielectric layer 111 is not particularly limited as long as a sufficient capacitance can be obtained. For example, barium titanate (BaTiO 3 ) powder may be used. As a material for forming the dielectric layer 111, powder such as barium titanate (BaTiO 3 ), various ceramic additives, organic solvents, plasticizers, binders, dispersants, etc. according to the object of the present invention May be added.

内部電極121、122は、第3面3から露出する第1内部電極121と、第4面4から露出する第2内部電極122と、を含むことができる。   The internal electrodes 121 and 122 may include a first internal electrode 121 exposed from the third surface 3 and a second internal electrode 122 exposed from the fourth surface 4.

第1及び第2内部電極121、122は、互いに異なる極性を有する一対の電極であり、中間に配置された誘電体層111により互いに電気的に絶縁される。   The first and second inner electrodes 121 and 122 are a pair of electrodes having different polarities, and are electrically isolated from each other by the dielectric layer 111 disposed in the middle.

第1及び第2内部電極121、122は、本体110の長さ方向(X方向)の第3及び第4面3、4から交互に露出することによって、本体110の外側に配置される第1及び第2外部電極130、140とそれぞれ連結される。   The first and second internal electrodes 121 and 122 are disposed outside the main body 110 by alternately exposing the third and fourth surfaces 3 and 4 in the longitudinal direction (X direction) of the main body 110. And the second external electrodes 130 and 140, respectively.

第1及び第2内部電極121、122の厚さは、用途に応じて決定されることができる。   The thickness of the first and second inner electrodes 121, 122 can be determined according to the application.

例えば、第1及び第2内部電極121、122の幅は、本体110の大きさを考慮して、0.2から1.0μmの範囲を満たすように形成してもよいが、必ずしもこれに限定されるものではない。   For example, the width of the first and second internal electrodes 121 and 122 may be formed to satisfy the range of 0.2 to 1.0 μm in consideration of the size of the main body 110, but is not limited thereto. It is not something to be done.

第1及び第2内部電極121、122は、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、銀(Ag)、鉛(Pb)又は白金(Pt)などを単独で、あるいは、これらの合金からなる導電性金属を含むことができる。   The first and second inner electrodes 121 and 122 may be made of nickel (Ni), copper (Cu), palladium (Pd), silver (Ag), lead (Pb) or platinum (Pt) alone or in combination. A conductive metal consisting of an alloy can be included.

本体110の上部及び下部のそれぞれには、内部電極が形成されていない誘電体層を積層して形成されるカバー層112を含むことができる。カバー層112は、外部衝撃に対して積層セラミックキャパシタの信頼性を維持する役割を果たすことができる。   Each of the upper and lower portions of the main body 110 may include a cover layer 112 formed by laminating dielectric layers in which the internal electrodes are not formed. The cover layer 112 can play a role in maintaining the reliability of the multilayer ceramic capacitor against external impact.

外部電極130、140は、本体110の一面に配置され、内部電極121、122と接触し、TiNを含む第1電極層131、141と、該第1電極層131、141上に配置される第2電極層132、142と、を含む。   The external electrodes 130 and 140 are disposed on one surface of the main body 110 and in contact with the internal electrodes 121 and 122, and are disposed on the first electrode layers 131 and 141 including TiN and the first electrode layers 131 and 141. And two electrode layers 132 and 142.

外部電極130、140は、第1及び第2内部電極121、122とそれぞれ接続される第1及び第2外部電極130、140を含むことができる。   The outer electrodes 130 and 140 may include first and second outer electrodes 130 and 140 connected to the first and second inner electrodes 121 and 122, respectively.

このとき、第1及び第2外部電極130、140は、本体110の第3及び第4面3、4にそれぞれ形成される接続部と、該接続部から上記本体の第1、第2、第5、第6面1、2、5、6の一部まで延びるように形成されるバンド部と、上記接続部及びバンド部が接する角部と、を含むことができる。   At this time, the first and second external electrodes 130 and 140 are connected to the third and fourth surfaces 3 and 4 of the main body 110, respectively, and the first, second and second main portions of the main body from the connecting portions. And a band portion formed to extend to a part of the sixth surface 1, 2, 5, 6, and a corner portion where the connection portion and the band portion are in contact with each other.

図3及び図4を参照して、本発明の一実施例に係る積層セラミックキャパシタにおける第1及び第2外部電極130、140の構造についてさらに詳細に説明する。図3及び図4は第1外部電極130の拡大図であるが、これに対する説明は、第2外部電極140についても同様に適用されることができる。   The structures of the first and second outer electrodes 130 and 140 in the multilayer ceramic capacitor according to an embodiment of the present invention will be described in more detail with reference to FIGS. 3 and 4. Although FIGS. 3 and 4 are enlarged views of the first outer electrode 130, the description thereof can be applied to the second outer electrode 140 as well.

第1電極層131は、TiN(窒化チタン)を含む。また、TiNのみからなってもよい。   The first electrode layer 131 contains TiN (titanium nitride). Also, it may be made of only TiN.

TiNは耐酸性及び耐久性に優れるため工程中に破損可能性が低く、セラミック及び金属などとの接着力(Adhesion)にも優れるという長所がある。さらに、透湿率が低いため耐湿信頼性を向上させる役割を果たす。   Since TiN is excellent in acid resistance and durability, it has a low possibility of breakage during the process, and has an advantage of being excellent in adhesion to ceramics, metals and the like. Furthermore, since the moisture permeability is low, it plays a role to improve the moisture resistance reliability.

第1電極層131は、原子層蒸着(Atomic Layer Deposition;ALD)工法により形成されることができる。   The first electrode layer 131 may be formed by atomic layer deposition (ALD).

ALD工法とは、半導体工程において基板の表面に薄膜や保護膜を蒸着させる技術で、化学的に薄膜をつける従来の蒸着技術とは異なり、原子層を一層ずつ積み上げて薄膜を成長させる技術のことをいう。ALD工法は、段差被覆(Step−coverage)に優れ、薄膜の厚さ調節が容易であり、かつ均一な薄膜を形成することができるという長所を有する。   The ALD method is a technology that deposits a thin film or a protective film on the surface of a substrate in a semiconductor process, and unlike the conventional deposition technology in which a thin film is chemically attached, it is a technology that stacks atomic layers one by one to grow a thin film. Say The ALD method has the advantages of excellent step-coverage, easy control of the thickness of the thin film, and formation of a uniform thin film.

また、TiNを用いてALD工法で第1電極層を形成する場合、約5nmの厚さでも内部電極と外部電極の連結性を十分に確保することができる。これによって、外部電極の厚さを減少させることができ、有効体積率を増加させることができる。   When TiN is used to form the first electrode layer by the ALD method, the connectivity between the internal electrode and the external electrode can be sufficiently ensured even with a thickness of about 5 nm. This can reduce the thickness of the external electrode and can increase the effective volume ratio.

第1電極層131の厚さは10〜500nmであってもよい。   The thickness of the first electrode layer 131 may be 10 to 500 nm.

第1電極層131の厚さが10nm未満であると、十分な透湿防止効果が得られず、500nmを超えると、ESRが増加する恐れがあるためである。   If the thickness of the first electrode layer 131 is less than 10 nm, a sufficient moisture permeation preventing effect can not be obtained, and if it exceeds 500 nm, the ESR may be increased.

下記表1は、原子層蒸着工法を用いてTiNで第1電極層を形成し、樹脂系電極で2電極層を形成した後、第1電極層の最大厚さによる耐湿信頼性の変化を測定した結果である。   In Table 1 below, after forming a first electrode layer of TiN using an atomic layer deposition method and forming two electrode layers with a resin-based electrode, measurement of the change in moisture proof reliability due to the maximum thickness of the first electrode layer is measured The result is

耐湿信頼性は、85℃、85%の条件で9.5V電圧を20時間印加してテストし、サンプル毎に100個をテストした結果、信頼性不良が発生しない個数を%で示した。   The humidity resistance reliability was tested by applying a 9.5 V voltage for 20 hours under the conditions of 85 ° C. and 85%, and as a result of testing 100 pieces for each sample, the number of parts where reliability failure did not occur was indicated by%.

上記表1から分かるように、第1電極層の厚さが10nm以上である場合は、耐湿信頼性が100%であった。   As can be seen from Table 1 above, when the thickness of the first electrode layer was 10 nm or more, the humidity resistance reliability was 100%.

図3を参照すると、第1電極層の接続部の厚さをt1、第1電極層の角部の厚さをt2としたとき、t2/t1は0.9以上であってもよい。ALD工法を用いて第1電極層を形成するため、t2/t1が0.9以上になるように、第1電極層の厚さを全体的に均一に調節することができる。これにより、角部分まで十分な厚さに第1電極層を形成し、水分及びめっき液の浸透経路を遮断することができる。   Referring to FIG. 3, when the thickness of the connection portion of the first electrode layer is t1 and the thickness of the corner portion of the first electrode layer is t2, t2 / t1 may be 0.9 or more. In order to form a 1st electrode layer using ALD method, the thickness of a 1st electrode layer can be adjusted uniformly uniformly so that t2 / t1 may be 0.9 or more. Thereby, the first electrode layer can be formed to a sufficient thickness up to the corner portion, and the permeation path of water and plating solution can be blocked.

また、第1電極層のバンド部の厚さをt3としたとき、t3/t1は0.9〜1.1であってもい。すなわち、接続部とバンド部の厚さバラツキも10%以下であることができる。   When the thickness of the band portion of the first electrode layer is t3, t3 / t1 may be 0.9 to 1.1. That is, the thickness variation of the connection portion and the band portion can also be 10% or less.

上述したように、第1電極層により十分な耐湿信頼性及び電極連結性を確保することができるため、第2電極層については特に限定する必要はなく、より好ましい例として、第2電極層は図4〜図6に示すような形態を有することができる。   As described above, since it is possible to secure sufficient moisture resistance reliability and electrode connectivity by the first electrode layer, the second electrode layer need not be particularly limited, and as a more preferable example, the second electrode layer is It can have a form as shown in FIGS.

図4は図3におけるB部分の拡大断面図を概略的に示したものである。   FIG. 4 schematically shows an enlarged cross-sectional view of a portion B in FIG.

図4を参照すると、第2電極層は、導電性金属132a及びガラス132bを含む焼成電極132であってもよい。ガラス132b成分は、導電性金属132aと第1電極層131間の合金形成を助けるバインダー(Binder)として機能し、シーリング(Sealing)させる役割を果たす。   Referring to FIG. 4, the second electrode layer may be a fired electrode 132 including a conductive metal 132 a and a glass 132 b. The glass 132 b component functions as a binder that aids in the formation of an alloy between the conductive metal 132 a and the first electrode layer 131 and serves to seal.

この場合、焼成電極132を得るためには、例えば、導電性金属132a及びガラス132bを含むペーストを第1電極層上に塗布した後、焼成して焼成電極132を形成することができる。   In this case, in order to obtain the fired electrode 132, for example, a paste containing the conductive metal 132a and the glass 132b can be applied onto the first electrode layer and then fired to form the fired electrode 132.

このとき、導電性金属132aはCuであってもよい。   At this time, the conductive metal 132a may be Cu.

図5は、本発明の他の実施例に係る積層セラミックキャパシタのB部分の拡大断面図を概略的に示したものである。   FIG. 5 schematically shows an enlarged cross-sectional view of a portion B of a multilayer ceramic capacitor according to another embodiment of the present invention.

図5を参照すると、第2電極層は、複数の金属粒子132a'及びベース樹脂132b'を含む樹脂系電極132'であってもよい。   Referring to FIG. 5, the second electrode layer may be a resin-based electrode 132 ′ including a plurality of metal particles 132a ′ and a base resin 132b ′.

樹脂系電極132'は、ベース樹脂132b'に複数の金属粒子132a'が分散された形態である。この場合、樹脂系電極を得るためには、例えば、ベース樹脂に金属粒子が分散されたペーストを用いることができる。塗布されたペーストは、乾燥及び硬化工程を経て形成されるため、焼成により外部電極を形成していた従来の方法とは異なり、金属粒子が溶融せず粒子状に樹脂系電極内に存在することができる。   The resin-based electrode 132 'has a form in which a plurality of metal particles 132a' are dispersed in a base resin 132b '. In this case, in order to obtain a resin-based electrode, for example, a paste in which metal particles are dispersed in a base resin can be used. Since the applied paste is formed through the drying and curing steps, unlike the conventional method in which the external electrode is formed by firing, the metal particles do not melt and exist in the form of particles in the resin-based electrode. Can.

このとき、金属粒子132a'は、Cu、Ni、及びAgのいずれか1種以上であってもよい。   At this time, the metal particles 132a ′ may be any one or more of Cu, Ni, and Ag.

なお、金属粒子132a'は、球状だけでなく、必要に応じて、フレーク(Flake)状からなってもよく、又は、球状とフレーク状の混合からなってもよい。   The metal particles 132a ′ may be not only spherical but may be in the form of flakes, if necessary, or a mixture of spheres and flakes.

ベース樹脂132b'は、熱硬化性樹脂を含むことができる。   The base resin 132b 'can include a thermosetting resin.

このとき、上記熱硬化性樹脂は、例えば、エポキシ樹脂であってもよいが、本発明はこれに限定されるものではない。   At this time, the thermosetting resin may be, for example, an epoxy resin, but the present invention is not limited thereto.

ベース樹脂132b'は、第1電極層131とめっき層(図示せず)との間を機械的に接合させる役割を果たす。   The base resin 132 b ′ plays a role of mechanically bonding the first electrode layer 131 and the plating layer (not shown).

図6は本発明のさらに他の実施例に係る積層セラミックキャパシタのB部分の拡大断面図を概略的に示したものである。   FIG. 6 schematically shows an enlarged cross-sectional view of a portion B of a multilayer ceramic capacitor according to still another embodiment of the present invention.

図6を参照すると、第2電極層132''は、複数の金属粒子132a''と、該複数の金属粒子を取り囲む導電性連結部132c''と、ベース樹脂132b''と、上記第1電極層131及び上記導電性連結部132c''と接触する金属間化合物132d''と、を含む樹脂系電極132''であってもよい。   Referring to FIG. 6, the second electrode layer 132 ′ ′ includes a plurality of metal particles 132a ′ ′, a conductive connection portion 132c ′ ′ surrounding the plurality of metal particles, a base resin 132b ′ ′, and the first electrode layer 132 ′ ′. It may be a resin-based electrode 132 ′ ′ including an intermetallic compound 132d ′ ′ in contact with the electrode layer 131 and the conductive connection portion 132c ′ ′.

金属間化合物132d''を含む樹脂系電極132''は、ベース樹脂132b''に複数の金属粒子132a''が分散された形態である。   A resin-based electrode 132 ′ ′ containing an intermetallic compound 132d ′ ′ is in a form in which a plurality of metal particles 132a ′ ′ are dispersed in a base resin 132b ′ ′.

このとき、金属粒子132a''は、Cu、Ni、Ag、AgがコーティングされたCu、及びSnがコーティングされたCuのいずれか1種以上であってもよい。   At this time, the metal particles 132a ′ ′ may be any one or more of Cu, Ni, Ag, Cu coated with Ag, and Cu coated with Sn.

なお、金属粒子132a''は、球状だけでなく、必要に応じて、フレーク状からなってもよく、又は、球状とフレーク状の混合からなってもよい。   The metal particles 132a ′ ′ may not only be spherical, but may be in the form of flakes if necessary, or may be a mixture of spheres and flakes.

ベース樹脂132b''は、熱硬化性樹脂を含むことができる。   The base resin 132b ′ ′ can include a thermosetting resin.

このとき、上記熱硬化性樹脂は、例えば、エポキシ樹脂であってもよいが、本発明はこれに限定されるものではない。   At this time, the thermosetting resin may be, for example, an epoxy resin, but the present invention is not limited thereto.

ベース樹脂132b''は、第1電極層131とめっき層(図示せず)との間を機械的に接合させる役割を果たす。   The base resin 132 b ′ ′ serves to mechanically bond the first electrode layer 131 and the plating layer (not shown).

導電性連結部132c''は、溶融状態で複数の金属粒子132a''を取り囲んで互いに連結する役割を果たし、これにより、本体110の内部応力を最小化させ、高温負荷と耐湿負荷特性を向上させることができる。   The conductive connection portion 132c ′ ′ serves to surround and connect the plurality of metal particles 132a ′ ′ in a molten state, thereby minimizing internal stress of the main body 110 and improving high temperature load and moisture resistance load characteristics. It can be done.

このとき、導電性連結部132c''に含まれる金属は、ベース樹脂132b''の硬化温度よりも低い融点を有することができる。   At this time, the metal contained in the conductive connection portion 132c ′ ′ may have a melting point lower than the curing temperature of the base resin 132b ′ ′.

すなわち、導電性連結部132c''は、ベース樹脂132b''の硬化温度よりも低い融点を有するため、燥及び硬化工程を経る過程で溶融し、図5に示すように、導電性連結部132c''は溶融状態で金属粒子132a''をカバーできるようになる。   That is, since the conductive connection portion 132c ′ ′ has a melting point lower than the curing temperature of the base resin 132b ′ ′, the conductive connection portion 132c ′ ′ melts in the process of drying and curing, and as shown in FIG. '' Can cover the metal particles 132a '' in the molten state.

このとき、導電性連結部の金属は、300℃以下の低融点金属からなることが好ましい。例えば、213〜220℃の融点を有するSnを含むことができる。   At this time, the metal of the conductive connection portion is preferably made of a low melting point metal of 300 ° C. or less. For example, Sn having a melting point of 213 to 220 ° C. can be included.

金属間化合物132d''は、第1電極層131上に接触するように配置され、樹脂系電極132''と第1電極層131との接触抵抗を減少させる役割を果たす。また、金属間化合物132d''は、導電性連結部132c''と接触し、第1電極層131と導電性連結部132c''を連結する役割を果たす。   The intermetallic compound 132 d ′ ′ is disposed on the first electrode layer 131 so as to be in contact therewith, and serves to reduce the contact resistance between the resin-based electrode 132 ′ ′ and the first electrode layer 131. In addition, the intermetallic compound 132d ′ ′ is in contact with the conductive connection portion 132c ′ ′ and plays a role of connecting the first electrode layer 131 and the conductive connection portion 132c ′ ′.

この場合、樹脂系電極132''を得るためには、例えば、ベース樹脂にCu、Ni、Ag、AgがコーティングされたCu、及びSnがコーティングされたCuのいずれか1種以上の金属粒子及びベース樹脂132b''の硬化温度よりも低い融点を有する低融点金属が分散されたペーストを用いることができ、塗布されたペーストは、乾燥及び硬化工程を経て形成されるため、焼成により外部電極を形成していた従来の方法とは異なり、金属粒子が溶融せず粒子状に樹脂系電極内に存在することができる。   In this case, in order to obtain a resin-based electrode 132 ′ ′, for example, any one or more metal particles of Cu, Ni coated with Ag, Cu coated with Ag, and Cu coated with Sn, and A paste in which a low melting point metal having a melting point lower than the curing temperature of the base resin 132b ′ ′ can be used, and the applied paste is formed through a drying and curing step, so the external electrode is formed by firing Unlike the conventional method which has been formed, the metal particles do not melt and can be present in the form of particles in the resin-based electrode.

このとき、低融点金属は、Sn/Bi、Sn−Pb、Sn−Cu、Sn−Ag、及びSn−Ag−Cuのいずれか1種以上であってもよい。   At this time, the low melting point metal may be any one or more of Sn / Bi, Sn-Pb, Sn-Cu, Sn-Ag, and Sn-Ag-Cu.

なお、外部電極130、140は、第2電極層132、142上に形成されためっき層(図示せず)をさらに含むことができる。   The external electrodes 130 and 140 may further include a plating layer (not shown) formed on the second electrode layers 132 and 142.

また、めっき層は、多層構造からなってもよい。例えば、Ni/Sn、Sn/Ni/Sn、及びCu/Ni/Snなどの多層構造でめっき層が構成されてもよい。   Also, the plating layer may have a multilayer structure. For example, the plating layer may be composed of a multilayer structure such as Ni / Sn, Sn / Ni / Sn, and Cu / Ni / Sn.

積層セラミックキャパシタの製造方法
図7〜図10は、本発明の他の実施形態による積層セラミックキャパシタの製造方法の各段階を概略的に示した斜視図である。
Method of Manufacturing Multilayer Ceramic Capacitor FIGS. 7 to 10 are perspective views schematically showing steps of a method of manufacturing a multilayer ceramic capacitor according to another embodiment of the present invention.

本発明の他の実施形態による積層セラミックキャパシタの製造方法は、誘電体層及び内部電極を含む本体を準備する段階と、上記本体の全面に原子層蒸着工法によってTiN(チタン窒化物)を含む第1電極層を形成する段階と、上記第1電極層が形成された本体において、第1及び第2外部電極が形成される部分の上部に第2電極層を形成する段階と、上記第2電極層が形成された本体において、上記第1電極層の露出した部分をエッチングして除去する段階と、を含む。   A method of manufacturing a multilayer ceramic capacitor according to another embodiment of the present invention comprises the steps of preparing a body including a dielectric layer and an internal electrode, and including TiN (titanium nitride) on the entire surface of the body by atomic layer deposition. Forming a first electrode layer; forming a second electrode layer on a portion of the main body on which the first electrode layer is formed, the first and second external electrodes being formed, and the second electrode Etching away the exposed portion of the first electrode layer in the layer-formed body.

先ず、図7を参照すると、誘電体層211及び内部電極221、222を含む本体を設ける段階が行われることができる。   First, referring to FIG. 7, the step of providing a body including the dielectric layer 211 and the internal electrodes 221 and 222 may be performed.

チタン酸バリウム(BaTiO)などのパウダーを含んで形成されたスラリーを、キャリヤフィルム(Carrier Film)上に塗布及び乾燥することで、複数のセラミックシートを設ける。 A slurry formed from a powder such as barium titanate (BaTiO 3 ) is applied onto a carrier film and dried to provide a plurality of ceramic sheets.

上記セラミックシートは、チタン酸バリウム(BaTiO)などのセラミック粉末、バインダー、溶剤などを混合してスラリーを製造し、該スラリーをドクターブレード法により数μmの厚さを有するシート(Sheet)状に 作製することができる。 The ceramic sheet is prepared by mixing a ceramic powder such as barium titanate (BaTiO 3 ), a binder, a solvent and the like to produce a slurry, which is formed into a sheet having a thickness of several μm by a doctor blade method. It can be made.

次に、導電性金属を含む導電性ペーストを設けることができる。上記導電性金属は、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、銀(Ag)、鉛(Pb)又は白金(Pt)などの単独あるいは合金であってもよく、平均粒子径が0.1〜0.2μmであってもよく、40〜50重量%の導電性金属を含む内部電極用導電性ペーストを設けてもよい。   Next, a conductive paste containing a conductive metal can be provided. The conductive metal may be nickel (Ni), copper (Cu), palladium (Pd), silver (Ag), lead (Pb) or platinum (Pt) alone or as an alloy, and the average particle size is It may be 0.1 to 0.2 μm, and a conductive paste for an internal electrode containing 40 to 50% by weight of a conductive metal may be provided.

上記セラミックシート上に上記内部電極用導電性ペーストを印刷工法などにより塗布して、内部電極パターンを形成することができる。上記導電性ペーストの印刷方法は、スクリーン印刷法又はグラビア印刷法などを用いることができるが、本発明はこれに限定されるものではない。   The conductive paste for internal electrode may be applied onto the ceramic sheet by a printing method or the like to form an internal electrode pattern. Although the printing method of the said electroconductive paste can use the screen-printing method, a gravure printing method, etc., this invention is not limited to this.

上記内部電極パターンが印刷されたセラミックシートを積層し、その上部及び下部に内部電極パターンが印刷されていないセラミックシートを積層して、内部に内部電極221、222を含む積層体を形成することができる。このとき、内部電極パターンが印刷されたセラミックシートの積層数は、積層セラミックキャパシタの容量に応じて調節することができる。内部電極パターンが印刷されていないセラミックシートは、本体210の上部及び下部に配置されるカバー部212となる。   The ceramic sheet on which the internal electrode pattern is printed is laminated, and the ceramic sheet on which the internal electrode pattern is not printed is laminated on the upper and lower parts thereof to form a laminate including the internal electrodes 221 and 222 inside it can. At this time, the number of laminated ceramic sheets on which the internal electrode pattern is printed can be adjusted according to the capacity of the laminated ceramic capacitor. The ceramic sheet on which the internal electrode pattern is not printed becomes the cover portions 212 disposed at the upper and lower portions of the main body 210.

その後、上記積層体を圧着及び焼成して、本体210を形成することができる。   Thereafter, the laminated body may be pressed and fired to form the main body 210.

図8を参照すると、本体210を形成した後、本体210の全面に、ALD工法によってTiNを含む第1電極層250を形成する段階を行う。   Referring to FIG. 8, after forming the main body 210, a step of forming a first electrode layer 250 including TiN on the entire surface of the main body 210 by an ALD method is performed.

次に、図9を参照すると、上記第1電極層250が形成された本体において、第1及び第2外部電極が形成される部分の上部に第2電極層232、242を形成する段階を行う。   Next, referring to FIG. 9, in the main body where the first electrode layer 250 is formed, the second electrode layers 232 and 242 are formed on the upper portion of the portion where the first and second external electrodes are to be formed. .

例えば、導電性金属及びガラスを含むペーストを塗布及び焼成して、第2電極層を形成することができる。   For example, a paste containing a conductive metal and glass can be applied and fired to form a second electrode layer.

また、ベース樹脂に金属粒子が分散されたペーストを塗布した後、乾燥及び硬化することによって、第2電極層を形成することができる。   Moreover, after apply | coating the paste in which the metal particle was disperse | distributed to base resin, a 2nd electrode layer can be formed by drying and hardening.

さらに、ベース樹脂に金属粒子及びベース樹脂の硬化温度よりも低い融点を有する低融点金属が分散されたペーストを塗布した後、乾燥及び硬化することによって、第2電極層を形成することができる。   Furthermore, the second electrode layer can be formed by applying a paste in which a low melting metal having a melting point lower than the curing temperature of the metal particles and the base resin is applied to the base resin, followed by drying and curing.

次いで、図10を参照すると、上記第2電極層232、242が形成された本体において、第1電極層250の露出している部分をエッチングして除去する段階を行い、第1電極層231、232及び第2電極層232、242を含む第1及び第2外部電極230、240を形成することで、積層セラミックキャパシタを完成することができる。   Next, referring to FIG. 10, in the main body in which the second electrode layers 232 and 242 are formed, the exposed portion of the first electrode layer 250 is etched away to remove the first electrode layer 231, The multilayer ceramic capacitor can be completed by forming the first and second outer electrodes 230 and 240 including the 232 and the second electrode layers 232 and 242.

ここで、第2電極層232、242は保護層(Passivation)として機能するため、別途保護層を設ける必要がなく、第1電極層250の露出されている部分をエッチングして除去することができる。   Here, since the second electrode layers 232 and 242 function as protective layers (Passivation), there is no need to separately provide a protective layer, and the exposed portion of the first electrode layer 250 can be etched away. .

また、エッチングは、乾式エッチング(Dry etching)又は湿式エッチング(Wet etching)であってもよい。   Also, the etching may be dry etching or wet etching.

さらに、必要に応じて、第1及び第2外部電極230、240上にめっき層を形成する段階をさらに行うことができるが、これに制限されるものではない。   In addition, if necessary, a step of forming a plating layer on the first and second external electrodes 230 and 240 may be performed, but is not limited thereto.

以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。   Although the embodiments of the present invention have been described in detail, the scope of the present invention is not limited thereto, and various modifications and changes may be made without departing from the technical concept of the present invention described in the claims. It will be apparent to those skilled in the art that this is possible.

100 積層セラミックキャパシタ
110 本体
111 誘電体層
112 カバー層
121、122 内部電極
130、140 外部電極
131 第1電極層
132 第2電極層
Reference Signs List 100 laminated ceramic capacitor 110 main body 111 dielectric layer 112 cover layer 121, 122 internal electrode 130, 140 external electrode 131 first electrode layer 132 second electrode layer

Claims (15)

誘電体層及び内部電極を含む本体と、該本体の一面に配置される外部電極と、を含み、
前記外部電極は、
前記本体の一面に配置され、前記内部電極と接触し窒化チタン(TiN)を含む第1電極層と、該第1電極層上に配置される第2電極層と、を含む積層セラミックキャパシタ。
A body including a dielectric layer and an inner electrode, and an outer electrode disposed on one side of the body;
The external electrode is
A multilayer ceramic capacitor comprising: a first electrode layer disposed on one surface of the body and in contact with the internal electrode and containing titanium nitride (TiN); and a second electrode layer disposed on the first electrode layer.
前記第1電極層の厚さは10〜500nmである、請求項1に記載の積層セラミックキャパシタ。   The multilayer ceramic capacitor of claim 1, wherein a thickness of the first electrode layer is 10 to 500 nm. 前記本体は、互いに対向する第1及び第2面と、前記第1及び第2面と連結され、互いに対向する第3及び第4面と、前記第1及び第2面と連結され、かつ前記第3及び第4面と連結され、互いに対向する第5及び第6面と、を含み、
前記内部電極は、前記誘電体層を挟んで一端が前記第3及び第4面から交互に露出するように配置される第1及び第2内部電極を含み、
前記外部電極は、前記本体の第3及び第4面に配置され、前記第1及び第2内部電極とそれぞれ接続される第1及び第2外部電極を含む、請求項1に記載の積層セラミックキャパシタ。
The main body is connected to the first and second surfaces facing each other, the third and fourth surfaces facing each other connected to the first and second surfaces, and the first and second surfaces, and Connected to the third and fourth surfaces and including fifth and sixth surfaces facing each other;
The internal electrode includes first and second internal electrodes disposed such that one end is alternately exposed from the third and fourth surfaces with the dielectric layer interposed therebetween,
The multilayer ceramic capacitor of claim 1, wherein the external electrode comprises first and second external electrodes disposed on the third and fourth surfaces of the main body and connected to the first and second internal electrodes, respectively. .
前記第1及び第2外部電極は、前記本体の第3及び第4面にそれぞれ形成される接続部と、前記接続部から前記本体の第1、第2、第5、及び第6面の一部まで延びるように形成されるバンド部と、前記接続部及びバンド部が接する角部と、を含み、
前記第1電極層の接続部の厚さをt1、前記第1電極層の角部の厚さをt2としたとき、t2/t1が0.9以上である、請求項3に記載の積層セラミックキャパシタ。
The first and second external electrodes are connected to the connection portions respectively formed on the third and fourth surfaces of the main body, and one of the first, second, fifth and sixth surfaces of the main body from the connection portion. A band portion formed to extend to the portion, and a corner portion contacting the connection portion and the band portion,
The laminated ceramic according to claim 3, wherein t2 / t1 is 0.9 or more, where t1 is a thickness of the connection portion of the first electrode layer and t2 is a thickness of a corner portion of the first electrode layer. Capacitor.
前記第2電極層は、導電性金属及びガラスを含む焼成電極である、請求項1に記載の積層セラミックキャパシタ。   The multilayer ceramic capacitor according to claim 1, wherein the second electrode layer is a fired electrode containing a conductive metal and glass. 前記導電性金属はCuである、請求項5に記載の積層セラミックキャパシタ。   The multilayer ceramic capacitor according to claim 5, wherein the conductive metal is Cu. 前記第2電極層は、複数の金属粒子及びベース樹脂を含む樹脂系電極である、請求項1に記載の積層セラミックキャパシタ。   The multilayer ceramic capacitor according to claim 1, wherein the second electrode layer is a resin-based electrode including a plurality of metal particles and a base resin. 前記金属粒子は、Cu、Ni、及びAgのいずれか1種以上である、請求項7に記載の積層セラミックキャパシタ。   The multilayer ceramic capacitor according to claim 7, wherein the metal particles are any one or more of Cu, Ni, and Ag. 前記第2電極層は、複数の金属粒子と、該複数の金属粒子を取り囲む導電性連結部と、ベース樹脂と、前記第1電極層及び前記導電性連結部が接する界面に形成された金属間化合物と、を含む、請求項1に記載の積層セラミックキャパシタ。   The second electrode layer includes a plurality of metal particles, a conductive connection portion surrounding the plurality of metal particles, a base resin, and an metal formed at an interface where the first electrode layer and the conductive connection portion are in contact with each other. A multilayer ceramic capacitor according to claim 1, comprising: a compound. 前記金属粒子は、Cu、Ni、Ag、AgがコーティングされたCu、及びSnがコーティングされたCuのいずれか1種以上である、請求項9に記載の積層セラミックキャパシタ。   The multilayer ceramic capacitor according to claim 9, wherein the metal particles are any one or more of Cu, Ni, Ag, Cu coated with Ag, and Cu coated with Sn. 前記外部電極は、前記第2電極層上に形成されためっき層をさらに含む、請求項1に記載の積層セラミックキャパシタ。   The multilayer ceramic capacitor of claim 1, wherein the outer electrode further comprises a plating layer formed on the second electrode layer. 誘電体層及び内部電極を含む本体を準備する段階と、
前記本体の全面に原子層蒸着(Atomic Layer Deposition)工法によって窒化チタン(TiN)を含む第1電極層を形成する段階と、
前記第1電極層が形成された本体において、第1及び第2外部電極が形成される部分の上部に第2電極層を形成する段階と、
前記第2電極層が形成された本体において、前記第1電極層の露出した部分をエッチングして除去する段階と、を含む積層型キャパシタの製造方法。
Providing a body comprising a dielectric layer and an inner electrode;
Forming a first electrode layer including titanium nitride (TiN) on the entire surface of the main body by an atomic layer deposition method;
Forming a second electrode layer on a portion of the main body on which the first electrode layer is formed, the first and second external electrodes being formed;
And removing the exposed portion of the first electrode layer from the main body on which the second electrode layer is formed.
前記第2電極層は、導電性金属及びガラスを含むペーストを塗布及び焼成することによって形成される、請求項12に記載の積層型キャパシタの製造方法。   The method of manufacturing a multilayer capacitor according to claim 12, wherein the second electrode layer is formed by applying and baking a paste containing a conductive metal and glass. 前記第2電極層は、ベース樹脂に金属粒子が分散されたペーストを塗布した後、乾燥及び硬化することによって形成される、請求項12に記載の積層型キャパシタの製造方法。   The method of manufacturing a multilayer capacitor according to claim 12, wherein the second electrode layer is formed by applying a paste in which metal particles are dispersed to a base resin, and then drying and curing the paste. 前記第2電極層は、ベース樹脂に金属粒子及びベース樹脂の硬化温度よりも低い融点を有する低融点金属が分散されたペーストを塗布した後、乾燥及び硬化することによって形成される、請求項12に記載の積層型キャパシタの製造方法。   The second electrode layer may be formed by applying a paste in which a low melting metal having a melting point lower than the curing temperature of the metal particles and the base resin is applied to the base resin, followed by drying and curing. The manufacturing method of the multilayer capacitor as described in-.
JP2018165614A 2017-11-21 2018-09-05 Multilayer ceramic capacitor and manufacturing method thereof Active JP7166847B2 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2017-0155624 2017-11-21
KR20170155624 2017-11-21
KR10-2018-0030021 2018-03-15
KR1020180030021A KR102551299B1 (en) 2017-11-21 2018-03-15 Multilayer ceramic capacitor and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2019096862A true JP2019096862A (en) 2019-06-20
JP7166847B2 JP7166847B2 (en) 2022-11-08

Family

ID=66672632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018165614A Active JP7166847B2 (en) 2017-11-21 2018-09-05 Multilayer ceramic capacitor and manufacturing method thereof

Country Status (3)

Country Link
JP (1) JP7166847B2 (en)
KR (1) KR102551299B1 (en)
CN (1) CN117854928A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112185695A (en) * 2019-07-02 2021-01-05 三星电机株式会社 Capacitor assembly
US11735366B2 (en) 2020-08-31 2023-08-22 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and method for manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63169013A (en) * 1987-01-06 1988-07-13 松下電器産業株式会社 Method of forming external electrode terminal of chip capacitor
JP2012243998A (en) * 2011-05-20 2012-12-10 Taiyo Yuden Co Ltd Chip-like electronic component
JP2014072522A (en) * 2012-09-27 2014-04-21 Samsung Electro-Mechanics Co Ltd Chip element and method for manufacturing the same
JP2017191929A (en) * 2016-04-15 2017-10-19 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multilayer capacitor and manufacturing method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013165180A (en) * 2012-02-10 2013-08-22 Tdk Corp Electronic component and method of manufacturing electronic component
JP2015026840A (en) * 2013-10-25 2015-02-05 株式会社村田製作所 Ceramic electronic component and taping electronic component series
WO2015118901A1 (en) * 2014-02-07 2015-08-13 株式会社村田製作所 Capacitor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63169013A (en) * 1987-01-06 1988-07-13 松下電器産業株式会社 Method of forming external electrode terminal of chip capacitor
JP2012243998A (en) * 2011-05-20 2012-12-10 Taiyo Yuden Co Ltd Chip-like electronic component
JP2014072522A (en) * 2012-09-27 2014-04-21 Samsung Electro-Mechanics Co Ltd Chip element and method for manufacturing the same
JP2017191929A (en) * 2016-04-15 2017-10-19 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multilayer capacitor and manufacturing method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112185695A (en) * 2019-07-02 2021-01-05 三星电机株式会社 Capacitor assembly
US11587736B2 (en) 2019-07-02 2023-02-21 Samsung Electro-Mechanics Co., Ltd. Capacitor component
CN112185695B (en) * 2019-07-02 2023-05-05 三星电机株式会社 Capacitor assembly
US11735366B2 (en) 2020-08-31 2023-08-22 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and method for manufacturing the same

Also Published As

Publication number Publication date
KR102551299B1 (en) 2023-07-03
JP7166847B2 (en) 2022-11-08
CN117854928A (en) 2024-04-09
KR20190058239A (en) 2019-05-29

Similar Documents

Publication Publication Date Title
JP6806035B2 (en) Multilayer ceramic capacitors
CN104658756B (en) Multilayer ceramic electronic component and the plate for being provided with multilayer ceramic electronic component thereon
JP5863714B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
JP2017191929A (en) Multilayer capacitor and manufacturing method thereof
US10726996B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
JP5239731B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP2017228757A (en) Multilayer ceramic electronic component and mounting board thereof
KR20170061372A (en) Capacitor and manufacturing method of the same
CN111029147B (en) Multilayer ceramic electronic component
US10991512B2 (en) Capacitor component
JP6223924B2 (en) Multilayer ceramic electronic component and its mounting board
CN111243864A (en) Multilayer ceramic capacitor
JP2021019192A (en) Multilayer ceramic electronic component
CN112542318B (en) Multilayer ceramic electronic component
US11682526B2 (en) Multilayer ceramic electronic component and board for mounting of the same
US8553391B2 (en) Electronic component
JP7166847B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
JP2019021907A (en) Multilayer ceramic capacitor and manufacturing method of the same
CN112542320B (en) Multilayer ceramic electronic component
US20200161053A1 (en) Multilayer ceramic electronic component
CN110544585B (en) Multilayer ceramic electronic component and method of manufacturing multilayer ceramic electronic component
CN111029148B (en) Multilayer ceramic electronic component
JP6602925B2 (en) Ceramic electronic component and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220506

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221026

R150 Certificate of patent or registration of utility model

Ref document number: 7166847

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150