KR102551299B1 - Multilayer ceramic capacitor and method of manufacturing the same - Google Patents
Multilayer ceramic capacitor and method of manufacturing the same Download PDFInfo
- Publication number
- KR102551299B1 KR102551299B1 KR1020180030021A KR20180030021A KR102551299B1 KR 102551299 B1 KR102551299 B1 KR 102551299B1 KR 1020180030021 A KR1020180030021 A KR 1020180030021A KR 20180030021 A KR20180030021 A KR 20180030021A KR 102551299 B1 KR102551299 B1 KR 102551299B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode layer
- electrode
- layer
- metal particles
- resin
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Abstract
본 발명의 일 측면은, 유전체층 및 내부 전극을 포함하는 바디와, 상기 바디의 일면에 배치되는 외부 전극을 포함하며, 상기 외부전극은, 상기 바디의 일면에 배치되며, 상기 내부 전극과 접촉되고, 질화티탄(TiN)을 포함하는 제1 전극층; 상기 제1 전극층 상에 배치되는 제2 전극층;을 포함하는 적층 세라믹 커패시터를 제공한다. One aspect of the present invention includes a body including a dielectric layer and internal electrodes, and an external electrode disposed on one surface of the body, wherein the external electrode is disposed on one surface of the body and is in contact with the internal electrode, A first electrode layer containing titanium nitride (TiN); A multilayer ceramic capacitor including a second electrode layer disposed on the first electrode layer is provided.
Description
본 발명은 적층 세라믹 커패시터 및 그 제조방법에 관한 것이다.The present invention relates to a multilayer ceramic capacitor and a manufacturing method thereof.
적층 세라믹 커패시터(MLCC; Multilayer Ceramic Capacitr)의 소형화와 고 용량화 추세에 따라 적층 세라믹 커패시터의 유효 부피율(전체 부피대비 용량에 기여하는 부피의 비율)을 증가 시키는 것에 대한 중요성이 높아지고 있다. With the trend of miniaturization and high capacitance of multilayer ceramic capacitors (MLCCs), the importance of increasing the effective volume ratio (the ratio of volume to total volume that contributes to capacity) of multilayer ceramic capacitors is increasing.
종래에는 외부 전극을 형성할 때 도전성 금속이 포함된 페이스트를 사용하여, 바디의 내부 전극이 노출된 면을 페이스트에 딥핑(dipping)하는 방법이 주로 사용되었다.Conventionally, when forming external electrodes, a method of dipping the surface of the body where internal electrodes are exposed using a paste containing a conductive metal has been mainly used.
하지만 딥핑(dipping) 공법에 의하여 형성된 외부 전극은 외부 전극의 두께가 균일하지 않고, 바디의 모서리 부분에는 외부 전극이 너무 얇게 형성되는 반면, 다른 부분은 외부 전극이 너무 두껍게 형성되었다. 이로 인해, 유효 부피율을 높게 확보하기 어려울 뿐만 아니라, 적층 세라믹 커패시터의 연결성 및 실장성을 높이기 위해 외부 전극에 도금층을 형성할 때, 도금액이 바디의 내측으로 침투되는 되어 적층 세라믹 커패시터의 신뢰성이 감소하는 문제가 있었다.However, the thickness of the external electrode formed by the dipping method is not uniform, and the external electrode is formed too thin at the corner of the body, while the external electrode is formed too thick in other parts. For this reason, it is not only difficult to secure a high effective volume ratio, but also when a plating layer is formed on the external electrode to increase the connectivity and mountability of the multilayer ceramic capacitor, the plating solution permeates into the body, reducing the reliability of the multilayer ceramic capacitor. There was a problem with
본 발명의 일 목적 중 하나는, 적층 세라믹 커패시터의 바디에 얇고 치밀한 1차 전극층을 형성함으로써, 외부 전극의 두께가 얇아도 충분한 내습 신뢰성을 확보할 수 있으며, 유효 부피율을 향상시킬 수 있는 적층 세라믹 커패시터를 제공하고자 한다. One of the objects of the present invention is to form a thin and dense primary electrode layer on the body of a multilayer ceramic capacitor, so that even when the thickness of an external electrode is thin, sufficient moisture resistance reliability can be secured and the effective volume ratio can be improved. We want to provide a capacitor.
본 발명의 일 측면은, 유전체층 및 내부 전극을 포함하는 바디와, 상기 바디의 일면에 배치되는 외부 전극을 포함하고, 상기 외부전극은, 상기 바디의 일면에 배치되며 상기 내부 전극과 접촉되고 질화티탄(TiN)을 포함하는 제1 전극층; 및 상기 제1 전극층 상에 배치되는 제2 전극층;을 포함하는 적층 세라믹 커패시터를 제공한다. One aspect of the present invention includes a body including a dielectric layer and internal electrodes, and external electrodes disposed on one surface of the body, wherein the external electrodes are disposed on one surface of the body and are in contact with the internal electrodes, and titanium nitride A first electrode layer containing (TiN); and a second electrode layer disposed on the first electrode layer.
본 발명의 다른 일 측면은, 유전체층 및 내부 전극을 포함하는 바디를 준비하는 단계; 상기 바디의 전면에 원자층 증착(Atomic Layer Depositon) 공법으로 질화티탄(TiN)을 포함하는 제1 전극층을 형성하는 단계; 상기 제1 전극층이 형성된 바디에서 제1 및 제2 외부 전극이 형성될 부분의 상부에 제2 전극층을 형성하는 단계; 및 상기 제2 전극층이 형성된 바디에서 상기 제1 전극층 중 노출된 부분을 에칭하여 제거하는 단계;를 포함하는 적층형 커패시터의 제조방법을 제공한다. Another aspect of the present invention includes preparing a body including a dielectric layer and internal electrodes; forming a first electrode layer containing titanium nitride (TiN) on the front surface of the body by an atomic layer deposition method; forming a second electrode layer on a portion where first and second external electrodes are to be formed in the body on which the first electrode layer is formed; and etching and removing exposed portions of the first electrode layer from the body on which the second electrode layer is formed.
본 발명의 일 실시예에 따른 적층 세라믹 커패시터는 적층 세라믹 커패시터의 바디에 얇고 치밀한 1차 전극층을 형성함으로써, 외부 전극의 두께가 얇아도 충분한 내습 신뢰성을 확보할 수 있으며, 유효 부피율을 향상시킬 수 있다. In the multilayer ceramic capacitor according to an embodiment of the present invention, by forming a thin and dense primary electrode layer on the body of the multilayer ceramic capacitor, sufficient moisture resistance reliability can be secured even when the thickness of the external electrode is thin, and the effective volume ratio can be improved. there is.
도 1은 본 발명의 일 실시예에 따른 적층 세라믹 커패시터의 사시도를 개략적으로 도시한 것이다.
도 2는 도 1의 I-I`의 단면도를 개략적으로 도시한 것이다.
도 3은 도 2의 A 부분을 확대한 단면도를 개략적으로 도시한 것이다.
도 4는 도 2의 B 부분을 확대한 단면도를 개략적으로 도시한 것이다.
도 5는 본 발명의 다른 일 실시예에 따른 적층 세라믹 커패시터의 B 부분을 확대한 단면도를 개략적으로 도시한 것이다.
도 6은 본 발명의 또 다른 일 실시예에 따른 적층 세라믹 커패시터의 B 부분을 확대한 단면도를 개략적으로 도시한 것이다.
도 7 내지 10은 본 발명의 다른 일 측면인 적층 세라믹 커패시터의 제조 방법의 각 단계를 개략적으로 도시한 사시도이다. 1 schematically illustrates a perspective view of a multilayer ceramic capacitor according to an exemplary embodiment of the present invention.
FIG. 2 schematically illustrates a cross-sectional view taken along line II′ of FIG. 1 .
FIG. 3 schematically illustrates an enlarged cross-sectional view of portion A of FIG. 2 .
FIG. 4 schematically illustrates an enlarged cross-sectional view of portion B of FIG. 2 .
5 schematically illustrates an enlarged cross-sectional view of a portion B of a multilayer ceramic capacitor according to another embodiment of the present invention.
6 schematically illustrates an enlarged cross-sectional view of a portion B of a multilayer ceramic capacitor according to another embodiment of the present invention.
7 to 10 are perspective views schematically illustrating each step of a method of manufacturing a multilayer ceramic capacitor, which is another aspect of the present invention.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다. 또한, 각 실시 예의 도면에 나타난 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.Hereinafter, embodiments of the present invention will be described with reference to specific embodiments and accompanying drawings. However, the embodiments of the present invention can be modified in many different forms, and the scope of the present invention is not limited to the embodiments described below. In addition, the embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Accordingly, the shapes and sizes of elements in the drawings may be exaggerated for clarity. In addition, components having the same function within the scope of the same concept shown in the drawings of each embodiment are described using the same reference numerals.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. In addition, in order to clearly describe the present invention in the drawings, parts irrelevant to the description are omitted, and the thickness is enlarged in order to clearly express various layers and regions, and components having the same function within the scope of the same idea are shown with the same reference. Explain using symbols. Furthermore, throughout the specification, when a certain component is said to "include", it means that it may further include other components without excluding other components unless otherwise stated.
도면에서 X 방향은 제1 방향 또는 길이방향, Y 방향은 제2 방향 또는 폭 방향, Z 방향은 제3 방향, 두께 방향 또는 적층 방향으로 이해될 수 있으나, 이에 제한되는 것은 아니다.In the drawing, the X direction may be understood as a first direction or longitudinal direction, the Y direction as a second direction or width direction, and the Z direction as a third direction, thickness direction or stacking direction, but is not limited thereto.
적층 세라믹 커패시터multilayer ceramic capacitors
도 1은 본 발명의 일 실시예에 따른 적층 세라믹 커패시터의 사시도를 개략적으로 도시한 것이다. 도 2는 도 1의 I-I`의 단면도를 개략적으로 도시한 것이다. 도 3은 도 2의 A 부분을 확대한 단면도를 개략적으로 도시한 것이다. 도 4는 도 3의 B 부분을 확대한 단면도를 개략적으로 도시한 것이다. 1 schematically illustrates a perspective view of a multilayer ceramic capacitor according to an exemplary embodiment of the present invention. FIG. 2 is a schematic cross-sectional view taken along the line II′ of FIG. 1. Referring to FIG. FIG. 3 schematically illustrates an enlarged cross-sectional view of portion A of FIG. 2 . FIG. 4 schematically illustrates an enlarged cross-sectional view of part B of FIG. 3 .
이하, 도 1 내지 도 4를 참조하여, 본 발명의 일 실시예에 따른 적층 세라믹 커패시터(100)에 대해 설명하도록 한다.Hereinafter, a multilayer
도 1을 참조하면, 본 발명의 일 실시예에 따른 적층 세라믹 커패시터(100)는 바디(110)와 바디(110)의 외측에 배치된 제1 및 제2 외부 전극(130, 140)을 포함한다.Referring to FIG. 1 , a multilayer
바디(110)는 두께 방향(Z 방향)으로 서로 대향하는 제1 및 제2 면(1, 2), 상기 제1 및 제2 면(1, 2)과 연결되고 폭 방향(Y 방향)으로 서로 대향하는 제3 및 제4 면(3, 4), 제1 및 제2 면(1, 2)과 연결되고 제3 및 제4 면(3, 4)과 연결되며 길이 방향(X 방향)으로 서로 대향하는 제5 및 제6 면(5, 6)을 가질 수 있다.
도 2를 참조하면, 바디(110)는 유전체층(111)과 유전체층(111)을 사이에 두고 상기 제3 및 제4 면(3, 4)을 통해 번갈아 노출되도록 배치되는 내부 전극(121, 122)을 포함한다. Referring to FIG. 2 , the
바디(110)는 복수의 유전체층(111)을 두께(Z) 방향으로 적층한 다음 소성하여 형성되며, 이러한 바디(110)의 형상, 치수 및 유전체층(111)의 적층 수가 본 실시 형태에 도시된 것으로 한정되는 것은 아니다. The
바디(110)를 형성하는 복수의 유전체층(111)은 소성된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다. The plurality of
유전체층(111)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않으며, 예를 들어, 티탄산바륨(BaTiO3) 분말일 수 있다. 유전체층(111)을 형성하는 재료는 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.A raw material forming the
내부 전극(121, 122)은 제3 면(3)을 통해 노출되는 제1 내부 전극(121)과 제4 면(4)을 통해 노출되는 제2 내부 전극(122)을 포함할 수 있다. The
제1 및 제2 내부 전극(121, 122)은 서로 다른 극성을 갖는 한 쌍의 전극으로서, 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연된다.The first and second
제1 및 제2 내부 전극(121, 122)은 바디(110)의 길이 방향(X 방향)의 제3 및 제4 면(3, 4)으로 교대로 노출됨으로써, 바디(110)의 외측에 배치되는 제1 및 제2 외부 전극(130, 140)과 각각 연결된다.The first and second
제1 및 제 2 내부 전극(121, 122)의 두께는 용도에 따라 결정될 수 있다.Thicknesses of the first and second
예를 들어, 제1 및 제2 내부 전극(121, 122)의 폭은 바디(110)의 크기를 고려하여 0.2 내지 1.0 ㎛의 범위를 만족하도록 형성할 수 있으나, 반드시 이에 제한되는 것은 아니다. For example, the widths of the first and second
제1 및 제2 내부 전극(121, 122)은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 납(Pb) 또는 백금(Pt) 등의 단독 또는 이들의 합금의 도전성 금속을 포함할 수 있다.The first and second
바디(110)의 상부 및 하부에는 각각 내부 전극이 형성되지 않은 유전체층을 적층하여 형성되는 커버층(112)을 포함할 수 있다. 커버층(112)은 외부 충격에 대해 적층 세라믹 커패시터의 신뢰성을 유지하는 역할을 수행할 수 있다.The upper and lower portions of the
외부전극(130, 140)은, 바디(110)의 일면에 배치되며, 내부 전극(121, 122)과 접촉되고, TiN을 포함하는 제1 전극층(131, 141) 및 제1 전극층(131, 141) 상에 배치되는 제2 전극층(132, 142)을 포함한다. The
외부 전극(130, 140)은 제1 및 제2 내부 전극(121, 122)과 각각 접속되는 제1 및 제2 외부 전극(130, 140)을 포함할 수 있다. The
이때, 제1 및 제2 외부 전극(130, 140)은 바디(110)의 제3 및 제4 면(3, 4)에 각각 형성되는 접속부, 상기 접속부에서 상기 바디의 제1, 제2, 제5 및 제6 면(1, 2, 5, 6)의 일부까지 연장되게 형성되는 밴드부, 및 상기 접속부와 밴드부가 접하는 모서리부를 포함할 수 있다. At this time, the first and second
도 3 및 도 4를 참조하여, 본 발명의 일 실시예에 따른 적층 세라믹 커패시터의 제1 및 제2 외부 전극(130, 140)의 구조에 대해 보다 상세히 살펴보도록 한다. 도 3 및 도 4는 제1 외부 전극(130)의 확대도이나, 이에 대한 설명은 제2 외부 전극(140)에 대해서도 적용될 수 있다. With reference to FIGS. 3 and 4 , structures of the first and second
제1 전극층(131)은 TiN(질화티탄)을 포함한다. 또한, TiN으로만 이루어질 수 있다. The
TiN은 내산성 및 내구성이 뛰어나 공정 중 파손 가능성이 낮고, 세라믹 및 금속 등과의 접착력(adhesion)이 뛰어난 장점이 있다. 또한, 투습률이 낮아 내습 신뢰성을 향상시키는 역할을 한다. TiN has advantages such as excellent acid resistance and durability, low possibility of breakage during processing, and excellent adhesion to ceramics and metals. In addition, it has a low moisture permeability and serves to improve moisture resistance reliability.
제1 전극층(131)은 원자층 증착(Atomic Layer Deposition, ALD) 공법에 의해 형성될 수 있다. The
ALD 공법은 반도체공정 중 기판 표면에 박막이나 보호막을 증착시키는 기술로 화학적으로 박막을 입히는 기존 증착 기술과 달리 원자층을 한 층씩 쌓아 박막을 성장시키는 기술이다. ALD 공법은 단차 피복(Step-coverage)이 우수하며 박막 두께조절이 용이하고, 균일한 박막을 형성할 수 있는 장점이 있다. The ALD method is a technology that deposits a thin film or protective film on the surface of a substrate during the semiconductor process. Unlike the existing deposition technology that chemically coats a thin film, it is a technology that grows a thin film by stacking atomic layers one by one. The ALD method has the advantage of excellent step-coverage, easy thin film thickness control, and the ability to form a uniform thin film.
또한, TiN을 이용하여 ALD 공법으로 제1 전극층을 형성하는 경우 약 5nm의 두께로도 내부 전극과 외부 전극의 연결성을 충분히 확보할 수 있다. 이에 따라, 외부 전극 두께를 감소시킬 수 있어 유효 부피율을 증가시킬 수 있다. In addition, when the first electrode layer is formed by the ALD method using TiN, connectivity between the internal electrode and the external electrode can be sufficiently secured even with a thickness of about 5 nm. Accordingly, the thickness of the external electrode can be reduced and the effective volume fraction can be increased.
제1 전극층(131)의 두께는 10~500nm일 수 있다. The thickness of the
제1 전극층(131)의 두께가 10nm 미만인 경우에는 충분한 투습 방지 효과를 얻지 못할 우려가 있으며, 500nm 초과인 경우에는 ESR 증가할 우려가 있기 때문이다. This is because when the thickness of the
하기 표 1은 원자층 증착 공법을 이용하여 TiN으로 제1 전극층을 형성하고, 제2 전극층은 수지계 전극으로 형성하여, 제1 전극층의 최대 두께에 따른 내습신뢰성의 변화를 측정한 결과이다. Table 1 below shows the results of measuring the change in moisture resistance reliability according to the maximum thickness of the first electrode layer by forming the first electrode layer with TiN using an atomic layer deposition method and forming the second electrode layer with a resin-based electrode.
내습신뢰성은 85℃, 85%의 조건에서 9.5V 전압을 20시간 동안 인가하여 테스트하였으며, 샘플 별로 100개를 테스트한 결과 신뢰성 불량이 발생하지 않은 개수를 %로 나타낸 것이다. Moisture resistance reliability was tested by applying 9.5V voltage for 20 hours under the conditions of 85℃ and 85%, and as a result of testing 100 samples for each sample, the number of cases in which reliability failure did not occur is expressed in %.
상기 표 1을 보면, 제1 전극층의 두께가 10nm 이상인 경우 내습신뢰성이 100%인 것을 확인할 수 있다. Referring to Table 1, it can be seen that the moisture resistance reliability is 100% when the thickness of the first electrode layer is 10 nm or more.
도 3을 참조하면, 제1 전극층의 접속부의 두께를 t1, 제1 전극층의 모서리부의 두께를 t2로 정의할 때, t2/t1이 0.9 이상일 수 있다. ALD 공법을 이용하여 제1 전극층을 형성하기 때문에, t2/t1이 0.9 이상이 되도록 제1 전극층의 두께를 전체적으로 균일하게 조절할 수 있다. 이에 따라 모서리 부분까지 충분한 두께로 제1 전극층을 형성하여 수분 및 도금액 침투 경로를 차단할 수 있다. Referring to FIG. 3 , when the thickness of the connection portion of the first electrode layer is defined as t1 and the thickness of the corner portion of the first electrode layer is defined as t2, t2/t1 may be equal to or greater than 0.9. Since the first electrode layer is formed using the ALD method, the overall thickness of the first electrode layer can be uniformly adjusted so that t2/t1 becomes 0.9 or more. Accordingly, the first electrode layer may be formed to a sufficient thickness up to the corner portion to block penetration of moisture and plating solution.
또한, 제1 전극층의 밴드부의 두께를 t3로 정의할 때, t3/t1은 0.9~1.1일 수 있다. 즉, 접속부와 밴드부의 두께 편차도 10% 이하일 수 있다. Also, when the thickness of the band portion of the first electrode layer is defined as t3, t3/t1 may be 0.9 to 1.1. That is, the thickness deviation between the connection part and the band part may be 10% or less.
상술한 바와 같이, 제1 전극층에 의해 충분한 내습신뢰성 및 전극 연결성을 확보할 수 있어 제2 전극층은 특별히 한정할 필요는 없으나, 보다 바람직한 예를 들면, 제2 전극층은 도 4 내지 도 6과 같은 형태를 가질 수 있다. As described above, sufficient moisture resistance and electrode connectivity can be secured by the first electrode layer, so there is no need to specifically limit the second electrode layer. can have
도 4는 도 3의 B 부분을 확대한 단면도를 개략적으로 도시한 것이다. FIG. 4 schematically illustrates an enlarged cross-sectional view of part B of FIG. 3 .
도 4를 참조하면, 제2 전극층은 도전성 금속(132a) 및 글라스(132b)를 포함하는 소성 전극(132)일 수 있다. 글라스(132b) 성분이 도전성 금속(132a)과 제1 전극층(131) 간의 합금형성을 돕고 바인더(binder) 역할을 수행하여 실링(sealing)을 해주는 역할을 한다.Referring to FIG. 4 , the second electrode layer may be a firing
이 경우, 소성 전극(132)을 얻을 수 있는 일 예로서, 도전성 금속(132a) 및 글라스(132b)를 포함하는 페이스트를 제1 전극층 상에 도포한 후 소성하여 소성 전극(132)을 형성할 수 있다. In this case, as an example of obtaining the fired
이때, 도전성 금속(132a)은 Cu일 수 있다. In this case, the
도 5는 본 발명의 다른 일 실시예에 따른 적층 세라믹 커패시터의 B 부분을 확대한 단면도를 개략적으로 도시한 것이다. 5 schematically illustrates an enlarged cross-sectional view of a portion B of a multilayer ceramic capacitor according to another embodiment of the present invention.
도 5를 참조하면, 제2 전극층은 복수의 금속 입자(132a`) 및 베이스 수지(132b`)를 포함한 수지계 전극(132`)일 수 있다. Referring to FIG. 5 , the second electrode layer may be a resin-based
수지계 전극(132`)은 베이스 수지(132b`)에 복수의 금속 입자(132a`)가 분산된 형태이다. 이 경우, 수지계 전극을 얻을 수 있는 일 예로서, 베이스 수지에 금속 입자가 분산된 페이스트를 이용할 수 있으며, 도포된 페이스트는 건조 및 경화 공정을 거쳐 형성하므로, 종래의 소성에 의해 외부 전극을 형성하는 방법과 달리 금속 입자가 용융되지 않아 입자 형태로 수지계 전극 내에 존재할 수 있다.The resin-based electrode 132' has a form in which a plurality of
이때, 금속 입자(132a`)는 Cu, Ni 및 Ag 중 하나 이상일 수 있다. In this case, the
한편, 금속 입자(132a`)는 구형 뿐만 아니라, 필요시 플레이크(flake)형으로만 이루어지거나 또는 구형과 플레이크형의 혼합형으로 이루어질 수 있다.Meanwhile, the
베이스 수지(132b`)는 열경화성 수지를 포함할 수 있다. The
이때, 상기 열경화성 수지는 예컨대 에폭시 수지일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.In this case, the thermosetting resin may be, for example, an epoxy resin, but the present invention is not limited thereto.
베이스 수지(132b`)는 제1 전극층(131)과 도금층(미도시) 사이를 기계적으로 접합시켜 주는 역할을 한다.The
도 6은 본 발명의 또 다른 일 실시예에 따른 적층 세라믹 커패시터의 B 부분을 확대한 단면도를 개략적으로 도시한 것이다. 6 schematically illustrates an enlarged cross-sectional view of a portion B of a multilayer ceramic capacitor according to another embodiment of the present invention.
도 6을 참조하면, 제2 전극층(132``)은 복수의 금속 입자(132a``), 상기 복수의 금속 입자를 둘러싸는 도전성 연결부(132c``), 베이스 수지(132b``) 및 상기 제1 전극층(131) 및 상기 도전성 연결부(132c``)와 접촉하는 금속간 화합물(132d``)을 포함하는 수지계 전극(132``)일 수 있다. Referring to FIG. 6, the
금속간 화합물(132d``)을 포함하는 수지계 전극(132``)은 베이스 수지(132b``)에 복수의 금속 입자(132a``)가 분산된 형태이다. The resin-based
이때, 금속 입자(132a``)는 Cu, Ni, Ag, Ag이 코팅된 Cu 및 Sn이 코팅된 Cu 중 하나 이상일 수 있다. In this case, the
한편, 금속 입자(132a``)는 구형 뿐만 아니라, 필요시 플레이크(flake)형으로만 이루어지거나 또는 구형과 플레이크형의 혼합형으로 이루어질 수 있다.Meanwhile, the
베이스 수지(132b``)는 열경화성 수지를 포함할 수 있다. The
이때, 상기 열경화성 수지는 예컨대 에폭시 수지일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.In this case, the thermosetting resin may be, for example, an epoxy resin, but the present invention is not limited thereto.
베이스 수지(132b``)는 제1 전극층(131)과 도금층(미도시) 사이를 기계적으로 접합시켜 주는 역할을 한다.The
도전성 연결부(132c``)는 용융 상태로 복수의 복수의 금속 입자(132a``)를 둘러싸 서로 연결하는 역할을 하며, 이에 바디(110) 내부의 응력을 최소화시키고, 고온 부하와 내습 부하 특성을 향상시킬 수 있다.The
이때, 도전성 연결부(132c``)에 포함되는 금속은 베이스 수지(132b``)의 경화 온도 보다 낮은 융점을 가질 수 있다. In this case, the metal included in the
즉, 도전성 연결부(132c``)가 베이스 수지(132b``)의 경화 온도보다 낮은 융점을 갖기 때문에, 건조 및 경화 공정을 거치는 과정에서 용융되며, 도 5에 도시된 바와 같이 도전성 연결부(132c``)가 용융 상태로 금속 입자(132a``)를 커버할 수 있게 된다.That is, since the
이때, 도전성 연결부의 금속은 바람직하게 300℃? 이하의 저융점 금속으로 이루어질 수 있다. 예를 들어, 213~220℃?의 융점을 가지는 Sn을 포함할 수 있다. At this time, the metal of the conductive connection is preferably 300 ℃? It may be made of the following low melting point metals. For example, it may include Sn having a melting point of 213 to 220°C?
금속간 화합물(132d``)은 제1 전극층(131) 상에 접촉되도록 배치되며, 수지계 전극(132``)과 제1 전극층(131) 간의 접촉 저항을 감소시키는 역할을 한다. 또한, 금속간 화합물(132d``)은 도전성 연결부(132c``)와 접촉되어 제1 전극층(131)과 도전성 연결부(132c``)를 연결하는 역할을 한다. The
이 경우, 수지계 전극(132``)을 얻을 수 있는 일 예로서, 베이스 수지에 Cu, Ni, Ag, Ag이 코팅된 Cu, Sn이 코팅된 Cu 중 하나 이상의 금속 입자 및 베이스 수지(132b``)의 경화 온도보다 낮은 융점을 갖는 저융점 금속이 분산된 페이스트를 이용할 수 있으며, 도포된 페이스트는 건조 및 경화 공정을 거쳐 형성하므로, 종래의 소성에 의해 외부 전극을 형성하는 방법과 달리 금속 입자가 용융되지 않아 입자 형태로 수지계 전극 내에 존재할 수 있다. In this case, as an example for obtaining the resin-based
이때, 저융점 금속은 Sn/Bi, Sn-Pb, Sn-Cu, Sn-Ag 및 Sn-Ag-Cu 중 하나 이상일 수 있다. In this case, the low melting point metal may be one or more of Sn/Bi, Sn-Pb, Sn-Cu, Sn-Ag, and Sn-Ag-Cu.
한편, 외부 전극(130, 140)은 제2 전극층(132, 142) 상에 형성된 도금층(미도시)을 추가로 포함할 수 있다. Meanwhile, the
또한, 도금층은 다층 구조로 이루어질 수도 있다. 예를 들어, Ni/Sn, Sn/Ni/Sn, Cu/Ni/Sn 등의 다층 구조로 도금층이 구성될 수 있다. Also, the plating layer may have a multilayer structure. For example, the plating layer may have a multilayer structure of Ni/Sn, Sn/Ni/Sn, Cu/Ni/Sn, or the like.
적층 세라믹 커패시터의 제조 방법Manufacturing method of multilayer ceramic capacitor
도 7 내지 도 10은 본 발명의 다른 일 측면에 따른 적층 세라믹 커패시터의 제조 방법의 각 단계를 개략적으로 도시한 사시도이다. 7 to 10 are perspective views schematically illustrating each step of a method of manufacturing a multilayer ceramic capacitor according to another aspect of the present invention.
본 발명의 다른 일 측면에 따른 적층 세라믹 커패시터의 제조 방법은, 유전체층 및 내부 전극을 포함하는 바디를 준비하는 단계; 상기 바디의 전면에 원자층 증착(Atomic Layer Deposition) 공법으로 TiN(티타늄 질화물)을 포함하는 제1 전극층을 형성하는 단계; 상기 제1 전극층이 형성된 바디에서 제1 및 제2 외부 전극이 형성될 부분의 상부에 제2 전극층을 형성하는 단계; 및 상기 제2 전극층이 형성된 바디에서 상기 제1 전극층 중 노출된 부분을 에칭하여 제거하는 단계;를 포함한다. A method of manufacturing a multilayer ceramic capacitor according to another aspect of the present invention includes preparing a body including a dielectric layer and internal electrodes; forming a first electrode layer containing TiN (titanium nitride) on the front surface of the body by an atomic layer deposition method; forming a second electrode layer on a portion where first and second external electrodes are to be formed in the body on which the first electrode layer is formed; and etching and removing the exposed portion of the first electrode layer from the body on which the second electrode layer is formed.
먼저, 도 7을 참조하면, 유전체층(211) 및 내부 전극(221, 222)을 포함하는 바디를 마련하는 단계가 수행될 수 있다.First, referring to FIG. 7 , a step of preparing a body including a
티탄산바륨(BaTiO3) 등의 파우더를 포함하여 형성된 슬러리를 캐리어 필름(carrier film)상에 도포 및 건조하여 복수 개의 세라믹 시트를 마련한다.A slurry formed including powder such as barium titanate (BaTiO 3 ) is coated on a carrier film and dried to prepare a plurality of ceramic sheets.
상기 세라믹 시트는 티탄산바륨(BaTiO3) 등의 세라믹 분말, 바인더, 용제 등을 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드법을 통해 수 ㎛의 두께를 갖는 시트(sheet)형으로 제작할 수 있다.The ceramic sheet is a slurry prepared by mixing ceramic powder such as barium titanate (BaTiO 3 ), a binder, a solvent, etc., and the slurry can be prepared in a sheet form having a thickness of several μm through a doctor blade method. .
다음으로, 도전성 금속을 포함하는 도전성 페이스트를 마련할 수 있다. 상기 도전성 금속은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 납(Pb) 또는 백금(Pt) 등의 단독 또는 합금일 수 있으며, 입자 평균 크기가 0.1 내지 0.2 ㎛일 수 있고, 40 내지 50 중량%의 도전성 금속을 포함하는 내부 전극용 도전성 페이스트를 마련할 수 있다.Next, a conductive paste containing a conductive metal may be prepared. The conductive metal may be nickel (Ni), copper (Cu), palladium (Pd), silver (Ag), lead (Pb) or platinum (Pt) alone or an alloy thereof, and has an average particle size of 0.1 to 0.2 μm. A conductive paste for internal electrodes containing 40 to 50% by weight of a conductive metal may be prepared.
상기 세라믹 시트 상에 상기 내부 전극용 도전성 페이스트를 인쇄 공법 등으로 도포하여 내부 전극 패턴을 형성할 수 있다. 상기 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다. Internal electrode patterns may be formed by applying the conductive paste for internal electrodes on the ceramic sheet by a printing method or the like. A screen printing method or a gravure printing method may be used as a printing method of the conductive paste, but the present invention is not limited thereto.
상기 내부 전극 패턴이 인쇄된 세라믹 시트를 적층하고, 그 상부 및 하부에 내부 전극 패턴이 인쇄되지 않은 세라믹 시트를 적층하여 내부에 내부 전극(221, 222)을 포함하는 적층체를 형성할 수 있다. 이때, 내부 전극 패턴이 인쇄된 세라믹 시트의 적층 수는 적층 세라믹 커패시터의 용량에 따라 조절할 수 있다. 내부 전극 패턴이 인쇄되지 않은 세라믹 시트는 바디(210)의 상부 및 하부에 배치되는 커버부(212)가 된다. A laminate including the
이후, 상기 적층체를 압착 및 소성하여 바디(210)를 형성할 수 있다.Thereafter, the
도 8을 참조하면, 바디(210)를 형성한 다음, 바디(210)의 전면에 ALD 공법으로 TiN을 포함하는 제1 전극층(250)을 형성하는 단계를 수행한다. Referring to FIG. 8 , after the
다음으로, 도 9를 참조하면, 상기 제1 전극층(250)이 형성된 바디에서 제1 및 제2 외부 전극이 형성될 부분의 상부에 제2 전극층(232, 242)을 형성하는 단계를 수행한다. Next, referring to FIG. 9 , a step of forming second electrode layers 232 and 242 is performed on the portion where the first and second external electrodes are to be formed in the body on which the
예를 들어, 도전성 금속 및 글라스를 포함하는 페이스트를 도포 및 소성하여 제2 전극층을 형성할 수 있다. For example, the second electrode layer may be formed by applying and firing a paste containing a conductive metal and glass.
또한, 베이스 수지에 금속 입자가 분산된 페이스트를 도포한 후, 건조 및 경화하여 제2 전극층을 형성할 수 있다.In addition, a second electrode layer may be formed by applying a paste in which metal particles are dispersed to a base resin, and then drying and curing the paste.
또한, 베이스 수지에 금속 입자 및 베이스 수지의 경화 온도보다 낮은 융점을 갖는 저융점 금속이 분산된 페이스트를 도포한 후, 건조 및 경화하여 제2 전극층을 형성할 수 있다.In addition, a paste in which metal particles and a low melting point metal having a melting point lower than the curing temperature of the base resin are dispersed is applied to the base resin, and then dried and cured to form the second electrode layer.
다음으로, 도 10을 참조하면, 상기 제2 전극층(232, 242)이 형성된 바디에서 제1 전극층(250) 중 노출된 부분을 에칭하여 제거하는 단계를 수행하여 제1 전극층(231, 232) 및 제2 전극층(232, 242)을 포함하는 제1 및 제2 외부 전극(230, 240)을 형성함으로써 적층 세라믹 커패시터를 완성할 수 있다. Next, referring to FIG. 10 , a step of etching and removing the exposed portion of the
제2 전극층(232, 242)이 보호층(passivation)으로 작용하므로 별도의 보호층을 형성할 필요없이 제1 전극층(250) 중 노출된 부분을 에칭하여 제거할 수 있다. Since the second electrode layers 232 and 242 act as a passivation layer, the exposed portion of the
또한, 에칭은 건식 에칭(dry etching) 또는 습식 에칭(wet etching)일 수 있다. Also, etching may be dry etching or wet etching.
이후, 필요에 따라 제1 및 제2 외부 전극(230, 240) 상에 도금층을 형성하는 단계를 추가로 수행할 수 있으나, 이에 제한되는 것은 아니다.Thereafter, a step of forming a plating layer on the first and second
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명은 상술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. Although the embodiments of the present invention have been described in detail above, the present invention is not limited by the above-described embodiments and the accompanying drawings, and is intended to be limited by the appended claims.
따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술 분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.Therefore, various forms of substitution, modification, and change will be possible by those skilled in the art within the scope of the technical spirit of the present invention described in the claims, which also falls within the scope of the present invention. something to do.
100: 적층 세라믹 커패시터
110: 바디
111: 유전체층
112: 커버층
121, 122: 내부 전극
130, 140: 외부 전극
131: 제1 전극층
132: 제2 전극층100: multilayer ceramic capacitor
110: body
111: dielectric layer
112: cover layer
121, 122: internal electrode
130, 140: external electrode
131: first electrode layer
132: second electrode layer
Claims (16)
상기 외부전극은,
상기 바디의 일면에 배치되며 상기 내부 전극과 접촉되고 질화티탄(TiN)을 포함하는 제1 전극층; 및 상기 제1 전극층 상에 배치되는 제2 전극층;을 포함하며,
상기 제1 전극층의 두께는 10~500nm이고, 상기 제2 전극층은 도전성 금속 및 글라스를 포함하는 소성 전극과 복수의 금속 입자 및 베이스 수지를 포함하는 수지계 전극 중 하나 이상을 포함하며, 상기 소성 전극 또는 수지계 전극은 상기 제1 전극층과 접하도록 배치되는 적층 세라믹 커패시터.
A body including a dielectric layer and internal electrodes, and external electrodes disposed on one surface of the body,
The external electrode is
a first electrode layer disposed on one surface of the body, in contact with the internal electrode, and including titanium nitride (TiN); And a second electrode layer disposed on the first electrode layer; includes,
The first electrode layer has a thickness of 10 to 500 nm, and the second electrode layer includes at least one of a fired electrode including a conductive metal and glass and a resin-based electrode including a plurality of metal particles and a base resin, and the fired electrode or A resin-based electrode is disposed to contact the first electrode layer.
상기 제1 전극층은 원자층 증착(Atomic Layer Depositon) 공법에 의해 형성된 적층 세라믹 커패시터.
According to claim 1,
The first electrode layer is a multilayer ceramic capacitor formed by an atomic layer deposition method.
상기 바디는 서로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 상기 제1 및 제2 면과 연결되고 상기 제3 및 제4 면과 연결되고 서로 대향하는 제5 및 제6 면을 포함하며,
상기 내부 전극은 상기 유전체층을 사이에 두고 일단이 상기 제3 및 제4 면을 통해 노출되도록 번갈아 배치되는 제1 및 제2 내부 전극을 포함하고,
상기 외부 전극은 상기 바디의 제3 및 제4 면에 배치되고, 상기 제1 및 제2 내부 전극과 각각 접속되는 제1 및 제2 외부 전극을 포함하는 적층 세라믹 커패시터.
According to claim 1,
The body includes first and second surfaces facing each other, third and fourth surfaces connected to the first and second surfaces and opposed to each other, and connected to the first and second surfaces and connected to the third and fourth surfaces. It is connected to and includes fifth and sixth surfaces facing each other,
The internal electrodes include first and second internal electrodes alternately disposed such that one ends are exposed through the third and fourth surfaces with the dielectric layer interposed therebetween;
The external electrodes include first and second external electrodes disposed on third and fourth surfaces of the body and connected to the first and second internal electrodes, respectively.
상기 제1 및 제2 외부 전극은 상기 바디의 제3 및 제4 면에 각각 형성되는 접속부, 상기 접속부에서 상기 바디의 제1, 제2, 제5 및 제6 면의 일부까지 연장되게 형성되는 밴드부, 및 상기 접속부와 밴드부가 접하는 모서리부를 포함하고,
상기 제1 전극층의 접속부의 두께를 t1, 제1 전극층의 모서리부의 두께를 t2로 정의할 때, t2/t1이 0.9 이상인 적층 세라믹 커패시터.
According to claim 4,
The first and second external electrodes include connection parts formed on the third and fourth surfaces of the body, and band parts extending from the connection parts to parts of the first, second, fifth, and sixth surfaces of the body. , And a corner portion where the connection portion and the band portion contact,
Wherein the thickness of the connection portion of the first electrode layer is defined as t1 and the thickness of the corner portion of the first electrode layer is defined as t2, t2/t1 is 0.9 or more.
상기 제2 전극층은 도전성 금속 및 글라스를 포함하는 소성 전극인 적층 세라믹 커패시터.
According to claim 1,
The second electrode layer is a sintered electrode including a conductive metal and glass.
상기 도전성 금속은 Cu인 적층 세라믹 커패시터.
According to claim 6,
The multilayer ceramic capacitor wherein the conductive metal is Cu.
상기 제2 전극층은 복수의 금속 입자 및 베이스 수지를 포함하는 수지계 전극인 적층 세라믹 커패시터.
According to claim 1,
The multilayer ceramic capacitor of claim 1 , wherein the second electrode layer is a resin-based electrode including a plurality of metal particles and a base resin.
상기 금속 입자는 Cu, Ni 및 Ag 중 하나 이상인 적층 세라믹 커패시터.
According to claim 8,
The multilayer ceramic capacitor wherein the metal particles are at least one of Cu, Ni, and Ag.
상기 제2 전극층은 복수의 금속 입자 및 베이스 수지를 포함하는 수지계 전극이며, 상기 복수의 금속 입자를 둘러싸는 도전성 연결부 및 상기 제1 전극층과 상기 도전성 연결부가 접하는 계면에 형성된 금속간 화합물을 더 포함하는 적층 세라믹 커패시터.
According to claim 1,
The second electrode layer is a resin-based electrode including a plurality of metal particles and a base resin, and further comprises a conductive connection portion surrounding the plurality of metal particles and an intermetallic compound formed at an interface where the first electrode layer and the conductive connection portion come into contact. Multilayer ceramic capacitors.
상기 금속 입자는 Cu, Ni, Ag, Ag이 코팅된 Cu 및 Sn이 코팅된 Cu 중 하나 이상인 적층 세라믹 커패시터.
According to claim 10,
Wherein the metal particles are at least one of Cu, Ni, Ag, Ag-coated Cu, and Sn-coated Cu.
상기 외부 전극은 상기 제2 전극층 상에 형성된 도금층을 추가로 포함하는 적층 세라믹 커패시터.
According to claim 1,
The external electrode further includes a plating layer formed on the second electrode layer.
상기 바디의 전면에 원자층 증착(Atomic Layer Depositon) 공법으로 질화티탄(TiN)을 포함하는 제1 전극층을 형성하는 단계;
상기 제1 전극층이 형성된 바디에서 제1 및 제2 외부 전극이 형성될 부분의 상부에 상기 제1 전극층과 접하도록 제2 전극층을 형성하는 단계; 및
상기 제2 전극층이 형성된 바디에서 상기 제1 전극층 중 노출된 부분을 에칭하여 제거하는 단계;를 포함하며,
상기 제1 전극층의 두께는 10~500nm이고, 상기 제2 전극층은 도전성 금속 및 글라스를 포함하는 소성 전극과 복수의 금속 입자 및 베이스 수지를 포함하는 수지계 전극 중 하나 이상을 포함하며, 상기 소성 전극 또는 수지계 전극은 상기 제1 전극층과 접하도록 배치되는 적층형 커패시터의 제조방법.
preparing a body including a dielectric layer and internal electrodes;
forming a first electrode layer containing titanium nitride (TiN) on the front surface of the body by an atomic layer deposition method;
forming a second electrode layer in contact with the first electrode layer on an upper portion of the body where the first electrode layer is formed and where the first and second external electrodes are to be formed; and
Etching and removing the exposed portion of the first electrode layer from the body on which the second electrode layer is formed,
The first electrode layer has a thickness of 10 to 500 nm, and the second electrode layer includes at least one of a fired electrode including a conductive metal and glass and a resin-based electrode including a plurality of metal particles and a base resin, and the fired electrode or A method of manufacturing a multilayer capacitor in which a resin-based electrode is disposed to contact the first electrode layer.
상기 제2 전극층은 도전성 금속 및 글라스를 포함하는 페이스트를 도포 및 소성하여 형성된 적층형 커패시터의 제조방법.
According to claim 13,
The second electrode layer is a method of manufacturing a multilayer capacitor formed by applying and firing a paste containing a conductive metal and glass.
상기 제2 전극층은 베이스 수지에 금속 입자가 분산된 페이스트를 도포한 후, 건조 및 경화하여 형성된 적층형 커패시터의 제조방법.
According to claim 13,
The second electrode layer is a method of manufacturing a multilayer capacitor formed by applying a paste in which metal particles are dispersed in a base resin, followed by drying and curing.
상기 제2 전극층은 베이스 수지에 금속 입자 및 베이스 수지의 경화 온도보다 낮은 융점을 갖는 저융점 금속이 분산된 페이스트를 도포한 후, 건조 및 경화하여 형성된 적층형 커패시터의 제조방법.
According to claim 13,
The second electrode layer is formed by applying a paste in which metal particles and a low melting point metal having a melting point lower than the curing temperature of the base resin are dispersed in the base resin, followed by drying and curing.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018165614A JP7166847B2 (en) | 2017-11-21 | 2018-09-05 | Multilayer ceramic capacitor and manufacturing method thereof |
US16/124,049 US10726996B2 (en) | 2017-11-21 | 2018-09-06 | Multilayer ceramic capacitor and method of manufacturing the same |
CN201811274736.2A CN109817453A (en) | 2017-11-21 | 2018-10-30 | Multilayer ceramic capacitor and the method for manufacturing the multilayer ceramic capacitor |
CN202410141975.XA CN117854928A (en) | 2017-11-21 | 2018-10-30 | Multilayer ceramic capacitor and method of manufacturing the same |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20170155624 | 2017-11-21 | ||
KR1020170155624 | 2017-11-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190058239A KR20190058239A (en) | 2019-05-29 |
KR102551299B1 true KR102551299B1 (en) | 2023-07-03 |
Family
ID=66672632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180030021A KR102551299B1 (en) | 2017-11-21 | 2018-03-15 | Multilayer ceramic capacitor and method of manufacturing the same |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP7166847B2 (en) |
KR (1) | KR102551299B1 (en) |
CN (1) | CN117854928A (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190116120A (en) | 2019-07-02 | 2019-10-14 | 삼성전기주식회사 | Capacitor component |
JP7314884B2 (en) | 2020-08-31 | 2023-07-26 | 株式会社村田製作所 | Laminated ceramic electronic component and manufacturing method thereof |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012243998A (en) * | 2011-05-20 | 2012-12-10 | Taiyo Yuden Co Ltd | Chip-like electronic component |
JP2013165180A (en) * | 2012-02-10 | 2013-08-22 | Tdk Corp | Electronic component and method of manufacturing electronic component |
JP2015026840A (en) * | 2013-10-25 | 2015-02-05 | 株式会社村田製作所 | Ceramic electronic component and taping electronic component series |
JP2017191929A (en) * | 2016-04-15 | 2017-10-19 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Multilayer capacitor and manufacturing method thereof |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63169013A (en) * | 1987-01-06 | 1988-07-13 | 松下電器産業株式会社 | Method of forming external electrode terminal of chip capacitor |
KR20140041022A (en) * | 2012-09-27 | 2014-04-04 | 삼성전기주식회사 | Chip device and method for manufacturing the same |
EP3104382B1 (en) * | 2014-02-07 | 2019-07-31 | Murata Manufacturing Co., Ltd. | Capacitor with porous metal electrode and method for its manufacturing |
-
2018
- 2018-03-15 KR KR1020180030021A patent/KR102551299B1/en active IP Right Grant
- 2018-09-05 JP JP2018165614A patent/JP7166847B2/en active Active
- 2018-10-30 CN CN202410141975.XA patent/CN117854928A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012243998A (en) * | 2011-05-20 | 2012-12-10 | Taiyo Yuden Co Ltd | Chip-like electronic component |
JP2013165180A (en) * | 2012-02-10 | 2013-08-22 | Tdk Corp | Electronic component and method of manufacturing electronic component |
JP2015026840A (en) * | 2013-10-25 | 2015-02-05 | 株式会社村田製作所 | Ceramic electronic component and taping electronic component series |
JP2017191929A (en) * | 2016-04-15 | 2017-10-19 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Multilayer capacitor and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
CN117854928A (en) | 2024-04-09 |
JP7166847B2 (en) | 2022-11-08 |
JP2019096862A (en) | 2019-06-20 |
KR20190058239A (en) | 2019-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102530767B1 (en) | Multilayered capacitor and method of manufacturing the same | |
US10726996B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
KR101462754B1 (en) | Multi-layered ceramic electronic parts and fabricating method thereof | |
KR20230051473A (en) | Multilayered capacitor | |
US11164700B2 (en) | Multilayer capacitor | |
KR102586070B1 (en) | Multilayer ceramic electronic component | |
CN111243864B (en) | Multilayer ceramic capacitor | |
US10991512B2 (en) | Capacitor component | |
KR101933415B1 (en) | Capacitor and method of fabricating the same | |
KR102150549B1 (en) | Capacitor component | |
KR102551299B1 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
JP5925628B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
KR20190116121A (en) | Capacitor component | |
CN112542320B (en) | Multilayer ceramic electronic component | |
CN212625194U (en) | Capacitor assembly | |
US10580578B1 (en) | Multilayer ceramic electronic component having external electrode layers with holes | |
US10573460B2 (en) | Multilayer ceramic electronic component and board for mounting of the same | |
KR102099775B1 (en) | Multi-layered ceramic capacitor | |
US11908626B2 (en) | Multilayer ceramic electronic component and method of manufacturing the same | |
US11133131B2 (en) | Multilayer ceramic electronic component | |
KR20210149355A (en) | Electronic component and method for manufacturing the same | |
KR102442833B1 (en) | Multilayer ceramic electronic component | |
US11651901B2 (en) | Multilayer electronic component | |
KR102500107B1 (en) | Multi-layered ceramic electronic component | |
KR20230079890A (en) | Ceramic electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |