JP6696124B2 - Multilayer ceramic capacitor and manufacturing method thereof - Google Patents

Multilayer ceramic capacitor and manufacturing method thereof Download PDF

Info

Publication number
JP6696124B2
JP6696124B2 JP2015153322A JP2015153322A JP6696124B2 JP 6696124 B2 JP6696124 B2 JP 6696124B2 JP 2015153322 A JP2015153322 A JP 2015153322A JP 2015153322 A JP2015153322 A JP 2015153322A JP 6696124 B2 JP6696124 B2 JP 6696124B2
Authority
JP
Japan
Prior art keywords
plating layer
external electrode
hydrogen
electrode body
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015153322A
Other languages
Japanese (ja)
Other versions
JP2016066783A (en
Inventor
義人 齊藤
義人 齊藤
康弘 西坂
康弘 西坂
小川 誠
誠 小川
明大 鶴
明大 鶴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to KR1020150129641A priority Critical patent/KR101731298B1/en
Priority to US14/853,088 priority patent/US9959973B2/en
Priority to CN201510587319.3A priority patent/CN105448519B/en
Publication of JP2016066783A publication Critical patent/JP2016066783A/en
Application granted granted Critical
Publication of JP6696124B2 publication Critical patent/JP6696124B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

本発明は積層セラミックコンデンサ及びその製造方法に関し、特に、水素の量が少ない積層セラミックコンデンサ及びその製造方法に関する。   The present invention relates to a monolithic ceramic capacitor and a manufacturing method thereof, and more particularly to a monolithic ceramic capacitor having a small amount of hydrogen and a manufacturing method thereof.

積層セラミックコンデンサは、複数の誘電体層と複数の内部電極とが交互に積層された積層体と、積層体の表面に引き出された内部電極と導通するように積層体の表面に形成された一対の外部電極とを備えている。そして、外部電極の表面には、実装時のはんだ食われを防止するためのNiめっきが施されており、さらに、はんだ付け実装の際のはんだ付け性を向上させるために、Niめっき膜上にSnめっきが施されている。このNiやSnなどのめっきは、通常、電解めっきの方法により形成される。   The monolithic ceramic capacitor is composed of a laminated body in which a plurality of dielectric layers and a plurality of internal electrodes are alternately laminated, and a pair formed on the surface of the laminated body so as to be electrically connected to the internal electrodes drawn out to the surface of the laminated body. External electrodes. The surface of the external electrode is plated with Ni to prevent solder erosion during mounting. Furthermore, in order to improve solderability during soldering mounting, the Ni plating film is formed on the Ni plating film. Sn plating is applied. The plating of Ni, Sn, etc. is usually formed by an electrolytic plating method.

特許文献1には、めっき工程での化学反応により水素が発生し、この水素が内部電極に吸蔵されること、吸蔵された水素が周囲の誘電体層を徐々に還元して、絶縁抵抗を劣化させるなどの問題を引き起こすことが記載されている。そして、その解決手段として、貴金属(例えば、Ag−Pd合金)を主成分とする内部電極を用いた場合に、内部電極に水素の吸収を抑制する金属(例えば、Ni)を添加することが記載されている。   In Patent Document 1, hydrogen is generated due to a chemical reaction in a plating process, and this hydrogen is absorbed in the internal electrode, and the absorbed hydrogen gradually reduces the surrounding dielectric layer to deteriorate the insulation resistance. It is described that it causes problems such as letting. Then, as a means for solving the problem, when an internal electrode containing a noble metal (for example, Ag-Pd alloy) as a main component is used, a metal (for example, Ni) that suppresses absorption of hydrogen is added to the internal electrode. Has been done.

特開平1−80011号公報JP-A-1-80011

しかしながら、近年においては材料コスト削減のために、内部電極の材料としてAgやPdなどの貴金属ではなく、Niなどの卑金属を用いることが多くなっている。   However, in recent years, in order to reduce the material cost, a base metal such as Ni is often used as a material for the internal electrodes instead of a noble metal such as Ag and Pd.

また、特許文献1には、Niが「水素の吸収を不活性化させる金属」であると記載されているものの、発明者等の研究によれば、内部電極にNiが用いられている場合であっても、水素の影響によって絶縁抵抗の劣化が生じることがわかっている。
また、内部電極や、めっき層を含めた外部電極の構成材料として用いられる卑金属には、Niのように水素を吸収する能力の大きいものがあり、温度条件によっては、吸収した水素をある程度放出することが知られている。そして、特に、PCBT試験のような高温高湿負荷試験を行った場合にはそれが顕著に現れ、吸収した水素が放出されて誘電体層に拡散し、絶縁抵抗(IR)の劣化を招く場合がある。
Further, although Patent Document 1 describes that Ni is a “metal that inactivates absorption of hydrogen”, research by the inventors shows that Ni is used in the internal electrodes. Even if it exists, it is known that the insulation resistance is deteriorated by the influence of hydrogen.
Further, some base metals used as constituent materials for the internal electrodes and the external electrodes including the plating layer have a large ability to absorb hydrogen, such as Ni, and depending on the temperature conditions, release the absorbed hydrogen to some extent. It is known. In particular, when a high-temperature and high-humidity load test such as a PCBT test is performed, it is remarkably observed, and absorbed hydrogen is released and diffuses into the dielectric layer, resulting in deterioration of insulation resistance (IR). There is.

したがって、積層セラミックコンデンサがめっき工程などにおいて発生する水素を含んでしまうことに起因する、絶縁抵抗の劣化などの弊害を回避するためには、積層セラミックコンデンサに含まれる水素の絶対量を低減することが望ましい。   Therefore, in order to avoid the adverse effects such as the deterioration of the insulation resistance caused by the fact that the monolithic ceramic capacitor contains hydrogen generated in the plating process, etc., the absolute amount of hydrogen contained in the monolithic ceramic capacitor should be reduced. Is desirable.

本発明は、上記課題を解決するものであり、積層セラミックコンデンサに含まれる水素の量を低減することで、誘電体層への水素の拡散を抑制し、絶縁抵抗の劣化を防止することが可能な、積層セラミックコンデンサ及びその製造方法を提供することを目的とする。   The present invention solves the above problems, and by reducing the amount of hydrogen contained in a monolithic ceramic capacitor, it is possible to suppress the diffusion of hydrogen into the dielectric layer and prevent the deterioration of the insulation resistance. Another object of the present invention is to provide a monolithic ceramic capacitor and a manufacturing method thereof.

上記課題を解決するため、本発明の積層セラミックコンデンサは、
セラミック誘電体材料からなる誘電体層と、卑金属を主成分とする内部電極層とが交互に積層された積層体と、
前記積層体の表面に引き出された前記内部電極と導通するように前記積層体の表面に形成された外部電極本体と、前記外部電極極本体の表面に形成されためっき層とを有する外部電極と
を備える積層セラミックコンデンサであって、
前記外部電極本体はCuを含み、
前記外部電極本体と前記めっき層との接合部には、Cu2OおよびCuOを含み、水素の侵入を抑制する保護層を備え、
前記外部電極を除去した後の前記積層体に昇温速度20℃/minで熱を加えて、サンプリング周期0.5℃刻みで前記積層体から発生する水素量を測定した場合に、
490℃以上、510℃以下の範囲で発生する水素量Xの、230℃以上、250℃以下の範囲で発生する水素量Yに対する割合(X/Y)が、0.66以下であり、
前記保護層の厚みは、0.1μm以上1.5μm以下であり、
前記保護層は、前記外部電極本体と前記めっき層との接合部の長さ方向のうち、30%以上に存在していること
を特徴としている。
In order to solve the above problems, the multilayer ceramic capacitor of the present invention,
A dielectric layer made of a ceramic dielectric material, and a laminated body in which internal electrode layers containing a base metal as a main component are alternately laminated,
An external electrode having an external electrode body formed on the surface of the laminate so as to be electrically connected to the internal electrode drawn on the surface of the laminate, and an external electrode having a plating layer formed on the surface of the external electrode body. A monolithic ceramic capacitor comprising:
The external electrode body contains Cu,
At the joint between the external electrode body and the plating layer, a protective layer containing Cu 2 O and CuO for suppressing the intrusion of hydrogen is provided,
When heat is applied to the laminate after removing the external electrodes at a temperature rising rate of 20 ° C./min to measure the amount of hydrogen generated from the laminate at a sampling cycle of 0.5 ° C. ,
The ratio (X / Y) of the hydrogen amount X generated in the range of 490 ° C. or higher and 510 ° C. or lower to the hydrogen amount Y generated in the range of 230 ° C. or higher and 250 ° C. or lower is 0.66 or lower,
The thickness of the protective layer is 0.1 μm or more and 1.5 μm or less,
The protective layer is present in 30% or more of the length direction of the joint portion between the external electrode body and the plating layer.

また、本発明の積層セラミックコンデンサにおいては、前記めっき層が、Niめっき層と、前記Niめっき層上に形成されたSnめっき層を備えた複合めっき層であることが好ましい。   Further, in the multilayer ceramic capacitor of the present invention, it is preferable that the plating layer is a composite plating layer including a Ni plating layer and an Sn plating layer formed on the Ni plating layer.

上記構成とした場合、実装時のはんだ食われを防止するための層として機能するNiめっき層と、実装時のはんだとの濡れ性を確保する機能を果たすSnめっき層を備え、かつ、絶縁抵抗の劣化のない、信頼性に優れた積層セラミックコンデンサを提供することができる。   In the case of the above configuration, the Ni plating layer that functions as a layer for preventing solder erosion during mounting and the Sn plating layer that functions to ensure wettability with solder during mounting are provided, and the insulation resistance It is possible to provide a monolithic ceramic capacitor which is free from deterioration and has excellent reliability.

すなわち、例えば、電解めっきによりNiめっき層を形成する場合、めっき工程で発生した水素が外部電極本体を経て、内部電極にまで達し、誘電体層に拡散して絶縁抵抗を劣化させる場合があるが、本発明においては、外部電極を除去した後の積層体に熱を加えて、前記積層体から発生する水素量を測定した場合における、所定の温度範囲で発生する水素量の、他の所定の温度範囲で発生する水素量に対する割合を規定することにより、水素の誘電体層への拡散による絶縁抵抗の劣化を効率よく防止することが可能になり、上述のような信頼性の高い積層セラミックコンデンサを提供することができるようになる。   That is, for example, when the Ni plating layer is formed by electrolytic plating, hydrogen generated in the plating process may reach the internal electrode through the external electrode body and diffuse into the dielectric layer to deteriorate the insulation resistance. In the present invention, heat is applied to the laminated body after the external electrodes are removed, and when the amount of hydrogen generated from the laminated body is measured, the amount of hydrogen generated in a predetermined temperature range, other predetermined By defining the ratio to the amount of hydrogen generated in the temperature range, it is possible to efficiently prevent the deterioration of the insulation resistance due to the diffusion of hydrogen into the dielectric layer, and to obtain the highly reliable multilayer ceramic capacitor as described above. Will be able to provide.

また、本発明の積層セラミックコンデンサの製造方法は、
セラミック誘電体材料からなる誘電体層と、卑金属を主成分とする内部電極層とが交互に積層された積層体を形成する積層体形成工程と、
前記積層体の表面に引き出された前記内部電極と導通するように、前記積層体の表面にCuを含む外部電極本体を形成する外部電極本体形成工程と、
前記外部電極本体の表面に、Cu 2 OとCuOとを含み、水素の侵入を抑制する保護層が形成される条件で、前記外部電極本体に対して酸化処理を行う酸化処理工程と、
前記外部電極本体の表面に、電解めっきによりめっき層を形成する電解めっき工程と、
前記外部電極本体および前記めっき層が形成された積層体であるめっき層付きセラミック素体を、150℃以上の温度条件下で熱処理し、前記電解めっき工程で前記めっき層付きセラミック素体に含まれた水素を外部へ放出させる熱処理工程と
を備え
前記酸化処理工程では、厚みが0.1μm以上1.5μm以下であり、前記外部電極本体と前記めっき層との接合部の長さ方向のうち、30%以上に前記保護層が形成される条件で前記酸化処理を行うことを特徴としている。
Further, the manufacturing method of the multilayer ceramic capacitor of the present invention,
A laminated body forming step of forming a laminated body in which a dielectric layer made of a ceramic dielectric material and an internal electrode layer containing a base metal as a main component are alternately laminated,
An external electrode body forming step of forming an external electrode body containing Cu on the surface of the laminate so as to be electrically connected to the internal electrode drawn on the surface of the laminate;
An oxidation treatment step of performing oxidation treatment on the external electrode body under the condition that a protective layer containing Cu 2 O and CuO and suppressing hydrogen intrusion is formed on the surface of the external electrode body;
On the surface of the external electrode body, an electrolytic plating step of forming a plating layer by electrolytic plating,
A ceramic body with a plating layer, which is a laminate in which the external electrode body and the plating layer are formed, is heat-treated under a temperature condition of 150 ° C. or higher, and is contained in the ceramic body with a plating layer in the electrolytic plating step. And a heat treatment step of releasing hydrogen to the outside ,
In the oxidation treatment step, the thickness is 0.1 μm or more and 1.5 μm or less, and the protective layer is formed in 30% or more of the length direction of the joint between the external electrode body and the plating layer. Is characterized in that the above-mentioned oxidation treatment is carried out .

また、本発明の積層セラミックコンデンサの製造方法においては、
前記電解めっき工程が、前記外部電極本体の表面に電解めっきによりNiめっき層を形成する工程であり、かつ、
前記熱処理工程の後に、前記Niめっき層の表面に電解めっきによりSnめっき層を形成する工程を備えていること
が好ましい。
Further, in the method for manufacturing a multilayer ceramic capacitor of the present invention,
The electrolytic plating step is a step of forming a Ni plating layer on the surface of the external electrode body by electrolytic plating, and
After the heat treatment step, it is preferable to include a step of forming a Sn plating layer on the surface of the Ni plating layer by electrolytic plating.

電解めっきの方法で外部電極本体の表面にNiめっき層を形成した後、熱処理を行い、その後にSnめっき層を形成することにより、Niめっきの工程で発生する水素の影響を受けにくくして、絶縁抵抗の劣化を抑制することが可能で、かつ、実装時のはんだ食われを防止する層として機能するNiめっき層と、実装時のはんだとの濡れ性を確保する機能を果たすSnめっき層を備えた、信頼性の高い積層セラミックコンデンサを得ることが可能になる。   After the Ni plating layer is formed on the surface of the external electrode body by the electrolytic plating method, heat treatment is performed, and then the Sn plating layer is formed to make it less susceptible to the hydrogen generated in the Ni plating step. A Ni plating layer that can suppress deterioration of insulation resistance and that functions as a layer that prevents solder erosion during mounting, and an Sn plating layer that functions to ensure wettability with solder during mounting. It is possible to obtain a multilayer ceramic capacitor having high reliability.

本発明にかかる積層セラミックコンデンサは、外部電極を除去した後の積層体に昇温速度20℃/minで熱を加えて、サンプリング周期0.5℃刻みで前記積層体から発生する水素量を測定した場合に、490℃以上、510℃以下の範囲で発生する水素量Xの、230℃以上、250℃以下の範囲で発生する水素量Yに対する割合(X/Y)が、0.66以下になるように構成されており、誘電体層を劣化させる原因となる、積層体(セラミック素体)中の水素の量が少なくなるように構成されている。
その結果、絶縁抵抗の劣化を防止することが可能な、信頼性の高い積層セラミックコンデンサを提供することができるようになる。
In the laminated ceramic capacitor according to the present invention , heat is applied to the laminated body after the external electrodes are removed at a temperature rising rate of 20 ° C./min to measure the amount of hydrogen generated from the laminated body at a sampling cycle of 0.5 ° C. In this case, the ratio (X / Y) of the hydrogen amount X generated in the range of 490 ° C. or higher and 510 ° C. or lower to the hydrogen amount Y generated in the range of 230 ° C. or higher and 250 ° C. or lower becomes 0.66 or lower. It is configured such that the amount of hydrogen in the laminated body (ceramic element body), which causes deterioration of the dielectric layer, is reduced.
As a result, it is possible to provide a highly reliable multilayer ceramic capacitor capable of preventing deterioration of insulation resistance.

また、本発明の積層セラミックコンデンサにおいては、外部電極本体がCuを含み、外部電極本体とめっき層の接合部には、Cu2およびCuOを含み、水素の侵入を抑制する保護層を備えているので、水素が外部電極本体を経て積層体内に侵入することを抑制、防止することができるようになるため、より信頼性の高い積層セラミックコンデンサを得ることが可能になる。 In the multilayer ceramic capacitor of the present invention, the external electrode body comprises Cu, the bonding portion of the external electrode body and the plating layer, viewed including the Cu 2 O and CuO, comprises suppressing protective layer intrusion of hydrogen Therefore, it is possible to suppress and prevent hydrogen from entering the laminated body through the external electrode body, so that it is possible to obtain a more reliable laminated ceramic capacitor.

本発明における、水素量XおよびYとは、m/z=2の水素(水素ガス(H2))と、m/z=1の水素(水素イオンあるいは水素原子として存在する水素)の両方を含むものである。一般的に、m/z=2の水素量やm/z=1の水素量は、TDS分析(Thermal Desorption Spectrometry)により求めることができる。
発明者等の研究によれば、絶縁抵抗の劣化を引き起こす原因となる水素は、m/z=1およびm/z=2の水素であると推測されるが、本発明においては、主にm/z=2の水素(水素ガス)の量に着目した。
In the present invention, the amounts of hydrogen X and Y include both hydrogen (hydrogen gas (H 2 )) with m / z = 2 and hydrogen (hydrogen existing as hydrogen ions or hydrogen atoms) with m / z = 1. It includes. Generally, the amount of hydrogen at m / z = 2 and the amount of hydrogen at m / z = 1 can be obtained by TDS analysis (Thermal Desorption Spectrometry).
According to the research conducted by the inventors, the hydrogen causing the deterioration of the insulation resistance is presumed to be hydrogen having m / z = 1 and m / z = 2. However, in the present invention, hydrogen is mainly used. Attention was paid to the amount of hydrogen (hydrogen gas) at / z = 2.

また、本発明にかかる積層セラミックコンデンサの製造方法では、外部電極本体の表面に、電解めっきによりめっき層を形成した後に、外部電極本体およびめっき層が形成された積層体であるめっき層付きセラミック素体を150℃以上の温度条件下において熱処理し、電解めっき工程でめっき層付きセラミック素体に含まれた水素の少なくとも一部を外部へ放出させるようにしているので、誘電体層を劣化させる原因となる、めっき層付きセラミック素体に含まれ、一部が内部電極に吸収された水素の量を少なくすることが可能になる。
その結果、絶縁抵抗の劣化を防止することが可能で、信頼性の高い積層セラミックコンデンサを確実に製造することができるようになる。
また、外部電極本体の表面に、Cu 2 OとCuOとを含み、水素の侵入を抑制する保護層が形成される条件で、外部電極本体に対して酸化処理を行うので、水素が外部電極本体を経て積層体内に侵入することを抑制することが可能な積層セラミックコンデンサを得ることができる。
Further, in the method for manufacturing a laminated ceramic capacitor according to the present invention, after forming a plating layer on the surface of the external electrode body by electrolytic plating, the ceramic body with a plating layer, which is a laminated body in which the external electrode body and the plating layer are formed. The body is heat-treated under a temperature condition of 150 ° C. or higher to release at least a part of hydrogen contained in the ceramic body with a plating layer to the outside in the electrolytic plating step, which causes deterioration of the dielectric layer. It becomes possible to reduce the amount of hydrogen contained in the ceramic element body with a plating layer and partially absorbed by the internal electrode.
As a result, it is possible to prevent deterioration of the insulation resistance and reliably manufacture a highly reliable multilayer ceramic capacitor.
Further, since the external electrode body is oxidized under the condition that the protective layer containing Cu 2 O and CuO is formed on the surface of the external electrode body to suppress the invasion of hydrogen, hydrogen is emitted from the external electrode body. It is possible to obtain a monolithic ceramic capacitor capable of suppressing the intrusion into the laminated body through the above.

本発明の実施形態にかかる積層セラミックコンデンサの構成を示す正面断面図である。It is a front sectional view showing a configuration of a monolithic ceramic capacitor according to an embodiment of the present invention. 本発明の実施形態にかかる積層セラミックコンデンサの製造方法を説明するための図であって、外部電極本体の表面に電解めっきの方法でNiめっき層を形成した状態を示す図である。FIG. 6 is a diagram for explaining the method for manufacturing the multilayer ceramic capacitor according to the embodiment of the present invention, and is a diagram showing a state where a Ni plating layer is formed on the surface of the external electrode body by an electrolytic plating method. 本発明の実施形態にかかる積層セラミックコンデンサの製造方法を説明するための図であって、外部電極本体の表面にNiめっき層が形成された状態の積層体(Niめっき層付きセラミック素体)を熱処理している状態を模式的に示す図である。FIG. 4 is a diagram for explaining a method for manufacturing a laminated ceramic capacitor according to an embodiment of the present invention, showing a laminated body (a ceramic body with an Ni plated layer) in which a Ni plated layer is formed on a surface of an external electrode body. It is a figure which shows the state currently heat-processed typically. 熱処理なしの試料についてのTDS分析における温度と水素量の関係を示す図である。It is a figure which shows the relationship between temperature and the amount of hydrogen in TDS analysis about the sample without heat processing. 85℃で熱処理した試料についてのTDS分析における温度と水素量の関係を示す図である。It is a figure which shows the relationship between the temperature and the amount of hydrogen in TDS analysis about the sample heat-processed at 85 degreeC. 150℃で熱処理した試料についてのTDS分析における温度と水素量の関係を示す図である。It is a figure which shows the relationship between the temperature and the amount of hydrogen in TDS analysis about the sample heat-processed at 150 degreeC. 600℃で熱処理した試料についてのTDS分析における温度と水素量の関係を示す図である。It is a figure which shows the relationship between the temperature and the amount of hydrogen in TDS analysis about the sample heat-processed at 600 degreeC. 150℃以上で熱処理し、外部電極の焼成条件を変更した試料についてのTDS分析における温度と水素量の関係を示す図である。It is a figure which shows the relationship between the temperature and the amount of hydrogen in TDS analysis about the sample which heat-processed above 150 degreeC and changed the baking conditions of an external electrode.

以下、本発明の実施形態を示して、本発明の特徴をさらに詳しく説明する。   Hereinafter, the features of the present invention will be described in more detail by showing embodiments of the present invention.

図1は、本発明の一実施形態にかかる積層セラミックコンデンサ1の構成を示す正面断面図である。   FIG. 1 is a front sectional view showing the structure of a monolithic ceramic capacitor 1 according to an embodiment of the present invention.

この積層セラミックコンデンサ1は、セラミック誘電体材料からなる誘電体層10と、誘電体層10を介して積層された複数の内部電極12とを備えた積層体(セラミック素体)11と、積層体11の互いに対向する一対の端面11aに交互に引き出された内部電極12と導通するように配設された一対の外部電極13とを備えている。   The laminated ceramic capacitor 1 includes a laminated body (ceramic element body) 11 including a dielectric layer 10 made of a ceramic dielectric material and a plurality of internal electrodes 12 laminated via the dielectric layer 10, and a laminated body. A pair of external electrodes 13 arranged so as to be electrically connected to the internal electrodes 12 that are alternately drawn out are provided on a pair of end faces 11 a of the plurality of electrodes 11.

外部電極13は、積層体11の端面11aから一部が側面11bに回り込むように形成された外部電極本体13aと、外部電極本体13aの表面を覆うように形成されたNiめっき層13bと、Niめっき層13bの表面を覆うように形成されたSnめっき膜13cを備えている。   The external electrode 13 includes an external electrode body 13a formed so that a part thereof wraps around the side face 11b from the end surface 11a of the laminated body 11, a Ni plating layer 13b formed so as to cover the surface of the external electrode body 13a, and a Ni plating layer 13b. The Sn plating film 13c formed so as to cover the surface of the plating layer 13b is provided.

なお、誘電体層10を構成する材料としては、例えば、BaTiO3を主成分とする誘電体セラミックが用いられる。その他にも、CaTiO3、SrTiO3、CaZrO3などを用いることができる。 As a material forming the dielectric layer 10, for example, a dielectric ceramic containing BaTiO 3 as a main component is used. Besides, CaTiO 3 , SrTiO 3 , CaZrO 3 or the like can be used.

また、内部電極12を構成する導電材料としては、例えば、Niを主成分とする卑金属が用いられる。その他にも、Cuなどを用いることができる。   As the conductive material forming the internal electrodes 12, for example, a base metal containing Ni as a main component is used. Besides, Cu or the like can be used.

また、外部電極本体13aは、例えば、金属粉(この実施形態ではCu粉)とガラスを含む導電ペーストを積層体11の端面11aに塗布して焼成することにより形成された、いわゆる焼き付け電極である。この実施形態では、外部電極本体13aを構成する導電材料としてCuが用いられているが、その他にもAg、Niなどを用いることができる。また、焼付け電極以外の導電性樹脂電極でもよい。
外部電極本体13aの厚みは、特に制約はないが、例えば、10〜50μmとされる。
The external electrode body 13a is a so-called baked electrode formed by, for example, applying a conductive paste containing metal powder (Cu powder in this embodiment) and glass to the end surface 11a of the stacked body 11 and baking the conductive paste. .. In this embodiment, Cu is used as the conductive material forming the external electrode body 13a, but Ag, Ni, or the like can also be used. Further, a conductive resin electrode other than the baking electrode may be used.
The thickness of the external electrode body 13a is not particularly limited, but is, for example, 10 to 50 μm.

また、Niめっき層13bは、電解めっきの方法により、外部電極本体13aの表面を覆うように形成される。
Niめっき層13bの厚みについては、特に制約はないが、例えば、3〜5μmとされる。
Further, the Ni plating layer 13b is formed by an electrolytic plating method so as to cover the surface of the external electrode body 13a.
The thickness of the Ni plating layer 13b is not particularly limited, but is 3 to 5 μm, for example.

また、Snめっき層13cは、電解めっきの方法により、Niめっき層13bの表面を覆うように形成される。
Snめっき層13cの厚みについても、特に制約はないが、例えば、3〜5μmとされる。
Further, the Sn plating layer 13c is formed by an electrolytic plating method so as to cover the surface of the Ni plating layer 13b.
The thickness of the Sn plating layer 13c is also not particularly limited, but is 3 to 5 μm, for example.

また、上記外部電極本体13aと、Niめっき層13bの接合部には、図1に示すように、Cu2Oと、CuOとを含む保護層20を備えている Further, as shown in FIG. 1, a protective layer 20 containing Cu 2 O and CuO is provided at the joint between the external electrode body 13a and the Ni plating layer 13b .

そして、このように構成された積層セラミックコンデンサ1は、外部電極13を除去した後の積層体11に熱を加えて、積層体11から発生する水素量を測定した場合に、490℃以上、510℃以下の範囲で発生する水素量Xの、230℃以上、250℃以下の範囲で発生する水素量Yに対する割合(X/Y)が、0.66以下になるように構成されている Then, in the monolithic ceramic capacitor 1 configured as described above , when the amount of hydrogen generated from the laminated body 11 is measured by applying heat to the laminated body 11 after the external electrode 13 is removed, it is 490 ° C. or higher and 510 The ratio (X / Y) of the amount X of hydrogen generated in the range of 0 ° C or lower to the amount Y of hydrogen generated in the range of 230 ° C or higher and 250 ° C or lower is set to 0.66 or lower .

上述のように、積層体11に熱を加えて、積層体11から発生する水素量を測定した場合に、490℃以上、510℃以下の範囲で発生する水素量Xの、230℃以上、250℃以下の範囲で発生する水素量Yに対する割合(X/Y)が、0.66以下になるように構成することにより、誘電体層10を劣化させる原因となる、内部電極12中の水素の量を少ない積層セラミックコンデンサ、すなわち、絶縁抵抗の劣化を防止することが可能な積層セラミックコンデンサを得ることが可能になる。   As described above, when heat is applied to the laminated body 11 to measure the amount of hydrogen generated from the laminated body 11, the hydrogen amount X generated in the range of 490 ° C. or higher and 510 ° C. or lower is 230 ° C. or higher and 250 By configuring the ratio (X / Y) with respect to the amount Y of hydrogen generated in the range of ℃ or less to be 0.66 or less, hydrogen in the internal electrode 12, which causes deterioration of the dielectric layer 10, is reduced. It is possible to obtain a monolithic ceramic capacitor having a small amount, that is, a monolithic ceramic capacitor capable of preventing deterioration of insulation resistance.

また、この積層セラミックコンデンサ1は、外部電極本体13aを被覆するように配設された、実装時のはんだ食われを防止するための層として機能するNiめっき層13bを備えているとともに、Niめっき層13bを被覆するように配設された、実装時のはんだとの濡れ性を確保する機能を果たすSnめっき層13cを備えている。したがって、本発明によれば、絶縁抵抗の劣化を防止することが可能で、高い実装信頼性を備えた積層セラミックコンデンサを実現することができる。   The monolithic ceramic capacitor 1 is provided with a Ni plating layer 13b which is provided so as to cover the external electrode body 13a and functions as a layer for preventing solder erosion during mounting. The Sn plating layer 13c is provided so as to cover the layer 13b and has a function of ensuring wettability with solder during mounting. Therefore, according to the present invention, it is possible to prevent the insulation resistance from deteriorating and realize a monolithic ceramic capacitor having high mounting reliability.

また、上述のように、この実施形態の積層セラミックコンデンサ1は、外部電極本体13aとNiめっき層13bの接合部に、Cu2OとCuOとを含む保護層20を備えているので、外部電極本体13aを経て内部に水素が侵入することを抑制、防止することが可能になり、さらに信頼性の高い積層セラミックコンデンサを提供することが可能になる。 Further, as described above, the multilayer ceramic capacitor 1 of this embodiment is provided with the protective layer 20 containing Cu 2 O and CuO at the joint between the external electrode body 13a and the Ni plating layer 13b. It is possible to suppress and prevent hydrogen from entering the inside through the main body 13a, and it is possible to provide a more reliable multilayer ceramic capacitor.

なお、この保護層20は、厚みが0.1μm以上、1.5μm以下であることが好ましい。   The protective layer 20 preferably has a thickness of 0.1 μm or more and 1.5 μm or less.

また、保護層20は、透過型電子顕微鏡(TEM)のエネルギー分散型X線分光法(EDX)を用いた分析により、その存在を確認することができる。なお、外部電極本体13aと、Niめっき層13bとの接合部(界面)の長さ方向のうちの30%以上に存在している場合に特に大きな効果を得ることができる。   The presence of the protective layer 20 can be confirmed by analysis using energy dispersive X-ray spectroscopy (EDX) of a transmission electron microscope (TEM). It should be noted that a particularly large effect can be obtained when the external electrode body 13a and the Ni plating layer 13b are present in 30% or more of the lengthwise direction of the joint portion (interface).

なお、接合部(界面)の長さ方向のうちの30%以上に存在しているとは、観察した接合部(界面)の長さ(距離)に対する、保護層20の存在が確認された領域の合計距離(合計長さ)の割合が30%以上であることを意味する。   The presence of 30% or more of the length of the joint (interface) in the longitudinal direction means that the existence of the protective layer 20 is confirmed with respect to the length (distance) of the joint (interface) observed. It means that the ratio of the total distance (total length) is 30% or more.

次に、この積層セラミックコンデンサ1の製造方法について説明する。
(1)積層体の作製
まず、内部電極形成用の導電ペーストを塗布することにより形成された内部電極パターンを表面に備えたセラミックグリーンシート、および、内部電極パターンを備えていない外層用のセラミックグリーンシートを、所定の順序で積層、圧着することにより形成される積層ブロックをカットして、個々のチップに分割した後、焼成することにより、図2に示すような積層体(セラミック素体)11を作製する。
Next, a method of manufacturing the monolithic ceramic capacitor 1 will be described.
(1) Preparation of Laminate First, a ceramic green sheet having an internal electrode pattern formed by applying a conductive paste for forming an internal electrode on the surface, and a ceramic green sheet having no internal electrode pattern for an outer layer A laminated body (ceramic element body) 11 as shown in FIG. 2 is obtained by cutting a laminated block formed by laminating and pressure-bonding sheets in a predetermined order, dividing into individual chips, and firing. To make.

なお、積層体11は、バレル研磨などの方法で面取りを施してもよい。
この積層体11を作製する方法に特別の制約はなく、公知の種々の方法を用いることが可能である。
The laminated body 11 may be chamfered by a method such as barrel polishing.
There are no particular restrictions on the method for producing the laminate 11, and various known methods can be used.

(2)外部電極本体の形成
Cu粉末と金属粉とガラスを含む導電ペーストを積層体11の端面11aに塗布して焼成することにより外部電極本体13aを形成する。なお、焼成条件などに特別の制約はない。
外部電極本体13aの厚みは端面中央部における厚みが約15μmとした。
(2) Formation of External Electrode Main Body The external electrode main body 13a is formed by applying a conductive paste containing Cu powder, metal powder, and glass to the end surface 11a of the laminate 11 and firing it. There are no particular restrictions on firing conditions.
The thickness of the external electrode body 13a was about 15 μm at the center of the end face.

(3)酸化処理
次に、形成された外部電極本体13を酸化処理を施して、外部電極本体13aの表面に、Cu2OとCuOとを含む保護層20(図1)を生成させる。
酸化処理は、例えば、以下の条件で実施する。
(a)温度条件:50℃以上、900℃以下
(b)雰囲気条件:酸素濃度30ppm以上50ppm以下
(c)時間条件:1分以上、120分以下
また、酸化処理は、下記の熱処理の後に行うことも可能である。
(3) oxidation process Next, the external electrode body 13 formed by performing oxidation treatment on the surface of the external electrode body 13a, to produce a protective layer 20 (FIG. 1) including the Cu 2 O and CuO.
The oxidation treatment is performed under the following conditions, for example.
(A) Temperature condition: 50 ° C. or more and 900 ° C. or less (b) Atmosphere condition: Oxygen concentration 30 ppm or more and 50 ppm or less (c) Time condition: 1 minute or more, 120 minutes or less Further, the oxidation treatment is performed after the following heat treatment. It is also possible.

(3)Niめっき層の形成
次に、Ni電解めっきを行って、外部電極本体13aの表面を覆うように、Niめっき層13bを形成する。これにより、外部電極本体13aとNiめっき層13bを有する積層体(以下、「Niめっき層付きセラミック素体」ともいう)14が得られる。
Niめっき層13bの厚みは約3μmとした。
このNi電解めっきの工程で水素が発生し、発生した水素の一部は、図2に模式的に示すように、外部電極本体13aを経て、積層体(セラミック素体)11の内部に入り込み、内部電極12にも達する。
(3) Formation of Ni Plating Layer Next, Ni electrolytic plating is performed to form the Ni plating layer 13b so as to cover the surface of the external electrode body 13a. Thereby, the laminated body (hereinafter, also referred to as “ceramic element body with Ni plating layer”) 14 including the external electrode body 13a and the Ni plating layer 13b is obtained.
The thickness of the Ni plating layer 13b was about 3 μm.
Hydrogen is generated in the Ni electrolytic plating step, and a part of the generated hydrogen enters the inside of the laminated body (ceramic body) 11 via the external electrode body 13a as schematically shown in FIG. The inner electrode 12 is also reached.

(4)熱処理
上述のようにして、電解めっきの方法でNiめっき層13bを形成した積層体(Niめっき層付きセラミック素体14)を150℃以上の温度域で熱処理する。
熱処理は、例えば、Niめっき層付きセラミック素体14を、オーブンに所定時間(例えば、60分)投入することで実施される。
この熱処理により、Niめっき層付きセラミック素体14に含まれ、一部が内部電極に吸収された水素が、図3に模式的に示すように、外部電極本体13aおよびNiめっき層13bを経て、Niめっき層付きセラミック素体14の外部に放出される。
この熱処理を行うことにより、積層体11に含まれる水素量を減らして、誘電体層への水素の拡散を抑制し、絶縁抵抗の劣化を防止することが可能な、積層セラミックコンデンサを得ることができる。
(4) Heat treatment As described above, the laminated body (ceramic element body 14 with the Ni plating layer) on which the Ni plating layer 13b is formed by the electrolytic plating method is heat treated in a temperature range of 150 ° C or higher.
The heat treatment is carried out, for example, by placing the Ni-plated layer-coated ceramic body 14 in an oven for a predetermined time (for example, 60 minutes).
As a result of this heat treatment, the hydrogen contained in the Ni-plated ceramic body 14 and partially absorbed by the internal electrodes passes through the external electrode body 13a and the Ni plated layer 13b, as schematically shown in FIG. It is released to the outside of the ceramic body 14 with the Ni plating layer.
By performing this heat treatment, it is possible to obtain a monolithic ceramic capacitor that can reduce the amount of hydrogen contained in the laminated body 11, suppress the diffusion of hydrogen into the dielectric layer, and prevent the deterioration of the insulation resistance. it can.

(5)Snめっき層の形成
それから、図3に示すように、Niめっき層13bの外側の表面に、Snめっき層13cを電解めっきの方法で形成した。ここでSnめっき層13cの厚みは、約3μmとした。
なお、Snめっき膜層13cを電解めっきにより形成するようにした場合も、電解めっき工程でいくらかの水素の発生がありうるが、上述した熱処理工程でNiめっき層付きセラミック素体14に含まれ水素を外部に放出させるようにしているので、水素の影響は従来に比べて軽微なものとなる。
(5) Formation of Sn Plating Layer Then, as shown in FIG. 3, the Sn plating layer 13c was formed on the outer surface of the Ni plating layer 13b by an electrolytic plating method. Here, the thickness of the Sn plating layer 13c was about 3 μm.
Even when the Sn plating film layer 13c is formed by electrolytic plating, some hydrogen may be generated in the electrolytic plating step. However, in the heat treatment step described above, hydrogen contained in the Ni-plated ceramic body 14 is not contained. Since hydrogen is released to the outside, the effect of hydrogen is smaller than in the past.

<評価試験>
この実施形態において作製した積層セラミックコンデンサ1を評価するため、 (1)積層体(Niめっき層付きセラミック素体14)に熱処理を施さずに作製した、表1の試料番号1の積層セラミックコンデンサ(試料)、
(2)積層体(Niめっき層付きセラミック素体14)についての熱処理を、85℃、150℃、600℃と温度を異ならせて実施して作製した、表1の試料番号2〜4の積層セラミックコンデンサ(試料)
を用意した。
<Evaluation test>
In order to evaluate the monolithic ceramic capacitor 1 produced in this embodiment, (1) the monolithic ceramic capacitor of Sample No. 1 in Table 1 produced without heat treatment of the laminate (ceramic element body 14 with Ni plating layer) ( sample),
(2) Laminates of sample numbers 2 to 4 in Table 1 produced by performing heat treatment on the laminate (ceramic element body 14 with Ni plating layer) at different temperatures of 85 ° C., 150 ° C., and 600 ° C. Ceramic capacitor (sample)
Prepared.

なお、表1の試料番号1〜4の積層セラミックコンデンサ(試料)は、いずれもNiめっき層上にSnめっき層を備えたものである。
また、試料番号1〜4の試料(積層セラミックコンデンサ)は、概ね、容量が2.2μF、定格電圧が6.3V、寸法が長さ0.6〜0.7mm、幅0.3〜0.4mm、高さ0.3〜0.4mmであり、外部電極本体の厚み(セラミック素体の端面の略中央領域の厚み)15μm、Niめっき層の厚み3μm、Snめっき層の厚み3μmのものである。
The monolithic ceramic capacitors (samples) of Sample Nos. 1 to 4 in Table 1 all have an Sn plating layer on the Ni plating layer.
The samples (multilayer ceramic capacitors) of sample numbers 1 to 4 have a capacitance of 2.2 μF, a rated voltage of 6.3 V, a dimension of 0.6 to 0.7 mm, and a width of 0.3 to 0. 4 mm, height 0.3 to 0.4 mm, thickness of the external electrode body (thickness of substantially central region of end face of ceramic body) 15 μm, thickness of Ni plating layer 3 μm, thickness of Sn plating layer 3 μm is there.

そして、熱処理条件を異ならせて、水素含有量を調整した上述の試料番号1〜4の各試料について、外部電極を除去した後の積層体に熱を加えた場合における、
(a)490℃以上、510℃以下の温度範囲で発生する水素量X、
(b)230℃以上、250℃以下の温度範囲で発生する水素量Y、
を調べた。
Then, for each sample of the above-mentioned sample Nos. 1 to 4 in which the heat treatment conditions are different and the hydrogen content is adjusted, when heat is applied to the laminated body after the external electrodes are removed,
(A) Hydrogen amount X generated in the temperature range of 490 ° C. or higher and 510 ° C. or lower,
(B) Amount of hydrogen Y generated in a temperature range of 230 ° C. or higher and 250 ° C. or lower,
I checked.

490℃以上、510℃以下の温度範囲、および、230℃以上、250℃以下の温度範囲で発生する水素量X、Yの測定にあたっては、まず、外部電極とめっき膜を研磨等の方法で除去したサンプルを用意した。   In measuring the hydrogen amounts X and Y generated in the temperature range of 490 ° C. or higher and 510 ° C. or lower and the temperature range of 230 ° C. or higher and 250 ° C. or lower, first, the external electrode and the plating film are removed by a method such as polishing. The prepared sample was prepared.

それから、TDS分析(Thermal Desorption Spectrometry)にて、m/z=2の水素の発生挙動を調査した。TDS分析の条件は、昇温速度20℃/min、最高温度700℃、水素発生量のサンプリング周期0.5℃刻み、評価試料数:各10個とした。
定量方法は以下の通りである。
Then, the generation behavior of hydrogen at m / z = 2 was investigated by TDS analysis (Thermal Desorption Spectrometry). The conditions for TDS analysis were a temperature rising rate of 20 ° C./min, a maximum temperature of 700 ° C., a hydrogen generation amount sampling interval of 0.5 ° C., and the number of evaluation samples: 10 each.
The quantification method is as follows.

1)230℃以上、250℃以下の温度範囲で発生した水素量を算術平均する。ここで算出したものを水素量と定義する。ただし、水素発生量に関し、分析装置の状態によってはマイナスの値になる場合がある。その際は、それを除いて、算術平均を行う。 1) Arithmetically average the amount of hydrogen generated in the temperature range of 230 ° C or higher and 250 ° C or lower. The value calculated here is defined as the hydrogen amount Y. However, the hydrogen generation amount may be a negative value depending on the state of the analyzer. In that case, except that, the arithmetic average is performed.

2)次に、490℃以上、510℃以下の温度範囲で発生した水素量を算術平均する。ここで算出したものを水素量と定義する。ただし、水素発生量に関し、分析装置の状態によってはマイナスの値になる場合がある。その際は、それを除いて、算術平均を行う。 2) Next, the amount of hydrogen generated in the temperature range of 490 ° C. or higher and 510 ° C. or lower is arithmetically averaged. The value calculated here is defined as the hydrogen amount X. However, the hydrogen generation amount may be a negative value depending on the state of the analyzer. In that case, except that, the arithmetic average is performed.

3)それから、上述のようにして求めた水素量Xと水素量Yから、水素量Xの、水素量Yに対する割合(X/Y)を求める。
上述のようにして求めた、各試料についての、水素量Yに対する水素量Xの割合(水素発生割合)(X/Y)を表1に示す。
3) Then, the ratio (X / Y) of the hydrogen amount X to the hydrogen amount Y is obtained from the hydrogen amount X and the hydrogen amount Y obtained as described above.
Table 1 shows the ratio (hydrogen generation ratio) (X / Y) of the hydrogen amount X to the hydrogen amount Y of each sample obtained as described above.

また、図4〜図7は、それぞれ以下の条件で熱処理を行った試料のTDS分析の結果を示す図である。すなわち、
(a)図4は、熱処理なしの試料についてのTDS分析における温度と水素量の関係を示す図、
図5は、85℃で熱処理した試料についてのTDS分析における温度と水素量の関係を示す図、
図6は、150℃で熱処理した試料についてのTDS分析における温度と水素量の関係を示す図、
図7は、600℃で熱処理した試料についてのTDS分析における温度と水素量の関係を示す図、
図8は、150℃以上で熱処理し、外部電極の焼成条件を変更した試料についてのTDS分析における温度と水素量の関係を示す図
である。
In addition, FIGS. 4 to 7 are diagrams showing the results of TDS analysis of the samples subjected to the heat treatment under the following conditions. That is,
(A) FIG. 4 is a diagram showing a relationship between temperature and hydrogen content in TDS analysis of a sample without heat treatment,
FIG. 5 is a diagram showing the relationship between temperature and hydrogen content in TDS analysis of a sample heat-treated at 85 ° C.
FIG. 6 is a diagram showing the relationship between temperature and hydrogen content in TDS analysis for a sample heat-treated at 150 ° C.,
FIG. 7 is a diagram showing a relationship between temperature and hydrogen amount in TDS analysis of a sample heat-treated at 600 ° C.,
FIG. 8 is a diagram showing the relationship between the temperature and the hydrogen content in the TDS analysis for a sample that was heat-treated at 150 ° C. or higher and the firing conditions of the external electrodes were changed.

図4〜図7から、490℃以上、510℃以下の範囲で発生する水素量Xの、230℃以上、250℃以下の範囲で発生する水素量Yに対する割合(X/Y)を求めると、表1に示すような割合、すなわち、
熱処理なしの場合 :X/Y=0.74
熱処理温度85℃の場合 :X/Y=0.67
熱処理温度150℃の場合:X/Y=0.55
熱処理温度600℃の場合:X/Y=0.36
となることが確認された。
また、図8から、400℃以上、420℃以下の範囲で発生する水素量Xの、230℃以上、250℃以下の範囲で発生する水素量Yに対する割合(X/Y)を求めると、熱処理温度150℃以上の場合:X/Y=0.66となることが確認された。
From FIGS. 4 to 7, when the ratio (X / Y) of the hydrogen amount X generated in the range of 490 ° C. or higher and 510 ° C. or lower to the hydrogen amount Y generated in the range of 230 ° C. or higher and 250 ° C. or lower is calculated, The ratios shown in Table 1, that is,
Without heat treatment: X / Y = 0.74
When the heat treatment temperature is 85 ° C .: X / Y = 0.67
When the heat treatment temperature is 150 ° C .: X / Y = 0.55
When the heat treatment temperature is 600 ° C .: X / Y = 0.36
It was confirmed that
Further, from FIG. 8, the ratio (X / Y) of the hydrogen amount X generated in the range of 400 ° C. to 420 ° C. to the hydrogen amount Y generated in the range of 230 ° C. to 250 ° C. is calculated. It was confirmed that when the temperature was 150 ° C. or higher: X / Y = 0.66.

なお、この評価試験における水素量XおよびYは、m/z=2の水素(水素ガス(H2)として検出された水素)の量である。
本発明においては、この実施例の場合のように、m/z=2の水素(水素ガス)の量に着目してもよく、また、m/z=1の水素の量に着目して水素の挙動を知るようにしてもよい。
The hydrogen amounts X and Y in this evaluation test are the amounts of hydrogen (hydrogen detected as hydrogen gas (H 2 )) at m / z = 2.
In the present invention, as in the case of this embodiment, attention may be paid to the amount of hydrogen (hydrogen gas) of m / z = 2, and hydrogen may be paid attention to the amount of hydrogen of m / z = 1. The behavior of may be known.

また、熱処理を行った後、Niめっき層上にSnめっき層を形成した試料番号1〜4の試料について、PCBT試験(高温高湿負荷試験)を実施した。
PCBT試験は、125℃/95%RH/3.2V/72hrの条件で実施した。なお、PCBT試験には、試料番号1〜4の各試料について、評価試料数はそれぞれ20個とした。
In addition, after heat treatment, a PCBT test (high temperature and high humidity load test) was performed on the samples of sample numbers 1 to 4 in which the Sn plating layer was formed on the Ni plating layer.
The PCBT test was performed under the conditions of 125 ° C./95% RH / 3.2V / 72 hr. In the PCBT test, the number of evaluation samples was 20 for each of the samples 1 to 4.

そして、それぞれの試料について絶縁抵抗(IR)を測定し、LogIRでみたときに、試験終了時のIR値が試験開始時のIR値から0.5低下した場合をIR劣化の生じた試料とみなした。
PCBT試験の結果、すなわち、試験に供したそれぞれ20個の評価試料のうち、絶縁抵抗の劣化した試料の数(不良発生数)を表1に併せて示す。
Then, when the insulation resistance (IR) of each sample was measured and observed by LogIR, the case where the IR value at the end of the test decreased by 0.5 from the IR value at the start of the test was regarded as the sample having IR deterioration. It was
Table 1 also shows the results of the PCBT test, that is, the number of samples (the number of failures) in which the insulation resistance has deteriorated among the 20 evaluation samples provided for each test.

Figure 0006696124
Figure 0006696124

なお、表1において、試料番号3、4の試料は本発明の要件を満たす試料であり、試料番号1、2の試料は本発明の要件を満たさない試料である。   In Table 1, sample Nos. 3 and 4 are samples that satisfy the requirements of the present invention, and sample Nos. 1 and 2 are samples that do not satisfy the requirements of the present invention.

表1に示すように、熱処理なしの試料番号1の試料および85℃で熱処理を行った試料番号2の試料(本発明の要件を満たさない試料)の場合、490℃以上、510℃以下の範囲で発生する水素量Xの、230℃以上、250℃以下の範囲で発生する水素量Yに対する割合(X/Y)が、0.66を超える値となることが確認された。   As shown in Table 1, in the case of the sample of Sample No. 1 without heat treatment and the sample of Sample No. 2 heat-treated at 85 ° C. (sample not satisfying the requirements of the present invention), a range of 490 ° C. or higher and 510 ° C. or lower It was confirmed that the ratio (X / Y) of the amount X of hydrogen generated in the above to the amount Y of hydrogen generated in the range of 230 ° C. or higher and 250 ° C. or lower was more than 0.66.

また、本発明の要件を満たさない試料番号1の試料(熱処理を行っていない試料)の場合、PCBT試験における不良発生数が20個となり、すべての試料について不良が発生することが確認され、また、試料番号2の試料の場合も、PCBT試験における不良発生数が11個と多くなることが確認された。   Further, in the case of the sample of Sample No. 1 that does not satisfy the requirements of the present invention (the sample that has not been heat-treated), the number of defects generated in the PCBT test is 20, and it is confirmed that defects are generated in all the samples. It was also confirmed that the number of defects in the PCBT test was as large as 11 in the sample No. 2 as well.

これに対し、150℃および600℃で熱処理を行った試料番号3および4の試料(本発明の要件を満たす試料)では、490℃以上、510℃以下の範囲で発生する水素量Xの、230℃以上、250℃以下の範囲で発生する水素量Yに対する割合(X/Y)が、0.66以下の値となることが確認された。   On the other hand, in the samples of Sample Nos. 3 and 4 (samples satisfying the requirements of the invention) that were heat-treated at 150 ° C. and 600 ° C., the hydrogen amount X generated in the range of 490 ° C. or higher and 510 ° C. or lower was 230. It was confirmed that the ratio (X / Y) to the amount Y of hydrogen generated in the range of ℃ or more and 250 ℃ or less was a value of 0.66 or less.

そして、この試料番号3および4の試料(本発明の要件を満たす、(X/Y)が0.66以下の試料)の場合、PCBT試験において不良の発生数が認められないことが確認された。   Then, in the case of the samples Nos. 3 and 4 (samples satisfying the requirements of the present invention and having (X / Y) of 0.66 or less), it was confirmed that the number of occurrences of defects was not recognized in the PCBT test. ..

これらの結果から、外部電極本体の表面に、電解めっきによりNiめっき層を形成した後に、Niめっき層付きセラミック素体を150℃以上の温度条件下において熱処理して、Niめっき層付きセラミック素体に含まれ、一部が内部電極などに吸収された水素を外部へ放出させることにより、誘電体層を劣化させる原因となる水素の量を少なくして、絶縁抵抗の劣化を引き起こすことのない、信頼性の高い積層セラミックコンデンサが得られることが確認された。   From these results, after forming a Ni plating layer on the surface of the external electrode body by electrolytic plating, the Ni plating layer-provided ceramic body is heat-treated under a temperature condition of 150 ° C. or higher to obtain the Ni plating layer-coated ceramic body. By releasing hydrogen that is partly absorbed in the internal electrodes, etc., to the outside, the amount of hydrogen that causes deterioration of the dielectric layer is reduced, and insulation resistance is not deteriorated. It was confirmed that a highly reliable multilayer ceramic capacitor can be obtained.

なお、上記実施形態では、外部電極本体の表面にNiめっき層を形成するようにした場合を例にとって説明したが、本発明は、Ni合金のめっき層や、Ni以外の、例えばCu,Pd,Au,Cr,Zn,Pt,Ag,Fe,これらを含む合金などのめっき層を備えた積層セラミックコンデンサにも適用することが可能である。
また、上記実施形態では、外部電極本体がCuの焼き付け電極である場合を例にとって説明したが、本発明は、外部電極本体が、NiやAgの焼付け電極である場合や、外部電極本体が焼付け電極ではなく導電成分を含む樹脂電極である場合にも適用することが可能である。
In the above embodiment, the case where the Ni plating layer is formed on the surface of the external electrode main body has been described as an example, but the present invention is not limited to the Ni alloy plating layer and other than Ni, such as Cu, Pd, It can also be applied to a monolithic ceramic capacitor provided with a plating layer of Au, Cr, Zn, Pt, Ag, Fe, an alloy containing these, or the like.
Further, in the above-described embodiment, the case where the external electrode body is a Cu baking electrode has been described as an example, but the present invention is not limited to the case where the external electrode body is a Ni or Ag baking electrode or the external electrode body is baked. The present invention can also be applied to the case of a resin electrode containing a conductive component instead of the electrode.

また、Niめっき層の表面に形成されるめっき層として、上記実施形態ではSnめっき層を形成するようにしたが、上述のSnめっき層以外にも、例えば、はんだめっき層などを形成することが可能である。さらに、Snめっき層やはんだめっき層以外に、Pdめっき層、Cuめっき層、Auめっき層などを形成することも可能である。   Further, although the Sn plating layer is formed as the plating layer formed on the surface of the Ni plating layer in the above embodiment, a solder plating layer or the like may be formed in addition to the Sn plating layer described above. It is possible. Further, in addition to the Sn plating layer and the solder plating layer, it is possible to form a Pd plating layer, a Cu plating layer, an Au plating layer and the like.

本発明は上記の実施形態に限定されるものではなく、発明の範囲内において種々の応用、変形を加えることが可能である。   The present invention is not limited to the above embodiment, and various applications and modifications can be added within the scope of the invention.

1 積層セラミックコンデンサ
10 誘電体層
11 積層体(セラミック素体)
11a 積層体の端面
12 内部電極
13 外部電極
13a 外部電極本体
13b Niめっき層
13c Snめっき層
14 Niめっき層付きセラミック素体
1 Multilayer Ceramic Capacitor 10 Dielectric Layer 11 Multilayer (Ceramic Element)
11a End face of laminated body 12 Internal electrode 13 External electrode 13a External electrode body 13b Ni plating layer 13c Sn plating layer 14 Ceramic body with Ni plating layer

Claims (4)

セラミック誘電体材料からなる誘電体層と、卑金属を主成分とする内部電極層とが交互に積層された積層体と、
前記積層体の表面に引き出された前記内部電極と導通するように前記積層体の表面に形成された外部電極本体と、前記外部電極極本体の表面に形成されためっき層とを有する外部電極と
を備える積層セラミックコンデンサであって、
前記外部電極本体はCuを含み、
前記外部電極本体と前記めっき層との接合部には、Cu2OおよびCuOを含み、水素の侵入を抑制する保護層を備え、
前記外部電極を除去した後の前記積層体に昇温速度20℃/minで熱を加えて、サンプリング周期0.5℃刻みで前記積層体から発生する水素量を測定した場合に、
490℃以上、510℃以下の範囲で発生する水素量Xの、230℃以上、250℃以下の範囲で発生する水素量Yに対する割合(X/Y)が、0.66以下であり、
前記保護層の厚みは、0.1μm以上1.5μm以下であり、
前記保護層は、前記外部電極本体と前記めっき層との接合部の長さ方向のうち、30%以上に存在していること
を特徴とする積層セラミックコンデンサ。
A dielectric layer made of a ceramic dielectric material, and a laminated body in which internal electrode layers containing a base metal as a main component are alternately laminated,
An external electrode having an external electrode body formed on the surface of the laminate so as to be electrically connected to the internal electrode drawn on the surface of the laminate, and an external electrode having a plating layer formed on the surface of the external electrode body. A monolithic ceramic capacitor comprising:
The external electrode body contains Cu,
At the joint between the external electrode body and the plating layer, a protective layer containing Cu 2 O and CuO for suppressing the intrusion of hydrogen is provided,
When heat is applied to the laminate after removing the external electrodes at a temperature rising rate of 20 ° C./min to measure the amount of hydrogen generated from the laminate at a sampling cycle of 0.5 ° C. ,
The ratio (X / Y) of the hydrogen amount X generated in the range of 490 ° C. or higher and 510 ° C. or lower to the hydrogen amount Y generated in the range of 230 ° C. or higher and 250 ° C. or lower is 0.66 or less,
The thickness of the protective layer is 0.1 μm or more and 1.5 μm or less,
The multilayer ceramic capacitor, wherein the protective layer is present in 30% or more of a length direction of a joint portion between the external electrode body and the plating layer.
前記めっき層が、Niめっき層と、前記Niめっき層上に形成されたSnめっき層を備えた複合めっき層であることを特徴とする請求項1記載の積層セラミックコンデンサ。   The multilayer ceramic capacitor according to claim 1, wherein the plating layer is a composite plating layer including a Ni plating layer and a Sn plating layer formed on the Ni plating layer. セラミック誘電体材料からなる誘電体層と、卑金属を主成分とする内部電極層とが交互に積層された積層体を形成する積層体形成工程と、
前記積層体の表面に引き出された前記内部電極と導通するように、前記積層体の表面にCuを含む外部電極本体を形成する外部電極本体形成工程と、
前記外部電極本体の表面に、Cu2OとCuOとを含み、水素の侵入を抑制する保護層が形成される条件で、前記外部電極本体に対して酸化処理を行う酸化処理工程と、
前記外部電極本体の表面に、電解めっきによりめっき層を形成する電解めっき工程と、
前記外部電極本体および前記めっき層が形成された積層体であるめっき層付きセラミック素体を、150℃以上の温度条件下で熱処理し、前記電解めっき工程で前記めっき層付きセラミック素体に含まれた水素を外部へ放出させる熱処理工程と
を備え、
前記酸化処理工程では、厚みが0.1μm以上1.5μm以下であり、前記外部電極本体と前記めっき層との接合部の長さ方向のうち、30%以上に前記保護層が形成される条件で前記酸化処理を行うことを特徴とする積層セラミックコンデンサの製造方法。
A laminated body forming step of forming a laminated body in which a dielectric layer made of a ceramic dielectric material and an internal electrode layer containing a base metal as a main component are alternately laminated,
An external electrode body forming step of forming an external electrode body containing Cu on the surface of the laminated body so as to be electrically connected to the internal electrode drawn on the surface of the laminated body;
An oxidation treatment step of oxidizing the external electrode body under the condition that a protective layer containing Cu 2 O and CuO is formed on the surface of the external electrode body to suppress entry of hydrogen;
On the surface of the external electrode body, an electrolytic plating step of forming a plating layer by electrolytic plating,
A ceramic body with a plating layer, which is a laminate in which the external electrode body and the plating layer are formed, is heat-treated under a temperature condition of 150 ° C. or higher, and is contained in the ceramic body with a plating layer in the electrolytic plating step. And a heat treatment step of releasing hydrogen to the outside,
In the oxidation treatment step, the thickness is 0.1 μm or more and 1.5 μm or less, and the protective layer is formed in 30% or more of the length direction of the joint between the external electrode body and the plating layer. A method for manufacturing a monolithic ceramic capacitor, comprising:
前記電解めっき工程が、前記外部電極本体の表面に電解めっきによりNiめっき層を形成する工程であり、かつ、
前記熱処理工程の後に、前記Niめっき層の表面に電解めっきによりSnめっき層を形成する工程を備えていること
を特徴とする請求項3に記載の積層セラミックコンデンサの製造方法。
The electrolytic plating step is a step of forming a Ni plating layer on the surface of the external electrode body by electrolytic plating, and
The method for manufacturing a multilayer ceramic capacitor according to claim 3, further comprising a step of forming an Sn plating layer on the surface of the Ni plating layer by electrolytic plating after the heat treatment step.
JP2015153322A 2014-09-19 2015-08-03 Multilayer ceramic capacitor and manufacturing method thereof Active JP6696124B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150129641A KR101731298B1 (en) 2014-09-19 2015-09-14 Multilayer ceramic capacitor and method for manufacturing same
US14/853,088 US9959973B2 (en) 2014-09-19 2015-09-14 Multilayer ceramic capacitor and method for manufacturing same
CN201510587319.3A CN105448519B (en) 2014-09-19 2015-09-15 Laminated ceramic capacitor and its manufacturing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014191243 2014-09-19
JP2014191243 2014-09-19

Publications (2)

Publication Number Publication Date
JP2016066783A JP2016066783A (en) 2016-04-28
JP6696124B2 true JP6696124B2 (en) 2020-05-20

Family

ID=55804308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015153322A Active JP6696124B2 (en) 2014-09-19 2015-08-03 Multilayer ceramic capacitor and manufacturing method thereof

Country Status (2)

Country Link
JP (1) JP6696124B2 (en)
KR (1) KR101731298B1 (en)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102105345B1 (en) * 2016-12-09 2020-04-28 가부시키가이샤 무라타 세이사쿠쇼 Multilayer ceramic capacitor
JP6933461B2 (en) 2016-12-21 2021-09-08 太陽誘電株式会社 Multilayer ceramic capacitors and their manufacturing methods
JP6909011B2 (en) 2017-02-21 2021-07-28 太陽誘電株式会社 Multilayer ceramic capacitors
JP7089402B2 (en) 2018-05-18 2022-06-22 太陽誘電株式会社 Multilayer ceramic capacitors and their manufacturing methods
JP7145652B2 (en) 2018-06-01 2022-10-03 太陽誘電株式会社 Multilayer ceramic capacitor and manufacturing method thereof
JP7446705B2 (en) 2018-06-12 2024-03-11 太陽誘電株式会社 Multilayer ceramic capacitor and its manufacturing method
JP7437871B2 (en) 2018-08-23 2024-02-26 太陽誘電株式会社 Multilayer ceramic capacitor and its manufacturing method
JP7427460B2 (en) * 2019-04-22 2024-02-05 太陽誘電株式会社 Ceramic electronic components, circuit boards, and methods of manufacturing ceramic electronic components
KR102333094B1 (en) * 2019-07-08 2021-12-01 삼성전기주식회사 Capacitor component
JP7498912B2 (en) 2019-12-06 2024-06-13 太陽誘電株式会社 Ceramic electronic component, mounting board, and method for manufacturing ceramic electronic component
JP2021100020A (en) * 2019-12-20 2021-07-01 太陽誘電株式会社 Multilayer ceramic electronic component and manufacturing method thereof
JP2021182585A (en) 2020-05-19 2021-11-25 太陽誘電株式会社 Manufacturing method of laminated ceramic electronic component, laminated ceramic electronic component, and circuit board
KR20220087974A (en) 2020-12-18 2022-06-27 삼성전기주식회사 Electronic component and fabricating method thereof
KR20220101911A (en) 2021-01-12 2022-07-19 삼성전기주식회사 Multilayered electronic component
JP2023155957A (en) 2022-04-12 2023-10-24 太陽誘電株式会社 Multilayer ceramic electronic component, method of manufacturing the same, and circuit board
WO2024142784A1 (en) * 2022-12-27 2024-07-04 太陽誘電株式会社 Laminated ceramic capacitor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0422115A (en) * 1990-05-17 1992-01-27 Murata Mfg Co Ltd Ceramic electronic parts and manufacture thereof
JP4423707B2 (en) * 1999-07-22 2010-03-03 Tdk株式会社 Manufacturing method of multilayer ceramic electronic component
JP3861927B1 (en) * 2005-07-07 2006-12-27 株式会社村田製作所 Electronic component, electronic component mounting structure, and electronic component manufacturing method
JP5239731B2 (en) * 2007-12-21 2013-07-17 株式会社村田製作所 Multilayer ceramic electronic component and manufacturing method thereof
JP2011134875A (en) 2009-12-24 2011-07-07 Tdk Corp Method of manufacturing electronic component
JP5195820B2 (en) * 2010-06-02 2013-05-15 Tdk株式会社 Manufacturing method of multilayer capacitor and multilayer capacitor
JP2012004480A (en) 2010-06-21 2012-01-05 Tdk Corp Method for manufacturing electronic component and electronic component
KR20130111000A (en) * 2012-03-30 2013-10-10 삼성전기주식회사 Laminated ceramic electronic parts and fabricating method thereof
JP5910533B2 (en) * 2012-05-08 2016-04-27 株式会社村田製作所 Electronic component, electronic component-embedded substrate, and electronic component manufacturing method

Also Published As

Publication number Publication date
KR20160034198A (en) 2016-03-29
KR101731298B1 (en) 2017-04-28
JP2016066783A (en) 2016-04-28

Similar Documents

Publication Publication Date Title
JP6696124B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
CN105448519B (en) Laminated ceramic capacitor and its manufacturing method
JP6679964B2 (en) Monolithic ceramic capacitors
US9892854B2 (en) Multilayer ceramic capacitor and method for manufacturing the same
JP2021119609A (en) Multilayer ceramic electronic component
US9633793B2 (en) Multilayer ceramic capacitor
TWI725264B (en) Multilayer ceramic capacitor and making method for same
JP2012059742A (en) Multilayer ceramic capacitor
JP6020503B2 (en) Multilayer ceramic electronic components
JP2015035581A (en) Ceramic electronic component and method for manufacturing the same
KR20130111000A (en) Laminated ceramic electronic parts and fabricating method thereof
WO2007007677A1 (en) Electronic component, electronic component mounted structure, and process for producing electronic component
JP2016058719A (en) Multilayer ceramic capacitor
WO2013002308A1 (en) Multilayer ceramic substrate and manufacturing method therefor
WO2013108533A1 (en) Ceramic electronic component
JP6024830B2 (en) Multilayer ceramic electronic components
JP7109933B2 (en) Laminated ceramic electronic component and manufacturing method thereof
JP2019220678A (en) Multilayer ceramic capacitor and method for manufacturing the same
JP2016115448A (en) Conductive paste and ceramic electronic component
JPWO2012114784A1 (en) Multilayer ceramic electronic component and manufacturing method thereof
US10607782B2 (en) Ceramic electronic device and manufacturing method of ceramic electronic device
JP2005228610A (en) Conductive paste and ceramic electronic component
JP4765321B2 (en) Conductive paste
JP2023044617A (en) Ceramic electronic component
JP3716746B2 (en) Multilayer ceramic electronic component and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200324

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200406

R150 Certificate of patent or registration of utility model

Ref document number: 6696124

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150