JP5230182B2

JP5230182B2 - スイッチング電源装置

Info

Publication number: JP5230182B2
Application number: JP2007316811A
Authority: JP
Inventors: 孝夫河津
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2006-12-13
Filing date: 2007-12-07
Publication date: 2013-07-10
Anticipated expiration: 2027-12-07
Also published as: JP2008172999A

Description

本発明は、入力される交流電源電圧に応じて全波整流回路と倍電圧整流回路を切替えて、異なる電源系統の商用電源に適応できるスイッチング電源装置に関するものである。

スイッチング電源装置において、全波整流回路と倍電圧整流回路とをトライアックにより切替えて、異なる電源系統の商用電源に適応できるようにした回路が知られている。その回路構成図を図７に示す。この回路構成では、商用交流電源として１００Ｖ系２００Ｖ系を扱うものとし、トライアックのオン／オフ制御で１００Ｖ系／２００Ｖ系の入力の切り替えを行っている。

図７において、交流電源１は、ブリッジダイオード２〜５を介して、直列に接続された電解コンデンサ１５と１６に入力され、平滑される。抵抗１７と１８は夫々直列に接続させ、電解コンデンンサのバランス補正用としての機能を有している。交流電源１の一方の電位は、トライアック６を介して直列に接続された電解コンデンサ１５と１６の中点に接続される。抵抗１９とコンデンサ２０はトライアック６のゲートのフィルタ回路である。つまり、トライアック６がオンのときは倍電圧整流回路として動作し、トライアック６がオフのときは全波整流回路として動作する。電解コンデンサ１５と１６で平滑された電圧は、１次側と２次側とを絶縁する絶縁トランス７の主巻線７ａとスイッチング素子１０に入力される。絶縁トランス７の２次巻線７ｂは、ダイオード８で整流されコンデンサ９で平滑され、２次出力Ｖｃｃを生成する。絶縁トランス７の補助巻線７ｃはダイオード１２で整流されコンデンサ１３で平滑され、制御ＩＣ１１の電源として供給される。制御ＩＣ１１はＦＥＴ１０を制御し、２次出力Ｖｃｃを制御している。抵抗１４は制御ＩＣ１１の起動抵抗である。

ダイオード１０１は交流電源１を整流し、コンデンサ１０２で平滑している。コンデンサ１０２で平滑された電圧は、抵抗１０３とツェナーダイオード１０２と抵抗１０５を介して、トランジスタ１０６に入力される。そして、トランジスタ１０６の出力はトランジスタ１１０のベース電位に接続されている。また、コンデンサ１０２で平滑された電圧は、抵抗１０７と抵抗１０８とコンデンサ１０９を介して、トランジスタ１１０に入力され、トランジスタ１１０の出力は、トライアック６のゲート端子に接続されている。

コンデンサ１０２で平滑された電圧が抵抗１０７と抵抗１０８とコンデンサ１０９とトランジスタ１１０で決定される所定電圧以上になると、トランジスタ１１０がオンしてトライアック６がオンして、倍電圧整流回路となる。

コンデンサ１０２で平滑された電圧が抵抗１０３とツェナーダイオード１０２と抵抗１０５とトランジスタ１０６で決定される所定電圧以上になると、トランジスタ１０６がオンしてトランジスタ１１０をオフにして、トライアック６をオフにして、倍電圧整流回路から全波整流回路に切替える。

抵抗１０３とツェナーダイオード１０２と抵抗１０５とトランジスタ１０６で決定される所定電圧を、１００Ｖ系電圧と２００Ｖ系電圧の間の電圧に設定することにより、１００Ｖ系電圧で倍電圧整流とし、２００Ｖ系電圧を全波整流とすることができる。また、トランジスタ１１０がオンする抵抗１０７と抵抗１０８とコンデンサ１０９で決定される所定電圧を１００Ｖ系の動作電圧以下としている。

図７の回路で示したように、倍電圧整流回路と全波整流回路を切替えるブリッジダイオードとは独立して交流入力電源の整流平滑回路を有しており、その平滑電圧を基準電圧と比較して、トライアック／ＳＳＲ／サイリスタ等のスイッチング素子をオン／オフしているのが一般的である。スイッチング素子のゲート駆動用の電源として該平滑電圧を使用している場合（例えば、特許文献１参照））と、あるいは、スイッチング素子のゲート駆動用の電源として、補助巻線電源を使用している場合（例えば、特許文献２、参照）がある。また、トライアックやサイリスタのスイッチング素子のゲート駆動用として、フォトトライアックカプラを使用し、該フォトトライアックカプラを上記入力電源を整流平滑した電源で駆動していたり（特許文献３参照）、補助巻線電源で駆動していたり（特許文献４参照）する場合もある。

さらに、倍電圧整流回路と全波整流回路を切替えるブリッジダイオードが整流し平滑された電源、つまり、直列に接続された電解コンデンサで平滑された電圧を基準電圧と比較して、トライアックやリレー−等のスイッチング素子をオン／オフして、倍電圧整流回路と全波清流回路を切替えている場合もある（特開昭６３−８７１７５、特開昭６２−２５０８７２、特開平２−１４６９６１、特開２０００−３１６２８０、特開平３−１５９５６７）
特開昭６２−１７８１７３号公報特開平２−２１９６４５号公報特開平１−２０２１６５号公報特開平１１−１８４３１号公報特開昭６３−８７１７５号公報

しかし、トライアック等のスイッチング素子をオン／オフするための閾値電圧を、交流電源を平滑した電圧から生成すると、分圧抵抗に印加される電圧が高くなり、消費電力が大きくなる。

また、１００Ｖ系電圧と２００Ｖ系電圧を識別するための閾値電圧の設定するにはツェナーダイオードのツェナー電圧を利用する場合が多い。この場合、ツェナーダイオードの消費電力が大きくなる。また、ツェナー電圧の大きいツェナーダイオードを使用すると、設定する閾値のばらつきが大きくなる可能性があった。

さらに、直列に接続された電解コンデンサのそれぞれには、バランス補正用の数百ｋΩ〜数ＭΩの抵抗が並列に接続されている。しかしながら、倍電圧整流回路から全波整流回路に切替わる時や電源オフ時の電解コンデンサの放電時に、電解コンデンサの時定数に対してバランス補正用の抵抗の時定数が大きいために、補正が間に合わず、電解コンデンサに逆電圧が印加される場合があった。

そこで、本発明は、消費電力を低減することが可能なスイッチング電源を提供することを目的とする。

また、異なる電圧の電源の識別精度を向上させることができるスイッチング電源を提供することを目的とする。また、回路素子の劣化を低減できるスイッチング電源を提供することを目的とする。

上記目的を達成するための、本発明のスイッチング電源装置は、入力される交流電圧に応じて全波整流回路として動作するか、または、倍電圧整流回路として動作するかを切り替え可能なトライアックと、前記トライアックよって動作を切替えて前記交流電圧を全波整流、または、倍電圧整流する整流手段と、前記整流手段によって整流された電圧が入力される１次側に主巻線と補助巻線を有し、出力電圧を生成する２次側に２次巻線を有し、前記１次側と前記２次側を絶縁するトランスと、前記整流手段によって整流された電圧を平滑した平滑電圧が前記トランスの前記主巻線と第一のスイッチング手段に入力されることにより、前記２次巻線に出力電圧が生成されるスイッチング電源装置において、前記補助巻線の出力を整流して得られた出力電圧を前記トライアックのゲート端子に入力し、前記トランスの前記補助巻線の出力電圧が予め定められている閾値電圧以上になると、前記トライアックをオフして、前記倍電圧整流回路の動作から前記全波整流回路の動作に切替え、前記トランスの前記補助巻線の出力電圧が、前記閾値電圧より大きい状態が継続した場合に、前記トライアックをオフ状態に切替えて前記オフ状態を保持し、前記交流電圧が入力されるライン間に直列に接続された２つのコンデンサが接続されており、前記トライアックは、前記直列に接続された２つのコンデンサが接続される中点と前記全波整流回路からの２つの入力のうち１つと接続されており、前記２つのコンデンサで平滑された電圧は、前記主巻線と前記第一のスイッチング手段と、に入力され、前記補助巻線からの出力電圧が入力される二つのラインのうちの一方のラインが前記トライアックのＴ１端子に接続されており、前記二つのラインの他方のラインは、前記トライアックのゲート端子に接続されており、前記他方のラインからの出力は、さらに整流及び平滑されて、ダイオードを介して、第二のスイッチング手段に入力されており、前記第二のスイッチング手段は、前記トライアックのゲート端子とＴ１端子に並列に接続されていることを特徴とする。

本発明によれば、交流入力電源電圧に応じて全波整流回路と倍電圧整流回路を切り替え可能なスイッチング電源装置の消費電力を低減することができる。

以下に、図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。なお、以下の実施形態に記載されている構成要素はあくまで例示であり、この発明の範囲をそれらのみに限定する趣旨のものではない。

（実施形態１）
図１は本発明におけるスイッチング電源の回路図の一例を示している。

交流電源１からの交流電源電圧は、全波整流器としてのブリッジダイオード２、３、４、５を介して、直列に接続された電解コンデンサ１５と１６に入力され、平滑される。抵抗１７と１８を直列に接続してあり、この抵抗は電解コンデンンサのバランス補正用として機能する。整流ダイオード６１と６２は、それぞれ電解コンデンサ１５と１６に並列に、かつ電解コンデンサの高電位側が整流ダイオードのカソード側になるように、接続されており、電解コンデンサに生じる逆方向の電圧印加を抑制している。

交流電源１の一方の電位は、トライアック６を介して、直列に接続された電解コンデンサ１５と１６の中点に接続される。抵抗１９とコンデンサ２０はトライアック６のゲートのフィルタ回路である。つまり、トライアック６がオンのときは倍電圧整流回路として動作し、トライアック６がオフのときは全波整流回路として動作する。電解コンデンサ１５と１６で平滑された電圧（Ｖａとする）は、１次側と２次側とを絶縁する絶縁トランス７の主巻線７ａと第一のスイッチング手段としてのスイッチング素子であるＦＥＴ１０に入力される。絶縁トランス７の２次巻線７ｂは、ダイオード８で整流されコンデンサ９で平滑され、２次側の出力電圧Ｖｃｃを生成する。絶縁トランス７の補助巻線７ｃはダイオード１２で整流されコンデンサ１３で平滑され、制御ＩＣ１１の電源電圧Ｖｒｅｆとして供給される。制御ＩＣ１１はスイッチング素子であるＦＥＴ１０を制御し、２次側の出力電圧Ｖｃｃを制御している。抵抗１４は制御ＩＣ１１の起動抵抗である。

絶縁トランス７の補助巻線７ｄの出力は、電流制限抵抗２１を介してダイオード２２でマイナス電源として整流し、トライアック６のゲート端子に入力されている。補助巻線７ｄの基準電位はトライアック６のＴ１端子、つまり、交流電源１の一方の電位に接続されている。補助巻線７ｄに出力が発生すれば、トライアック６はオンすることになる。補助巻線７ｄは、制御ＩＣ１１がＦＥＴ１０を駆動すると、主巻線７ａにスイッチング電流が流れ、絶縁トランス７の磁気結合により、電圧が発生する。

また、絶縁トランス７の補助巻線７ｄの出力を、電流制限抵抗２３を介してダイオード２４でマイナス電源電圧として整流し、コンデンサ２５で平滑している。平滑された電源電圧Ｖｂは、抵抗２６とツェナーダイオード２７と抵抗２８を介して、第二のスイッチング手段としてのスイッチング素子であるＦＥＴ２９に入力される。ＦＥＴ２９は、トライアック６のＴ１端子とゲート端子間に接続されている。平滑された電源Ｖｂがツェナーダイオード２７のツェナー電圧Ｖｚ以上になると、ＦＥＴ２９がオンしトライアック６のＴ１端子とゲート端子間を短絡するため、トライアック６をオフすることになる。

補助巻線７ｄは主巻線７ａに対して、フォワード巻（巻線方向が同じ）としているため、補助巻線７ｄには電解コンデンサ１５と１６に平滑された電圧Ｖａに概比例した電圧が発生する。つまり、ツェナーダイオード２７のツェナー電圧を１００Ｖ系統電圧と２００Ｖ系統電圧の間の電圧に対応した閾値電圧に設定することにより、その閾値電圧以下では倍電圧整流回路に、閾値電圧以上では全波整流回路に切替えることが可能となる。詳細には、ツェナーダイオード２７のツェナー電圧を、１００Ｖ系統電圧と２００Ｖ系統電圧の間の電圧の２倍の√２倍の電圧の（補助巻線７ｄの巻数／主巻線７ａの巻数）倍の値に設定することになる。例えば、ツェナー電圧をＶｔ、１００Ｖ系統電圧と２００Ｖ系統電圧の間の電圧をＶｍ、補助巻線７ｄの巻数をＮ２、主巻線７ａの巻数Ｎ１とすると、ＶＴは、ＶＴ＝Ｖｍ×２√２×（Ｎ２／Ｎ１）に設定される。

動作波形の概略を図２に示す。１００Ｖ系統電圧が入力された場合と、２００Ｖ系統電圧が入力された場合を示す。

１００Ｖ系統電圧が入力された場合、電源をオンすると、トライアック６はオフしているため、全波整流回路として動作し、電解コンデンサ１５と１６の平滑電圧Ｖａが上昇する。制御ＩＣ１１が起動し、スイッチング電流が流れると、補助巻線７ｄに電圧が発生し、コンデンサ２５の電圧Ｖｂが上昇し始める。電圧Ｖｂがトライアック６のゲートトリガ電圧に達すると、トライアック６がオンし倍電圧整流回路となる。倍電圧整流回路となると、コンデンサ２５の電圧Ｖｂがさらに大きくなる。しかしながら、ツェナー電圧Ｖｚまで大きくならないため、ＦＥＴ２９がオンしない。つまり、倍電圧整流のまま動作することになる。

２００Ｖ系統電圧が入力された場合、電源をオンすると、トライアック６はオフしているため、全波整流回路として動作し、電解コンデンサ１５と１６の平滑電圧Ｖａが上昇する。制御ＩＣ１１が起動し、スイッチング電流が流れると、補助巻線７ｄに電圧が発生し、コンデンサ２５の電圧Ｖｂが上昇し始める。電圧Ｖｂがトライアック６のゲートトリガ電圧に達すると、トライアック６がオンし倍電圧整流回路となる。倍電圧整流回路となると、コンデンサ２５の電圧Ｖｂがさらに大きくなり、ツェナー電圧Ｖｚより大きくなる。ツェナー電圧Ｖｚより大きくなると、ＦＥＴ２９がオンし、トライアック６がオフするため、全波整流回路となる。全波整流回路になると、コンデンサ２５の電圧Ｖｂが小さくなり、ツェナー電圧Ｖｚより小さくなる。ツェナー電圧Ｖｚより小さくなと、ＦＥＴ２９がオフし、トライアック６がオンとなり、倍電圧整流回路となる。倍電圧整流回路となると、また、コンデンサ２５の電圧Ｖｂがさらに大きくなり、ツェナー電圧Ｖｚより大きくなる。このように、トライアック６のオン／オフを繰返し倍電圧整流回路と全波整流回路を切替えて、ツェナー電圧Ｖｚに対応した交流入力電源電圧の倍電圧整流電圧で動作することになる。

また、倍電圧整流回路から全波整流回路に切替わる時や電源オフ時には、トライアック６がオフになり、電解コンデンサ１５と１６が所定電位まで放電する。この場合、電解コンデンサ１５，１６のそれぞれの負荷状況や、電解コンデンサ１５，１６のインピーダンスのアンバランスな状態になるため、その影響により、電解コンデンサ１５と１６に逆電圧が印加される。ここで、電解コンデンサ１５，１６には、それぞれ整流ダイオード６１，６２を接続しているため、整流ダイオードの順方向電圧以上は逆方向の電圧が印加さなれない。つまり、逆方向の電圧の印加を防止して電解コンデンサ１５，１６の劣化を低減することができる。

上述したように、本実施形態では、絶縁トランスの補助巻線出力により、交流入力電源電圧を識別し、かつ、絶縁トランスの補助巻線出力でトライアックのゲート端子を駆動することにより、消費電力を低減した回路を構成することが可能となる。また、交流入力電源電圧を識別し、全波整流回路と倍電圧整流回路を切替えることにより、１００Ｖ系統電圧を想定したスイッチング電源において、異電圧である２００Ｖ系統電圧が入力された場合でも、１次平滑コンデンサの平滑電圧をさげることができ、動作させることが可能となる。さらに、電解コンデンサと並列に整流ダイオードを接続することにより、電解コンデンサへの逆方向の電圧印加を抑制することができる。電解コンデンサへの逆電圧印加を抑制できるため、電解コンデンサの劣化を防ぐことが可能となる。

（実施形態２）
実施形態１と共通する部分に関する説明は省略する。

図３に本発明におけるスイッチング電源の回路図の一例を示している。

交流電源１からの交流電源電圧は、ブリッジダイオード２〜５を介して、直列に接続された電解コンデンサ１５と１６に入力され、平滑される。抵抗１７と１８を直列に接続されて電解コンデンンサのバランス補正用の抵抗として機能する。整流ダイオード６１と６２は、それぞれ電解コンデンサ１５と１６に並列に接続されており、電解コンデンサに生じる逆方向の電圧印加を抑制している。

交流電源１の一方の電位は、トライアック６を介して直列に接続された電解コンデンサ１５と１６の中点に接続される。抵抗１９とコンデンサ２０はトライアック６のゲートのフィルタ回路である。つまり、トライアック６がオンのときは倍電圧整流回路として動作し、トライアック６がオフのときは全波整流回路として動作する。また、トライアック６のＴ１端子が電解コンデンサ１５と１６の中点に接続されている。

電解コンデンサ１５と１６で平滑された電圧（Ｖａとする）は、１次側と２次側とを絶縁する絶縁トランス７の主巻線７ａとＦＥＴ１０に入力される。絶縁トランス７の２次巻線７ｂは、ダイオード８で整流されコンデンサ９で平滑され、２次側の出力電圧Ｖｃｃを生成する。絶縁トランス７の補助巻線７ｃはダイオード１２で整流されコンデンサ１３で平滑され、制御ＩＣ１１の電源電圧Ｖｒｅｆとして供給される。制御ＩＣ１１はＦＥＴ１０を制御し、２次側の出力電圧Ｖｃｃを制御している。抵抗１４は制御ＩＣ１１の起動抵抗である。

絶縁トランス７の補助巻線７ｄの出力を、電流制限抵抗２１を介してダイオード２２でマイナス電源として整流し、ダイオード３２を介して、抵抗１９とコンデンサ２０のフィルタ回路に入力され、さらに、ダイオード３１を介してトライアック６のゲート端子に入力されている。補助巻線７ｄの基準電位はトライアック６のＴ１端子、つまり、電解コンデンサ１５と１６の中点に接続されている。補助巻線７ｄに出力が発生すれば、トライアック６はオンすることになる。補助巻線７ｄは、制御ＩＣ１１がＦＥＴ１０を駆動すると、主巻線７ａにスイッチング電流が流れ、絶縁トランス７の磁気結合により、電圧が発生する。

また、絶縁トランス７の補助巻線７ｄの出力を、電流制限抵抗２３を介してダイオード２４でマイナス電源として整流し、コンデンサ２５で平滑している。平滑された電源電圧Ｖｂは、抵抗２６と抵抗２８とツェナーダイオード２７を介して、第二のスイッチング手段としてのスイッチング素子であるＦＥＴ２９に入力される。ＦＥＴ２９は、トライアック６のＴ１端子とゲート端子間にダイオード３３を介して接続されている。平滑された電源Ｖｂがツェナーダイオード２７のツェナー電圧Ｖｚ以上になると、ＦＥＴ２９がオンしトライアック６のＴ１端子とゲート端子間を短絡するため、トライアック６をオフすることになる。さらに、ＦＥＴ２９がオンすると、抵抗３４を介してトランジスタ３６がオンして、ツェナーダイオード２７を短絡する。抵抗３５は、トランジスタ３６のベースエミッタ間抵抗である。ツェナーダイオードが短絡されるため、平滑された電源電圧Ｖｂがツェナー電圧Ｖｚ以下となっても、ＦＥＴ２９がオン状態を保持することになる。

補助巻線７ｄは主巻線７ａに対して、フォワード巻（巻き線方向が同じ）としているため、補助巻線７ｄには電解コンデンサ１５と１６に平滑された電圧Ｖａに概比例した電圧が発生する。つまり、ツェナーダイオード２７のツェナー電圧を１００Ｖ系統電圧と２００Ｖ系統電圧の間の電圧に対応した閾値電圧に設定することにより、その閾値電圧以下では倍電圧整流回路に、閾値電圧以上では全波整流回路に切替えることが可能となる。詳細には、ツェナーダイオード２７のツェナー電圧を、１００Ｖ系統電圧と２００Ｖ系統電圧の間の電圧の２倍の√２倍の電圧の（補助巻線７ｄの巻数／主巻線７ａの巻数）倍の値に設定することになる（実施形態１と同様）。さらに、一旦、閾値電圧以上となり、全波整流回路に切替わると、電源がオフされるまで全波整流回路として動作する状態となる。

動作波形の概略を図４に示す。１００Ｖ系統電圧が入力された場合と、２００Ｖ系統電圧が入力された場合を示す。

１００Ｖ系統電圧が入力された場合、電源をオンすると、トライアック６はオフしているため、全波整流回路として動作し、電解コンデンサ１５と１６の平滑電圧Ｖａが上昇する。制御ＩＣ１１が起動し、スイッチング電流が流れると、補助巻線７ｄに電圧が発生し、コンデンサ２５の電圧Ｖｂが上昇し始める。電圧Ｖｂがトライアック６のゲートトリガ電圧に達すると、トライアック６がオンし倍電圧整流回路となる。倍電圧整流回路となると、コンデンサ２５の電圧Ｖｂがさらに大きくなる。しかしながら、ツェナー電圧Ｖｚまで大きくならないため、ＦＥＴ２９がオンしない。つまり、倍電圧整流回路として動作することになる。

２００Ｖ系統電圧が入力された場合、電源をオンすると、トライアック６はオフしているため、全波整流回路として動作し、電解コンデンサ１５と１６の平滑電圧Ｖａが上昇する。制御ＩＣ１１が起動し、スイッチング電流が流れると、補助巻線７ｄに電圧が発生し、コンデンサ２５の電圧Ｖｂが上昇し始める。電圧Ｖｂがトライアック６のゲートトリガ電圧に達すると、トライアック６がオンし倍電圧整流回路となる。倍電圧整流回路となると、コンデンサ２５の電圧Ｖｂがさらに大きくなり、ツェナー電圧Ｖｚより大きくなる。ツェナー電圧Ｖｚより大きくなると、ＦＥＴ２９がオンし、トライアック６がオフするため、全波整流回路となる。さらに、ＦＥＴ２９がオンすると、トランジスタ３６がオンし、ツェナーダイオード２７が短絡される。

全波整流回路になると、コンデンサ２５の電圧Ｖｂが小さくなり、Ｖｂがツェナー電圧Ｖｚより小さくなる。ツェナー電圧Ｖｚより小さくなっても、トランジスタ３６によりツェナーダイオード２７が短絡されているため、ＦＥＴ２９がオン状態のままとなり、倍電圧整流回路として動作する状態に保持される。この保持は補助巻線からの出力が継続されている間、つまり、電源がオフされるまで継続される。

また、倍電圧整流回路から全波整流回路に切替わる時や電源オフ時には、トライアック６がオフになり、電解コンデンサ１５と１６が所定電位まで放電する。この場合、電解コンデンサ１５，１６のそれぞれの負荷状況や、電解コンデンサ１５，１６のインピーダンスがアンバランスになることの影響により、電解コンデンサ１５と１６に逆方向の電圧が印加されることになる。しかし、電解コンデンサ１５，１６には、それぞれ整流ダイオード６１，６２が接続されているため、整流ダイオードの順方向電圧以上は逆方向の電圧が印加さなれない。

上述したように、本実施形態では、絶縁トランスの補助巻線出力により交流入力電源電圧を識別し、かつ、絶縁トランスの補助巻線出力でトライアックのゲート端子を駆動することにより、消費電力を低減した回路を構成することが可能となる。また、交流入力電源電圧を識別し、所定電圧より大きい電圧が入力された場合に、倍電圧整流回路から全波整流回路に切替えると共に、その状態を保持することにより、１００Ｖ系統電圧と２００Ｖ系統電圧に応じて動作可能なスイッチング電源を提供することが可能となる。さらに、電解コンデンサと並列に整流ダイオードを接続することにより、電解コンデンサへの逆方向の電圧印加を抑制することができるため、電解コンデンサの劣化を防ぐことが可能となる。

（実施形態３）
実施形態１及び実施形態２と共通する部分に関しては説明を省略する。

図５に本発明におけるスイッチング電源の回路図の一例を示している。

交流電源１からの交流電源電圧は、ブリッジダイオード２〜５を介して、直列に接続された電解コンデンサ１５と１６に入力され、平滑される。抵抗１７と１８を直列に接続することによってその抵抗を電解コンデンンサのバランス補正用として機能している。整流ダイオード６１と６２は、それぞれ電解コンデンサ１５と１６に並列に接続されており、電解コンデンサに生じる逆電圧を抑制している。

電解コンデンサ１５と１６で平滑された電圧（Ｖａとする）は、１次側と２次側とを絶縁する絶縁トランス７の主巻線７ａとＦＥＴ１０に入力される。絶縁トランス７の２次巻線７ｂは、ダイオード８で整流されコンデンサ９で平滑され、２次側の出力電圧Ｖｃｃを生成する。絶縁トランス７の補助巻線７ｃはダイオード１２で整流されコンデンサ１３で平滑され、制御ＩＣ１１の電源Ｖｒｅｆとして供給される。制御ＩＣ１１はＦＥＴ１０を制御し、２次側の出力電圧Ｖｃｃを制御している。抵抗１４は制御ＩＣ１１の起動抵抗である。

絶縁トランス７の補助巻線７ｄの出力を、電流制限抵抗２３を介してダイオード２４でマイナス電源として整流し、コンデンサ２５で平滑している。平滑された電源電圧Ｖｂは、抵抗４２と抵抗４３を介してスイッチング素子であるＦＥＴ４１に入力され、ＦＥＴ４１はトライアック６のゲート端子に入力されている。補助巻線７ｄの基準電位はトライアック６のＴ１端子、つまり、電解コンデンサ１５と１６の中点に接続されている。補助巻線７ｄに出力が発生すれば、電源Ｖｂが上昇しＦＥＴ４１がオンとなり、トライアック６がオンすることになる。補助巻線７ｄは、制御ＩＣ１１がＦＥＴ１０を駆動すると、主巻線７ａにスイッチング電流が流れ、絶縁トランス７の磁気結合により、電圧が発生する。

また、平滑された電源出夏Ｖｂは、ツェナーダイオード２７と抵抗２８と抵抗２６を介して、スイッチング素子であるトランジスタ４４に入力される。平滑された電源電圧Ｖｂがツェナーダイオード２７のツェナー電圧Ｖｚ以上になると、トランジスタ４４がオンし、ＦＥＴ４１をオフするため、トライアック６がオフすることになる。さらに、トランジスタ４４がオンすると、ダイオード４８と抵抗４７を介してトランジスタ４５をオンにして、ツェナーダイオード２７を短絡する。抵抗４６は、トランジスタ４５のベースエミッタ間抵抗である。ツェナーダイオードが短絡されるため、平滑された電源電圧Ｖｂがツェナー電圧Ｖｚ以下となっても、トランジスタ４４がオン状態、トライアック６のオフ状態を保持することになる。

補助巻線７ｄは主巻線７ａに対して、フォワード巻（巻き線方向が同じ）としているため、補助巻線７ｄには電解コンデンサ１５と１６に平滑された電圧Ｖａに概比例した電圧が発生する。つまり、ツェナーダイオード２７のツェナー電圧を１００Ｖ系統電圧と２００Ｖ系統電圧の間の電圧に対応した閾値電圧に設定することにより、その閾値電圧以下では倍電圧整流回路に、閾値電圧以上では全波整流回路に切替えることが可能となる。詳細には、ツェナーダイオード２７のツェナー電圧を、１００Ｖ系統電圧と２００Ｖ系統電圧の間の電圧の２倍の√２倍の電圧の（補助巻線７ｄの巻数／主巻線７ａの巻数）倍の値に設定することになる（実施形態１と同じ）。さらに、一旦、閾値電圧以上となり、全波整流回路に切替わると、電源がオフされるまで全波整流回路として動作した状態のままとなる。

つまり、回路構成は異なるものの、補助巻線７ｄの出力電圧とトライアックのオン／オフ動作の関係は実施形態２と同様である。

上述したように、本実施形態では、絶縁トランスの補助巻線出力により交流入力電源電圧を識別し、かつ、絶縁トランスの補助巻線出力でトライアックのゲート端子を駆動することにより、消費電力を低減した回路を構成することが可能となる。また、交流入力電源電圧を識別し、所定電圧より大きい電圧が入力された場合に、倍電圧整流回路から全波整流回路に切替えると共に、その状態を保持することにより、１００Ｖ系統電圧と２００Ｖ系統電圧に応じて動作可能なスイッチング電源を提供することが可能となる。さらに、電解コンデンサと並列に整流ダイオードを接続することにより、電解コンデンサへの逆電圧印加を抑制することができるため、電解コンデンサの劣化を防ぐことが可能となる。

（実施形態４）
実施形態１から実施形態３までと共通する実施形態部分に関する説明は省略する。

図６に本発明におけるスイッチング電源の回路図の一例を示している。

図６の回路図は基本的には実施形態２の回路図（図３）を前提としている。異なる点はダイオード３３がフォトカプラ５１の発光ダイオードになっている点である。また、フォトカプラ５１の出力トランジスタは、制御ＩＣ１１のＯｆｆ端子に接続されている。電源Ｖｂが上昇し、ＦＥＴ２９がオンすると、フォトカプラ５１がオンし、制御ＩＣ１１をオフにし、電源を停止させる。電源がラッチ状態で停止すると、補助巻線７ｄからの出力がなくなるため、トライアック６はオフとなり、全波整流回路となる。

つまり、ツェナーダイオード２７のツェナー電圧を１００Ｖ系統電圧と２００Ｖ系統電圧の間の電圧に対応した閾値電圧に設定することにより、その閾値電圧以下では倍電圧整流回路に、一旦閾値電圧以上となると、全波整流回路に切替えることが可能となる。さらに、倍電圧整流回路から全波整流回路に切替わると電源を停止し、全波整流回路の状態でラッチ状態となるため、確実に電源を動作及び停止することが可能となる。

本実施形態におけるスイッチング電源を説明する図である。本発明におけるスイッチング電源の概略動作を示した図である。本発明における第２の実施形態のスイッチング電源を説明する図である。本発明における第２の実施形態のスイッチング電源の概略動作を示した図である。本発明における第３の実施形態のスイッチング電源を説明する図である。本発明における第４の実施形態のスイッチング電源を説明する図である。本発明における従来例のスイッチング電源を説明する図である。

符号の説明

１交流入力電源
２，３，４，５ブリッジダイオード
６トライアック
１５，１６電解コンデンサ
７絶縁トランス
１０，２９，３６，４１，４４，４５スイッチング素子

Claims

入力される交流電圧に応じて全波整流回路として動作するか、または、倍電圧整流回路として動作するかを切り替え可能なトライアックと、前記トライアックよって動作を切替えて前記交流電圧を全波整流、または、倍電圧整流する整流手段と、前記整流手段によって整流された電圧が入力される１次側に主巻線と補助巻線を有し、出力電圧を生成する２次側に２次巻線を有し、前記１次側と前記２次側を絶縁するトランスと、前記整流手段によって整流された電圧を平滑した平滑電圧が前記トランスの前記主巻線と第一のスイッチング手段に入力されることにより、前記２次巻線に出力電圧が生成されるスイッチング電源装置において、
前記補助巻線の出力を整流して得られた出力電圧を前記トライアックのゲート端子に入力し、
前記トランスの前記補助巻線の出力電圧が予め定められている閾値電圧以上になると、前記トライアックをオフして、前記倍電圧整流回路の動作から前記全波整流回路の動作に切替え、前記トランスの前記補助巻線の出力電圧が、前記閾値電圧より大きい状態が継続した場合に、前記トライアックをオフ状態に切替えて前記オフ状態を保持し、
前記交流電圧が入力されるライン間に直列に接続された２つのコンデンサが接続されており、前記トライアックは、前記直列に接続された２つのコンデンサが接続される中点と前記全波整流回路からの２つの入力のうち１つと接続されており、
前記２つのコンデンサで平滑された電圧は、前記主巻線と前記第一のスイッチング手段と、に入力され、
前記補助巻線からの出力電圧が入力される二つのラインのうちの一方のラインが前記トライアックのＴ１端子に接続されており、前記二つのラインの他方のラインは、前記トライアックのゲート端子に接続されており、前記他方のラインからの出力は、さらに整流及び平滑されて、ダイオードを介して、第二のスイッチング手段に入力されており、
前記第二のスイッチング手段は、前記トライアックのゲート端子とＴ１端子に並列に接続されていることを特徴とするスイッチング電源装置。
前記直列に接続された２つのコンデンサのそれぞれに、ダイオードが並列に接続されていることを特徴とする請求項１に記載のスイッチング電源装置。
前記トライアックのＴ１端子が前記中点に接続されていることを特徴とする請求項１または２に記載のスイッチング電源装置。
前記第二のスイッチング手段がオンすると、前記ダイオードを短絡するように回路が構成されていることを特徴とする請求項１乃至３のいずれか１項に記載のスイッチング電源装置。
前記トライアックをオンからオフにして、前記倍電圧整流回路の動作から全波整流回路の動作に切替えたことに応じて、前記スイッチング電源装置を停止させることを特徴とする請求項１乃至４のいずれか１項に記載のスイッチング電源装置。