JP5229345B2 - 電源回路 - Google Patents

Description

本発明は、スイッチング電源を用いた電源回路に関する。

インバータ回路のような、スイッチング素子を有する電力変換装置では、スイッチング素子の制御端子に駆動信号（直流電圧）を与えるための電源回路が必要である。また、スイッチング素子を安定して動作させるためには、電源回路から安定した電圧を与えることが必要である。もしこの電圧が、落雷等による短時間の電源遮断等により異常に低下すると、スイッチング素子の安定動作は保証されない。代表的なスイッチング素子であるＩＧＢＴ（Insulated Gate Bipolar Transistor）は、制御端子（ゲート）に例えば６Ｖ程度の、素子がオン状態となるゲート電圧閾値(Vth)を持つが、ゲート電圧が低い場合には、コレクタ・エミッタ間の飽和電圧が高く、電流を十分に流せずに損失が大きな状態となるため、通常は１０Ｖ程度を超えるゲート電圧を与えてオン動作させ、オフにしたいときはゲート電圧をほぼ０Ｖとする、という駆動電圧制御を行う。

言い換えれば、ゲート電圧が約６〜１０Ｖまでの範囲は不安定な動作領域である。従って、スイッチング素子の動作中にＩＧＢＴを駆動するためのゲート電圧が低下すると、ＩＧＢＴの異常発熱や、誤動作が生じる。インバータ回路の場合には、ＩＧＢＴが想定通りに動作しないと、電源間の短絡検出ができなかったり、発熱が過大になる等の不具合を招く場合もある。
一方、電源回路の故障等によって、ゲート電圧が過大となる場合もあり得る。もし、ＩＧＢＴのゲート耐圧を超えるゲート電圧が付与されると、ＩＧＢＴが故障する恐れがある。

そこで、ゲート電圧の異常を判定する手段を設け、異常な場合にはＩＧＢＴをオフにすることが提案されている（例えば、特許文献１参照。）。また、これとは異なるが、同様な目的で本出願人が実施している、ゲート電圧用の電源電圧の異常を判定する回路例を図４に示す。図４において、ＣＰＵ（図示せず。）から与えられるゲート信号（例えばオン指令が５Ｖ、オフ指令が０Ｖとなる信号）に応じて、ゲートドライブ用のフォトカプラ（以下、ドライブ用カプラと略す。）５１は、ゲート電圧（例えばオン指令が１５Ｖ）をＩＧＢＴ５２に付与する。ドライブ用カプラ５１には、ゲート電圧の基になる制御電源電圧が、２つの電路５３，５４間に供給されている。

また、２つの電路５３，５４間には、ツエナーダイオード５５とフォトカプラ５６の入力側の発光ダイオード５６ｄとの直列体が、接続されている。フォトカプラ５６の出力側のフォトトランジスタ５６ｔは、エミッタ接地され、コレクタに接続された電路５８は、抵抗５７を介してプルアップされている。

電路５３，５４間の電圧が正常なときは、ツエナーダイオード５５が導通して発光ダイオード５６ｄが点灯し、フォトカプラ５６がオンになるので、電路５８は電位がＬレベルとなる。２つの電路５３，５４間の電圧が低下すると、ツエナーダイオード５５が非導通となって発光ダイオード５６ｄが消灯し、フォトカプラ５６がオフになるので、電路５８は電位がＨレベルとなり、これが異常信号として出力される。異常信号に基づいてＣＰＵからのゲート信号出力を停止させる（０Ｖを出力する。）ことによって、ＩＧＢＴ５２をオフさせ、制御電圧低下の状態でのＩＧＢＴ５２の使用を回避することができる。

特開２００３−１２５５８８号公報(図１４)

一般にインバータ回路においては複数のスイッチング素子が使用される。ここでは、スイッチング素子としてＩＧＢＴを例にとって説明すると、ＩＧＢＴは、アームや基準電位の違いから、各ＩＧＢＴのゲート駆動に共通の電源回路を用いることはできず、複数の互いに絶縁された電源回路が必要である。そのため、それら複数のＩＧＢＴをそれぞれの制御電圧低下時にオフするためには、特許文献１の電源回路では、ＩＧＢＴごとに異常判定の回路を設けることが必要である。また、図４の電源回路においても、少なくとも電源回路（電路５３，５４）ごとに異常判定の回路を設けることが必要である。このように、従来の電源回路では、電源回路ごと、あるいはＩＧＢＴごとに異常判定の回路を設ける必要があるので、必要な実装部品数が増大する。その結果として回路構成は複雑になり、基板の大型化やコストアップを招いていた。
なお、上記のような制御電圧低下とは逆に、制御電圧上昇もあり得るが、この場合にも同様な問題点が生じる。

かかる従来の問題点に鑑み、本発明は、簡素な回路構成で確実に電圧の異常を検知できる電源回路を提供することを目的とする。

（１）本発明は、スイッチング素子に制御信号を与えるための制御電源電圧を供給する電源回路であって、前記スイッチング素子に対して所要数の出力回路で前記制御電源電圧を供給する機能及び、いずれかの出力回路における出力電圧を一定に保つフィードバック制御の機能を有するスイッチング電源と、前記スイッチング電源の出力する電圧を所定の定電圧に低下させて出力するレギュレータ回路と、前記フィードバック制御に使用されている出力回路の出力電圧に基づいて前記制御電源電圧を監視し、前記出力回路の出力電圧に基づく対象電圧が低下したが前記定電圧に基づく基準電圧は一定値を保っている状態において、前記対象電圧が前記基準電圧より低くなったときに、前記スイッチング素子の制御装置に対して、当該制御電源電圧が異常なときは前記制御信号の出力を停止させる信号を出力する監視回路と、を備えたものである。

上記のように構成された電源回路では、フィードバック制御によって安定しているはずの出力電圧が異常な値になれば、他の出力回路の出力電圧も異常な値になっている。従って、出力回路ごとに電圧を監視せずとも、フィードバック制御に使用されている出力回路の出力電圧により、スイッチング電源全体の電圧監視ができる。従って、この出力電圧に基づいて、スイッチング電源そのもの若しくはスイッチング電源への入力が何らかの異常であると判断してスイッチング素子への制御信号の出力を停止させることにより、スイッチング素子を保護することができる。
また、レギュレータ回路への入力電圧が下がっても、レギュレータ回路は元々、入力電圧を低下させた定電圧を出力するため、入力電圧が定電圧を下回るまでは、定電圧を出力し続け、基準電圧は変わらない。従って、対象電圧が基準電圧より低いときは、スイッチング電源そのものもしくはスイッチング電源への入力が何らかの異常状態であると判断してスイッチング素子への制御信号の出力を停止させることにより、スイッチング素子を保護することができる。

（２）また、上記（１）の電源回路において、監視回路は、制御電源電圧が異常に低下したとき制御信号の出力を停止させる信号を出力するものであってもよい。
すなわち、フィードバック制御によって安定しているはずの出力電圧が異常低下すれば、他の出力回路の出力電圧も低下している。従って、この出力電圧に基づいて、スイッチング素子を保護することができる。

（３）また、上記（１）の電源回路において、レギュレータ回路は、複数段のレギュレータによって構成され、後段ほど、出力する定電圧が低くなるものであってもよい。
この場合、後段のレギュレータほど、その入力電圧が低くても出力電圧を保持できるため、最終段のレギュレータの出力が定電圧を下回るまでの時間を確保し易くなる。すなわち、最終段のレギュレータは、スイッチング電源の出力電圧が異常低下しても、その時から比較的長い時間、定電圧の出力を維持することができる。

（４）また、上記（１）又は（３）の電源回路において、スイッチング素子の制御電源電圧が、当該スイッチング素子を正常に動作させることが可能な所定電圧より低くなる前に、対象電圧が基準電圧より低くなることが好ましい。
このようにすることで、監視回路がスイッチング素子を保護するより先にスイッチング素子が異常動作を行なうことを、回避することができる。

（５）また、本発明は、スイッチング素子に制御信号を与えるための制御電源電圧を供給する電源回路であって、前記スイッチング素子に対して所要数の出力回路で前記制御電源電圧を供給する機能及び、いずれかの出力回路における出力電圧を一定に保つフィードバック制御の機能を有するスイッチング電源と、前記スイッチング電源の出力する電圧を所定の定電圧に低下させて出力するレギュレータ回路と、前記フィードバック制御に使用されている出力回路の出力電圧に基づいて前記制御電源電圧を監視し、前記出力回路の出力電圧に基づく対象電圧が上昇したが前記定電圧に基づく基準電圧は一定値を保っている状態において、前記対象電圧が前記基準電圧より高くなったときに、前記スイッチング素子の制御装置に対して、前記制御信号の出力を停止させる信号を出力する監視回路とを備えている。
上記のように構成された電源回路では、フィードバック制御によって安定しているはずの出力電圧が異常な値になれば、他の出力回路の出力電圧も異常な値になっている。従って、出力回路ごとに電圧を監視せずとも、フィードバック制御に使用されている出力回路の出力電圧により、スイッチング電源全体の電圧監視ができる。従って、この出力電圧に基づいて、スイッチング電源そのもの若しくはスイッチング電源への入力が何らかの異常であると判断してスイッチング素子への制御信号の出力を停止させることにより、スイッチング素子を保護することができる。
また、レギュレータ回路への入力電圧が上がっても、レギュレータ回路は定電圧を出力し続け、基準電圧は変わらない。従って、対象電圧が基準電圧より高いときは、スイッチング電源そのものもしくはスイッチング電源への入力が何らかの異常状態であると判断してスイッチング素子への制御信号の出力を停止させることにより、スイッチング素子を保護することができる。

（６）また、上記（５）の電源回路において、監視回路は、制御電源電圧が異常に上昇したとき制御信号の出力を停止させる信号を出力するものであってもよい。
すなわち、フィードバック制御によって安定しているはずの出力電圧が異常上昇すれば、他の出力回路の出力電圧も上昇している。従って、この出力電圧に基づいて、スイッチング素子を保護することができる。

（７）また、上記（５）の電源回路では、制御電源電圧が上昇してスイッチング素子の制御端子の電圧が耐圧を超えるより前に、対象電圧が基準電圧より高くなるようにしてもよい。
このようにすることで、スイッチング素子に対して異常に高い電圧が付与される前に、監視回路がスイッチング素子を保護することができる。

（８）また、上記（１）〜（７）のいずれかの電源回路において、対象電圧と基準電圧とは、スイッチング電源の出力側の共通のＧＮＤ電位から見た電圧であることが好ましい。
この場合、共通のＧＮＤ電位に対する２系統の電圧をそのまま監視回路への２入力とすることができ、相互に絶縁する必要が無いので、回路構成が簡素になる。

（９）また、上記（８）の電源回路において、制御装置の電源電圧は、対象電圧及び基準電圧と同様に、ＧＮＤ電位から見た電圧であることが好ましい。
この場合、監視回路の出力をそのまま制御装置へ入力することができ、相互に絶縁する必要が無いので、回路構成が簡素になる。

（１０）また、上記（１）〜（７）のいずれかの電源回路において、制御装置の電源電圧は、レギュレータ回路の出力電圧を用いているものであってもよい。
この場合、制御装置の電源電圧が安定する。

（１１）また、上記（１）〜（１０）のいずれかの電源回路において、スイッチング素子は、複数個で電力変換回路を構成する電圧駆動型素子であってもよい。
この場合、スイッチング電源の出力電圧が異常低下することによって制御信号としてのゲート電圧が下がると、ＩＧＢＴやＭＯＳＦＥＴ等の電圧駆動型素子の異常発熱やスイッチング不良を招く可能性があるが、ゲート電圧の供給を停止することによって、かかる事態を未然に防止することができる。

本発明の電源回路によれば、簡素な回路構成で確実に電圧の異常を検知し、スイッチング素子を保護することができる。

本発明の一実施形態に係る電源回路を中心とした回路図である。 レギュレータ回路の電圧変化等を示す図である。 図１の各部の電圧変化及び監視回路の出力の変化を示す図である。 ゲート電圧用の電源電圧の異常を判定するための、従来の回路例である。

図１は、本発明の一実施形態に係る電源回路を中心とした回路図である。図において、電源回路は、スイッチング電源１、レギュレータ回路２、監視回路３、及び、制御装置８を主な構成要素として構成されている。スイッチング電源１は、スイッチングトランス１０、整流回路１１、スイッチング素子（例えばＩＧＢＴ）１２、コントローラ１３、平滑コンデンサＣ０，Ｃ１１，Ｃ１２，Ｃ２，Ｃ３及び、ダイオードＤ１１，Ｄ１２，Ｄ２，Ｄ３を、図示のように接続して構成されている。

商用交流電源４から供給される交流電圧は整流回路１１で全波整流され、平滑コンデンサＣ０で平滑される。平滑された電圧により、スイッチング素子１２を介して、スイッチングトランス１０の入力側巻線１００に電流が流れる。スイッチング素子１２は、コントローラ１３によってＰＷＭ制御され、高周波スイッチングを行う。このスイッチングによって出力側の複数の巻線１０１〜１０３にそれぞれ巻数比に応じた電圧が誘起される。誘起された電圧は、それぞれ、ダイオードＤ１１，Ｄ１２，Ｄ２，Ｄ３及び平滑コンデンサＣ１１，Ｃ１２，Ｃ２，Ｃ３を介して整流・平滑され、出力回路１ａ，１ｂ，１ｃを構成する。巻線１０１は、センタータップ付き巻線であり、出力回路１ａは、例えば１５Ｖと、７Ｖとを出力する。

出力回路１ｂ〜１ｃは、２回路のみを図示しているが、実際には、負荷となるスイッチング素子に対しての所要数だけ設けられる。出力回路１ｂ，１ｃは、ドライブ用カプラ（ゲートドライブ用のフォトカプラ）５，６に対して、ＩＧＢＴであるスイッチング素子７１，７２に制御信号（ゲート電圧）を与えるための制御電源電圧を供給する。ゲート電圧の論理上の基になるゲート信号は、制御装置としてのＣＰＵ８からドライブ用カプラ５，６に対して与えられる。

スイッチング素子７１，７２は、インバータやコンバータ等の電力変換回路７を構成するものであり、実際には適用される回路に応じた数のスイッチング素子が設けられ、それぞれに対して、あるいは動作が同じ素子に対して共通に、ドライブ用カプラが設けられる。但し、スイッチング素子の用途は電力変換回路に限られず、他の種々のスイッチとして用いられるものであってもよい。また、出力回路は、共通の基準電位や必要電圧等の条件を満たす場合には、複数のドライブ用カプラに対して出力する構成とする場合もある。なお、ＣＰＵ８は、例えば、レギュレータ回路２の出力から３．３Ｖの電源供給を受ける。

一方、出力回路１ａの定格１５Ｖの出力電圧は、フィードバック制御に使用されている。すなわち、１５Ｖであるべき電圧が１５Ｖより高くなると、コントローラ１３はＰＷＭ制御のデューティを下げてスイッチングトランス１０の出力電圧を下げるように動作する。逆に、１５Ｖであるべき電圧が１５Ｖより低くなると、コントローラ１３はＰＷＭ制御のデューティを上げてスイッチングトランス１０の出力電圧を上げるように動作する。このようなフィードバック制御により、スイッチング電源１の各出力回路の出力する電圧は、所定の値から大きく外れることなく維持されている。特に、フィードバック制御に使用されている出力回路１ａの電圧は、極めて小さい変動範囲内（例えば１５Ｖ出力は、±０．２５Ｖの精度である１４．７５〜１５．２５Ｖの範囲内）に維持されている。

逆に、出力回路１ａの電圧がこの変動範囲内にあれば、他の出力回路１ｂ，１ｃの電圧も、正常な許容範囲内に電圧が維持されるようになっている。また、フィードバック制御によって安定しているはずの出力回路１ａの電圧が交流電圧低下等により異常低下すれば、他の出力回路１ｂ，１ｃの出力電圧も低下する。従って、出力回路ごとに電圧を監視せずとも、フィードバック制御に使用されている出力回路１ａの出力電圧に基づいて、スイッチング電源１の出力全体の電圧監視ができる。

そこで、出力回路１ａの電圧に基づいて、スイッチング電源１全体としての出力電圧の異常低下を監視する。監視回路３は、そのための回路であり、フィードバック電圧（コントローラ１３に入力される電圧）を例えば抵抗Ｒ１，Ｒ２で分圧して、コンパレータ３１の一方の入力端子に付与する。この電圧を、後述の基準電圧Ｖｒと比較されるべき対象電圧Ｖｉｎとする。

一方、出力回路１ａのうち、７Ｖの回路には、レギュレータ回路２が接続されている。レギュレータ回路２は、レギュレータ（３端子レギュレータ）と電解コンデンサとを１組にして、これを２組、すなわち２段に接続したものである。すなわち、前段のレギュレータ２１は、入力電圧（７Ｖ）を定電圧５Ｖに低下させて出力する。その出力は、電解コンデンサＣ５を介して後段のレギュレータ２２の入力となる。後段のレギュレータ２２は、入力電圧（５Ｖ）を定電圧３．３Ｖに低下させて出力する。その出力は、電解コンデンサＣ６を介して、監視回路３に与えられる。監視回路３では、３．３Ｖの電圧を、例えば抵抗Ｒ３，Ｒ４で分圧して、コンパレータ３１の他方の入力端子に付与する。この電圧を、基準電圧Ｖｒとする。

なお、出力回路１ａにおける７Ｖ，１５Ｖに共通の電路はＧＮＤ電位にあり、対象電圧Ｖｉｎ及び基準電圧Ｖｒも、共通のＧＮＤ電位に対する電圧である。従って、共通のＧＮＤ電位に対する２系統の電圧をそのまま監視回路３への２入力とすることができ、相互に絶縁する必要が無いので、回路構成が簡素になる。また、ＣＰＵ８も共通ＧＮＤ電位であるため、さらに回路構成は簡素化される。

スイッチング電源１の出力電圧が正常なときは、対象電圧Ｖｉｎは基準電圧Ｖｒより若干高くなるように抵抗Ｒ１，Ｒ２及びＲ３，Ｒ４による分圧比が設定されている。このときのコンパレータ３１の出力は例えばＨレベル(正常)である。ＣＰＵ８は、この出力を、スイッチング電源１の出力電圧の正常状態を示すものとして扱う。

次に、スイッチング電源１の出力電圧が短時間の電源遮断やコントローラ１３の異常により異常低下したときの動作について説明する。
まず、レギュレータ回路２の動作について説明する。図２は、レギュレータ回路２の電圧変化を示す図である。なお、各レギュレータは通常、所要の定出力電圧を出力可能な入力電圧範囲が定められているが、ここでは説明を簡単にするため、入力電圧が定出力電圧以上であれば電圧出力可能と仮定する。

出力回路１ａの７Ｖ電圧は、時刻ｔ１に異常が発生すると徐々に下がり、最終的には０Ｖになる。前段のレギュレータ２１の出力は、時刻ｔ１以後もしばらくは５Ｖを維持するが、出力回路１ａの電圧が５Ｖより低くなる時刻ｔ２以後は、徐々に下がり、最終的には０になる。後段のレギュレータ２２の出力は、時刻ｔ２以後もしばらくは３．３Ｖを維持するが、レギュレータ２１の出力電圧が３．３Ｖより低くなる時刻ｔ３以後は、徐々に下がり、最終的には０になる。
上記のように、後段のレギュレータ２２の出力は、異常が発生した時刻ｔ１以後、時刻ｔ３まで、定電圧の出力電圧３．３Ｖを維持することができる。

図３は、各部の電圧変化及び監視回路３の出力の変化を示す図である。スイッチング素子７１，７２用の制御電源電圧すなわち、出力回路１ｂ又は１ｃの出力電圧は、時刻ｔｘに異常が発生すると徐々に下がり、時刻ｔｚにはスイッチング素子の不安定動作領域に入り、最終的には０Ｖになる。

フィードバック電圧に基づく対象電圧Ｖｉｎは、時刻ｔｘ以後、徐々に下がり、最終的には０Ｖになる。一方、基準電圧Ｖｒは、レギュレータ回路２の前述の作用により、異常発生後もしばらく電圧を維持する。従って、異常発生後の例えば時刻ｔｙには、基準電圧Ｖｒよりも対象電圧Ｖｉｎの方が低くなり、監視回路３におけるコンパレータ３１の出力がＨレベルからＬレベルへ変化する。この変化により、ＣＰＵ８は、スイッチング素子７１，７２のそれぞれのドライブ用カプラ５，６に対してゲート信号を送ることを停止する。従って、ドライブ用カプラ５，６からスイッチング素子７１，７２へのゲート電圧が失われ、スイッチング素子７１，７２はオフとなる。

なお、上記の時刻ｔｙにおいてスイッチング素子７１，７２用の制御電源電圧は多少下がっているが、この時点ではまだ、スイッチング素子７１，７２に異常発熱や誤動作は発生しない。逆に言えば、スイッチング素子７１，７２に異常発熱や誤動作が発生する可能性が生じる前に、監視回路３の出力が反転して異常を検出できるように、基準電圧Ｖｒ及び抵抗Ｒ１，Ｒ２の分圧比を設定しておくことになる。

以上のように、レギュレータ回路２への入力電圧が下がっても、レギュレータ回路２は元々、入力電圧を低下させた定電圧を出力するため、入力電圧が定電圧を下回るまでは、定電圧を出力し続け、基準電圧は変わらない。従って、対象電圧Ｖｉｎが基準電圧Ｖｒより低いときは、スイッチング素子７１，７２への制御信号の出力を停止させることにより、スイッチング素子７１，７２を保護することができる。ここで、ＣＰＵ８の電源電圧をレギュレータ回路２の出力電圧としておくことで、ＣＰＵ８をより長い間動作させ続けることができ、保護動作をより確実に行なうことができる。また、前述のように、出力回路ごとに電圧を監視せずとも、フィードバック制御に使用されている出力回路１ａの出力電圧に基づいて、スイッチング電源１全体の電圧監視ができる。

また、上記実施形態では、電圧の異常低下を例にとって説明したが、電圧が異常上昇する場合においても、その監視回路（３）を、対象電圧が基準電圧よりも高い場合に異常検出を行なう構成とするだけで、同様の効果を得ることができる。
具体的には、図１に示した監視回路３をもう１つ並列に設け、例えば、正常時は対象電圧Ｖｉｎが基準電圧Ｖｒよりも低くなるようにしておく。そして、電圧の異常上昇によって対象電圧Ｖｉｎが基準電圧Ｖｒよりも高くなると、コンパレータ３１の出力が反転することによって異常状態を検出し、ドライブ用カプラ５，６に対してゲート信号を送ることを停止すればよい。このときの基準電圧Ｖｒは、例えば対象電圧ＶｉｎがＩＧＢＴのゲート耐圧値を超えないような値に設定すればよい。

すなわち、このような電源回路によれば、簡素な回路構成で確実に電圧の異常（低下又は上昇）を検知し、スイッチング素子を保護することができる。スイッチング素子が、インバータ回路又はコンバータ回路等の電力変換回路を構成するＩＧＢＴである場合、スイッチング電源の出力電圧が異常低下することによって制御信号としてのゲート電圧が下がると、ＩＧＢＴの異常発熱やスイッチング不良を招く可能性があるが、ゲート電圧の供給を停止することによって、かかる事態を未然に防止することができる。また、スイッチング電源の出力電圧が異常上昇することによって制御信号としてのゲート電圧が高くなると、ＩＧＢＴの故障を招く可能性があるが、ゲート電圧の供給を停止することによって、かかる事態を未然に防止することができる。

なお、レギュレータ回路２のレギュレータは、１段でもよいし、入力電圧や必要とする負荷電圧によっては３段以上でもよい。複数段の場合には、後段ほど、出力する定電圧が低くなるようにすることにより、最終段のレギュレータの出力が定電圧を下回るまでの時間を確保し易くなる。すなわち、最終段のレギュレータは、スイッチング電源の出力電圧が異常低下しても、その時から比較的長い時間、定電圧の出力を維持することができる。

なお、上記実施形態におけるスイッチング素子７１，７２はＩＧＢＴであるとしたが、ＭＯＳＦＥＴ等の駆動電圧に依存してスイッチング状態が変わるその他のスイッチング素子であっても同様の効果を期待できる。

１：スイッチング電源
１ａ：出力回路
２：レギュレータ回路
３：監視回路
８：ＣＰＵ（制御装置）
７１，７２：スイッチング素子（ＩＧＢＴ）

Claims (11)

1. スイッチング素子（７１，７２）に制御信号を与えるための制御電源電圧を供給する電源回路であって、
   前記スイッチング素子（７１，７２）に対して所要数の出力回路で前記制御電源電圧を供給する機能及び、いずれかの出力回路における出力電圧を一定に保つフィードバック制御の機能を有するスイッチング電源（１）と、
   前記スイッチング電源（１）の出力する電圧を所定の定電圧に低下させて出力するレギュレータ回路（２）と、
   前記フィードバック制御に使用されている出力回路（１ａ）の出力電圧に基づいて前記制御電源電圧を監視し、前記出力回路（１ａ）の出力電圧に基づく対象電圧が低下したが前記定電圧に基づく基準電圧は一定値を保っている状態において、前記対象電圧が前記基準電圧より低くなったときに、前記スイッチング素子（７１，７２）の制御装置（８）に対して、前記制御信号の出力を停止させる信号を出力する監視回路（３）と
   を備えていることを特徴とする電源回路。
2. 前記監視回路（３）は、前記制御電源電圧が異常に低下したとき前記制御信号の出力を停止させる信号を出力する請求項１記載の電源回路。
3. 前記レギュレータ回路（２）は、複数段のレギュレータによって構成され、後段ほど、出力する定電圧が低くなる請求項１記載の電源回路。
4. 前記スイッチング素子（７１，７２）の制御電源電圧が、当該スイッチング素子を正常に動作させることが可能な所定電圧より低くなる前に、前記対象電圧が前記基準電圧より低くなる、請求項１又は３に記載の電源回路。
5. スイッチング素子（７１，７２）に制御信号を与えるための制御電源電圧を供給する電源回路であって、
   前記スイッチング素子（７１，７２）に対して所要数の出力回路で前記制御電源電圧を供給する機能及び、いずれかの出力回路における出力電圧を一定に保つフィードバック制御の機能を有するスイッチング電源（１）と、
   前記スイッチング電源（１）の出力する電圧を所定の定電圧に低下させて出力するレギュレータ回路（２）と、
   前記フィードバック制御に使用されている出力回路（１ａ）の出力電圧に基づいて前記制御電源電圧を監視し、前記出力回路（１ａ）の出力電圧に基づく対象電圧が上昇したが前記定電圧に基づく基準電圧は一定値を保っている状態において、前記対象電圧が前記基準電圧より高くなったときに、前記スイッチング素子（７１，７２）の制御装置（８）に対して、前記制御信号の出力を停止させる信号を出力する監視回路（３）と
   を備えていることを特徴とする電源回路。
6. 前記監視回路（３）は、前記制御電源電圧が異常に上昇したとき前記制御信号の出力を停止させる信号を出力する請求項５記載の電源回路。
7. 前記制御電源電圧が上昇して前記スイッチング素子（７１，７２）の制御端子の電圧が耐圧を超えるより前に、前記対象電圧が前記基準電圧より高くなる、請求項５記載の電源回路。
8. 前記対象電圧と前記基準電圧とは、前記スイッチング電源（１）の出力側の共通のＧＮＤ電位から見た電圧である請求項１〜７のいずれか１項に記載の電源回路。
9. 前記制御装置（８）の電源電圧は、前記対象電圧及び前記基準電圧と同様に、前記ＧＮＤ電位から見た電圧である、請求項８記載の電源回路。
10. 前記制御装置（８）の電源電圧は、前記レギュレータ回路（２）の出力電圧を用いている請求項１〜７のいずれか１項に記載の電源回路。
11. 前記スイッチング素子（７１，７２）は、複数個で電力変換回路を構成する電圧駆動型素子である請求項１〜１０のいずれか１項に記載の電源回路。

Images