JP6878156B2 - Ｄｃ／ｄｃコンバータ、同期整流コントローラ、電源アダプタおよび電子機器 - Google Patents

Ｄｃ／ｄｃコンバータ、同期整流コントローラ、電源アダプタおよび電子機器 Download PDF

Info

Publication number
JP6878156B2
JP6878156B2 JP2017114448A JP2017114448A JP6878156B2 JP 6878156 B2 JP6878156 B2 JP 6878156B2 JP 2017114448 A JP2017114448 A JP 2017114448A JP 2017114448 A JP2017114448 A JP 2017114448A JP 6878156 B2 JP6878156 B2 JP 6878156B2
Authority
JP
Japan
Prior art keywords
converter
voltage
transistor
controller
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017114448A
Other languages
English (en)
Other versions
JP2018019589A (ja
Inventor
弘基 菊池
弘基 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to US15/638,994 priority Critical patent/US10333415B2/en
Publication of JP2018019589A publication Critical patent/JP2018019589A/ja
Application granted granted Critical
Publication of JP6878156B2 publication Critical patent/JP6878156B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、絶縁同期整流型ＤＣ／ＤＣコンバータに関する。
ＡＣ／ＤＣコンバータをはじめとする様々な電源回路に、フライバック型のＤＣ／ＤＣコンバータが利用される。図１（ａ）は、ダイオード整流型のフライバックコンバータ２００Ｒの回路図であり、図１（ｂ）は、同期整流型のフライバックコンバータ２００Ｓの回路図である。
図１（ａ）のフライバックコンバータ２００Ｒは、その入力端子Ｐ１に入力電圧ＶＩＮを受け、所定の目標電圧に安定化された直流の出力電圧ＶＯＵＴを生成し、出力端子Ｐ２と接地端子Ｐ３の間に接続される負荷（不図示）に供給する。トランスＴ１の一次巻線Ｗ１には、スイッチングトランジスタＭ１が接続され、二次巻線Ｗ２には、ダイオードＤ１が接続される。出力キャパシタＣ１は、出力端子Ｐ２に接続される。
フィードバック回路２０６は、出力電圧ＶＯＵＴとその目標電圧ＶＯＵＴ（ＲＥＦ）の誤差に応じた電流でフォトカプラ２０４の発光素子を駆動する。フォトカプラ２０４の受光素子には、誤差に応じたフィードバック電流ＩＦＢが流れる。一次側コントローラ（Primary Controller）２０２のＦＢ（フィードバック）ピンには、フィードバック電流ＩＦＢに応じたフィードバック信号ＶＦＢが発生し、一次側コントローラ２０２は、フィードバック信号ＶＦＢに応じたデューティ比（あるいは周波数）を有するパルス信号を発生し、スイッチングトランジスタＭ１を駆動する。
図１（ａ）のダイオード整流型のフライバックコンバータでは、ダイオードＤ１において、Ｖｆ×ＩＯＵＴの電力損失が発生する。Ｖｆは順方向電圧であり、ＩＯＵＴは負荷電流である。Ｖｆ＝０．５Ｖ、ＩＯＵＴ＝１０Ａとすると、電力損失は５Ｗとなる。そのため、多くの用途において、ダイオードＤ１を冷却するための放熱板やヒートシンクが必要となる。
図１（ｂ）のフライバックコンバータ２００Ｓは、図１（ａ）のダイオードＤ１に代えて、同期整流トランジスタＭ２および同期整流コントローラ（同期整流ＩＣともいう）３００Ｓを備える。同期整流コントローラ３００Ｓは、一次側のスイッチングトランジスタＭ１のスイッチングと同期して、同期整流トランジスタＭ２をスイッチングする。
同期整流型のフライバックコンバータでは、同期整流トランジスタＭ２の損失は、ＲＯＮ×ＩＯＵＴ ２となる。ＲＯＮは同期整流トランジスタＭ２のオン抵抗であり、ＲＯＮ＝５ｍΩ、ＩＯＵＴ＝１０Ａとすると、損失は０．５Ｗとなりダイオード整流型に比べて大きく低減する。したがって理論上、同期整流型では、放熱板やヒートシンクが不要であり、あるいは簡略化できる。
特開２００９−１５９７２１号公報
本発明者らは、図１（ｂ）の同期整流型のコンバータについて検討した結果、以下の課題を認識するに至った。
課題１． 同期整流コントローラ３００Ｓは、スイッチングトランジスタＭ１がターンオフすると、同期整流トランジスタＭ２をターンオンし、二次巻線Ｗ２の電流がゼロになる（２次側ゼロカレント）と、同期整流トランジスタＭ２をターンオフする。このために、同期整流コントローラ３００Ｓは、同期整流トランジスタＭ２のドレイン電圧ＶＤＳ２を監視し、ドレイン電圧ＶＤＳ２にもとづいて、スイッチングトランジスタＭ１のターンオフ、および２次側ゼロカレントを検出する。
同期整流コントローラ３００ｓや周辺の回路素子の実装不良が存在すると、同期整流コントローラ３００ｓのＤＲＡＩＮピンのオープン（断線）異常が発生する。その限りでないが、具体的にはＤＲＡＩＮピンと回路基板のハンダ外れ、ＤＲＡＩＮピンと同期整流トランジスタＭ２のドレイン電極の間の抵抗のハンダ外れ、あるいはプリント配線の断線などが例示される。ＤＲＡＩＮピンのオープン異常が発生すると、同期整流トランジスタＭ２のドレイン電圧ＶＤＳ２を検出できなくなる。
同期整流トランジスタＭ２のドレイン電圧ＶＤＳ２が検出不能となると、同期整流トランジスタＭ２のゲートパルスが生成不能となり、同期整流トランジスタＭ２がオフ状態で固定される。このときＤＣ／ＤＣコンバータ２００ｓは、同期整流トランジスタＭ２のボディダイオードＤ２を図１のダイオードＤ１の代替として、ダイオード整流モードで動作する。このとき負荷には適切な出力電圧ＶＯＵＴが供給され続けるが、ボディダイオードＤ２において、５Ｗもの電力損失が発生してしまう。
同期整流トランジスタＭ２のボディダイオードＤ２に電流が流れ続けると、同期整流トランジスタＭ２が異常発熱するという問題がある。また同期整流トランジスタＭ２が発生する熱によって、同期整流トランジスタＭ２自身あるいは周辺回路素子の信頼性が低下するおそれがある。
この対策のためには、ボディダイオードＤ２よりも大容量のダイオード素子（不図示）を、同期整流トランジスタＭ２と逆並列に接続するなどといった対策が必要となり、コストアップ、実装面積増大の要因となる。
課題２．
本発明者らは、図１（ｂ）の同期整流型コンバータについて検討した結果、以下の課題を認識するに至った。
ＤＣ／ＤＣコンバータ２００Ｓには、信頼性を高めるために、過電圧保護（ＯＶＰ：Over Voltage Protection）回路３９０などの保護回路が設けられる。たとえばＯＶＰ回路３９０は、フィードバック回路２０６に内蔵され、過電圧状態において、フォトカプラ２０４の発光素子に電流ＩＯＶＰを供給する。
図１１は、図１（ｂ）のＤＣ／ＤＣコンバータ２００Ｓの動作波形図である。時刻ｔ０より前は正常状態であり、出力電圧ＶＯＵＴはその目標値ＶＯＵＴ（ＲＥＦ）に安定化されている。時刻ｔ０に、何らかの異常が発生し、出力電圧ＶＯＵＴが目標値ＶＯＵＴ（ＲＥＦ）から逸脱し、上昇し始める。
時刻ｔ１に出力電圧ＶＯＵＴが過電圧しきい値ＶＯＶＰを超えると、ＯＶＰ回路３９０は、フォトカプラ２０４の発光素子に電流ＩＯＶＰを供給する状態となり、その状態で固定（ラッチ）される。その結果、フィードバック電流ＩＦＢが増加、フィードバック信号ＶＦＢが低下し、スイッチングトランジスタＭ１のスイッチングが停止する。
スイッチングトランジスタＭ１のスイッチングが停止すると、出力キャパシタＣ１の充電が停止するため、出力電圧ＶＯＵＴは時間ともに低下していく。フィードバック回路２０６は、出力電圧ＶＯＵＴを電源電圧ＶＣＣとして受ける。したがってＯＶＰ回路３９０は、出力電圧ＶＯＵＴが低下すると、動作不能となり電流ＩＯＶＰを維持できなくなる。たとえばフィードバック回路２０６には、図示しないＵＶＬＯ（Under Voltage Lock Out）回路が内蔵されており、ＶＣＣ＜ＶＵＶＬＯとなると、フィードバック回路２０６のＯＶＰ状態をリセットするように構成されている。
出力電圧ＶＯＵＴすなわち電源電圧ＶＣＣの低下により、時刻ｔ２に電流ＩＯＶＰ（および電流ＩＥＲＲ）がゼロとなると、フィードバック電流ＩＦＢもゼロとなり、フィードバック信号ＶＦＢが上昇し、スイッチングトランジスタＭ１のスイッチングが再開する。スイッチングの再開によって出力電圧ＶＯＵＴは再び上昇し始める。
過電圧の要因が残っていると、出力電圧ＶＯＵＴは再び過電圧しきい値ＶＯＶＰまで到達する。ＤＣ／ＤＣコンバータ２００Ｓは、動作、停止を時分割で交互に繰り返すこととなる（間欠モードという）。
ＤＣ／ＤＣコンバータ２００Ｓを構成する回路素子、具体的には同期整流トランジスタＭ２やスイッチングトランジスタＭ１の発熱が問題となる場合がある。図１１の間欠モードでは、動作期間に発熱して温度が上昇し、停止期間において温度が緩和される。したがって停止期間が短いと、回路素子の温度がどんどん上昇していく。
なお、ここでは過電圧保護を説明したが、その他の保護回路についても同様の問題が生じうる。
本発明の一態様は、第１課題に鑑みてなされたものであり、その例示的な目的のひとつは、信頼性を高めたＤＣ／ＤＣコンバータの提供にある。また本発明の一態様は第２課題に鑑みてなされたものであり、その例示的な目的のひとつは、発熱を抑制したＤＣ／ＤＣコンバータの提供にある。
１． 本発明のある態様は、絶縁同期整流型のＤＣ／ＤＣコンバータの同期整流トランジスタを制御する同期整流コントローラに関する。同期整流コントローラは、同期整流トランジスタのドレイン電圧を受けるドレインピンと、ドレインピンの電圧にもとづいて、パルス信号を生成するパルス発生器と、パルス信号にもとづいて同期整流トランジスタを駆動するドライバと、ドレインピンのオープン異常を検出すると、異常検出信号をアサートする異常検出回路と、を備える。
同期整流コントローラに、ドレインピンのオープン検出機能を設けることで、ドレインピンのオープン異常が発生したときに、適切な保護措置を講ずることができる。これによりＤＣ／ＤＣコンバータがダイオード整流モードで動作し続けるのを防止し、信頼性を高めることができる。
異常検出回路は、ドレインピンに周期信号が発生しておらず、かつＤＣ／ＤＣコンバータの出力電圧が発生しているとき、異常検出信号をアサートしてもよい。
一次側のスイッチングの停止状態すなわちＤＣ／ＤＣコンバータの停止状態では、ドレインピンが正常であっても、ドレインピンに周期信号は発生しない。そこで出力電圧を監視することで、ＤＣ／ＤＣコンバータが停止しているのか動作しているのかを区別できる。
異常検出回路は、パルス信号が一定値を維持しており、かつＤＣ／ＤＣコンバータの出力電圧が発生しているときに、異常検出信号をアサートしてもよい。
ＤＣ／ＤＣコンバータの動作中に、ドレインピンがオープンになると、パルス信号が発生しなくなる。そこでパルス信号を監視することで、周期信号の発生の有無を間接的に判定できる。
異常検出回路は、ＤＣ／ＤＣコンバータの出力電圧に応じた検出電圧を所定のしきい値電圧と比較するコンパレータを含んでもよい。これにより、出力電圧が発生しているか否かを直接的に判定できる。
ＤＣ／ＤＣコンバータは、発光素子および受光素子を含むフォトカプラと、ＤＣ／ＤＣコンバータの出力電圧が目標電圧に近づくように、フォトカプラの発光素子を駆動するフィードバック回路と、受光素子からのフィードバック信号に応じてスイッチングトランジスタをスイッチングする一次側コントローラと、を備えてもよい。
異常検出回路は、発光素子に流れる電流にもとづいて、ＤＣ／ＤＣコンバータの出力電圧が発生しているか否かを判定してもよい。これにより、出力電圧が発生しているか否かを間接的に判定できる。
フィードバック回路は、ＤＣ／ＤＣコンバータの出力電圧に応じた検出電圧とその目標電圧の誤差を増幅するエラーアンプと、エラーアンプの出力端子と接続される制御端子を有し、発光素子と同一電流経路上に設けられた第１トランジスタと、を含んでもよい。異常検出回路は、第１トランジスタとカレントミラー回路を形成するように接続された第２トランジスタを含み、第２トランジスタに流れる電流にもとづいて、ＤＣ／ＤＣコンバータの出力電圧が発生しているか否かを判定してもよい。
この場合、電圧コンパレータが不要となるため、回路を簡素化できる。
ＤＣ／ＤＣコンバータは、発光素子および受光素子を含むフォトカプラと、ＤＣ／ＤＣコンバータの出力電圧が目標電圧に近づくように、フォトカプラの発光素子を駆動するフィードバック回路と、受光素子からのフィードバック信号に応じてスイッチングトランジスタをスイッチングする一次側コントローラと、を備えてもよい。異常検出回路は、異常検出信号がアサートされると、フォトカプラの発光素子を駆動してもよい。
フォトカプラの発光素子を駆動することにより、一次側コントローラによるスイッチングトランジスタのスイッチングを停止し、あるいはオン時間を短くして、電力を下げることができる。
ＤＣ／ＤＣコンバータは、第１発光素子および第１受光素子を含む第１フォトカプラと、ＤＣ／ＤＣコンバータの出力電圧が目標電圧に近づくように、第１発光素子を駆動するフィードバック回路と、第１発光素子からのフィードバック信号に応じてスイッチングトランジスタをスイッチングする一次側コントローラと、第２発光素子および第２受光素子を含む第２フォトカプラと、を備えてもよい。異常検出回路は、異常検出信号がアサートされると、第２発光素子を駆動してもよい。一次側コントローラは、第２受光素子の電流にもとづいて、スイッチングトランジスタのスイッチングを停止し、またはオン時間を短くしてもよい。
フィードバック回路は、ＤＣ／ＤＣコンバータの出力電圧に応じた検出電圧とその目標電圧の誤差を増幅するエラーアンプと、エラーアンプの出力端子と接続される制御端子を有し、発光素子と同一電流経路上に設けられた第１トランジスタと、を含んでもよい。異常検出回路は、第１トランジスタと並列に設けられた第３トランジスタを含み、異常検出信号のアサートに応じて、第３トランジスタをオンしてもよい。
フィードバック回路は、同期整流コントローラと同一のパッケージに収容されてもよい。
同期整流コントローラは、ひとつの半導体基板に一体集積化されてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
本発明の別の態様は、ＤＣ／ＤＣコンバータに関する。ＤＣ／ＤＣコンバータは、上述のいずれかの同期整流コントローラを備えてもよい。ＤＣ／ＤＣコンバータはフライバックコンバータであってもよい。ＤＣ／ＤＣコンバータはＬＬＣコンバータであってもよい。
本発明の別の態様もまた、絶縁同期整流型のＤＣ／ＤＣコンバータである。このＤＣ／ＤＣコンバータは、一次巻線および二次巻線を有するトランスと、トランスの一次巻線と接続されるスイッチングトランジスタと、トランスの二次巻線と接続される同期整流トランジスタと、発光素子および受光素子を含むフォトカプラと、ＤＣ／ＤＣコンバータの出力電圧が目標電圧に近づくように、フォトカプラの発光素子を駆動するフィードバック回路と、フォトカプラの受光素子と接続され、受光素子からのフィードバック信号に応じてスイッチングトランジスタをスイッチングする一次側コントローラと、同期整流トランジスタのドレインと接続されるドレインピンを有し、ドレインピンの電圧にもとづいて、同期整流トランジスタを駆動する同期整流コントローラと、を備える。同期整流コントローラは、ドレインピンのオープン異常を検出すると、一次側コントローラによるスイッチングトランジスタのスイッチングを停止させる。
２． 本発明のある態様は、絶縁同期整流型のＤＣ／ＤＣコンバータに関する。ＤＣ／ＤＣコンバータは、一次巻線および二次巻線を有するトランスと、トランスの一次巻線と接続されるスイッチングトランジスタと、トランスの二次巻線と接続される同期整流トランジスタと、発光素子および受光素子を含むフォトカプラと、ＤＣ／ＤＣコンバータの出力電圧に応じた検出電圧が目標電圧に近づくように、フォトカプラの発光素子を駆動するフィードバック回路と、フォトカプラの受光素子と接続され、受光素子からのフィードバック信号に応じてスイッチングトランジスタをスイッチングする一次側コントローラと、同期整流トランジスタを駆動する同期整流コントローラと、異常状態を検出すると、発光素子を駆動する状態を維持する第１保護回路と、を備える。第１保護回路の少なくとも一部に対する補助電源電圧は、ＤＣ／ＤＣコンバータの停止状態において、出力電圧よりも遅く低下する。
この態様によると、出力電圧ＶＯＵＴが低下した後も、補助電源電圧が維持されるため、発光素子を駆動した状態を長く維持できる。これにより、間欠モードで動作する際に、熱緩和時間を長くでき、発熱を抑制できる。第１保護回路の少なくとも一部は、発光素子の駆動状態を維持するために必要な回路（ラッチ、フリップフロップ、メモリなど）を含んでもよい。
第１保護回路は、異常状態を検出すると、異常検出信号をアサートする第１異常検出回路と、異常検出信号のアサートに応答してセット状態となるラッチ回路と、発光素子と接続され、ラッチ回路のセット状態においてオン状態となるトランジスタと、を含んでもよい。少なくともラッチ回路に補助電源電圧が供給されてもよい。ラッチ回路の電源電圧を維持することで、発光素子を駆動した状態を維持できる。
第１保護回路は、補助電源電圧が解除しきい値を下回るとラッチ回路をリセットするリセット回路をさらに含んでもよい。この場合、補助電源電圧の低下速度にもとづいて、間欠モードの停止期間の長さを設定できる。
ラッチ回路は、異常検出信号のアサート後、所定時間経過後に自動リセットされてもよい。ラッチ回路にタイマー機能を実装することで、タイマーの所定時間にもとづいて、間欠モードの停止期間の長さを設定できる。
第１保護回路は、過電圧保護回路であってもよい。
ＤＣ／ＤＣコンバータは、その出力ラインと接続される出力キャパシタとは別に設けられた電源キャパシタと、出力ラインから電源キャパシタへの充電経路と、をさらに備えてもよい。補助電源電圧は、電源キャパシタの電圧であってもよい。
これにより間欠モードにおける停止期間の長さを、電源キャパシタの容量値にもとづいて設定できる。
充電経路は、ＤＣ／ＤＣコンバータの出力ラインから電源キャパシタに向かう電流を許容し、逆向きの電流を阻止する整流素子を含んでもよい。充電経路は、アノードがＤＣ／ＤＣコンバータの出力ライン側、カソードが電源キャパシタ側となる向きで設けられたダイオードを含んでもよい。
ＤＣ／ＤＣコンバータは、同期整流トランジスタがスイッチングできないスイッチング不能状態を検出する第２保護回路をさらに備えてもよい。第２保護回路は、スイッチング不能状態を検出すると、フィードバック回路に入力される検出電圧を強制的に低下させてもよい。
スイッチング不能状態では、フィードバック回路によるフォトカプラの発光素子の駆動電流が減少、フィードバック信号が上昇し、スイッチングトランジスタのスイッチングのデューティ比が増加する。その結果、出力電圧が上昇しはじめる。やがて出力電圧が過電圧しきい値を超えると、過電圧保護回路による保護によりスイッチングトランジスタのスイッチングが停止する。
つまり、同期整流トランジスタのスイッチング不能状態が生ずると、出力電圧の上昇、過電圧保護、スイッチングの停止、スイッチングの再開を繰り返す。スイッチング不能状態では、同期整流トランジスタのボディダイオードを利用したダイオード整流モードで動作するため、同期整流トランジスタの発熱が顕著となる。間欠動作の停止時間を長くすることにより、同期整流トランジスタの温度上昇を抑制できる。
第２保護回路は、同期整流コントローラの外部に設けられており、同期整流トランジスタのゲート電極と接続され、ゲート電極にパルスが発生しないときに、検出電圧を強制的に低下させてもよい。
第２保護回路によれば、同期整流コントローラのゲートピンのオープンに起因するスイッチング不能状態を検出できる。そしてゲートピンのオープン異常が発生したときに、適切な保護措置を講ずることができる。
第２保護回路は、ＤＣ／ＤＣコンバータの負荷電力が小さいときには、検出電圧を低下させなくてもよい。
ＤＣ／ＤＣコンバータの負荷電力は、同期整流トランジスタに流れる電流に比例する。したがって負荷電力が小さいときには同期整流トランジスタの電流も小さいため、ダイオード整流モードで動作したとしても問題がない場合がある。この態様によれば、負荷電力があるレベルより小さいときには、負荷に電力を供給し続けることができる。
同期整流コントローラ、フィードバック回路および第１保護回路は、ひとつのパッケージに収容されていてもよい。
フィードバック回路と第１保護回路は、同一チップに集積化されていてもよい。
「集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
同期整流コントローラ、フィードバック回路および第１保護回路は、同一チップに集積化されていてもよい。
本発明の別の態様は、絶縁同期整流型のＤＣ／ＤＣコンバータに使用されるフィードバック回路に関する。ＤＣ／ＤＣコンバータは、一次巻線および二次巻線を有するトランスと、トランスの一次巻線と接続されるスイッチングトランジスタと、トランスの二次巻線と接続される同期整流トランジスタと、発光素子および受光素子を含むフォトカプラと、ＤＣ／ＤＣコンバータの出力電圧に応じた検出電圧が目標電圧に近づくように、フォトカプラの発光素子を駆動するフィードバック回路と、フォトカプラの受光素子と接続され、受光素子からのフィードバック信号に応じてスイッチングトランジスタをスイッチングする一次側コントローラと、同期整流トランジスタを駆動する同期整流コントローラと、を備える。フィードバック回路は、ＤＣ／ＤＣコンバータの停止状態において、出力電圧よりも遅く低下する補助電源電圧を受ける電源ピンと、検出電圧を受ける制御入力ピンと、発光素子と接続される制御出力ピンと、検出電圧と基準電圧の誤差を増幅するエラーアンプと、制御出力ピンと接続され、エラーアンプの出力信号に応じて駆動される第１トランジスタと、過電圧状態を検出すると、発光素子を駆動する状態を維持する過電圧保護回路と、を備える。電源ピンの補助電源電圧が、過電圧保護回路の少なくとも一部に供給される。
過電圧保護回路は、過電圧状態を検出すると、過電圧検出信号をアサートする過電圧検出回路と、過電圧検出信号のアサートに応答してセット状態となるラッチ回路と、発光素子と接続され、ラッチ回路のセット状態においてオン状態となる第２トランジスタと、を含んでもよい。少なくともラッチ回路に補助電源電圧が供給されてもよい。
フィードバック回路は、同期整流コントローラと同一パッケージに収容されてもよい。
本発明の別の態様は、ＤＣ／ＤＣコンバータに関する。ＤＣ／ＤＣコンバータは、上述のフィードバック回路を備えてもよい。
本発明の別の態様は電子機器に関する。電子機器は、負荷と、商用交流電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧して負荷に供給する上述のいずれかのＤＣ／ＤＣコンバータと、を備えてもよい。
本発明の別の態様は電源アダプタに関する。電源アダプタは、商用交流電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧して負荷に供給する上述のいずれかのＤＣ／ＤＣコンバータと、を備えてもよい。
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
本発明のある態様によれば、ＤＣ／ＤＣコンバータの発熱を抑制できる。また本発明のある態様によれば、ＤＣ／ＤＣコンバータの発熱を抑制できる。
図１（ａ）は、ダイオード整流型のフライバックコンバータの回路図であり、図１（ｂ）は、同期整流型のフライバックコンバータの回路図である。 第２の実施の形態に係る絶縁型のＤＣ／ＤＣコンバータの回路図である。 ＤＣ／ＤＣコンバータの第１構成例の回路図である。 同期整流コントローラの具体的な回路図である。 図４の同期整流コントローラの動作波形図である。 ＤＣ／ＤＣコンバータの第２構成例の回路図である。 ＤＣ／ＤＣコンバータの第３構成例の回路図である。 第１変形例に係るＤＣ／ＤＣコンバータの回路図である。 第５変形例に係るＤＣ／ＤＣコンバータの回路図である。 第６実施例に係るＤＣ／ＤＣコンバータの回路図である。 図１（ｂ）のＤＣ／ＤＣコンバータの動作波形図である。 第２の実施の形態に係る絶縁型のＤＣ／ＤＣコンバータの回路図である。 図１２のＤＣ／ＤＣコンバータの動作波形図である。 二次側コントローラの構成例を示す回路図である。 第３の実施の形態に係るＤＣ／ＤＣコンバータの回路図である。 図１５のＤＣ／ＤＣコンバータのスイッチング不能状態の動作波形図である。 図１６のＤＣ／ＤＣコンバータの構成例を示す回路図である。 図１８（ａ）、（ｂ）は、重負荷時および軽負荷時のＤＣ／ＤＣコンバータの動作波形図である。 ＤＣ／ＤＣコンバータを備えるＡＣ／ＤＣコンバータの回路図である。 ＡＣ／ＤＣコンバータを備えるＡＣアダプタを示す図である。 図２１（ａ）、（ｂ）は、ＡＣ／ＤＣコンバータを備える電子機器を示す図である。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
（第１の実施の形態）
図２は、第１の実施の形態に係る絶縁型のＤＣ／ＤＣコンバータ２００の回路図である。ＤＣ／ＤＣコンバータ２００は、フライバックコンバータであり、その入力端子Ｐ１に入力電圧ＶＩＮを受け、所定の目標電圧に安定化された直流の出力電圧ＶＯＵＴを生成し、出力端子Ｐ２に接続される負荷（不図示）に供給する。
トランスＴ１は、一次巻線Ｗ１、二次巻線Ｗ２および補助巻線Ｗ３を有する。一次巻線Ｗ１の一端は入力端子Ｐ１と接続され、直流の入力電圧ＶＩＮを受ける。スイッチングトランジスタＭ１のドレインは、トランスＴ１の一次巻線Ｗ１の他端と接続される。スイッチングトランジスタＭ１のソースと接地ラインの間には、電流検出用のセンス抵抗ＲＣＳが挿入される。
同期整流トランジスタＭ２およびトランスＴ１の二次巻線Ｗ２は、出力端子Ｐ２と接地端子Ｐ３の間に直列に設けられる。出力キャパシタＣ１は、出力端子Ｐ２と接地端子Ｐ３の間に接続される。
フォトカプラ２０４は、発光素子および受光素子を含む。発光素子は、抵抗Ｒ２１，Ｒ２２によってバイアスされている。フィードバック回路２０６は、ＤＣ／ＤＣコンバータ２００の出力電圧ＶＯＵＴが目標電圧ＶＯＵＴ（ＲＥＦ）に近づくように、フォトカプラ２０４の発光素子を駆動する。たとえばフィードバック回路２０６は、出力電圧ＶＯＵＴを抵抗Ｒ１１，Ｒ１２によって分圧した検出電圧ＶＯＵＴＳを受け、検出電圧ＶＯＵＴＳとその目標電圧の誤差に応じた電流ＩＥＲＲによりフォトカプラ２０４の発光素子を駆動する。たとえばフィードバック回路２０６は、シャントレギュレータを含んでもよいし、誤差増幅器を含んでもよい。
一次側コントローラ２０２は、フォトカプラ２０４の受光素子と接続される。一次側コントローラ２０２のフィードバック（ＦＢ）端子には、フォトカプラ２０４の受光素子に流れるフィードバック電流ＩＦＢに応じたフィードバック信号ＶＦＢが発生する。また一次側コントローラ２０２の電流検出（ＣＳ）端子には、センス抵抗ＲＣＳに生ずる電流検出信号ＶＣＳが入力される。
一次側コントローラ２０２は、フィードバック信号ＶＦＢに応じたデューティ比（または周波数）を有するパルス信号を生成して出力（ＯＵＴ）端子から出力し、スイッチングトランジスタＭ１を駆動する。一次側コントローラ２０２の構成や制御方式は特に限定されない。たとえば一次側コントローラ２０２は、電流モードの変調器であってもよい。この場合、パルス信号のデューティ比は、電流検出信号ＶＣＳに応じて調節される。
トランスＴ１の補助巻線Ｗ３は、ダイオードＤ３およびキャパシタＣ３とともに自己電源回路２０８を形成している。自己電源回路２０８が生成する電源電圧ＶＣＣは、一次側コントローラ２０２の電源（ＶＣＣ）端子に供給される。
同期整流コントローラ３００は、同期整流トランジスタＭ２を制御する。ダイオードＤ２は、同期整流トランジスタＭ２のボディダイオードである。たとえば同期整流コントローラ３００は、同期整流トランジスタＭ２のドレインソース間電圧ＶＤＳ２にもとづいて、制御パルスを生成し、制御パルスに応じたゲートパルスを同期整流トランジスタＭ２のゲートに供給する。
同期整流コントローラ３００は、ひとつのパッケージに収容されており、少なくともドレイン（ＤＲＡＩＮ）ピン、ソース（ＳＯＵＲＣＥ）ピン、ゲート（ＧＡＴＥ）ピンを有する。ＳＯＵＲＣＥピンは、同期整流コントローラ３００のグランド端子である。
同期整流コントローラ３００は、ＤＲＡＩＮピンの電圧ＶＤ２（同期整流トランジスタＭ２のドレインソース間電圧ＶＤＳ２）もとづいて、同期整流トランジスタＭ２を駆動する。
同期整流コントローラ３００は、ＤＲＡＩＮピンのオープン異常を検出すると、一次側コントローラ２０２によるスイッチングトランジスタＭ１のスイッチングを停止させる。なお符号２１０が付された一点鎖線は、ＤＲＡＩＮピンのオープン異常を一次側コントローラ２０２に知らせる経路あるいは伝達手段を表しており、一次側コントローラ２０２と同期整流コントローラ３００が配線により結線されることを示すものではない。
以上がＤＣ／ＤＣコンバータ２００の構成である。このＤＣ／ＤＣコンバータ２００によれば、同期整流コントローラ３００にＤＲＡＩＮピンのオープン検出機能を内蔵することで、ＤＲＡＩＮピンのオープン異常が発生したときに、ＤＣ／ＤＣコンバータ２００がダイオード整流モードにて大電力で動作し続けるのを防止し、信頼性を高めることができる。
本発明は、図２のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。
図３は、ＤＣ／ＤＣコンバータ２００の第１構成例（２００ａ）の回路図である。同期整流コントローラ３００ａは、ドライバ３０４、パルス発生器３０６、異常検出回路３１０を備える。パルス発生器３０６は、ＤＲＡＩＮピンの電圧ＶＤ２にもとづいて、パルス信号Ｓ１１を生成する。パルス発生器３０６の構成、制御方式は特に限定されず、公知技術を用いればよい。たとえばパルス発生器３０６は、ＤＲＡＩＮピンの電圧ＶＤ２にもとづいて、スイッチングトランジスタＭ１のターンオフと、二次巻線Ｗ２の電流ＩＳが実質的にゼロとなるゼロカレントと、を検出し、スイッチングトランジスタＭ１のターンオフをトリガとしてパルス信号Ｓ１１をオンレベルに遷移させ、ゼロカレントをトリガとしてパルス信号Ｓ１１をオフレベルに遷移させる。
電圧コンパレータによって、電圧ＶＤ２と負の所定の第１しきい値電圧ＶＴＨＡ（たとえば−１５０ｍＶ）がクロスしたことを検出すると、スイッチングトランジスタＭ１のターンオフと判定してもよい。
同期整流トランジスタＭ２のオン期間の間、同期整流トランジスタＭ２のソースからドレインに向かって電流ＩＳが流れ、ドレインソース間電圧ＶＤＳ２（ＶＤ２）は負電圧となり、その絶対値は電流ＩＳの電流量に比例する。
ＶＤＳ２＝ＩＳ×ＲＯＮ２
ＲＯＮ２は同期整流トランジスタＭ２のオン抵抗である。そこで電圧コンパレータによって、ドレイン電圧ＶＤ２をゼロ付近に設定された負の第２しきい値電圧ＶＴＨＢ（たとえば−１０ｍＶ）と比較し、ドレイン電圧ＶＤ２が第２しきい値電圧ＶＴＨＢより高くなると、ゼロカレントと判定してもよい。ドライバ３０４は、パルス信号Ｓ１１にもとづいて同期整流トランジスタＭ２を駆動する。
異常検出回路３１０は、ＤＲＡＩＮピンのオープン異常を検出可能に構成され、オープン異常を検出すると、異常検出信号Ｓ１３をアサートする。同期整流コントローラ３００ａは、異常検出信号Ｓ１３のアサートに応答して、フォトカプラ２０４の発光素子に電流ＩＯＰＥＮを供給し、駆動する。たとえば同期整流コントローラ３００ａは、発光素子のカソードと接続されるＰＣ（フォトカプラ）端子と、ＰＣ端子と接地の間に設けられたトランジスタＭ１３を備えてもよい。
オープン異常時において、トランジスタＭ１３がターンオンすると、フォトカプラ２０４に大きな電流ＩＯＰＥＮが流れ、フィードバック電流ＩＦＢが増加する。これによりＦＢ端子のフィードバック信号ＶＦＢの電位が低下し、スイッチングトランジスタＭ１のスイッチングが停止する。すなわちトランジスタＭ１３およびフォトカプラ２０４は、図２の一点鎖線で示す伝達手段２１０に相当する。
続いて異常検出回路３１０による具体的なオープン異常検出の方法を説明する。異常検出回路３１０は、ＤＲＡＩＮピンに周期信号が発生しておらず、かつＤＣ／ＤＣコンバータ２００ａの出力電圧ＶＯＵＴが発生しているとき、異常検出信号Ｓ１３をアサートする。
図４は、同期整流コントローラ３００ａの具体的な回路図である。異常検出回路３１０は、パルス検出器３１２、コンパレータ３１４、論理ゲート３１６を含む。パルス検出器３１２は、ＤＲＡＩＮピンにスイッチングトランジスタＭ１のスイッチングと同期した周期信号が発生しているか否かを判定する。たとえばパルス検出器３１２は、電圧ＶＤ２のエッジを検出するエッジ検出器を含み、エッジが所定時間検出されないときに、検出信号Ｓ２１をアサート（たとえばハイレベル）してもよい。あるいは、第１コンパレータ３２０、第２コンパレータ３２２の出力ＳＯＮ，ＳＯＦＦが変化しないときに、周期信号が発生していないと判定してもよい。
またコンパレータ３１４は、ＤＣ／ＤＣコンバータ２００ａの出力電圧ＶＯＵＴに応じた検出電圧ＶＯＵＴＳを所定のしきい値電圧ＶＴＨと比較し、ＶＯＵＴＳ＞ＶＴＨのときに、出力判定信号Ｓ２２をアサート（たとえばハイレベル）する。論理ゲート３１６は、検出信号Ｓ２１、出力判定信号Ｓ２２がともにアサートされるときに、異常検出信号Ｓ１３をアサートする。たとえば論理ゲート３１６はＡＮＤゲートである。
パルス発生器３０６は、第１コンパレータ３２０、第２コンパレータ３２２、ロジック回路３２４を含む。第１コンパレータ３２０は、スイッチングトランジスタＭ１のターンオフを検出するとオン信号ＳＯＮをアサートする。第２コンパレータ３２２は、二次巻線Ｗ２のゼロカレントを検出すると、オフ信号ＳＯＦＦをアサート（負論理、ローレベル）する。ロジック回路３２４は、Ｄフリップフロップを含み、オン信号ＳＯＮに応じてオンレベル（ハイレベル）、オフ信号ＳＯＦＦに応じてオフレベル（ローレベル）に遷移するパルス信号Ｓ１１を生成する。ロジック回路３２４は、ＳＲフリップフロップであってもよい。
図５は、図４の同期整流コントローラ３００ａの動作波形図である。時刻ｔ０より前において、オープン異常は発生しておらず、ＤＲＡＩＮピンに周期的な信号ＶＤ２が発生しており、この電圧ＶＤ２としきい値ＶＴＨＡ，ＶＴＨＢの比較結果にもとづいてパルス信号Ｓ１１が生成され、同期整流トランジスタＭ２が駆動されている。出力電圧ＶＯＵＴは、目標値ＶＯＵＴ（ＲＥＦ）に安定化されている。
時刻ｔ０に同期整流コントローラ３００のＤＲＡＩＮピンが回路基板から外れ、オープン異常が発生する。そうすると、ＤＲＡＩＮピンの電圧ＶＤ２が０Ｖとなり、周期信号が発生しなくなる。周期的な電圧ＶＤ２が失われると、スイッチングトランジスタＭ１のターンオフおよびゼロカレントが検出不能となり、パルス信号Ｓ１１が生成不能となり、同期整流トランジスタＭ２のスイッチングが停止する。ＤＣ／ＤＣコンバータ２００ａはダイオード整流モードで動作し続けるため、出力電圧ＶＯＵＴは目標電圧ＶＯＵＴ（ＲＥＦ）を維持し続けており、コンパレータ３１４が生成する出力判定信号Ｓ２２はアサートされている。
時刻ｔ０から検出時間τ経過後の時刻ｔ１に、パルス検出器３１２が生成する検出信号Ｓ２１がアサートされる。これにより異常検出信号Ｓ１３がアサートされ、トランジスタＭ１３がオンする。その結果、一次側のスイッチングトランジスタＭ１が停止し、二次巻線Ｗ２に流れる電流ＩＳがゼロとなり、同期整流トランジスタＭ２（ボディダイオードＤ２）の発熱が抑制される。スイッチングトランジスタＭ１のスイッチング停止の結果、出力電圧ＶＯＵＴが低下していく。
このように同期整流コントローラ３００ａによれば、ＤＲＡＩＮピンのオープン異常を検出し、スイッチングトランジスタＭ１のスイッチングを停止させることができる。
ＤＲＡＩＮピンが正常であってスイッチングトランジスタＭ１のスイッチングが停止している状態においても、ＤＲＡＩＮピンに周期信号が発生しない。図４の異常検出回路３１０では、出力電圧ＶＯＵＴの発生を異常判定の条件としているため、停止状態におけるオープン異常の誤判定を防止できる。
図６は、ＤＣ／ＤＣコンバータ２００の第２構成例（２００ｂ）の回路図である。図６では、図３の同期整流コントローラ３００ａとフィードバック回路２０６とがひとつのパッケージ（同期整流コントローラ３００ｂ）に収容されている。シャントレギュレータ出力（ＳＨ＿ＯＵＴ）ピンはフォトカプラ２０４と接続され、シャントレギュレータ入力（ＳＨ＿ＩＮ）ピンには、検出電圧ＶＯＵＴＳが入力される。またシャントレギュレータグランド（ＳＨ＿ＧＮＤ）ピンは接地される。
同期整流コントローラ３００ｂは第１チップ（同期整流コントロールチップ）３３０、第２チップ（シャントレギュレータチップ）３３２に分割されている。第１チップ３３０には、ドライバ３０４、パルス発生器３０６、パルス検出器３１２、論理ゲート３１６が集積化されている。第２チップ３３２には、フィードバック回路２０６、コンパレータ３１４およびトランジスタＭ１３が集積化されている。なお第１チップ３３０と第２チップ３３２をひとつのチップに集積化してもよい。
フィードバック回路２０６は、エラーアンプ３４０およびトランジスタＭ１１を含む。エラーアンプ３４０は、検出電圧ＶＯＵＴＳと基準電圧ＶＲＥＦの誤差を増幅する。トランジスタＭ１１は、フォトカプラ２０４の発光素子と同一電流経路上に設けられ、その制御端子（ゲート）はエラーアンプ３４０の出力と接続される。トランジスタＭ１１には、検出電圧ＶＯＵＴＳと基準電圧ＶＲＥＦの誤差に応じた電流ＩＥＲＲが流れる。トランジスタＭ１３は、トランジスタＭ１１と並列に設けられる。
図７は、ＤＣ／ＤＣコンバータ２００の第３構成例（２００ｃ）の回路図である。同期整流コントローラ３００ｃは、図６のコンパレータ３１４に代えて、トランジスタＭ１２を備える。トランジスタＭ１２はトランジスタＭ１１と同型であり、いわゆるカレントミラー回路を形成するように接続されている。トランジスタＭ１２には、トランジスタＭ１１の電流ＩＥＲＲに比例した電流ＩＶＳが流れる。電流ＩＶＳは図６の出力判定信号Ｓ２２に相当する。スイッチングトランジスタＭ１がスイッチングしており、出力電圧ＶＯＵＴが発生しているとき、トランジスタＭ１２に電流ＩＶＳが流れ（アサート）、スイッチングトランジスタＭ１が停止し、出力電圧ＶＯＵＴが発生していないとき、トランジスタＭ１２の電流ＩＶＳはゼロとなる（ネゲート）。たとえば抵抗Ｒ３１によって電流ＩＶＳを電圧に変換し、コンパレータ（もしくはバッファ）３１８を用いて二値化信号Ｓ２３を生成してもよい。論理ゲート３１６は、検出信号Ｓ２１と二値化信号Ｓ２３とにもとづいて異常検出信号Ｓ１３を生成してもよい。抵抗Ｒ３１およびコンパレータ３１８は、第２チップ３３２側に設けてもよい。
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
（第１変形例）
図８は、第１変形例に係るＤＣ／ＤＣコンバータ２００ｄの回路図である。ＤＣ／ＤＣコンバータ２００ｄは、第２のフォトカプラ２１２を備える。フォトカプラ２１２は、同期整流コントローラ３００ａのＰＣ端子と接続される。一次側コントローラ２０２ｄは、フォトカプラ２１２の受光素子と接続されており、受光素子にオープン異常を示す電流が流れるとき、スイッチングトランジスタＭ１のスイッチングを停止する。フォトカプラ２１２に代えてパルストランスを用いてもよい。
（第２変形例）
オープン異常が検出されたときの保護処理は、スイッチングトランジスタＭ１のスイッチングの停止に限定されない。たとえばオープン異常が検出されると、一次側コントローラ２０２は、スイッチングトランジスタＭ１のスイッチングのデューティ比を低下させてもよい。あるいは２次側において、エラーアンプ３４０やシャントレギュレータの基準電圧ＶＲＥＦを低下させてもよい。
また同期整流コントローラ３００にフェイルピンを設け、異常検出信号Ｓ１３を外部に出力するようにしてもよい。たとえば、ＤＣ／ＤＣコンバータ２００の負荷にマイクロコントローラが接続される場合、マイクロコントローラに異常検出信号Ｓ１３を供給することにより、システム全体として適切な処置を講ずることができる。
（第３変形例）
図９は、第３変形例に係るＤＣ／ＤＣコンバータ２００ｅの回路図である。
ＤＣ／ＤＣコンバータ２００ｅは、過電圧保護（ＯＶＰ）機能を備える。ＤＣ／ＤＣコンバータ２００ｅは、出力電圧ＶＯＵＴがしきい値ＶＯＶＰ１を超えると、スイッチングトランジスタＭ１のスイッチングを停止し、出力キャパシタＣ１の放電の結果、出力電圧ＶＯＵＴがＯＶＰ解除電圧ＶＯＶＰ２を下回ると、スイッチングトランジスタＭ１のスイッチングを再開する。
ＯＶＰに関連して、同期整流コントローラ３００ｅは、ＯＶＰ回路３５０を内蔵しており、ＶＯＵＴ＞ＶＯＶＰ１を検出すると、フォトカプラ２０４の発光素子を駆動する。たとえばＯＶＰ回路３５０は、フォトカプラ２０４に接続されるトランジスタＭ１３をターンオンし、フォトカプラ２０４の発光素子に電流ＩＯＶＰを供給してもよい。あるいはトランジスタＭ１３を省略して、ＯＶＰ回路３５０は、エラーアンプ３４０の出力とは無関係に、トランジスタＭ１１をオンさせてもよい。
これにより、一次側のフィードバック電流ＩＦＢが増大し、フィードバック信号ＶＦＢが低下し、スイッチングトランジスタＭ１のスイッチングが停止する。ＯＶＰ回路３５０は、ＶＯＵＴ＜ＶＯＶＰ２を検出すると、スイッチングトランジスタＭ１のスイッチングを再開する。ＯＶＰ状態の検出方法は特に限定されず、たとえば検出電圧ＶＯＵＴＳを監視してもよいし、フィードバック回路２０６がフォトカプラ２０４を駆動する電流ＩＥＲＲを監視してもよい。
同期整流コントローラ３００ｅのＯＶＰ回路３５０に代えて、あるいはそれに加えて、一次側コントローラ２０２は、ＯＶＰ回路を内蔵してもよい。一次側において発生する電源電圧ＶＣＣは、出力電圧ＶＯＵＴに比例する。そこで一次側コントローラ２０２のＯＶＰ回路は、ＶＣＣ＞ＶＯＶＰ３となるとスイッチングトランジスタＭ１のスイッチングを停止し、ＶＣＣ＜ＶＯＶＰ４となると、スイッチングトランジスタＭ１のスイッチングを再開してもよい。ＶＯＶＰ４＜ＶＯＶＰ３である。
同期整流コントローラ３００ｅは、このＯＶＰ機能を利用して、オープン異常状態において回路を保護する。具体的には同期整流コントローラ３００ｅは、異常検出信号Ｓ１３がアサートされると、シャントレギュレータの入力、すなわち検出電圧ＶＯＵＴＳを強制的に低下（プルダウン）させる。たとえば異常検出信号Ｓ１３がアサートされると、ＳＨ＿ＩＮピンとＳＨ＿ＧＮＤピンの間に設けられたトランジスタＭ１４をオンしてもよい。
続いてＤＣ／ＤＣコンバータ２００ｅの動作を説明する。
ＤＲＡＩＮピンのオープンが発生すると、異常検出回路３１０は異常検出信号Ｓ１３をアサートし、ＳＨ＿ＩＮピンの電圧を低下させる。これによりフォトカプラ２０４に供給される電流ＩＥＲＲが減少し、フィードバック信号ＶＦＢが増大するため、スイッチングトランジスタＭ１のスイッチングのデューティ比が増加し、出力電圧ＶＯＵＴが増大していく。つまり故意に過電圧状態を発生させる。
やがてＶＯＵＴ＞ＶＯＶＰ１となると、ＯＶＰ回路３５０（および／または一次側コントローラ２０２のＯＶＰ回路）によって、スイッチングトランジスタＭ１のスイッチングが停止される。
その後、出力電圧ＶＯＵＴが低下し、ＯＶＰ状態が解除されると、スイッチングトランジスタＭ１のスイッチングが再開する。異常検出回路３１０が再度、異常検出信号Ｓ１３をアサートすると、過電圧状態となり、スイッチングトランジスタＭ１のスイッチングが停止する。ＤＣ／ＤＣコンバータ２００ｅはこの動作を繰り返す。
このように図９のＤＣ／ＤＣコンバータ２００ｅでは、オープン異常が発生したときに、動作期間と停止期間を交互に繰り返す間欠動作となる。停止期間を、同期整流トランジスタＭ２の熱が低下する緩和時間と同じ時間スケールとすることで、同期整流トランジスタＭ２が異常発熱するのを防止できる。
（第４変形例）
実施の形態では、パルス検出器３１２によってＤＲＡＩＮ端子に周期信号が発生するか否かを検出したが、その限りで無い。パルス検出器３１２は、ＤＲＡＩＮ端子に代えて、ＧＡＴＥ端子あるいはパルス発生器３０６の出力を監視してもよい。つまりパルス信号Ｓ１１が一定レベルを維持しており、かつ出力電圧ＶＯＵＴが発生しているときに、オープン異常と判定してもよい。
（第５変形例）
同期整流トランジスタＭ２は、二次巻線Ｗ２よりも高電位側に設けられてもよい。
（第６変形例）
実施の形態ではフライバックコンバータを例としたが、ＬＬＣコンバータにも本発明は適用可能である。図１０は、第６変形例に係るＤＣ／ＤＣコンバータ２００ｆの回路図である。一次側には、スイッチングトランジスタＭ１１，Ｍ１２および共振キャパシタＣ２が設けられる。一次側コントローラ２０２ｅは、フィードバック信号ＶＦＢにもとづいてトランジスタＭ１１，Ｍ１２を駆動する。一次側コントローラ２０２ｆは公知の技術を用いて構成すればよい。
トランスＴ１は、二次巻線Ｗ２１，Ｗ２２を有する。２次側には、２個の同期整流トランジスタＭ２１，Ｍ２２が設けられる。同期整流コントローラ３００ｆは、同期整流トランジスタＭ２１のドレイン電圧ＶＤ１にもとづいて同期整流トランジスタＭ２１を駆動し、同期整流トランジスタＭ２２のドレイン電圧ＶＤ２にもとづいて同期整流トランジスタＭ２２を駆動する。同期整流コントローラ３００ｆは、上述の同期整流コントローラ３００を２チャンネル分（ＣＨ１、ＣＨ２）含んでいる。
チャンネルＣＨ１には、ＤＲＡＩＮ１ピンのオープンを検出する回路が設けられ、チャンネルＣＨ２には、ＤＲＡＩＮ２ピンのオープンを検出する回路が設けられる。オープン検出の方法は、上述した技術を用いることができる。
ＬＬＣコンバータの場合、出力電圧ＶＯＵＴに応じた検出電圧ＶＯＵＴＳを監視せずに、オープン検出することも可能である。ＤＣ／ＤＣコンバータ２００ｆが停止中、すなわち一次側のスイッチングトランジスタＭ１１，Ｍ１２がスイッチングが停止しているとき、ＤＲＡＩＮ１ピン、ＤＲＡＩＮ２ピンにはいずれも周期信号は発生しない。ＤＣ／ＤＣコンバータ２００ｅの動作中にＤＲＡＩＮ１ピンがオープンとなったとする。このとき、ＤＲＡＩＮ２ピンには周期信号が現れる。
そこでＤＲＡＩＮ１ピンとＤＲＡＩＮ２ピンを監視し、一方のみに周期信号が発生しているときに、オープン異常と判定することができる。
（第２の実施の形態）
図１２は、第２の実施の形態に係る絶縁型のＤＣ／ＤＣコンバータ２００の回路図である。ＤＣ／ＤＣコンバータ２００は、フライバックコンバータであり、その入力端子Ｐ１に入力電圧ＶＩＮを受け、所定の目標電圧に安定化された直流の出力電圧ＶＯＵＴを生成し、出力端子Ｐ２と接地端子Ｐ３の間に接続される負荷（不図示）に供給する。
トランスＴ１は、一次巻線Ｗ１、二次巻線Ｗ２を有する。一次巻線Ｗ１の一端は入力端子Ｐ１と接続され、直流の入力電圧ＶＩＮを受ける。スイッチングトランジスタＭ１のドレインは、トランスＴ１の一次巻線Ｗ１の他端と接続される。スイッチングトランジスタＭ１のソースと接地ラインの間には、電流検出用のセンス抵抗ＲＣＳが挿入される。
同期整流トランジスタＭ２およびトランスＴ１の二次巻線Ｗ２は、出力端子Ｐ２と接地端子Ｐ３の間に直列に設けられる。出力キャパシタＣ１は、出力端子Ｐ２と接地端子Ｐ３の間に接続される。
フォトカプラ２０４は、発光素子および受光素子を含む。発光素子は、抵抗Ｒ２１，Ｒ２２によってバイアスされている。フィードバック回路２４０は、ＤＣ／ＤＣコンバータ２００の出力電圧ＶＯＵＴが目標電圧ＶＯＵＴ（ＲＥＦ）に近づくように、フォトカプラ２０４の発光素子を駆動する。たとえばフィードバック回路２４０は、その制御入力（ＳＨ＿ＩＮ）ピンに出力電圧ＶＯＵＴを抵抗Ｒ１１，Ｒ１２によって分圧した検出電圧ＶＯＵＴＳを受け、検出電圧ＶＯＵＴＳとその目標電圧ＶＲＥＦの誤差に応じた電流ＩＥＲＲによりフォトカプラ２０４の発光素子を駆動する。
一次側コントローラ２０２は、フォトカプラ２０４の受光素子と接続される。一次側コントローラ２０２のフィードバック（ＦＢ）端子には、フォトカプラ２０４の受光素子に流れるフィードバック電流ＩＦＢに応じたフィードバック信号ＶＦＢが現れる。また一次側コントローラ２０２の電流検出（ＣＳ）端子には、センス抵抗ＲＣＳに生ずる電流検出信号ＶＣＳが入力される。
一次側コントローラ２０２は、フィードバック信号ＶＦＢに応じたデューティ比（または周波数）を有するパルス信号を生成して出力（ＯＵＴ）端子から出力し、スイッチングトランジスタＭ１を駆動する。一次側コントローラ２０２の構成や制御方式は特に限定されない。たとえば一次側コントローラ２０２は、電流モードの変調器であってもよい。この場合、パルス信号のデューティ比は、電流検出信号ＶＣＳに応じて調節される。
同期整流コントローラ３００は、同期整流トランジスタＭ２を制御する。同期整流トランジスタＭ２は図示しないボディダイオードを有する。たとえば同期整流コントローラ３００は、同期整流トランジスタＭ２のドレインソース間電圧ＶＤＳ２にもとづいて、制御パルスを生成し、制御パルスに応じたゲートパルスを同期整流トランジスタＭ２のゲートに供給する。
第１保護回路２６０は、異常状態を検出すると、フォトカプラ２０４の発光素子に電流を供給する駆動状態を維持する。特に限定されないが、本実施の形態では異常状態は過電圧状態であり、第１保護回路２６０は、過電圧状態を検出すると、フォトカプラ２０４に電流ＩＯＶＰを供給するＯＶＰ回路である。
二次側コントローラ４００は、同期整流コントローラ３００、フィードバック回路２４０および第１保護回路２６０を備え、ひとつのパッケージに収容されている。二次側コントローラ４００は、ドレイン（ＤＲＡＩＮ）ピン、ソース（ＳＯＵＲＣＥ）ピン、ゲート（ＧＡＴＥ）ピン、第１電源（ＶＣＣ１）ピン、第２電源（ＶＣＣ２）ピン、ＳＨ＿ＩＮピン、ＳＨ＿ＯＵＴピン、ＳＨ＿ＧＮＤピンを有する。
ＳＯＵＲＣＥピンは、同期整流コントローラ３００のグランド端子である。ＧＡＴＥピンおよびＤＲＡＩＮピンは、同期整流トランジスタＭ２のゲートおよびドレインと結線される。ＶＣＣ１ピンは同期整流コントローラ３００の電源ピンであり、出力電圧ＶＯＵＴが供給される。ＳＨ＿ＩＮピンには、出力電圧ＶＯＵＴに応じた検出電圧ＶＯＵＴＳが入力され、ＳＨ＿ＧＮＤピンは接地端子（接地ライン）Ｐ３と接続され、ＳＨ＿ＯＵＴピンはフォトカプラ２０４の発光素子と接続される。
同期整流コントローラ３００は、ＤＲＡＩＮピンの電圧ＶＤ２（同期整流トランジスタＭ２のドレインソース間電圧ＶＤＳ２）もとづいて、同期整流トランジスタＭ２を駆動する。
第１保護回路２６０は、ＶＣＣ２ピンの補助電源電圧ＶＣＣ２を受けて動作する。ＤＣ／ＤＣコンバータ２００の停止状態において、補助電源電圧ＶＣＣ２は、出力電圧ＶＯＵＴ（電源電圧ＶＣＣ１）よりも遅く低下する。たとえばＤＣ／ＤＣコンバータ２００は、ＶＣＣ２ピンと接続される電源キャパシタＣ４１と、出力ラインから電源キャパシタＣ４１への充電経路２１０と、を備え、電源キャパシタＣ４１の電圧ＶＣＣ２がＶＣＣ２ピンに供給される。
充電経路２１０は、ＤＣ／ＤＣコンバータ２００の出力ラインから電源キャパシタＣ４１に向かう電流を許容し、逆向きの電流を阻止する整流素子を含んでもよい。整流素子は、アノードがＤＣ／ＤＣコンバータ２００の出力ライン側、カソードが電源キャパシタＣ４１側となる向きで設けられたダイオードＤ４１であってもよい。または整流素子はスイッチ（トランジスタ）であってもよい。
以上がＤＣ／ＤＣコンバータ２００の構成である。続いてその動作を説明する。図１３は、図１２のＤＣ／ＤＣコンバータ２００の動作波形図である。
時刻ｔ０より前は正常状態であり、出力電圧ＶＯＵＴはその目標値ＶＯＵＴ（ＲＥＦ）に安定化されている。時刻ｔ０に、何らかの異常が発生し、出力電圧ＶＯＵＴが目標値ＶＯＵＴ（ＲＥＦ）から逸脱し、上昇し始める。
時刻ｔ１に出力電圧ＶＯＵＴが過電圧しきい値ＶＯＶＰを超えると、第１保護回路２６０は、フォトカプラ２０４の発光素子に電流ＩＯＶＰを供給する状態となり、その状態で固定（ラッチ）される。その結果、フィードバック電流ＩＦＢが増加、フィードバック信号ＶＦＢが低下し、スイッチングトランジスタＭ１のスイッチングが停止する。
スイッチングトランジスタＭ１のスイッチングが停止すると、負荷電流ＩＯＵＴによって出力キャパシタＣ１が放電され、出力電圧ＶＯＵＴは時間ともに低下していき、時刻ｔ２にゼロとなる。
一方、電源キャパシタＣ４１は負荷電流ＩＯＵＴによって放電されず、したがって補助電源電圧ＶＣＣ２は、出力電圧ＶＯＵＴよりも緩やかに低下していく。低下速度は電源キャパシタＣ４１の容量と、第１保護回路２６０の動作電流ＩＣＣ２に応じている。
時刻ｔ３に補助電源電圧ＶＣＣ２が所定の電圧レベル（たとえばしきい値ＶＵＶＬＯ）まで低下すると、第１保護回路２６０がリセットされ、電流ＩＯＣＰがゼロとなる。二次側コントローラ４００は、補助電源電圧ＶＣＣ２をしきい値ＶＵＶＬＯと比較するＵＶＬＯ回路（不図示）を含んでもよい。そうすると、スイッチングトランジスタＭ１のスイッチングが再開し、出力電圧ＶＯＵＴが上昇し始める。
過電圧の要因が残っていると、時刻ｔ４に出力電圧ＶＯＵＴは再び過電圧しきい値ＶＯＶＰまで到達する。その後、ＤＣ／ＤＣコンバータ２００は、動作、停止を時分割で交互に繰り返す（間欠モード）。
以上がＤＣ／ＤＣコンバータ２００の動作である。このＤＣ／ＤＣコンバータ２００によれば、間欠モードにおける停止期間を従来よりも長くすることができる。上述したように、回路素子は動作期間に発熱して温度が上昇し、停止期間において温度が緩和されるところ、停止期間を長くすることにより回路素子の温度上昇を抑制できる。
停止期間の長さは、出力電圧ＶＯＵＴの低下速度とは無関係に、適切な温度範囲に収まるように、電源キャパシタＣ４１の容量値にもとづいて決定することができる。
本発明は、図１２のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。
図１４は、二次側コントローラ４００の構成例を示す回路図である。同期整流コントローラ３００は、第１チップ４０２に集積化され、フィードバック回路２４０および第１保護回路２６０は、第２チップ（シャントレギュレータＩＣ）４０４に集積化されている。第１チップ４０２と第２チップ４０４の電源プレーンは独立（アイソレート）しており、第１チップ４０２と第２チップ４０４のグランドプレーンは独立している。たとえば第１チップ４０２の電源は、ＶＣＣ１ピンに供給される出力電圧ＶＯＵＴである。ＶＣＣ１ピンの電圧は、第２チップ４０４の一部に供給されてもよい。
同期整流コントローラ３００は、ドライバ３０４、パルス発生器３０６を備える。パルス発生器３０６は、ＤＲＡＩＮピンの電圧ＶＤ２にもとづいて、制御パルスＳ１１を生成する。パルス発生器３０６の構成、制御方式は特に限定されず、公知技術を用いればよい。たとえばパルス発生器３０６は、ＤＲＡＩＮピンの電圧ＶＤ２にもとづいて、スイッチングトランジスタＭ１のターンオフと、二次巻線Ｗ２の電流ＩＳが実質的にゼロとなるゼロカレントと、を検出し、スイッチングトランジスタＭ１のターンオフをトリガとして制御パルスＳ１１をオンレベルに遷移させ、ゼロカレントをトリガとして制御パルスＳ１１をオフレベルに遷移させる。
電圧コンパレータによって、電圧ＶＤ２と負の所定の第１しきい値電圧ＶＴＨＡ（たとえば−１５０ｍＶ）がクロスしたことを検出すると、スイッチングトランジスタＭ１のターンオフと判定してもよい。
同期整流トランジスタＭ２のオン期間の間、同期整流トランジスタＭ２のソースからドレインに向かって電流ＩＳが流れ、ドレインソース間電圧ＶＤＳ２（ＶＤ２）は負電圧となり、その絶対値は電流ＩＳの電流量に比例する。
ＶＤＳ２＝ＩＳ×ＲＯＮ２
ＲＯＮ２は同期整流トランジスタＭ２のオン抵抗である。そこで電圧コンパレータによって、ドレイン電圧ＶＤ２をゼロ付近に設定された負の第２しきい値電圧ＶＴＨＢ（たとえば−１０ｍＶ）と比較し、ドレイン電圧ＶＤ２が第２しきい値電圧ＶＴＨＢより高くなると、ゼロカレントと判定してもよい。ドライバ３０４は、制御パルスＳ１１にもとづいて同期整流トランジスタＭ２を駆動する。
フィードバック回路２４０は、シャントレギュレータであり、基準電圧源２４２、エラーアンプ２４４、トランジスタＭ１１を含む。基準電圧源２４２は、基準電圧ＶＲＥＦを生成する。エラーアンプ２４４は、検出電圧ＶＯＵＴＳと基準電圧ＶＲＥＦの誤差を増幅する。トランジスタＭ１１は、ＳＨ＿ＯＵＴピンとＳＨ＿ＧＮＤピンの間、言い換えればフォトカプラ２０４の発光素子と同一電流経路上に設けられ、その制御端子（ゲート）はエラーアンプ２４４の出力と接続される。トランジスタＭ１１には、検出電圧ＶＯＵＴＳと基準電圧ＶＲＥＦの誤差に応じた電流ＩＥＲＲが流れる。
第１保護回路２６０は、異常検出回路２６２、ラッチ回路２６４、トランジスタＭ１２を含む。異常検出回路２６２は異常状態を検出すると、すなわち出力電圧ＶＯＵＴが過電圧しきい値ＶＯＶＰ１を超えると、異常検出信号（過電圧検出信号）ＳＯＶＰをアサート（たとえばハイレベル）する。過電圧の検出方法および検出回路の構成は特に限定されない。たとえば異常検出回路２６２は、ＳＨ＿ＩＮピンの検出電圧ＶＯＵＴＳを過電圧しきい値ＶＯＶＰ１に対応するしきい値と比較してもよい。あるいはＳＨ＿ＯＵＴピンに流れる電流ＩＥＲＲは、出力電圧ＶＯＵＴが高いほど大きくなるため、異常検出回路２６２は、トランジスタＭ１１に流れる電流ＩＥＲＲにもとづいて過電圧状態を検出してもよい。異常検出回路２６２はＳＨ＿ＯＵＴピンの電圧あるいはＶＣＣ１ピンの電圧にもとづいて過電圧状態を検出してもよい。
ラッチ回路２６４は、過電圧検出信号ＳＯＶＰがアサートされるとセット状態となり、その出力（トランジスタＭ１２のゲート）をハイレベルに固定する。トランジスタＭ１２はラッチ回路２６４のセット状態においてオンとなり、電流ＩＯＶＰが流れる。
異常検出回路２６２は、補助電源電圧ＶＣＣ２が解除電圧ＶＵＶＬＯを下回ると、ＯＶＰ信号ＳＯＶＰをネゲート（ローレベル）し、ラッチ回路２６４をリセットし、トランジスタＭ１２をオフさせる。たとえば電源電圧ＶＣＣ２を監視するＵＶＬＯ回路（リセット回路）２７０を設け、ＶＣＣ２＜ＶＵＶＬＯとなると、リセット信号ＳＲＥＳＥＴをアサートし、ラッチ回路２６４をリセットするようにしてもよい。
ＶＣＣ２ピンの補助電源電圧ＶＣＣ２は、第１保護回路２６０のうち少なくともラッチ回路２６４に供給される。これにより出力電圧ＶＯＵＴが低下しても補助電源電圧ＶＣＣ２が残っている間は、ラッチ回路２６４のセット状態が維持される。第２チップ４０４の内部回路すべてに、電源電圧ＶＣＣ２を供給してもよい。
以上が二次側コントローラ４００の構成例である。この二次側コントローラ４００によれば、図１３に示す回路動作を実現できる。
続いて、図１４の二次側コントローラ４００の変形例を説明する。
（第７変形例）
同期整流コントローラ３００、第１保護回路２６０、フィードバック回路２４０は同一チップに集積化し、グランドプレーンを共通化してもよい。この場合、ＶＣＣ１ピンを省略して、同期整流コントローラ３００、フィードバック回路２４０、第１保護回路２６０のすべてに、ＶＣＣ２ピンの電源電圧ＶＣＣ２を供給してもよい。これにより二次側コントローラ４００のピン数を削減できる。
あるいは、第１チップ４０２（同期整流コントロールＩＣという）と第２チップ４０４（シャントレギュレータＩＣ）を別々のパッケージに収容してもよい。
（第８変形例）
図１４では、ＵＶＬＯ回路２７０によってラッチ回路２６４をリセットするようにしたが、その限りではない。たとえばラッチ回路２６４にタイマー機能の実装し、異常検出信号（過電圧検出信号）ＳＯＶＰのアサート後、所定時間（図１３の停止期間に相当）にオートリセットされるようにしてもよい。
（第９変形例）
第１保護回路２６０は、過電圧保護回路に限定されない。たとえば同期整流トランジスタＭ２がスイッチングできないスイッチング不能状態を検出し、スイッチング不能状態においてセット状態となり、フォトカプラ２０４の発光素子を駆動してもよい。たとえば第１保護回路２６０は、二次側コントローラ４００のＧＡＴＥピンのオープン異常を検出してもよいし、二次側コントローラ４００のＤＲＡＩＮピンのオープン異常を検出してもよい。
（第３の実施の形態）
図１５は、第３の実施の形態に係るＤＣ／ＤＣコンバータ２００ａの回路図である。ＤＣ／ＤＣコンバータ２００ａは、図１２のＤＣ／ＤＣコンバータ２００に加えて、第２保護回路３６０をさらに備える。第２保護回路３６０は、同期整流トランジスタＭ２がスイッチングできないスイッチング不能状態を検出する。スイッチング不能状態とは、二次側コントローラ４００のＧＡＴＥピンのオープン（同期整流トランジスタＭ２のゲートソース間ショート）であってもよいし、ＤＲＡＩＮピンのオープンであってもよい。
第２保護回路３６０は、スイッチング不能状態を検出すると、二次側コントローラ４００のＳＨ＿ＩＮピンを介してフィードバック回路２４０に入力される検出電圧ＶＯＵＴＳを強制的に低下させる。
二次側コントローラ４００に内蔵される第１保護回路２６０は、第２の実施の形態で説明した過電圧保護回路である。二次側コントローラ４００ａは、図１４の二次側コントローラ４００と同様に構成することができる。
以上がＤＣ／ＤＣコンバータ２００ａの構成である。続いてその動作を、図１６を参照して説明する。図１６は、図１５のＤＣ／ＤＣコンバータ２００ａのスイッチング不能状態の動作波形図である。
時刻ｔ０より前は正常状態であり、スイッチングトランジスタＭ１と同期整流トランジスタＭ２が交互にターンオンする同期整流モードで動作しており、出力電圧ＶＯＵＴは目標電圧ＶＯＵＴ（ＲＥＦ）に安定化されている。
時刻ｔ０に、たとえばＧＡＴＥピンがオープンとなり、同期整流トランジスタＭ２のスイッチングが不能となる。そうすると、同期整流トランジスタＭ２がオフとなりＤＣ／ＤＣコンバータ２００ａはダイオード整流モードで動作する。
時刻ｔ１に、第２保護回路３６０がスイッチング不能状態を検出すると、ＳＨ＿ＩＮピンの電圧ＶＯＵＴＳが強制的に低下する。そうすると、フィードバック回路２４０によるフォトカプラ２０４の駆動電流ＩＥＲＲが減少、フィードバック信号ＶＦＢが上昇し、スイッチングトランジスタのスイッチングのデューティ比が増加する。その結果、出力電圧ＶＯＵＴが上昇しはじめる。すなわち第２保護回路３６０は、スイッチング不能状態を検出すると、意図的な過電圧状態を発生させる。
やがて時刻ｔ２に出力電圧ＶＯＵＴが過電圧しきい値ＶＯＶＰを超えると、第１保護回路２６０による保護によりスイッチングトランジスタＭ１のスイッチングが停止する。
その後、出力電圧ＶＯＵＴの低下とともに補助電源電圧ＶＣＣ２が低下し、時刻ｔ３にしきい値ＶＵＶＬＯを下回ると第１保護回路２６０のセット状態がリセットされると、スイッチングトランジスタＭ１のスイッチングが再開し、出力電圧ＶＯＵＴが上昇に転ずる。そして第２保護回路３６０がスイッチング不能状態を検出すると、再び意図的な過電圧状態が誘起され、出力電圧ＶＯＵＴが目標値ＶＯＵＴ（ＲＥＦ）を超えて増大していく。時刻ｔ４に出力電圧ＶＯＵＴがしきい値ＶＯＶＰに達すると、再び過電圧保護がかかり、スイッチングトランジスタＭ１のスイッチングが停止する。
以上がＤＣ／ＤＣコンバータ２００ａの動作である。
このように、同期整流トランジスタＭ２のスイッチング不能状態が生ずると、出力電圧ＶＯＵＴの上昇、過電圧保護、スイッチングトランジスタＭ１のスイッチングの停止、スイッチングトランジスタＭ１のスイッチングの再開を繰り返す。スイッチング不能状態では、同期整流トランジスタＭ２のボディダイオードを利用したダイオード整流モードで動作するため、同期整流トランジスタＭ２の発熱が顕著となる。二次側コントローラ４００によれば、間欠動作の停止時間を長くできるため、同期整流トランジスタＭ２の温度上昇を抑制できる。
図１７は、図１６のＤＣ／ＤＣコンバータ２００ａの構成例を示す回路図である。第２保護回路３６０は、二次側コントローラ４００（同期整流コントローラ３００）の外部に設けられており、同期整流トランジスタＭ２のゲート電極と接続される。第２保護回路３６０は、ゲート電極にパルスが発生しないときに、同期整流コントローラ３００のＧＡＴＥピンが電気的にオープンである状態（ゲートオープン異常）と判定する。
第２保護回路３６０は、ゲートオープン異常を検出すると、一次側コントローラ２０２によるスイッチングトランジスタＭ１のスイッチングが停止するように、そのほかの回路に作用する。具体的には第２保護回路３６０は、ゲートオープン異常を検出すると、フィードバック回路２０６のＳＨ＿ＩＮピンの電圧（検出電圧ＶＯＵＴＳ）を強制的に低下させる。
ここで、二次側の電流ＩＳが小さい軽負荷領域では、ＤＣ／ＤＣコンバータ２００ａがダイオード整流モードで動作したとしても、同期整流トランジスタＭ２のボディダイオードＤ２に流れる電流は小さいため、発熱は問題とならない。
また軽負荷領域において、効率を高めるために、同期整流トランジスタＭ２をスイッチングさせずに、意図的にダイオード整流モードで動作させるＤＣ／ＤＣコンバータも存在する。意図的なダイオード整流モードを、スリープモードとも称する。スリープモードでは同期整流トランジスタＭ２のゲート電極にパルスは発生しない。
これらの事情から、軽負荷状態（出力電力が所定のしきい値より低い状態、あるいは所定の電力範囲に含まれる状態）においては、ゲートオープン異常が発生しても、スイッチングトランジスタＭ１のスイッチングを停止させないことが好ましい場合がある。そこで図１７の第２保護回路３６０は、軽負荷状態においては、ＳＨ＿ＩＮピンの検出電圧ＶＯＵＴＳを低下させないように構成される。これにより、スリープモードの動作と、ゲートオープン異常時の保護を両立できる。あるいはスリープモードをサポートしていなくても、同期整流トランジスタＭ２の発熱が問題とならない範囲で、ＤＣ／ＤＣコンバータ２００ａの動作を継続できるため、負荷に電力を供給し続けることができる。
軽負荷状態では、同期整流トランジスタＭ２のドレイン電極に生ずる周期信号ＶＤ２のローレベル時間が短くなる。そこで第２保護回路３６０は、周期信号ＶＤ２のローレベル時間が短いときには、ＳＨ＿ＩＮピンの検出電圧ＶＯＵＴＳを低下させないよう構成される。
第２保護回路３６０は、キャパシタＣ３１、第１経路３５２、第２経路３５４を含む。第１経路３５２は、ゲート電極の電圧ＶＧ２により、キャパシタＣ１を充電する。第１経路３５２は、ダイオードＤ３１を含む。ダイオードＤ３１およびキャパシタＣ３１は、ピークホールド回路と把握することができる。
第２経路３５４は、同期整流トランジスタＭ２のドレイン電極の電圧ＶＤ２によりキャパシタＣ３１を充電および放電する。ダイオードＤ３２は、周期信号ＶＤ２がローレベルであるときの放電経路を形成し、抵抗Ｒ３１は周期信号ＶＤ２がハイレベルであるときの充電経路を形成する。充電経路、放電経路が重なる経路に抵抗Ｒ３２を設けてもよい。抵抗Ｒ３２によって、第２経路３５４の充放電速度は、第１経路３５２の充電速度よりも遅くなる。周期信号ＶＤ２は１００Ｖを超えることもあるため、回路保護のためにツェナーダイオードＺＤ３１が設けられる。抵抗Ｒ３３はキャパシタＣ３１と並列に設けられ、接地への放電経路を形成している。
第２保護回路３６０は、キャパシタＣ３１の電圧ＶＣ３１に応じて、検出電圧ＶＯＵＴＳを変化させる。ダイオードＤ３３のカソードはキャパシタＣ３１に接続され、アノードはＳＨ＿ＩＮ端子に接続される。第２保護回路３６０は、ＳＨ＿ＩＮピンの検出電圧ＶＯＵＴＳを、電圧ＶＣ３１に応じて定まる上限値（ＶＣ３１＋ＶＦ）を超えないように制限するクランプ回路と把握できる。ＶＦはダイオードＤ３３の順方向電圧である。ダイオードＤ３３に換えて、バイポーラトランジスタやＦＥＴを設け、エミッタ（ソース）をＳＨ＿ＯＵＴピンと接続し、ベース（ゲート）に電圧ＶＣ３１を入力してもよい。
続いて第２保護回路３６０の動作を説明する。理解の容易化のため、ドレイン電極の周期信号を無視して説明する。同期整流トランジスタＭ２のゲートにパルスが発生しているとき、キャパシタＣ３１には、ゲートパルスをピークホールドした電圧ＶＣ３１（たとえば３Ｖ）が現れる。基準電圧ＶＲＥＦを０．８Ｖとすると、ＳＨ＿ＩＮピンの電圧ＶＯＵＴＳもその近傍に安定化されているため、ＶＯＵＴＳ＜ＶＣ３１＋ＶＦが成り立つから、第２保護回路３６０は検出電圧ＶＯＵＴＳに対して作用しない。
同期整流トランジスタＭ２のゲートにパルスが発生しなくなると、キャパシタＣ３１は、充電されなくなり、その電圧ＶＣ３１はゼロ（０Ｖ）付近まで低下する。その結果、ＶＯＵＴＳは上限値ＶＦにクランプされ強制的に下げられる。
続いて、ドレイン電極の周期信号ＶＤ２とキャパシタＣ３１の電圧ＶＣ３１の関係を説明する。なおドレイン電極には、ゲートオープン異常が発生してるといないとにかかわらず、周期信号が発生することに留意されたい。第２経路３５４による充電速度は抵抗Ｒ３１によって規定され、放電速度はダイオードＤ３２によって規定され、放電速度の方が速くなっている。
図１８（ａ）、（ｂ）は、重負荷時および軽負荷時のＤＣ／ＤＣコンバータ２００ａの動作波形図である。重負荷時、軽負荷時いずれにおいても、二次側の電流ＩＳが流れている期間、周期信号ＶＤ２はローレベルとなる。キャパシタＣ３１は、二次側の電流ＩＳが流れずに周期信号ＶＤ２がハイレベルとなる期間、充電され、二次側の電流ＩＳが流れて周期信号ＶＤ２がローレベルとなる期間、放電される。
周期信号ＶＤ２のローレベル時間は、軽負荷状態では重負荷状態よりも短くなり、ハイレベルに対するローレベルの時間比率は、軽負荷状態では重負荷状態よりも小さくなる。その結果、図１８（ａ）の重負荷状態では、ローレベルによる放電の方が勝つため、第２経路３５４は、キャパシタＣ３１の電圧ＶＣ３１を低下させる。一方、図１８（ｂ）の軽負荷状態では、ハイレベルによる充電の方が勝つため、第２経路３５４は、キャパシタＣ３１の電圧ＶＣ３１を低下させない。
図１７の第２保護回路３６０は、第１経路３５２およびキャパシタＣ３１を含むピークホールド回路の出力電圧ＶＣ３１を、周期信号ＶＤ２のデューティ比にもとづいて補正していると把握できる。
まとめると、キャパシタＣ３１の電圧ＶＣ３１は以下のように振る舞う。
（１） ゲート正常・重負荷状態では、電圧Ｖ３１は高くなる。
（２） ゲート正常・軽負荷状態では、電圧Ｖ３１は高くなる。
（３） ゲートオープン異常・重負荷状態では、電圧Ｖ３１は低くなる。
（４） ゲートオープン異常・軽負荷状態では、電圧Ｖ３１は高くなる。
このように、図１７の第２保護回路３６０によれば、重負荷状態でかつゲートオープン異常が発生したときに、検出電圧ＶＯＵＴＳを低下させ、保護をかけることができる。
なお、ゲートオープン異常時において軽負荷状態に保護をかけたい場合には、第２経路３５４を省略すればよい。
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
実施の形態では、同期整流トランジスタＭ２が二次巻線Ｗ２より低電位側に設けられたが、高電位側、すなわち二次巻線Ｗ２と出力端子Ｐ２の間に設けられてもよい。
実施の形態ではフライバックコンバータを例としたが、ＬＬＣコンバータにも本発明は適用可能である。
（用途）
続いて、実施の形態で説明したＤＣ／ＤＣコンバータ２００の用途を説明する。ＤＣ／ＤＣコンバータ２００は、ＡＣ／ＤＣコンバータ１００に用いることができる。図１９は、ＤＣ／ＤＣコンバータ２００を備えるＡＣ／ＤＣコンバータ１００の回路図である。
ＡＣ／ＤＣコンバータ１００は、フィルタ１０２、整流回路１０４、平滑キャパシタ１０６およびＤＣ／ＤＣコンバータ２００を備える。フィルタ１０２は、交流電圧ＶＡＣのノイズを除去する。整流回路１０４は、交流電圧ＶＡＣを全波整流するダイオードブリッジ回路である。平滑キャパシタ１０６は、全波整流された電圧を平滑化し、直流電圧ＶＩＮを生成する。ＤＣ／ＤＣコンバータ２００は直流電圧ＶＩＮを受け、出力電圧ＶＯＵＴを生成する。
図２０は、ＡＣ／ＤＣコンバータ１００を備えるＡＣアダプタ８００を示す図である。ＡＣアダプタ８００は、プラグ８０２、筐体８０４、コネクタ８０６を備える。プラグ８０２は、図示しないコンセント`から商用交流電圧ＶＡＣを受ける。ＡＣ／ＤＣコンバータ１００は、筐体８０４内に実装される。ＡＣ／ＤＣコンバータ１００により生成された直流出力電圧ＶＯＵＴは、コネクタ８０６から電子機器８１０に供給される。電子機器８１０は、ラップトップコンピュータ、デジタルカメラ、デジタルビデオカメラ、携帯電話、携帯オーディオプレイヤなどが例示される。
図２１（ａ）、（ｂ）は、ＡＣ／ＤＣコンバータ１００を備える電子機器９００を示す図である。図２１（ａ）、（ｂ）の電子機器９００はディスプレイ装置であるが、電子機器９００の種類は特に限定されず、オーディオ機器、冷蔵庫、洗濯機、掃除機など、電源装置を内蔵する機器であればよい。
プラグ９０２は、図示しないコンセントから商用交流電圧ＶＡＣを受ける。ＡＣ／ＤＣコンバータ１００は、筐体９０４内に実装される。ＡＣ／ＤＣコンバータ１００により生成された直流出力電圧ＶＯＵＴは、同じ筐体９０４内に搭載される、マイコン、ＤＳＰ（Digital Signal Processor）、電源回路、照明機器、アナログ回路、デジタル回路などの負荷に供給される。
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
Ｐ１…入力端子、Ｐ２…出力端子、Ｍ１…スイッチングトランジスタ、Ｍ２…同期整流トランジスタ、Ｃ１…出力キャパシタ、Ｔ１…トランス、Ｗ１…一次巻線、Ｗ２…二次巻線、Ｗ３…補助巻線、Ｄ１…ダイオード、Ｄ２…ボディダイオード、１００…ＡＣ／ＤＣコンバータ、１０２…フィルタ、１０４…整流回路、１０６…平滑キャパシタ、２００…ＤＣ／ＤＣコンバータ、２０２…一次側コントローラ、２０４…フォトカプラ、２０６…フィードバック回路、２１２…フォトカプラ、３００…同期整流コントローラ、３０４…ドライバ、３０６…パルス発生器、３１０…異常検出回路、３１２…パルス検出器、３１４…コンパレータ、３１６…論理ゲート、３２０…第１コンパレータ、３２２…第２コンパレータ、３２４…ロジック回路、３３０…第１チップ、３３２…第２チップ、３４０…エラーアンプ、８００…ＡＣアダプタ、８０２…プラグ、８０４…筐体、８０６…コネクタ、８１０，９００…電子機器、９０２…プラグ、９０４…筐体。

Claims (20)

  1. 絶縁同期整流型のＤＣ／ＤＣコンバータの同期整流トランジスタを制御する同期整流コントローラであって、
    前記同期整流トランジスタのドレイン電圧を受けるドレインピンと、
    前記ドレインピンの電圧にもとづいて、パルス信号を生成するパルス発生器と、
    前記パルス信号にもとづいて前記同期整流トランジスタを駆動するドライバと、
    前記ドレインピンのオープン異常を検出すると、異常検出信号をアサートする異常検出回路と、
    を備え、
    前記異常検出回路は、前記ドレインピンに周期信号が発生しておらず、かつ前記ＤＣ／ＤＣコンバータの出力電圧が発生しているとき、前記異常検出信号をアサートすることを特徴とする同期整流コントローラ。
  2. 絶縁同期整流型のＤＣ／ＤＣコンバータの同期整流トランジスタを制御する同期整流コントローラであって、
    前記同期整流トランジスタのドレイン電圧を受けるドレインピンと、
    前記ドレインピンの電圧にもとづいて、パルス信号を生成するパルス発生器と、
    前記パルス信号にもとづいて前記同期整流トランジスタを駆動するドライバと、
    前記ドレインピンのオープン異常を検出すると、異常検出信号をアサートする異常検出回路と、
    を備え、
    前記異常検出回路は、前記パルス信号が一定値を維持しており、かつ前記ＤＣ／ＤＣコンバータの出力電圧が発生しているときに、前記異常検出信号をアサートすることを特徴とする同期整流コントローラ。
  3. 前記異常検出回路は、前記ＤＣ／ＤＣコンバータの前記出力電圧に応じた検出電圧を所定のしきい値電圧と比較するコンパレータを含むことを特徴とする請求項１または２に記載の同期整流コントローラ。
  4. 前記ＤＣ／ＤＣコンバータは、
    発光素子および受光素子を含むフォトカプラと、
    前記ＤＣ／ＤＣコンバータの前記出力電圧が目標電圧に近づくように、前記フォトカプラの前記発光素子を駆動するフィードバック回路と、
    前記フォトカプラの前記受光素子と接続され、前記受光素子からのフィードバック信号に応じてスイッチングトランジスタをスイッチングする一次側コントローラと、
    を備え、
    前記異常検出回路は、前記発光素子に流れる電流にもとづいて、前記ＤＣ／ＤＣコンバータの前記出力電圧が発生しているか否かを判定することを特徴とする請求項１または２に記載の同期整流コントローラ。
  5. 前記フィードバック回路は、
    前記ＤＣ／ＤＣコンバータの前記出力電圧に応じた検出電圧とその目標電圧の誤差を増幅するエラーアンプと、
    前記エラーアンプの出力端子と接続される制御端子を有し、前記発光素子と同一電流経路上に設けられた第１トランジスタと、
    を含み、
    前記異常検出回路は、前記第１トランジスタとカレントミラー回路を形成するように接続された第２トランジスタを含み、前記第２トランジスタに流れる電流にもとづいて、前記ＤＣ／ＤＣコンバータの前記出力電圧が発生しているか否かを判定することを特徴とする請求項４に記載の同期整流コントローラ。
  6. 絶縁同期整流型のＤＣ／ＤＣコンバータの同期整流トランジスタを制御する同期整流コントローラであって、
    前記同期整流トランジスタのドレイン電圧を受けるドレインピンと、
    前記ドレインピンの電圧にもとづいて、パルス信号を生成するパルス発生器と、
    前記パルス信号にもとづいて前記同期整流トランジスタを駆動するドライバと、
    前記ドレインピンのオープン異常を検出すると、異常検出信号をアサートする異常検出回路と、
    を備え、
    前記ＤＣ／ＤＣコンバータは、ＬＬＣコンバータであり、２次側には２個の同期整流トランジスタが設けられ、
    前記同期整流コントローラは、前記２個の同期整流トランジスタのドレイン電圧を受ける２個のドレインピンを有し、
    前記異常検出回路は、前記２個のドレインピンの一方に周期信号が発生し、他方に周期信号が発生しないとき、オープン異常と判定することを特徴とする同期整流コントローラ。
  7. 前記ＤＣ／ＤＣコンバータは、
    発光素子および受光素子を含むフォトカプラと、
    前記ＤＣ／ＤＣコンバータの出力電圧が目標電圧に近づくように、前記フォトカプラの前記発光素子を駆動するフィードバック回路と、
    前記受光素子と接続され、前記受光素子からのフィードバック信号に応じてスイッチングトランジスタをスイッチングする一次側コントローラと、
    を備え、
    前記異常検出回路は、前記異常検出信号がアサートされると、前記フォトカプラの前記発光素子を駆動することを特徴とする請求項１から４のいずれかに記載の同期整流コントローラ。
  8. 絶縁同期整流型のＤＣ／ＤＣコンバータの同期整流トランジスタを制御する同期整流コントローラであって、
    前記同期整流トランジスタのドレイン電圧を受けるドレインピンと、
    前記ドレインピンの電圧にもとづいて、パルス信号を生成するパルス発生器と、
    前記パルス信号にもとづいて前記同期整流トランジスタを駆動するドライバと、
    前記ドレインピンのオープン異常を検出すると、異常検出信号をアサートする異常検出回路と、
    を備え、
    前記ＤＣ／ＤＣコンバータは、
    発光素子および受光素子を含むフォトカプラと、
    前記ＤＣ／ＤＣコンバータの出力電圧が目標電圧に近づくように、前記フォトカプラの前記発光素子を駆動するフィードバック回路と、
    前記受光素子と接続され、前記受光素子からのフィードバック信号に応じてスイッチングトランジスタをスイッチングする一次側コントローラと、
    を備え、
    前記異常検出回路は、前記異常検出信号がアサートされると、前記フォトカプラの前記発光素子を駆動することを特徴とする同期整流コントローラ。
  9. 前記フィードバック回路は、
    前記ＤＣ／ＤＣコンバータの前記出力電圧に応じた検出電圧とその目標電圧の誤差を増幅するエラーアンプと、
    前記エラーアンプの出力端子と接続される制御端子を有し、前記発光素子と同一電流経路上に設けられた第１トランジスタと、
    を含み、
    前記異常検出回路は、前記第１トランジスタと並列に設けられた第３トランジスタを含み、前記異常検出信号のアサートに応じて、前記第３トランジスタをオンすることを特徴とする請求項７または８に記載の同期整流コントローラ。
  10. 前記フィードバック回路は、前記同期整流コントローラと同一のパッケージに収容されることを特徴とする請求項７から９のいずれかに記載の同期整流コントローラ。
  11. 前記ＤＣ／ＤＣコンバータは、
    第１発光素子および第１受光素子を含む第１フォトカプラと、
    前記ＤＣ／ＤＣコンバータの出力電圧が目標電圧に近づくように、前記第１発光素子を駆動するフィードバック回路と、
    前記第１受光素子と接続され、前記第１受光素子からのフィードバック信号に応じてスイッチングトランジスタをスイッチングする一次側コントローラと、
    第２発光素子および第２受光素子を含む第２フォトカプラと、
    を備え、
    前記異常検出回路は、前記異常検出信号がアサートされると、前記第２発光素子を駆動し、前記一次側コントローラは、前記第２受光素子の電流にもとづいて、前記スイッチングトランジスタのスイッチングを停止し、またはオン時間を短くすることを特徴とする請求項１から４のいずれかに記載の同期整流コントローラ。
  12. ひとつの半導体基板に一体集積化されることを特徴とする請求項１から１１のいずれかに記載の同期整流コントローラ。
  13. 前記ＤＣ／ＤＣコンバータはフライバックコンバータであることを特徴とする請求項１から５のいずれかに記載の同期整流コントローラ。
  14. 前記ＤＣ／ＤＣコンバータはＬＬＣコンバータであることを特徴とする請求項１から６のいずれかに記載の同期整流コントローラ。
  15. 請求項１から１４のいずれかに記載の同期整流コントローラを備えることを特徴とするＤＣ／ＤＣコンバータ。
  16. 絶縁同期整流型のＤＣ／ＤＣコンバータであって、
    一次巻線および二次巻線を有するトランスと、
    前記トランスの一次巻線と接続されるスイッチングトランジスタと、
    前記トランスの二次巻線と接続される同期整流トランジスタと、
    発光素子および受光素子を含むフォトカプラと、
    前記ＤＣ／ＤＣコンバータの出力電圧が目標電圧に近づくように、前記フォトカプラの前記発光素子を駆動するフィードバック回路と、
    前記フォトカプラの前記受光素子と接続され、前記受光素子からのフィードバック信号に応じて前記スイッチングトランジスタをスイッチングする一次側コントローラと、
    前記同期整流トランジスタのドレインと接続されるドレインピンを有し、前記ドレインピンの電圧にもとづいて、前記同期整流トランジスタを駆動する請求項１から１４のいずれかに記載の同期整流コントローラと、
    を備え、
    前記同期整流コントローラは、前記異常検出信号のアサートに応じて、前記一次側コントローラによる前記スイッチングトランジスタのスイッチングを停止させることを特徴とするＤＣ／ＤＣコンバータ。
  17. 前記同期整流コントローラは、前記ドレインピンのオープン異常を検出すると、前記フォトカプラの前記発光素子を駆動することを特徴とする請求項１６に記載のＤＣ／ＤＣコンバータ。
  18. 絶縁同期整流型のＤＣ／ＤＣコンバータであって、
    一次巻線および二次巻線を有するトランスと、
    前記トランスの一次巻線と接続されるスイッチングトランジスタと、
    前記トランスの二次巻線と接続される同期整流トランジスタと、
    発光素子および受光素子を含むフォトカプラと、
    前記ＤＣ／ＤＣコンバータの出力電圧が目標電圧に近づくように、前記フォトカプラの前記発光素子を駆動するフィードバック回路と、
    前記フォトカプラの前記受光素子と接続され、前記受光素子からのフィードバック信号に応じて前記スイッチングトランジスタをスイッチングする一次側コントローラと、
    前記同期整流トランジスタのドレインと接続されるドレインピンを有し、前記ドレインピンの電圧にもとづいて、前記同期整流トランジスタを駆動する同期整流コントローラと、
    を備え、
    前記同期整流コントローラは、前記ドレインピンのオープン異常を検出すると、前記フォトカプラの前記発光素子を駆動することにより、前記一次側コントローラによる前記スイッチングトランジスタのスイッチングを停止させることを特徴とするＤＣ／ＤＣコンバータ。
  19. 負荷と、
    商用交流電圧を全波整流するダイオード整流回路と、
    前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
    前記直流入力電圧を降圧して負荷に供給する請求項１５から１８のいずれかに記載のＤＣ／ＤＣコンバータと、
    を備えることを特徴とする電子機器。
  20. 商用交流電圧を全波整流するダイオード整流回路と、
    前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
    前記直流入力電圧を降圧して負荷に供給する請求項１５から１８のいずれかに記載のＤＣ／ＤＣコンバータと、
    を備えることを特徴とする電源アダプタ。
JP2017114448A 2016-07-01 2017-06-09 Ｄｃ／ｄｃコンバータ、同期整流コントローラ、電源アダプタおよび電子機器 Active JP6878156B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/638,994 US10333415B2 (en) 2016-07-01 2017-06-30 Insulated synchronous rectification DC/DC converter including synchronous rectification controller controlling synchronous rectification transistor

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016131926 2016-07-01
JP2016131926 2016-07-01
JP2016140107 2016-07-15
JP2016140107 2016-07-15

Publications (2)

Publication Number Publication Date
JP2018019589A JP2018019589A (ja) 2018-02-01
JP6878156B2 true JP6878156B2 (ja) 2021-05-26

Family

ID=61076258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017114448A Active JP6878156B2 (ja) 2016-07-01 2017-06-09 Ｄｃ／ｄｃコンバータ、同期整流コントローラ、電源アダプタおよび電子機器

Country Status (1)

Country Link
JP (1) JP6878156B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019220716A1 (ja) * 2018-05-16 2019-11-21 日立オートモティブシステムズ株式会社 負荷駆動装置
CN109039112A (zh) * 2018-07-06 2018-12-18 深圳市富满电子集团股份有限公司 一种原边反馈开关电源控制芯片、控制系统及充电器
JP7175699B2 (ja) * 2018-10-04 2022-11-21 キヤノン株式会社 電源装置及び画像形成装置
JP7189721B2 (ja) * 2018-10-05 2022-12-14 ローム株式会社 ドライブ装置、絶縁型ｄｃ／ｄｃコンバータ、ａｃ／ｄｃコンバータ、電源アダプタ及び電気機器
JP7286295B2 (ja) * 2018-10-05 2023-06-05 ローム株式会社 ゲートドライブ装置、絶縁型ｄｃ／ｄｃコンバータ、ａｃ／ｄｃコンバータ、電源アダプタ及び電気機器
CN116647128A (zh) 2018-10-05 2023-08-25 罗姆股份有限公司 开关控制装置、驱动装置、绝缘型dc/dc转换器、ac/dc转换器、电源适配器
CN117439205B (zh) * 2023-12-15 2024-04-02 珠海科创储能科技有限公司 电流切换电路、方法、存储介质和电子设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0652234U (ja) * 1992-12-24 1994-07-15 日本電気ホームエレクトロニクス株式会社 リセット回路
JP2005043202A (ja) * 2003-07-22 2005-02-17 Fuji Xerox Co Ltd 故障検出装置および故障検出方法
JP5194804B2 (ja) * 2008-01-08 2013-05-08 富士通セミコンダクター株式会社 半導体集積回路
JP6039274B2 (ja) * 2012-07-05 2016-12-07 ローム株式会社 Ｄｃ／ｄｃコンバータおよびその制御回路、それを用いた電源装置、電源アダプタおよび電子機器
JP6554321B2 (ja) * 2014-09-05 2019-07-31 ローム株式会社 絶縁同期整流型ｄｃ／ｄｃコンバータおよびその同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器
JP6469481B2 (ja) * 2015-03-03 2019-02-13 ローム株式会社 絶縁同期整流型ｄｃ／ｄｃコンバータ、２次側コントローラ、それを用いた電源装置、電源アダプタおよび電子機器
JP6578111B2 (ja) * 2015-03-05 2019-09-18 ローム株式会社 絶縁型のｄｃ／ｄｃコンバータおよびそのフィードバック回路、それを用いた電源装置、電源アダプタおよび電子機器

Also Published As

Publication number Publication date
JP2018019589A (ja) 2018-02-01

Similar Documents

Publication Publication Date Title
JP6878156B2 (ja) Ｄｃ／ｄｃコンバータ、同期整流コントローラ、電源アダプタおよび電子機器
CN108206635B (zh) Dc/dc转换器及其控制方法、电源适配器及电子设备
US10333415B2 (en) Insulated synchronous rectification DC/DC converter including synchronous rectification controller controlling synchronous rectification transistor
US10075081B2 (en) Insulated synchronous rectification DC/DC converter
US9998015B2 (en) Insulated synchronous rectification DC/DC converter including a protection circuit to judge occurrence of a switching-incapable state
JP6122257B2 (ja) Ｄｃ／ｄｃコンバータおよびその制御回路、それを用いた電源装置、電源アダプタおよび電子機器
TWI539732B (zh) DC / DC converter and the use of its power supply devices and electronic equipment
JP6578111B2 (ja) 絶縁型のｄｃ／ｄｃコンバータおよびそのフィードバック回路、それを用いた電源装置、電源アダプタおよび電子機器
US9742299B2 (en) Insulated synchronous rectification DC/DC converter
US20120262950A1 (en) Power supply adaptor
JP6554321B2 (ja) 絶縁同期整流型ｄｃ／ｄｃコンバータおよびその同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器
US10651759B2 (en) Switching power supply device and semiconductor device
US8289740B2 (en) Voltage reduction detection circuit and switching power supply system
JP6271175B2 (ja) Ａｃ／ｄｃコンバータおよびその制御回路、電源アダプタおよび電子機器
JP2014017907A (ja) Ｄｃ／ｄｃコンバータおよびその制御回路、それを用いた電源装置、電源アダプタおよび電子機器
JP6842252B2 (ja) 絶縁同期整流型ｄｃ／ｄｃコンバータ、その保護方法、電源アダプタおよび電子機器
JP6247469B2 (ja) Ａｃ／ｄｃコンバータおよびその制御回路、電源アダプタおよび電子機器
JP7002919B2 (ja) 絶縁同期整流型ｄｃ／ｄｃコンバータ、電源アダプタおよび電子機器、ｄｃ／ｄｃコンバータの制御方法
JP6560467B2 (ja) 半導体装置
US20130155733A1 (en) Generating a fast reset-signal using a fault-protection latch
CN112054586A (zh) 用于使电源的输出电容器放电的方法和装置
KR20140122509A (ko) 전원 장치 제어 회로

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210420

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210428

R150 Certificate of patent or registration of utility model

Ref document number: 6878156

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150