JP6560467B2 - 半導体装置 - Google Patents

Description

本発明は、絶縁同期整流型ＤＣ／ＤＣコンバータに関する。

テレビや冷蔵庫をはじめとするさまざまな家電製品は、外部からの商用交流電力を受けて動作する。ラップトップ型コンピュータ、携帯電話端末やタブレット端末をはじめとする電子機器も、商用交流電力によって動作可能であり、あるいは商用交流電力によって、機器に内蔵の電池を充電可能となっている。こうした家電製品や電子機器（以下、電子機器と総称する）には、商用交流電圧をＡＣ／ＤＣ（交流／直流）変換する電源装置（ＡＣ／ＤＣコンバータ）が内蔵される。あるいはＡＣ／ＤＣコンバータが、電子機器の外部の電源アダプタ（ＡＣアダプタ）に内蔵される場合もある。

図１は、本発明者が検討したＡＣ／ＤＣコンバータ１００ｒの基本構成を示すブロック図である。ＡＣ／ＤＣコンバータ１００ｒは主としてフィルタ１０２、整流回路１０４、平滑キャパシタ１０６およびＤＣ／ＤＣコンバータ２００ｒを備える。

商用交流電圧Ｖ_ＡＣは、ヒューズおよび入力キャパシタ（不図示）を介してフィルタ１０２に入力される。フィルタ１０２は、商用交流電圧Ｖ_ＡＣのノイズを除去する。整流回路１０４は、商用交流電圧Ｖ_ＡＣを全波整流するダイオードブリッジ回路である。整流回路１０４の出力電圧は、平滑キャパシタ１０６によって平滑化され、直流電圧Ｖ_ＩＮに変換される。

絶縁型のＤＣ／ＤＣコンバータ２００ｒは、入力端子Ｐ１に直流電圧Ｖ_ＩＮを受け、それを降圧して、目標値に安定化された出力電圧Ｖ_ＯＵＴを生成し、出力端子Ｐ２と接地端子Ｐ３の間に接続される負荷（不図示）に供給する。

ＤＣ／ＤＣコンバータ２００ｒは、１次側コントローラ２０２、フォトカプラ２０４、シャントレギュレータ２０６、出力回路２１０、２次側コントローラ３００ｒ、およびその他の回路部品を備える。出力回路２１０は、トランスＴ１、ダイオードＤ１、出力キャパシタＣ１、スイッチングトランジスタＭ１、同期整流トランジスタＭ２を含む。出力回路２１０のトポロジーは、一般的な同期整流型のフライバックコンバータのそれであるため、説明を省略する。

トランスＴ１の１次巻線Ｗ１と接続されるスイッチングトランジスタＭ１がスイッチングすることにより、入力電圧Ｖ_ＩＮが降圧され、出力電圧Ｖ_ＯＵＴが生成される。そして１次側コントローラ２０２は、スイッチングトランジスタＭ１のスイッチングのデューティ比を調節する。

ＤＣ／ＤＣコンバータ２００ｒの出力電圧Ｖ_ＯＵＴは、抵抗Ｒ１、Ｒ２により分圧される。シャントレギュレータ２０６のカソード（Ｋ）端子は、フォトカプラ２０４の入力側の発光素子（発光ダイオード）と接続され、アノード（Ａ）端子は接地される。シャントレギュレータ２０６の基準（ＲＥＦ）端子には、分圧された電圧（電圧検出信号）Ｖ_{ＯＵＴ＿Ｓ}が入力される。シャントレギュレータ２０６は誤差増幅器を含み、電圧検出信号Ｖ_{ＯＵＴ＿Ｓ}と所定の基準電圧Ｖ_ＲＥＦ（不図示）の誤差を増幅し、誤差に応じた誤差電流Ｉ_ＥＲＲを生成し、フォトカプラ２０４の入力側の発光素子（発光ダイオード）から引き込む（シンク）。

フォトカプラ２０４の出力側の受光素子（フォトトランジスタ）には、２次側の誤差電流Ｉ_ＥＲＲに応じたフィードバック電流Ｉ_ＦＢが流れる。このフィードバック電流Ｉ_ＦＢが、抵抗およびキャパシタにより平滑化され、１次側コントローラ２０２のフィードバック（ＦＢ）端子に入力される。１次側コントローラ２０２は、ＦＢ端子の電圧（フィードバック電圧）Ｖ_ＦＢにもとづいてスイッチングトランジスタＭ１のデューティ比を調節する。

２次側コントローラ３００ｒは、スイッチングトランジスタＭ１のスイッチングと同期して、同期整流トランジスタＭ２をスイッチングする。２次側コントローラ３００ｒは、同期整流コントローラ３０４、ドライバ３０６を備える。同期整流コントローラ３０４は、スイッチングトランジスタＭ１のスイッチングと同期したパルス信号Ｓ１を生成する。たとえば同期整流コントローラ３０４は、スイッチングトランジスタＭ１がターンオフすると、パルス信号Ｓ１を、同期整流トランジスタＭ２のオンを指示する第１状態（たとえばハイレベル）とする。また同期整流コントローラ３０４は、同期整流トランジスタＭ２のオン期間に２次巻線Ｗ２に流れる２次電流Ｉ_Ｓが実質的にゼロになると、パルス信号Ｓ１を同期整流トランジスタＭ２のオフを指示する第２状態（ローレベル）とする。

ドライバ３０６はパルス信号Ｓ１に応じて同期整流トランジスタＭ２をスイッチングする。以上がＡＣ／ＤＣコンバータ１００ｒの全体構成である。

特開２０１０−０７４９５９号公報

本発明者らは、２次側コントローラ３００ｒについて検討した結果、以下の課題を認識するに至った。

２次側コントローラ３００ｒは、パルス信号Ｓ１を生成するために、時間測定を行う場合が多い。時間測定は、エッジブランキング、同期整流トランジスタＭ２のターンオンやターンオフのタイミングの制御、オン時間の上限、下限あるいはオフ時間の上限、下限の制御に使用されうる。こうした時間（以下、管理時間という）は、出力回路２１０の回路素子の時定数に応じて適切に設定すべきであり、したがって２次側コントローラ３００ｒは、管理時間を外部から設定するための端子（以下、ＳＥＴ端子という）を有する場合が多い。

ＳＥＴ端子には、外付けの抵抗やキャパシタが接続される場合が多い。たとえば典型的なタイマー回路は、キャパシタと、キャパシタを充電する電流源と、キャパシタの電圧をしきい値電圧と比較する電圧コンパレータの組み合わせで構成される。ＳＥＴ端子に設定抵抗Ｒ_ＳＥＴを外付けする構成では、設定抵抗Ｒ_ＳＥＴに応じて電流源が発生する電流値が調節され、あるいはしきい値電圧が調整されうる。あるいはＳＥＴ端子にキャパシタを外付けする構成もありうる。

このようなＳＥＴ端子を有する２次側コントローラ３００ｒにおいて、ＳＥＴ端子が実装不良や埃などによりショート（天絡、地絡を含む）、オープンとなると、管理時間が正確に測定できず、結果として同期整流トランジスタＭ２が誤動作する。

本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、誤動作を防止可能な２次側コントローラの提供にある。

本発明のある態様は、絶縁同期整流型のＤＣ／ＤＣコンバータの２次側に配置され、同期整流トランジスタを制御する２次側コントローラに関する。２次側コントローラは、使用において外付けの回路素子が接続される設定端子と、設定端子の状態に応じて定まる管理時間にもとづいて、パルス信号を生成する同期整流コントローラと、パルス信号に応じて同期整流トランジスタをスイッチングするドライバと、設定端子のオープン状態および／またはショート状態を検出可能であり、オープン状態および／またはショート状態を検出すると検出信号をアサートする異常検出回路と、を備える。２次側コントローラは、検出信号がアサートされると、ＤＣ／ＤＣコンバータの１次側に設けられた１次側コントローラにスイッチングトランジスタのスイッチング停止を指示する。

この態様によると、設定端子がオープン状態あるいはショート状態となり、管理時間の測定に異常が生ずる場合に、１次側コントローラにそれを通知してスイッチングを停止することで誤動作を防止でき、信頼性を高めることができる。

２次側コントローラは、使用においてフェイル通知用フォトカプラの入力側と接続されるフェイル端子と、検出信号がアサートされると、フェイル端子に接続されるフェイル通知用フォトカプラを駆動するフェイル回路と、をさらに備えてもよい。１次側コントローラは、フェイル通知用フォトカプラの出力側の状態に応じて、スイッチングトランジスタのスイッチングを停止してもよい。

２次側コントローラは、使用においてフィードバック用フォトカプラの入力側と接続されるシャントレギュレータ出力端子と、ＤＣ／ＤＣコンバータの出力電圧に応じた誤差電流を発生し、シャントレギュレータ出力端子に接続されるフィードバック用フォトカプラに供給するシャントレギュレータと、検出信号がアサートされると、シャントレギュレータ出力端子に接続されるフィードバック用フォトカプラを駆動するフェイル回路と、をさらに備えてもよい。
この場合、フィードバック用フォトカプラを、フェイル通知用フォトカプラとして流用し、部品点数を減らすことができる。

設定端子には、使用において抵抗が外付けされ、異常検出回路は、第１キャパシタと、抵抗の抵抗値に反比例する第１電流で第１キャパシタを充電する充電回路と、第１キャパシタを所定の第２電流で放電する放電回路と、第１キャパシタの電圧をオープン検出用のしきい値電圧と比較するオープン検出コンパレータと、含む。
設定端子がオープンとなると、第１電流はゼロとなり、第１キャパシタが第２電流で放電されて、第１キャパシタの電圧が低下する。したがって第１キャパシタの電圧にもとづいてオープン異常を検出できる。

異常検出回路は、設定端子の電圧をショート検出用のしきい値電圧と比較するショート検出コンパレータをさらに含んでもよい。
設定端子がショート（地絡）すると、設定端子の電圧は、０Ｖ付近まで低下する。あるいは、設定端子がショート（天絡）すると、設定端子の電圧は、電源電圧付近まで上昇する。したがって設定端子の電圧にもとづいて、地絡あるいは天絡を含むショート異常を検出できる。

フェイル回路は、検出信号がアサートされる状態が、所定時間持続すると、駆動対象のフォトカプラを駆動してもよい。これにより、極短い時間の検出信号のアサートをマスクでき、ショート状態・オープン状態の誤検出を防止できる。

フェイル回路は、第２キャパシタと、第２キャパシタを充電する電流源と、第２キャパシタと並列に設けられ、検出信号がネゲートのときオンとなる放電トランジスタと、第２キャパシタの電圧がしきい値電圧を超えると、フェイル信号をアサートする電圧コンパレータと、を含み、フェイル信号のアサートに応答して、駆動対象のフォトカプラを駆動してもよい。

フェイル回路は、フェイル信号が所定回数、連続してアサートされると、駆動対象のフォトカプラを駆動してもよい。

同期整流コントローラは、同期整流トランジスタの両端間電圧にもとづいてパルス信号を生成するパルス発生器であって、ＤＣ／ＤＣコンバータの１次側のスイッチングトランジスタのターンオフを検出するとパルス信号を同期整流トランジスタのオンを指示するオンレベルとし、トランスの２次巻線の電流が実質的にゼロになったことを検出すると、パルス信号を同期整流トランジスタのオフを指示するオフレベルとするパルス発生器と、パルス信号に応じて同期整流トランジスタをスイッチングするドライバと、スイッチングトランジスタのターンオンが検出されてから所定のタイムアップ期間の経過後に、同期整流トランジスタを強制的にオフする強制オフ回路と、を含んでもよい。管理時間は、タイムアップ期間であってもよい。

タイムアップ期間は、スイッチングトランジスタのスイッチング周期よりも短く設定されてもよい。スイッチング周波数が可変である場合には、最大周波数に対応する周期より短く設定されてもよい。
あるサイクルにおいてスイッチングトランジスタがターンオン、ターンオフし、続いて同期整流トランジスタがターンオンする。この態様によれば、次のサイクルにおいてスイッチングトランジスタがターンオンする前に同期整流トランジスタがオフしていることが保証され、連続モードにおいて生じうる問題を解決できる。

強制オフ回路は、スイッチングトランジスタのターンオンが検出されてからタイムアップ期間の経過後に、パルス信号をオフレベルに遷移させてもよい。
これにより同期整流トランジスタを強制的にオフできる。

パルス発生器は、スイッチングトランジスタのターンオフを検出するとアサートされるセット信号を生成するセット信号生成部と、トランスの２次巻線の電流が実質的にゼロになったことを検出すると、アサートされるリセット信号を生成するリセット信号生成部と、セット信号がアサートされるとオンレベルに遷移し、リセット信号がアサートされるとオフレベルに遷移するパルス信号を生成するフリップフロップと、を含んでもよい。

強制オフ回路は、スイッチングトランジスタのターンオンが検出されてからタイムアップ期間の経過後にアサートされる強制オフ信号を生成してもよい。フリップフロップは、リセット信号および強制オフ信号の少なくとも一方がアサートされると、パルス信号をオフレベルに遷移させてもよい。

強制オフ回路は、リセット信号がアサートされると、計時を開始してもよい。
連続モードにおいては、スイッチングトランジスタのターンオンに起因して２次電流がゼロとなる。したがってこの態様によれば、リセット信号のアサートにもとづいて、スイッチングトランジスタのターンオンを検出できる。

セット信号生成部は、同期整流トランジスタの両端間電圧を第１しきい値電圧と比較し、比較結果に応じたセット信号を出力する第１コンパレータを含んでもよい。リセット信号生成部は、同期整流トランジスタの両端間電圧を第２しきい値電圧と比較し、比較結果に応じたリセット信号を出力する第２コンパレータを含んでもよい。

ある態様の２次側コントローラは、同期整流トランジスタの両端間電圧を所定の正の第３しきい値電圧と比較する第３コンパレータをさらに備えてもよい。強制オフ回路は、同期整流トランジスタの両端間電圧が第３しきい値電圧とクロスすると、計時がリセットされてもよい。
不連続モードで、同期整流トランジスタがターンオフすると、同期整流トランジスタの両端間電圧は跳ね上がり、その後、共振により振動する。この態様によれば、両端間電圧を第３しきい値電圧と比較することにより、不連続モードにおける電圧の跳ね上がりを検出でき、不連続モードにおいては計時をリセットすることで、強制オフを無効化できる。

第３しきい値電圧は、ＤＣ／ＤＣコンバータの出力電圧、または出力電圧をオフセットさせた電圧であってもよい。
不連続モードで、同期整流トランジスタがターンオフすると、同期整流トランジスタの両端間電圧は跳ね上がり、その後、出力電圧の電圧レベルに収束していく。そこで、第３しきい値電圧を出力電圧にもとづいて設定することで、不連続モードを確実に検出できる。

本発明の別の態様もまた、２次側コントローラに関する。２次側コントローラは、同期整流トランジスタの両端間電圧を第１しきい値電圧と比較し、両端間電圧が第１しきい値電圧より低くなるとセット信号をアサートする第１コンパレータと、同期整流トランジスタの両端間電圧を第２しきい値電圧と比較し、両端間電圧が第２しきい値電圧より高くなるとリセット信号をアサートする第２コンパレータと、セット信号がアサートされるとオンレベルに、リセット信号がアサートされるとオフレベルに遷移するパルス信号を生成するフリップフロップと、リセット信号がアサートされてから所定のタイムアップ期間の経過後に、同期整流トランジスタを強制的にオフする強制オフ回路と、使用において外付けの回路素子が接続され、回路素子の回路定数にもとづいてタイムアップ期間が規定される、設定端子と、設定端子のオープン状態および／またはショート状態を検出可能であり、オープン状態および／またはショート状態を検出すると検出信号をアサートする異常検出回路と、を備える。検出信号がアサートされると、ＤＣ／ＤＣコンバータの１次側に設けられた１次側コントローラにスイッチングトランジスタのスイッチング停止を指示する。

強制オフ回路は、リセット信号がアサートされてからタイムアップ期間の経過後にアサートされる強制オフ信号を生成し、フリップフロップは、リセット信号および強制オフ信号の少なくとも一方がアサートされると、パルス信号をオフレベルに遷移させてもよい。

２次側コントローラは、同期整流トランジスタの両端間電圧を所定の正の第３しきい値電圧と比較する第３コンパレータをさらに備えてもよい。強制オフ回路は、同期整流トランジスタの両端間電圧が第３しきい値電圧とクロスすると、計時がリセットされてもよい。

２次側コントローラは、ひとつの半導体基板に一体集積化されてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。

本発明の別の態様は、絶縁同期整流型のＤＣ／ＤＣコンバータに関する。ＤＣ／ＤＣコンバータは、１次巻線および２次巻線を有するトランスと、トランスの１次巻線と接続されるスイッチングトランジスタと、トランスの２次巻線と接続される同期整流トランジスタと、フィードバック用フォトカプラと、フィードバック用フォトカプラの入力側と接続され、ＤＣ／ＤＣコンバータの出力電圧に応じた誤差電流を発生するシャントレギュレータと、フィードバック用フォトカプラの出力側と接続され、フィードバック用フォトカプラからのフィードバック信号に応じてスイッチングトランジスタをスイッチングする１次側コントローラと、同期整流トランジスタを制御する上述のいずれかの２次側コントローラと、を備える。

ＤＣ／ＤＣコンバータは、フライバック型であってもよいし、フォワード型であってもよい。

本発明の別の態様は、電源装置（ＡＣ／ＤＣコンバータ）に関する。電源装置は、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、負荷に供給する上述のＤＣ／ＤＣコンバータと、を備える。

本発明の別の態様は、電子機器に関する。電子機器は、負荷と、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、負荷に供給する上述のＤＣ／ＤＣコンバータと、を備える。

本発明の別の態様は、ＡＣアダプタに関する。ＡＣアダプタは、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、直流出力電圧を生成する上述のＤＣ／ＤＣコンバータと、を備える。

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、誤動作を防止できる。

本発明者が検討したＡＣ／ＤＣコンバータの基本構成を示すブロック図である。 第１の実施の形態に係る２次側コントローラを備えるＤＣ／ＤＣコンバータの回路図である。 第１の変形例に係るＤＣ／ＤＣコンバータの回路図である。 第２の変形例に係るＤＣ／ＤＣコンバータの回路図である。 第２の実施の形態に係る２次側コントローラを備えるＤＣ／ＤＣコンバータの回路図である。 第３の実施の形態に係る２次側コントローラを備えるＤＣ／ＤＣコンバータの回路図である。 異常検出回路の構成例の回路図である。 フェイル回路の構成例の回路図である。 ２次側コントローラの構成例を示す回路図である。 強制オフ回路を備えないＤＣ／ＤＣコンバータの連続モードにおける動作波形図である。 図９のＤＣ／ＤＣコンバータの連続モードの動作波形図である。 図９のＤＣ／ＤＣコンバータの不連続モードの動作波形図である。 第１構成例に係る２次側コントローラの回路図である。 第２の構成例に係る２次側コントローラの回路図である。 図１３の２次側コントローラの問題点を説明する図である。 図１４の２次側コントローラの不連続モードの動作波形図である。 図１７（ａ）は、強制オフ回路の構成例を示す回路図であり、図１７（ｂ）は、図１７（ａ）の電流源の回路図である。 ＡＣ／ＤＣコンバータを備えるＡＣアダプタを示す図である。 図１９（ａ）、（ｂ）は、ＡＣ／ＤＣコンバータを備える電子機器を示す図である。 ＤＣ／ＤＣコンバータの回路図である。 第２変形例に係る２次側コントローラの回路図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

（第１の実施の形態）
図２は、第１の実施の形態に係る２次側コントローラ３００を備えるＤＣ／ＤＣコンバータ２００の回路図である。このＤＣ／ＤＣコンバータ２００は、図１のＤＣ／ＤＣコンバータ２００ｒと同様に、ＡＣ／ＤＣコンバータに使用可能である。またＤＣ／ＤＣコンバータ２００の基本構成は図１のＤＣ／ＤＣコンバータ２００ｒの構成と同様である。

２次側コントローラ３００は、電源（ＶＣＣ）端子、スイッチング出力（ＯＵＴ）端子、ドレイン電圧（ＶＤ）端子、接地（ＧＮＤ）端子を有し、ひとつの半導体基板に集積化された機能ＩＣ（Integrated Circuit）である。２次側コントローラ３００は、同期整流トランジスタＭ２と同一のパッケージに収容され、一体不可分な単一のモジュールを構成してもよい。

２次側コントローラ３００のＶＣＣ端子には、ＤＣ／ＤＣコンバータ２００の２次側において生成される直流電圧（ここでは出力電圧Ｖ_ＯＵＴ）が供給される。２次側コントローラ３００は、ＶＣＣ端子の電圧を主たる電源として動作する。ＶＤ端子は、同期整流トランジスタＭ２のドレインと接続される。ＯＵＴ端子は、同期整流トランジスタＭ２のゲートと接続される。ＧＮＤ端子は、２次側コントローラ３００が基準とすべき電位と接続され、本実施の形態では２次側の基準電位、すなわち接地電圧Ｖ_ＧＮＤが供給される。

また２次側コントローラ３００は、設定（ＳＥＴ）端子を備える。ＳＥＴ端子には、使用において外付けの回路素子が接続される。本実施の形態においてこの回路素子は抵抗Ｒ_ＳＥＴであり、抵抗Ｒ_ＳＥＴの抵抗値に応じて、同期整流トランジスタＭ２の駆動に利用される少なくとも一つの時間（管理時間）の長さが設定される。

２次側コントローラ３００は、同期整流コントローラ３０４、ドライバ３０６、異常検出回路３２０、フェイル回路３２２を備える。

同期整流コントローラ３０４は、ＳＥＴ端子の状態、すなわち抵抗Ｒ_ＳＥＴの抵抗値に応じて定まる管理時間にもとづいて、パルス信号Ｓ１を生成する。管理時間は、（１）エッジブランキング、（２）同期整流トランジスタＭ２のターンオンやターンオフのタイミングの制御、（３）オン時間の上限、下限あるいはオフ時間の上限、下限の制御、などに使用されうる。本発明では、管理時間の種類は特に限定されない。

たとえば同期整流コントローラ３０４は、同期整流トランジスタＭ２のドレイン電圧Ｖ_Ｄ＿Ｓにもとづいてパルス信号Ｓ１を生成する。２次側コントローラ３００は、そのＧＮＤ端子が同期整流トランジスタＭ２のソースと共通の接地ラインに接続され、ソース電圧Ｖ_ＧＮＤを基準として動作することから、ＶＤ端子のドレイン電圧Ｖ_Ｄ＿Ｓは、同期整流トランジスタＭ２の両端間電圧（ドレインソース間電圧Ｖ_ＤＳ）に他ならない。

同期整流コントローラ３０４の構成、動作は特に限定されず、公知の、あるいは将来利用可能な技術を用いればよい。たとえば同期整流コントローラ３０４は、ＤＣ／ＤＣコンバータ２００の１次側のスイッチングトランジスタＭ１のターンオフを検出するとパルス信号Ｓ１を同期整流トランジスタＭ２のオンを指示するオンレベル（たとえばハイレベル）とし、トランスＴ１の２次巻線Ｗ２の電流Ｉ_Ｓが実質的にゼロになったことを検出すると、パルス信号Ｓ１を同期整流トランジスタＭ２のオフを指示するオフレベル（たとえばローレベル）とする。ドライバ３０６は、パルス信号Ｓ１に応じて同期整流トランジスタＭ２をスイッチングする。

スイッチングトランジスタＭ１のオン期間において、２次巻線Ｗ２の両端間電圧は、−Ｖ_ＩＮ×Ｎ_Ｓ／Ｎ_Ｐであるから、同期整流トランジスタＭ２のドレイン電圧Ｖ_Ｄ＿Ｓ（つまりドレインソース間電圧Ｖ_ＤＳ）は、Ｖ_Ｄ＿Ｓ＝Ｖ_ＯＵＴ＋Ｖ_ＩＮ×Ｎ_Ｓ／Ｎ_Ｐとなる。Ｎ_Ｐ，Ｎ_Ｓは、１次巻線Ｗ１、２次巻線Ｗ２の巻数である。

スイッチングトランジスタＭ１がオフすると、同期整流トランジスタＭ２のソースからドレインに向かって２次電流Ｉ_Ｓが流れるため、ドレインソース間電圧は負電圧となる。連続モードでは、スイッチングトランジスタＭ１がターンオンすることにより、２次電流Ｉ_Ｓがゼロとなり、ドレイン電圧が再びＶ_Ｄ＝Ｖ_ＯＵＴ＋Ｖ_ＩＮ×Ｎ_Ｓ／Ｎ_Ｐに跳ね上がる。不連続モードでは、同期整流トランジスタＭ２のオン状態においてトランスＴ１に蓄えられたエネルギーの減少にともない２次電流Ｉ_Ｓが減少していくと、ドレインソース間電圧Ｖ_ＤＳの絶対値は小さくなり、やがて２次電流Ｉ_Ｓが実質的にゼロになると、ドレインソース間電圧Ｖ_ＤＳも実質的にゼロとなり、ドレイン電圧Ｖ_Ｄ＿Ｓはリンギングする。

これらの性質を利用して同期整流コントローラ３０４は、同期整流トランジスタＭ２のドレイン電圧（ドレインソース間電圧）にもとづいて、パルス信号Ｓ１を生成してもよい。

ドライバ３０６は、パルス信号Ｓ１に応じて同期整流トランジスタＭ２をスイッチングする。

異常検出回路３２０は、ＳＥＴ端子のオープン状態および／またはショート状態を検出可能である。異常検出回路３２０は、オープン状態、ショート状態のいずれかを検出すると検出信号Ｓ１１をアサート（たとえばハイレベル）する。オープン状態、ショート状態のいずれも検出されない場合、検出信号Ｓ１１はネゲート（ローレベル）される。

２次側コントローラ３００は、検出信号Ｓ１１がアサートされると、ＤＣ／ＤＣコンバータ２００の１次側に設けられた１次側コントローラ２０２に、スイッチングトランジスタＭ１のスイッチング停止を指示する。また同期整流コントローラ３０４は、検出信号Ｓ１１がアサートされると同期整流トランジスタＭ２をオフする。

具体的には、２次側コントローラ３００にはフェイル（ＦＡＩＬ）端子が設けられる。使用においてＦＡＩＬ端子には、フェイル通知用フォトカプラ２０５の入力側と接続される。フェイル回路３２２は、検出信号Ｓ１１がアサートされると、ＦＡＩＬ端子に接続されるフェイル通知用フォトカプラ２０５を駆動する。

１次側コントローラ２０２は、フェイル通知用フォトカプラ２０５の出力側の状態に応じて、スイッチングトランジスタＭ１のスイッチングを停止する。フェイル回路３２２がフェイル通知用フォトカプラ２０５を駆動すると、フェイル通知用フォトカプラ２０５の入力側にフェイル電流Ｉ_{ＦＡＩＬ＿ＩＮ}が流れ、出力側にはフェイル電流Ｉ_{ＦＡＩＬ＿ＯＵＴ}が流れる。１次側コントローラ２０２は、フェイル電流Ｉ_{ＦＡＩＬ＿ＯＵＴ}にもとづいて、２次側コントローラ３００におけるＳＥＴ端子の異常を知ることができる。

図２のＤＣ／ＤＣコンバータ２００において、フェイル通知用フォトカプラ２０５の出力側は、フィードバック用フォトカプラ２０４の出力側と共通に、１次側コントローラ２０２のＦＢ端子と接続される。

以上が実施の形態に係る２次側コントローラ３００およびそれを用いたＤＣ／ＤＣコンバータ２００の構成である。続いてその動作を説明する。

（正常時）
ＳＥＴ端子に抵抗Ｒ_ＳＥＴが正常に接続されるとき、検出信号Ｓ１１はネゲートである。このときフェイル回路３２２はフェイル通知用フォトカプラ２０５を駆動しないから、フェイル通知用フォトカプラ２０５の発光素子は発光せず、フェイル電流Ｉ_{ＦＡＩＬ＿ＯＵＴ}は流れない。このとき１次側コントローラ２０２のＦＢ端子のフィードバック電圧Ｖ_ＦＢは、シャントレギュレータ２０６およびフィードバック用フォトカプラ２０４により、電圧検出信号Ｖ_{ＯＵＴ＿Ｓ}が目標値Ｖ_ＲＥＦに近づくように調節される。

（異常時）
ＳＥＴ端子がオープンまたはショートとなると、検出信号Ｓ１１がアサートされる。これに応答してフェイル回路３２２はフェイル通知用フォトカプラ２０５を駆動し、フェイル通知用フォトカプラ２０５の発光素子は発光し、フェイル電流Ｉ_{ＦＡＩＬ＿ＯＵＴ}が流れる。フェイル電流Ｉ_{ＦＡＩＬ＿ＯＵＴ}が流れることで、ＦＢ端子に接続されるキャパシタが放電され、フィードバック電圧Ｖ_ＦＢが接地電圧（０Ｖ）付近まで低下し、スイッチングトランジスタＭ１のデューティ比がゼロとなり、スイッチングトランジスタＭ１のスイッチングが停止する。また検出信号Ｓ１１のアサートに応答してドライバ３０６は同期整流トランジスタＭ２をオフし、スイッチングを停止する。

以上が２次側コントローラ３００の動作である。ＳＥＴ端子がオープンまたはショートとなると、同期整流コントローラ３０４が参照する管理時間が著しく長く、もしくは著しく短くなる。したがって同期整流トランジスタＭ２がオンすべき期間に同期整流トランジスタＭ２がオンせず、あるいは同期整流トランジスタＭ２がオフすべき期間に同期整流トランジスタＭ２がオンする状況が生じうる。たとえばスイッチングトランジスタＭ１のオン期間中は、同期整流トランジスタＭ２はオフすべきであるが、同期整流トランジスタＭ２が誤ってターンオンすると、同期整流トランジスタＭ２の両端間に過電圧が印加され、その信頼性に悪影響を及ぼす可能性がある。あるいは同期整流トランジスタＭ２の誤ったターンオンあるいはターンオフにより、２次巻線Ｗ２の電流が急峻に変化すると、１次巻線Ｗ１に過電圧が発生してスイッチングトランジスタＭ１に印加され、その信頼性に悪影響を及ぼす可能性がある。

実施の形態に係る２次側コントローラ３００によれば、ＳＥＴ端子のオープンおよび／またはショート（つまり少なくとも一方）を検出し、異常時にはＤＣ／ＤＣコンバータ２００の動作を停止させることにより、誤動作を防止し、信頼性を高めることができる。

続いて２次側コントローラ３００を用いたＤＣ／ＤＣコンバータ２００の変形例を説明する。

図３は、第１の変形例に係るＤＣ／ＤＣコンバータ２００ａの回路図である。この変形例において１次側コントローラ２０２は、２次側コントローラ３００からのフェイル通知を示す信号を受けるためのフェイル（ＦＡＩＬ）端子を備える。フェイル通知用フォトカプラ２０５の出力側は、ＦＡＩＬ端子に接続される。１次側コントローラ２０２は、そのＦＡＩＬ端子の状態にもとづいて、フェイル電流Ｉ_{ＦＡＩＬ＿ＯＵＴ}の有無を検出し、フェイル電流Ｉ_{ＦＡＩＬ＿ＯＵＴ}が流れているとき、スイッチングトランジスタＭ１のスイッチングを停止する。

図４は、第２の変形例に係るＤＣ／ＤＣコンバータ２００ｂの回路図である。この変形例では、２次側コントローラ３００のＦＡＩＬ端子は、フィードバック用フォトカプラ２０４の入力側と接続される。検出信号Ｓ１１がアサートされ、誤差電流Ｉ_ＥＲＲよりも大きなフェイル電流Ｉ_{ＦＡＩＬ＿ＩＮ}が流れると、フィードバック用フォトカプラ２０４の出力側の電流Ｉ_ＦＢが増大し、ＦＢ端子に接続されるキャパシタが放電され、フィードバック電圧Ｖ_ＦＢが接地電圧（０Ｖ）付近まで低下し、スイッチングトランジスタＭ１のデューティ比がゼロとなり、スイッチングトランジスタＭ１のスイッチングが停止する。

つまり第２の変形例では、フィードバック用フォトカプラ２０４がフェイル通知用フォトカプラ２０５を兼用しており、フィードバック用フォトカプラ２０４の出力電流Ｉ_ＦＢが、フェイル電流Ｉ_{ＦＡＩＬ＿ＯＵＴ}を兼ねている。

（第２の実施の形態）
図５は、第２の実施の形態に係る２次側コントローラ３００ｃを備えるＤＣ／ＤＣコンバータ２００ｃの回路図である。この２次側コントローラ３００ｃは、シャントレギュレータ２０６を内蔵しており、その他については図２の２次側コントローラ３００と同様である。シャントレギュレータ２０６は、トランジスタＭ３およびエラーアンプ２０７を含む。シャントレギュレータ２０６の入力端子（ＳＨ＿ＩＮ）には、電圧検出信号Ｖ_{ＯＵＴ＿Ｓ}が入力される。エラーアンプ２０７は、電圧検出信号Ｖ_{ＯＵＴ＿Ｓ}と基準電圧Ｖ_ＲＥＦの誤差を増幅する。トランジスタＭ３はシャントレギュレータ２０６の出力端子（ＳＨ＿ＯＵＴ）と接続され、そのゲートには、エラーアンプ２０７の出力Ｖ_ＥＲＲが入力される。トランジスタＭ３としてＰチャンネルＭＯＳＦＥＴあるいはＰＮＰ型バイポーラトランジスタを用いる場合、エラーアンプ２０７の反転入力端子と非反転入力端子とを入れ替えればよい。

この２次側コントローラ３００ｃによっても、第１の実施の形態と同様の効果を得ることができる。また２次側コントローラ３００ｃは、図３、図４のＤＣ／ＤＣコンバータ２００ａ、２００ｂに使用してもよい。

（第３の実施の形態）
図６は、第３の実施の形態に係る２次側コントローラ３００ｄを備えるＤＣ／ＤＣコンバータ２００ｄの回路図である。この２次側コントローラ３００ｄは、図５と同様にシャントレギュレータ２０６を内蔵している。フェイル回路３２２ｄは、検出信号Ｓ１１がアサートされると、ＳＨ＿ＯＵＴ端子に接続されるフィードバック用フォトカプラ２０４を駆動する。

この２次側コントローラ３００ｄでは、ＳＨ＿ＯＵＴ端子がＦＡＩＬ端子を兼ねており、フィードバック用フォトカプラ２０４がフェイル通知用フォトカプラ２０５を兼ねているものと把握できる。

続いて２次側コントローラ３００の具体的な構成例を説明する。なお本発明は、第１から第３の実施の形態から把握されるさまざまな形態に及ぶものであり、以下で説明する具体的な構成には限定されない。

図７は、異常検出回路３２０の構成例の回路図である。
ＳＥＴ端子には、使用において抵抗Ｒ_ＳＥＴが外付けされる。異常検出回路３２０は、第１キャパシタＣ１１、充電回路３６０、放電回路３６２、オープン検出コンパレータ３６４を含む。充電回路３６０は、抵抗Ｒ_ＳＥＴの抵抗値に反比例する第１電流Ｉ１で第１キャパシタＣ１１を充電する。

充電回路３６０は、定電流回路（Ｖ／Ｉ変換回路）３６８と、カレントミラー回路３７０を含んでもよい。定電流回路３６８は、エラーアンプ３７２およびトランジスタ３７４を含む。定電流回路３６８は、ＳＥＴ端子に基準電圧Ｖ_ＲＥＦを印加する。トランジスタ３７４および抵抗Ｒ_ＳＥＴには、Ｉ_ＳＥＴ＝Ｖ_ＲＥＦ／Ｒ_ＳＥＴの電流が流れる。カレントミラー回路３７０は、この電流Ｉ_ＳＥＴを折り返し、第１電流Ｉ１を出力する。

放電回路３６２は、第１キャパシタＣ１１を所定の第２電流Ｉ２で放電する。オープン検出コンパレータ３６４は、第１キャパシタＣ１１の電圧Ｖ_Ｃ１１をオープン検出用のしきい値電圧Ｖ_ＯＰＥＮと比較する。オープン検出コンパレータ３６４の出力は、オープン異常を示す検出信号ＯＰＥＮ＿ＤＥＴとなる。

さらに異常検出回路３２０は、ショート検出コンパレータ３６６を含む。充電回路３６０は、ＳＥＴ端子の電圧Ｖ_ＳＥＴをショート検出用のしきい値電圧Ｖ_{ＳＨＯＲＴ}と比較する。ショート検出コンパレータ３６６の出力は、オープン異常を示す検出信号ＳＨＯＲＴ＿ＤＥＴとなる。

続いて異常検出回路３２０の動作を説明する。
（オープン検出）
ＳＥＴ端子がオープンとなると、電流Ｉ_ＳＥＴおよび第１電流Ｉ１はゼロとなり、第１キャパシタＣ１１が第２電流Ｉ２で放電されて、第１キャパシタＣ１１の電圧Ｖ_Ｃ１１が低下する。電圧Ｖ_Ｃ１１がしきい値電圧Ｖ_ＯＰＥＮを下回ると、オープン検出コンパレータ３６４の出力ＯＰＥＮ＿ＤＥＴがアサート（ハイレベル）される。

（ショート検出）
正常時にはＳＥＴ端子の電圧Ｖ_ＳＥＴは、基準電圧Ｖ_ＲＥＦと等しい。ところがＳＥＴ端子がショート（地絡）すると、ＳＥＴ端子の電圧Ｖ_ＳＥＴは、０Ｖ付近まで低下する。したがってしきい値電圧Ｖ_{ＳＨＯＲＴ}を接地電圧の近傍（たとえば０．２Ｖ）とすれば、地絡を検出できる。あるいは、ＳＥＴ端子がショート（天絡）すると、ＳＥＴ端子の電圧Ｖ_ＳＥＴは、電源電圧付近まで上昇する。したがってしきい値電圧Ｖ_{ＳＨＯＲＴ}を電源電圧の近傍とすれば、天絡を検出できる。なお、異常検出回路３２０の構成は、図７のそれには限定されず、公知の技術を用いてもよい。

図８は、フェイル回路３２２の構成例の回路図である。フェイル回路３２２は、検出信号Ｓ１１（すなわちＯＰＥＮ＿ＤＥＴあるいはＳＨＯＲＴ＿ＤＥＴ）がアサートされる状態が、所定時間持続すると、駆動対象のフォトカプラ（フィードバック用フォトカプラ２０４もしくはフェイル通知用フォトカプラ２０５）を駆動する。これにより、極短い時間の検出信号Ｓ１１のアサートをマスクでき、ショート状態・オープン状態の誤検出を防止できる。

フェイル回路３２２は、主として第２キャパシタＣ１２、電流源３８０、放電トランジスタ３８２、コンパレータ３８４を備える。電流源３８０は、第２キャパシタＣ１２を充電する。放電トランジスタ３８２は、第２キャパシタＣ１２と並列に設けられ、検出信号Ｓ１１がネゲート（ローレベル）のときオンとなる。コンパレータ３８４は、第２キャパシタＣ１２の電圧Ｖ_Ｃ１２がしきい値電圧Ｖ_ＴＩＭＥを超えると、フェイル信号Ｓ１２をアサートする。

フェイル回路３２２は、フェイル信号Ｓ１２のアサートに応答して、駆動対象のフォトカプラ２０５（２０４）を駆動する。具体的にはフェイル回路３２２は、ＦＡＩＬ端子（ＳＨ＿ＯＵＴ端子）と接続され、フェイル信号Ｓ１２のアサートに応答してターンオンする駆動トランジスタ３８６を含んでもよい。フリップフロップ３８８は、フェイル信号Ｓ１２のアサートをラッチし、駆動トランジスタ３８６をオン状態で固定する。

フェイル回路３２２は、フェイル信号Ｓ１２が所定回数、連続してアサートされたときに、フォトカプラ２０５（２０４）を駆動してもよい。このためにフェイル回路３２２はさらに、放電トランジスタ３９０、ワンショット回路３９２、カウンタ３９４を備える。

放電トランジスタ３９０は、第２キャパシタＣ１２と並列に設けられる。ワンショット回路３９２は、フェイル信号Ｓ１２のエッジから所定時間ハイレベルとなる信号Ｓ１３を生成する。信号Ｓ１３がハイレベルの期間、放電トランジスタ３９０がオンとなり、第２キャパシタＣ１２の電圧がリセットされる。カウンタ３９４は、ワンショット回路３９２の出力Ｓ１３がハイレベルとなる回数をカウントし、カウント値が所定数に達すると、駆動トランジスタ３８６をオン状態でラッチする。カウンタ３９４のカウント値は、検出信号Ｓ１１がネゲートされると、リセットされる。以上がフェイル回路３２２の構成例である。なおフェイル回路３２２の構成は、図８のそれには限定されない。

続いて同期整流コントローラ３０４の構成例を説明する。図９は、２次側コントローラ３００ｅの構成例を示す回路図である。同期整流コントローラ３０４ｅは、パルス発生器３２８および強制オフ回路３３０を備える。その他の構成は図２と同様である。この同期整流コントローラ３０４ｅは、図５や図６の２次側コントローラ３００ｃ、３００ｄにも適用可能である。

パルス発生器３２８は、同期整流トランジスタＭ２の両端間電圧Ｖ_ＤＳにもとづいてパルス信号Ｓ１を生成する。パルス発生器３２８は、スイッチングトランジスタＭ１のターンオフを検出するとパルス信号Ｓ１を、同期整流トランジスタＭ２のオンを指示するオンレベルとし、２次巻線Ｗ２の電流Ｉ_Ｓが実質的にゼロになったことを検出すると、パルス信号Ｓ１を、同期整流トランジスタＭ２のオフを指示するオフレベルとする。

強制オフ回路３３０は、スイッチングトランジスタＭ１のターンオンが検出されてから所定のタイムアップ期間Ｔ_ＵＰの経過後（強制オフタイミングという）に、同期整流トランジスタＭ２がオンであれば強制的にオフする。本実施の形態では、強制オフ回路３３０は、強制オフタイミングにおいて強制オフ信号Ｓ２をアサートする。そして強制オフ信号Ｓ２を利用して、パルス信号Ｓ１をオフレベル（ローレベル）に遷移させる。

タイムアップ期間Ｔ_ＵＰは、スイッチングトランジスタＭ１のスイッチング周期Ｔ_ＳＷよりも短く設定される。スイッチング周波数ｆ_ＳＷが負荷に応じて可変である場合には、最大周波数ｆ_ＭＡＸに対応する周期１／Ｔ_{ＳＷＭＡＸ}より短く設定するとよい。

なお、同期整流トランジスタＭ２を強制オフする方式は特に限定されず、別の実施の形態においては、たとえば同期整流コントローラ３０４ｅとドライバ３０６の間に論理ゲートを追加し、パルス信号Ｓ１をマスクしてもよいし、ドライバ３０６のプッシュプル出力段のローサイドトランジスタ（不図示）を、強制的にオンしてもよい。

上述の管理時間は、タイムアップ期間Ｔ_ＵＰであり、ＳＥＴ端子は、タイムアップ期間Ｔ_ＵＰの長さを設定するために使用される。

以上が図９の２次側コントローラ３００ｅの構成である。図９の２次側コントローラ３００の動作を説明する前に、強制オフ回路３３０を設けない場合に生じるうる問題点を説明する。

本発明者らは、図１のように強制オフ回路３３０を備えないＤＣ／ＤＣコンバータ２００ｒを連続モードで動作させる際に、以下の問題が生ずることを認識するに至った。

図１０は、強制オフ回路３３０を備えないＤＣ／ＤＣコンバータ２００ｒの連続モードにおける動作波形図である。時刻ｔ１より前、スイッチングトランジスタＭ１はオン状態であり、同期整流トランジスタＭ２のドレイン電圧Ｖ_Ｄは、Ｖ_ＯＵＴ＋Ｖ_ＩＮ×Ｎ_Ｓ／Ｎ_Ｐである。時刻ｔ１にスイッチングトランジスタＭ１がターンオフすると、２次巻線Ｗ２に２次電流Ｉ_Ｓが流れ始め、ドレイン電圧Ｖ_Ｄは負となる。同期整流コントローラ３０４は、ドレイン電圧Ｖ_Ｄが、上から下に、第１しきい値電圧Ｖ_ＴＨ１とクロスしたことを検出し、パルス信号Ｓ１を第１状態とする。その結果、同期整流トランジスタＭ２がターンオンする。

同期整流トランジスタＭ２のオン期間、ドレイン電圧Ｖ_Ｄの絶対値は、２次電流Ｉ_Ｓの減少とともに小さくなる。時刻ｔ２にスイッチングトランジスタＭ１がターンオンすると、２次電流Ｉ_Ｓがゼロとなり、ドレイン電圧Ｖ_Ｄは再び、Ｖ_ＯＵＴ＋Ｖ_ＩＮ×Ｎ_Ｓ／Ｎ_Ｐに跳ね上がる。同期整流コントローラ３０４は、ドレイン電圧Ｖ_Ｄが、下から上に第２しきい値電圧Ｖ_ＴＨ２とクロスすると、パルス信号Ｓ１を第２状態とする。これにより同期整流トランジスタＭ２がターンオフする。

ここで、時刻ｔ２にドレイン電圧Ｖ_Ｄがしきい値電圧Ｖ_ＴＨ２とクロスしてから、パルス信号Ｓ１が第２状態に遷移して同期整流トランジスタＭ２がターンオフする時刻ｔ３までには、ある遅延τ_Ｄが存在する。この遅延τ_Ｄの間、同期整流トランジスタＭ２がオンであり、そのインピーダンスが非常に小さいにも関わらず、その両端間には大きな電圧Ｖ_Ｄが発生しているため、同期整流トランジスタＭ２に大電流（破線Ｉ_Ｓ’）が流れるおそれがある。

またこの遅延時間τ_Ｄの間、同期整流トランジスタＭ２に流れる大電流Ｉ_Ｓ’は、２次巻線Ｗ２を経由する。時刻ｔ３に同期整流トランジスタＭ２がオフすると、２次巻線Ｗ２に流れていた電流Ｉ_Ｓ’が遮断されるため、その両端間に高電圧Ｖｘ＝ｄＩ_ｓ’／ｄｔが発生する。この高電圧Ｖｘは、１次巻線Ｗ１の両端間にＶｙ＝−Ｖｘ×Ｎ_Ｐ／Ｎ_Ｓを誘起する。この電圧ＶｙがスイッチングトランジスタＭ１に印加されると、スイッチングトランジスタＭ１の信頼性に影響を及ぼすおそれがある。

これらの問題を解決するために、１次側コントローラ２０２から２次側コントローラ３００に対して、スイッチングトランジスタＭ１のターンオンを示すタイミング信号を供給し、２次側コントローラ３００が、スイッチングトランジスタＭ１のターンオンに先立ち、同期整流トランジスタＭ２をオフするアプローチが考えられる。

ところが、絶縁型のコンバータでは、１次側と２次側を絶縁する必要があるため、このタイミング信号を１次側から２次側に伝送するために、追加のフォトカプラやキャパシタが必要となり、回路コストが高くなるという問題がある。

以上が連続モードで生じうる問題点である。続いて、図９の２次側コントローラ３００によって、どのようにこの問題点が解決されるかを説明する。

図１１は、図９のＤＣ／ＤＣコンバータ２００の連続モードの動作波形図である。時刻ｔ１に、スイッチングトランジスタＭ１がターンオンする。このターンオンを契機として強制オフ回路３３０は計時を開始し、タイムアップ期間Ｔ_ＵＰが経過すると、強制オフ信号Ｓ２がアサートされる。ここでＴ_ＵＰ＜Ｔ_ＳＷであるため、次のサイクルにおいてスイッチングトランジスタＭ１がターンオンする時刻ｔ４より前に、パルス信号Ｓ１がオフレベルとなり、同期整流トランジスタＭ２をオフさせることができる。

図１２は、図９のＤＣ／ＤＣコンバータ２００の不連続モードの動作波形図である。不連続モードでは、強制オフ信号Ｓ２のアサートより前に、２次電流Ｉ_Ｓが実質的にゼロとなる。したがって強制オフ信号Ｓ２による強制オフは発生せずに、同期整流トランジスタＭ２がスイッチングする。

以上がＤＣ／ＤＣコンバータ２００の動作である。
このＤＣ／ＤＣコンバータ２００によれば、図１１に示すように、連続モードにおいて、スイッチングトランジスタＭ１がターンオンする前に、同期整流トランジスタＭ２がターンオフするため、連続モードにおいて生じうる問題を解決することができる。この制御のために、１次側コントローラ２０２から２次側コントローラ３００に対して、スイッチングトランジスタＭ１のターンオンを示すタイミング信号を供給する必要がないため、タイミング信号の伝送のために必要なフォトカプラやキャパシタなど追加の部品が不要であり、コストの観点からも有利である。

２次側コントローラ３００ｅにおいて、ＳＥＴ端子がオープンとなると、タイムアップ期間Ｔ_ＵＰが非常に長くなり、強制オフ回路３３０が存在しないのと等価になるため、連続モードにおいて、上述した問題が発生する。反対に２次側コントローラ３００ｅにおいて、ＳＥＴ端子がショート（地絡）となると、タイムアップ期間Ｔ_ＵＰが非常に短くなり、同期整流トランジスタＭ２のオン時間が短くなり、異常発熱の要因となる。

図９の２次側コントローラ３００ｅによれば、ＳＥＴ端子のオープン、ショート異常を検出することで、信頼性を高めることができる。

図１３は、第１構成例に係る２次側コントローラ３００ｅの回路図である。
パルス発生器３２８は、セット信号生成部３０８、リセット信号生成部３１０、ＤフリップフロップＦＦ１を含む。２次側コントローラ３００ａのＧＮＤ端子は、同期整流トランジスタＭ２のソースと接続される。したがって２次側コントローラ３００ｅにおいて、ＶＤ端子の電圧Ｖ_Ｄは、同期整流トランジスタＭ２のドレインソース間電圧に相当する。

上述のようにパルス発生器３２８は、（i）スイッチングトランジスタＭ１がターンオフすると、パルス信号Ｓ１を第１状態（ハイレベル）とし、（ii）同期整流トランジスタＭ２のオン期間に２次巻線Ｗ２に流れる電流Ｉ_Ｓが実質的にゼロになると、パルス信号Ｓ１を第２状態（ローレベル）とする。

セット信号生成部３０８は、第１コンパレータＣＭＰ１を含み、（i）スイッチングトランジスタＭ１のターンオフを検出するために設けられる。第１コンパレータＣＭＰ１は、ＶＤ端子のドレイン電圧（ドレインソース間電圧）Ｖ_Ｄを負の所定の第１しきい値電圧Ｖ_ＴＨ１（たとえば−１５０ｍＶ）と比較し、それらがクロスすると、セット信号（セット信号）Ｓ_ＯＮをアサート（ハイレベル）する。具体的には、ドレイン電圧Ｖ_ＤがＶ_ＴＨ１より低くなると、言い換えれば、ドレインソース間電圧Ｖ_ＤＳが負電圧となると、セット信号Ｓ_ＯＮがハイレベルとなる。セット信号Ｓ_ＯＮは、ＤフリップフロップＦＦ１のクロック端子に入力され、セット信号Ｓ_ＯＮのポジティブエッジに応答して、パルス信号Ｓ１がハイレベルとなる。ＤフリップフロップＦＦ１に変えて、ＲＳフリップフロップを用いてもよい。

リセット信号生成部３１０は第２コンパレータＣＭＰ２を含み、（ii）同期整流トランジスタＭ２のオン期間に２次巻線Ｗ２に流れる２次電流Ｉ_Ｓが実質的にゼロになったことを検出するために設けられる。スイッチングトランジスタＭ１のオフ期間、同期整流トランジスタＭ２のソースからドレインに向かって電流Ｉ_Ｓが流れ、ドレインソース間電圧Ｖ_ＤＳは負電圧となり、その絶対値は電流Ｉ_Ｓの電流量に応じている。そこで第２コンパレータＣＭＰ２は、ドレイン電圧Ｖ_Ｄをゼロ付近に設定された負のしきい値電圧Ｖ_ＴＨ２（たとえば−１０ｍＶ）と比較し、ドレイン電圧Ｖ_Ｄがしきい値電圧Ｖ_ＴＨ２より高くなると、リセット信号（リセット信号）Ｓ_ＯＦＦをアサート（ローレベル）とする。リセット信号Ｓ_ＯＦＦは、フリップフロップＦＦ１のリセット端子（反転論理）に入力され、リセット信号Ｓ_ＯＦＦのネガティブエッジに応答して、パルス信号Ｓ１がローレベルとなる。

フリップフロップＦＦ１は、リセット信号Ｓ_ＯＮと強制オフ信号Ｓ２の少なくとも一方がアサート（ローレベル）されると、パルス信号Ｓ１をオフレベル（ローレベル）に遷移させる。このために、論理回路３３２が設けられる。論理回路３３２は、強制オフ信号Ｓ２とリセット信号Ｓ_ＯＦＦを論理演算し、フリップフロップＦＦ１のリセット端子（反転論理）に出力する。ここでは論理回路３３２はＡＮＤゲートが用いられるが、その構成は各信号の論理値に応じて適宜変更しうる。

図１１に示すように、連続モードにおいてはスイッチングトランジスタＭ１のターンオンに起因して２次電流Ｉ_Ｓがゼロとなり、ドレイン電圧Ｖ_Ｄが跳ね上がる。したがって第２コンパレータＣＭＰ２が検出するゼロ電流のタイミングは、スイッチングトランジスタＭ１のターンオンのタイミングと実質的に一致する。そこで強制オフ回路３３０は、リセット信号Ｓ_ＯＦＦがアサートされると、スイッチングトランジスタＭ１がターンオンしたものとして、計時を開始する。

図１３の２次側コントローラ３００ｅによれば、連続モードにおいて発生するさまざまな問題を解決することができる。

図１４は、第２の構成例に係る２次側コントローラ３００ｆの回路図である。
２次側コントローラ３００ｆは、図１３の２次側コントローラ３００ｅに加えて、第３コンパレータＣＭＰ３をさらに備える。第３コンパレータＣＭＰ３は、同期整流トランジスタのドレインソース間電圧Ｖ_ＤＳを所定の正の第３しきい値電圧Ｖ_ＴＨ３と比較する。第３コンパレータＣＭＰ３の出力Ｓ３が、ドレインソース間電圧Ｖ_ＤＳと第３しきい値電圧Ｖ_ＴＨ３のクロスを示すと、強制オフ回路３３０の計時はリセットされる。

第３しきい値電圧Ｖ_ＴＨ３は、出力電圧Ｖ_ＯＵＴにもとづいて生成することが望ましい。具体的には、第３しきい値電圧Ｖ_ＴＨ３は、出力電圧Ｖ_ＯＵＴまたはその近傍に設定される。第３しきい値電圧Ｖ_ＴＨ３は、出力電圧Ｖ_ＯＵＴをオフセットして生成してもよい。

図１４の２次側コントローラ３００ｆによれば、図１３の２次側コントローラ３００ｅにおいて生ずる問題点を解決できる。はじめに問題点を説明する。図１５は、図１３の２次側コントローラ３００ｅの問題点を説明する図である。ＤＣ／ＤＣコンバータ２００の１次側コントローラ２０２は、負荷電流Ｉ_ＯＵＴが減少するにしたがいスイッチング周波数ｆ_ＳＷを低減させ、スイッチング損失を減らして効率改善を図る場合がある。このような１次側コントローラ２０２と組み合わせて、図１３の２次側コントローラ３００ｅを使用すると、スイッチング周波数ｆ_ＳＷが低い領域において、言い換えればスイッチング周期が長い状態において、ＤＣ／ＤＣコンバータ２００が不連続モードで動作する際に、同期整流トランジスタＭ２をターンオンさせることができず、ダイオード整流モードで動作することとなる。

図１３の２次側コントローラ３００ｅにおいては、スイッチングトランジスタＭ１のターンオンを検出するために第２コンパレータＣＭＰ２の出力Ｓ_ＯＦＦが利用される。連続モードにおいては、スイッチングトランジスタＭ１のターンオンの結果、２次電流Ｉ_Ｓがゼロとなるため、リセット信号Ｓ_ＯＦＦの変化点は、スイッチングトランジスタＭ１のターンオンを示すこととなる。ところが、不連続モードにおいては、スイッチングトランジスタＭ１がターンオンするより前に、２次電流Ｉ_Ｓがゼロとなるため、リセット信号Ｓ_ＯＦＦのアサートと、同期整流トランジスタＭ２のアサートは一致しない。

リセット信号Ｓ_ＯＦＦのアサートから、タイムアップ期間Ｔ_ＵＰの経過後に、同期整流トランジスタＭ２が強制オフとなる。この強制オフは、次のリセット信号Ｓ_ＯＦＦのアサートにおいて解除される。したがってセット信号Ｓ_ＯＮのアサートは、強制オフ区間中に発生し、パルス信号Ｓ１がローレベルを維持し、同期整流トランジスタＭ２がターンオンしない。

つまり２次側コントローラ３００ｅを用いると、不連続モードにおいて同期整流トランジスタＭ２がスイッチングせず、ダイオード整流モードで動作する状況が生じうる。

図１４の２次側コントローラ３００ｆでは、この問題が解決される。図１６は、図１４の２次側コントローラ３００ｆの不連続モードの動作波形図である。不連続モードにおいて同期整流トランジスタＭ２がターンオフすると、ドレイン電圧Ｖ_Ｄが跳ね上がり、その後出力電圧Ｖ_ＯＵＴを中心として減衰振動する。この間、ドレイン電圧Ｖ_Ｄとしきい値電圧Ｖ_ＴＨ３のクロスが繰り返し発生し、クロスのたびに強制オフ回路３３０の計時がリセットされるため、強制オフ信号Ｓ２はアサートされない。これにより、不連続モードにおいても同期整流トランジスタＭ２がスイッチングする同期整流動作を維持することができる。

図１７（ａ）は、強制オフ回路３３０の構成例を示す回路図である。この強制オフ回路３３０はアナログタイマー回路であり、キャパシタＣ４１、電流源ＣＳ４１、放電回路Ｍ４１、第４コンパレータＣＭＰ４、ワンショット回路３３４を含む。電流源ＣＳ４１は、キャパシタＣ４１に電流Ｉ_Ｃを供給する。放電回路Ｍ４１は、リセット信号Ｓ_ＯＦＦに応答してキャパシタＣ４１を放電し、計時をリセットする。たとえば放電回路Ｍ４１は、トランジスタで構成できる。第４コンパレータＣＭＰ４は、キャパシタＣ４１の電圧Ｖ_Ｃ４１を所定の第４しきい値電圧Ｖ_ＴＨ４と比較する。ワンショット回路３３４は、キャパシタＣ４１の電圧Ｖ_Ｃ４１が第４しきい値電圧Ｖ_ＴＨ４を超えると、所定時間ローレベル（アサート）となる強制オフ信号Ｓ２を出力する。

図１４の２次側コントローラ３００ｆにおいては、放電回路Ｍ４１は、リセット信号Ｓ_ＯＦＦと第３コンパレータＣＭＰ３の出力Ｓ３のいずれかがアサートされると、キャパシタＣ４１を放電し、計時をリセットするよう構成される。このために、ＯＲゲート３３６を設けてもよい。

図１７（ｂ）は、図１７（ａ）の電流源ＣＳ４１の回路図である。電流源ＣＳ４１は、トランジスタＭ４２、オペアンプ３４０、ＳＥＴ端子に外付けされる抵抗Ｒ_ＳＥＴ、カレントミラー回路３４２を含む。トランジスタＭ４２には、外付け抵抗Ｒ_ＳＥＴに応じた電流Ｖ_ＲＥＦ／Ｒ_ＳＥＴが流れ、カレントミラー回路３４２はこの電流を折り返し、キャパシタＣ４１に供給する。この構成により、抵抗Ｒ_ＳＥＴの抵抗値に応じて、強制オフ回路３３０のタイムアップ期間Ｔ_ＵＰを設定できる。上述の異常検出回路３２０は、このＳＥＴ端子のオープン、ショートを監視する。

強制オフ回路３３０は、アナログタイマーに代えて、カウンタを用いたデジタルタイマであってもよい。

（用途）
続いて、実施の形態で説明したＤＣ／ＤＣコンバータ２００の用途を説明する。
図１８は、ＡＣ／ＤＣコンバータ１００を備えるＡＣアダプタ８００を示す図である。ＡＣアダプタ８００は、プラグ８０２、筐体８０４、コネクタ８０６を備える。プラグ８０２は、図示しないコンセントから商用交流電圧Ｖ_ＡＣを受ける。ＡＣ／ＤＣコンバータ１００は、筐体８０４内に実装される。ＡＣ／ＤＣコンバータ１００により生成された直流出力電圧Ｖ_ＯＵＴは、コネクタ８０６から電子機器８１０に供給される。電子機器８１０は、ノートＰＣ、デジタルカメラ、デジタルビデオカメラ、携帯電話、携帯オーディオプレイヤなどが例示される。

図１９（ａ）、（ｂ）は、ＡＣ／ＤＣコンバータ１００を備える電子機器９００を示す図である。図１９（ａ）、（ｂ）の電子機器９００はディスプレイ装置であるが、電子機器９００の種類は特に限定されず、オーディオ機器、冷蔵庫、洗濯機、掃除機など、電源装置を内蔵する機器であればよい。
プラグ９０２は、図示しないコンセントから商用交流電圧Ｖ_ＡＣを受ける。ＡＣ／ＤＣコンバータ１００は、筐体８０４内に実装される。ＡＣ／ＤＣコンバータ１００により生成された直流出力電圧Ｖ_ＯＵＴは、同じ筐体９０４内に搭載される、マイコン、ＤＳＰ（Digital Signal Processor）、電源回路、照明機器、アナログ回路、デジタル回路などの負荷に供給される。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

（第１変形例）
いくつかの実施の形態では、同期整流トランジスタＭ２が１次巻線Ｗ１より低電位側に配置される場合を説明したが、同期整流トランジスタＭ２より出力端子Ｐ２側に配置してもよい。図２０は、ＤＣ／ＤＣコンバータ２００ｇの回路図である。なおＳＥＴ端子やＦＡＩＬ端子は省略する。

トランスＴ１の補助巻線Ｗ４、ダイオードＤ４およびキャパシタＣ４は、補助コンバータを形成しており、出力電圧Ｖ_ＯＵＴよりも高い直流電圧Ｖ_ＣＣ１を発生する。この直流電圧Ｖ_ＣＣ１はＶＣＣ端子に供給される。２次側コントローラ３００のＧＮＤ端子は、同期整流トランジスタＭ２のソースと接続される。２次側コントローラ３００の構成は、実施の形態と同様である。この変形例においても、実施の形態と同様の効果を得ることができる。

（第２変形例）
図２１は、第２変形例に係る２次側コントローラ３００ｈの回路図である。２次側コントローラ３００ｈは、スイッチングトランジスタＭ１のターンオンを検出するターンオン検出回路３５０を備える。ターンオン検出回路３５０は、同期整流トランジスタＭ５の両端間電圧Ｖ_ＤＳを第５しきい値電圧Ｖ_ＴＨ５と比較する第５コンパレータＣＭＰ５を含む。ターンオン検出回路３５０は、両端間電圧Ｖ_ＤＳが第５しきい値電圧Ｖ_ＴＨ５とクロスすると、スイッチングトランジスタＭ１のターンオンを示すターンオン検出信号Ｓ５をアサートする。

しきい値電圧Ｖ_ＴＨ５は、第３しきい値電圧Ｖ_ＴＨ３と同様に、出力電圧Ｖ_ＯＵＴの近傍に定めることが望ましい。これにより、スイッチングトランジスタＭ１のターンオンにともなうドレイン電圧Ｖ_Ｄの跳ね上がりを検出でき、スイッチングトランジスタＭ１のターンオンを検出できる。なお、第５しきい値電圧Ｖ_ＴＨ５を、第２しきい値電圧Ｖ_ＴＨ２と同じレベルとした場合、２次側コントローラ３００ｈの動作は図１３のそれと同じである。

（第３変形例）
実施の形態では、フライバックコンバータを説明したが、本発明はフォワードコンバータにも適用可能である。この場合にはトランスＴ１の２次側に、複数の同期整流用のトランジスタが配置されることとなる。２次側コントローラは、複数の同期整流トランジスタをスイッチングするよう構成されてもよい。またコンバータは疑似共振型であってもよい。

（第４変形例）
実施の形態では、ＳＥＴ端子に抵抗Ｒ_ＳＥＴを接続する場合を説明したが、キャパシタなどの別の回路素子が接続されてもよい。

（第５変形例）
実施の形態では、異常検出回路３２０が、ＳＥＴ端子のオープン異常、ショート異常の両方を検出したが、オープン異常が問題とならない場合、ショート異常のみを検出してもよいし、ショート異常が問題とならない場合、オープン異常のみを検出してもよい。

（第６変形例）
スイッチングトランジスタや同期整流トランジスタの少なくとも一方は、バイポーラトランジスタやＩＧＢＴであってもよい。

実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

Ｐ１…入力端子、Ｐ２…出力端子、Ｐ３…接地端子、Ｍ１…スイッチングトランジスタ、Ｍ２…同期整流トランジスタ、Ｃ１…出力キャパシタ、Ｔ１…トランス、Ｗ１…１次巻線、Ｗ２…２次巻線、ＣＭＰ１…第１コンパレータ、ＣＭＰ２…第２コンパレータ、ＣＭＰ３…第３コンパレータ、ＣＭＰ４…第４コンパレータ、ＣＭＰ５…第５コンパレータ、ＦＦ１…フリップフロップ、Ｓ１…パルス信号、Ｓ２…強制オフ信号、Ｓ１１…検出信号、Ｓ１２…フェイル信号、１００…ＡＣ／ＤＣコンバータ、１０２…フィルタ、１０４…整流回路、１０６…平滑キャパシタ、２００…ＤＣ／ＤＣコンバータ、２０２…１次側コントローラ、２０４…フィードバック用フォトカプラ、２０５…フェイル通知用フォトカプラ、２０６…シャントレギュレータ、２０７…エラーアンプ、２１０…出力回路、３００…２次側コントローラ、ＳＤＮ…シャットダウン信号、３０４…同期整流コントローラ、３０６…ドライバ、３０８…セット信号生成部、３１０…リセット信号生成部、３２０…異常検出回路、３２２…フェイル回路、３２８…パルス発生器、３３０…強制オフ回路、３３２…論理回路、３３４…ワンショット回路、３３６…ＯＲゲート、３５０…ターンオン検出回路、Ｃ１１…第１キャパシタ、３６０…充電回路、３６２…放電回路、３６４…オープン検出コンパレータ、３６６…ショート検出コンパレータ、Ｃ１２…第２キャパシタ、３８０…電流源、３８２…放電トランジスタ、３８４…コンパレータ、３８６…駆動トランジスタ、３８８…フリップフロップ、３９０…放電トランジスタ、３９２…ワンショット回路、３９４…カウンタ、８００…ＡＣアダプタ、８０２…プラグ、８０４…筐体、８０６…コネクタ、８１０，９００…電子機器、９０２…プラグ、９０４…筐体。

Claims (15)

1. 第１端子と、
   前記第１端子の状態にもとづいて決まる管理時間にもとづいてパルス信号を生成するコントローラと、
   前記パルス信号に応じた駆動信号を出力する第１駆動回路と、
   前記第１端子に発生するオープン状態とショート状態の少なくとも一方を検出可能に構成され、検出結果を示す検出信号を生成する検出回路と、
   前記第１端子とは別に設けられた第２端子と、
   前記検出信号に応じて前記第２端子から電流を引き込むように構成される第２駆動回路と、
   を備えることを特徴とする半導体装置。
2. 前記第１駆動回路の出力は、同期整流トランジスタのゲートと接続されることを特徴とする請求項１に記載の半導体装置。
3. 第３端子をさらに備え、
   前記コントローラは、前記第３端子の状態に応じて前記パルス信号を生成することを特徴とする請求項１または２に記載の半導体装置。
4. 前記第３端子は、同期整流トランジスタのドレインと接続されることを特徴とする請求項３に記載の半導体装置。
5. 前記第２端子は、フォトカプラと接続されることを特徴とする請求項１から４のいずれかに記載の半導体装置。
6. 前記第１端子には、外付けの抵抗が接続されることを特徴とする請求項１から５のいずれかに記載の半導体装置。
7. 前記第１端子の状態に応じて、内部電流の量が規定されることを特徴とする請求項１から６のいずれかに記載の半導体装置。
8. 前記第１端子の状態に応じて、しきい値電圧が規定されることを特徴とする請求項１から６のいずれかに記載の半導体装置。
9. 前記検出回路は、
   キャパシタと、
   前記第１端子の状態に応じて決まる電流によって前記キャパシタを充電する充電回路と、
   前記キャパシタの電圧を第１しきい値と比較する第１コンパレータと、
   を含むことを特徴とする請求項１から６のいずれかに記載の半導体装置。
10. 前記検出回路は、前記キャパシタの電圧を第２しきい値と比較する第２コンパレータをさらに含むことを特徴とする請求項９に記載の半導体装置。
11. 前記半導体装置は、１次側コントローラによるスイッチングトランジスタのスイッチング動作を停止させるために、前記検出信号のアサートを前記１次側コントローラに送信することを特徴とする請求項１から１０のいずれかに記載の半導体装置。
12. フィードバック用フォトカプラの入力側と接続されるシャントレギュレータ出力端子と、
    ＤＣ／ＤＣコンバータの出力電圧に応じた誤差電流を生成し、前記誤差電流を前記フィードバック用フォトカプラに供給するシャントレギュレータと、
    をさらに備えることを特徴とする請求項１から１１のいずれかに記載の半導体装置。
13. 前記半導体装置は、１次側コントローラによるスイッチングトランジスタのスイッチング動作を停止させるために、前記検出信号のアサートを、前記フィードバック用フォトカプラを介して、前記１次側コントローラに送信するとともに、前記フィードバック用フォトカプラを介して、前記スイッチングトランジスタのスイッチング動作に使用されるフィードバック信号を前記１次側コントローラに送信することを特徴とする請求項１２に記載の半導体装置。
14. フェイル通知用フォトカプラの入力側と接続される第４端子と、
    前記検出信号がアサートされると、前記フェイル通知用フォトカプラを駆動するフェイル回路と、
    をさらに備えることを特徴とする請求項１から１３のいずれかに記載の半導体装置。
15. 前記検出信号が所定時間にわたりアサートした状態を持続するとき、前記フェイル回路は前記フェイル通知用フォトカプラを駆動することを特徴とする請求項１４に記載の半導体装置。

Images