JP5224667B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5224667B2
JP5224667B2 JP2006247496A JP2006247496A JP5224667B2 JP 5224667 B2 JP5224667 B2 JP 5224667B2 JP 2006247496 A JP2006247496 A JP 2006247496A JP 2006247496 A JP2006247496 A JP 2006247496A JP 5224667 B2 JP5224667 B2 JP 5224667B2
Authority
JP
Japan
Prior art keywords
film
light
polarized light
resist
reflectance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006247496A
Other languages
English (en)
Other versions
JP2007123842A (ja
JP2007123842A5 (ja
Inventor
健夫 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2006247496A priority Critical patent/JP5224667B2/ja
Priority to TW095135334A priority patent/TWI390596B/zh
Priority to US11/535,273 priority patent/US7544619B2/en
Priority to KR1020060095918A priority patent/KR101279270B1/ko
Priority to CN2006100639468A priority patent/CN1983510B/zh
Publication of JP2007123842A publication Critical patent/JP2007123842A/ja
Priority to US12/466,549 priority patent/US7935636B2/en
Publication of JP2007123842A5 publication Critical patent/JP2007123842A5/ja
Application granted granted Critical
Publication of JP5224667B2 publication Critical patent/JP5224667B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70341—Details of immersion lithography aspects, e.g. exposure media or control of immersion liquid supply
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2041—Exposure; Apparatus therefor in the presence of a fluid, e.g. immersion; using fluid cooling means
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7023—Aligning or positioning in direction perpendicular to substrate surface
    • G03F9/7026—Focusing
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7065—Production of alignment light, e.g. light source, control of coherence, polarization, pulse length, wavelength
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/95—Multilayer mask including nonradiation sensitive layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/952—Utilizing antireflective layer

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置の製造方法に関し、より特定的には、露光時の焦点位置を高精度に検出することで高精度なパターン形成を行なうことが可能となる半導体装置の製造方法に関する。
従来の露光装置において露光時の焦点位置検出を行なう際には、被測定対象である基板の表面に検出光を広角に導き、基板最表面での反射率を高くしていた。そして、基板からの反射光を光検出器で検出し、該反射光の位置を測定することで露光時の焦点位置検出を行なっていた。
ところで、近年、液浸露光（Ｌｉｑｕｉｄ Ｉｍｍｅｒｓｉｏｎ Ｌｉｔｈｏｇｒａｐｈｙ）と呼ばれる新たな露光技術が注目されているが、この液浸露光は、ステッパの投影レンズとウェハの間に液体を満たした状態で露光する技術である。
液浸露光の場合、レジスト上に液体が存在しているので、上記の場合と同様の手法でリアルタイムで露光時の焦点位置検出を行なうことは困難となる。そこで、別のウェハステージで、空気中にて検出光の焦点位置を検出し、このデータを使用することが提案されている。
なお、従来の露光装置を用いた露光方法については、特開平９−３６０１７号公報、ＷＯ００／５８７６１号公報、特開２００４−２０７７０９号公報、特開２００５−９９６４８号公報などに記載されている。
特開平９−３６０１７号公報 ＷＯ００／５８７６１号公報 特開２００４−２０７７０９号公報 特開２００５−９９６４８号公報
露光時に焦点位置を検出する際に基板表面に照射される検出光としては、無偏光光を採用することが多い。該検出光は、上記のように基板最表面での検出光の反射率が高くなるように広角に基板表面に照射されるが、該検出光の一部は、基板上に形成された膜中に入射し、各薄膜内で多重反射して干渉する。その結果、上記検出光は、基板最表面よりも下からの反射も含んだブロードな高さ（検出位置）や幅を持つ反射光となる。このため、基板最表面よりも低い位置が検出される場合もあり、また下地の薄膜内での多重反射の影響で検出光が周期的に変動するので検出誤差をも生じ得ることになる。この問題は液浸露光において顕在化する傾向にあるが、通常の空気中の露光でも同様の問題は内在している。
上記のように露光時の焦点位置の検出誤差の問題は液浸露光において顕在化するものと考えられるが、かかる問題が液浸露光において顕在化する理由について説明する。
液浸露光の場合、露光の際にレジスト上に液体が存在しているので、焦点位置検出用の検出光は、液体中を通過することとなる。ところが、液体に光が入射するときの屈折率は、空気中に光が入射するときの屈折率よりも大きいので、液浸露光の際のレジスト表面での検出光の反射率は、通常の露光の場合のそれよりも低下することとなる。
ここで、複数の媒体間の屈折率の差と、媒体間の界面における反射率との関係について説明する。
第１媒体から第２媒体へ角度θで入射する光の単一界面の振幅反射率は、フレネルの公式によると、たとえばｓ偏光、ｐ偏光に対し各々下記の数式（１），（２）のように与えられる。下記の数式（１），（２）において、ｎ１，ｎ２は、それぞれ第１および第２媒体の屈折率である。光強度反射率はこの振幅反射率の２乗で表わされる。
Figure 0005224667
上記の数式（１），（２）から、第１媒体の屈折率(ｎ１)と第２媒体の屈折率(ｎ２)の差が大きいほど単一界面の反射率が高くなることがわかる。したがって、液浸露光のように、液体である露光媒体に対する屈折率と、レジストに対する屈折率との差が小さくなる場合、基板最表面（たとえば露光媒体とレジストとの界面）の反射率を大きくすることが困難となる。その結果、焦点位置検出時にレジスト内部に浸入する検出光が多くなり、該検出光が内部の反射面で多重反射して干渉し、焦点位置の検出精度が通常の露光の場合よりも劣化し易くなる。
上記のように露光時の焦点位置の検出精度が低下することにより、露光精度が低下し、高精度なパターン形成に支障を来たすという問題が生じる。
本発明は、このような課題を解決するためになされたものであり、高精度なパターン形成を行なうことが可能となる半導体装置の製造方法を提供することを目的とする。
本発明に係る半導体装置の製造方法は、次の各工程を備える。基板の主表面上に絶縁膜や導電膜等の被加工膜を含む第１膜を形成する。該第１膜上に感光性材料を含む第２膜を形成する。該第２膜に焦点検出光を照射して、該焦点検出光から取り出した特定の偏光を用いて露光時の焦点位置を検出する。第２膜を露光する。第２膜をパターニングする。パターニングされた第２膜をマスクとして第１膜をパターニングする。なお、上記第１膜は、単数または複数の膜で構成可能であり、基板上に直接形成してもよいが、何らかの膜を介在して形成してもよい。上記第２膜も、単数または複数の膜で構成可能である。該第２膜は、単数または複数の感光性材料の膜を含むものであってもよい。また、上記第２膜上に、該第２膜よりも屈折率の高い第３膜を形成してもよい。この場合、第３膜に焦点検出光を照射して露光時の焦点位置を検出すればよい。
本発明によれば、感光性材料を含む第２膜に焦点検出光を照射し、該焦点検出光から取り出した特定の偏光を用いているので、第２膜の上部界面や下部界面といった特定の界面以外の界面における反射率を低く抑えながら、特定の界面における反射率を確保することができる。それにより、特定の界面以外の界面からの反射光の影響を抑制することができ、露光の際の焦点位置の検出精度を向上することができる。その結果、露光精度を向上することができ、高精度なパターン形成を行なうことが可能となる。
以下、図１〜図３５を用いて本発明の実施の形態について説明する。
（実施の形態１）
図１は、本発明の実施の形態１における液浸露光装置２０の概略構成を示す図である。本実施の形態１の液浸露光装置２０は、ステップアンドスキャン方式の露光装置であってもよく、ステップアンドリピート方式その他の露光方式を採用した露光装置であってもよい。
本実施の形態１のように液浸露光装置２０を採用することにより、たとえば４５ｎｍ以下のデザインルールの半導体装置の製造に対応することができ、たとえば１３０ｎｍ以下程度のレジストパターンを形成することができる。なお、本実施の形態１では、液浸露光装置に本発明を適用した場合について説明するが、液浸露光装置以外の露光装置にも本発明を適用可能である。
図１（ａ）に示すように、本実施の形態１における液浸露光装置２０は、露光光を出射する露光用光源（第１光源）２３を含む照明光学系２２と、フォトマスク３７と、露光光を基板（典型的にはシリコン基板などの半導体基板）１に導く投影光学系２４と、浸液を供給する浸液供給部と、基板１を載置するステージ２１と、焦点位置検出用の検出光を出射する検出光光源（第２光源）２９と、該検出光光源２９から出射された検出光を特定の偏光とすることが可能な偏光子３０と、該偏光子３０により特定の偏光とされた検出光を基板１に照射した際の反射光を検出する光検出器３２とを備える。
図１（ｂ）には、検出光光源２９から出射された検出光が基板１から反射した後で反射光中の特定の偏光のみを検出するように、偏光子３０を光検出器３２の前に備えた構成を示している。
図１（ａ）のように、検出光光源２９と基板１との間に偏光子３０を設置し、基板照射の前に検出光から特定の偏光を取り出して基板に照射してもよいが、図１（ｂ）のように基板１と光検出器３２との間に偏光子３０を設置し、基板照射前の段階では検出光を無偏光（自然光）とし、検出光の基板反射後に、その反射光から特定の偏光のみを取り出すことも可能である。何れも高さ（検出位置）や幅をより狭帯化することができる。
以下の説明では、図１（ａ）の構成、つまり検出光光源（第２光源）２９からの検出光の出射後、検出光の基板反射前に特定の偏光を取り出し、該偏光を基板１に照射する場合について詳述するが、偏光子３０の耐光性、受光面積という細部を除き、物理的な原理に関しては、図１（ｂ）の構成についても図１（ａ）の構成と同じことが言える。
偏光子３０が基板照射光の光路に設置され、特定の偏光を基板１に照射する場合（図１（ａ）の例）は、検出光の初期照度を偏光子３０が受けるため耐光性が要求されるが、照射ビーム径自体は設計値通りのため、受光面積が狭くて済む。これに対して基板照射光を無偏光（自然光）とし、該基板照射光の反射光の特定の偏光のみを取り出す場合（図１（ｂ）の例）には、偏光子３０が受ける光は基板１から反射した光となり照度が下がる。そのため、耐光性に対して有利であるが、反射光のビーム幅が広くなるため受光面積を大きく取る必要がある。
なお、ここでいう耐光性とは、光のエネルギーや熱により偏光子内部に欠陥が生じたり、空気中の硫安（（NH4)2SO4）などのコンタミネーションが偏光子に付着することによって、偏光子の透過率が下がるなどの偏光子の劣化に対する耐性をいう。
露光用光源２３としては、たとえば波長約１９３ｎｍのＡｒＦエキシマレーザー、波長約２４８ｎｍのＫｒＦエキシマレーザー、波長約１５７ｎｍのＦ２エキシマレーザーなどのパルスレーザーを使用することができる。
照明光学系２２は、露光用光源２３からの光をフォトマスク３７に導く光学系である。この照明光学系２２は、本実施の形態では、複数のシリンドリカルレンズを備えるビームエクスパンダ等のビーム成形系、ズームレンズシステムを含む集光光学系、偏光素子を含む偏光制御手段、折り曲げミラー等の各種ミラー、フライアイレンズ等を含むオプティカルインテグレーター、フォトマスク３７上での照明領域を規定する開口絞り、集光レンズ、結像レンズ等の各種光学要素を含む。
フォトマスク３７上には、基板１上に塗布された感光性材料膜であるレジスト膜２に転写されるべきパターンが形成される。該フォトマスク３７は、マスクホルダ（図示せず）を介してマスクステージ（図示せず）上に保持された状態で駆動される。フォトマスク３７から発せられた光は投影光学系２４を介して基板１上のレジスト膜２上に投影される。
投影光学系２４は、フォトマスク３７を透過した回折光をレジスト膜２上で結像させる機能を有する。該投影光学系２４としては、たとえば、レンズ２４ａを含む複数のレンズ素子、凹面鏡、回折光学素等を含む光学系を使用することができる。
浸液供給部は、水等の浸液２７を供給する浸液供給源（図示せず）と、浸液２７からガスを除去する脱気装置２５と、投影光学系２４下に達するように設けられレジスト膜２上に浸液２７を供給する供給ノズル２６と、投影光学系２４下から外部に延在し浸液２７を排出する排出管２８とを有する。
ステージ２１は、図示しない駆動機構により基板１を保持した状態で駆動され、基板１を所望の位置に移動させる。検出光光源２９としては、無偏光の光を出射可能な光源を採用することができる。たとえば発光ダイオード等の固体光源を使用可能である。また、複数の発光ダイオードを使用する等して２種類以上の波長の検出光を出射可能とすることも考えられる。
検出光光源２９から出射される検出光としては、レジストを感光しない範囲の露光波長の光を採用することが好ましい。また、レジストの表面で選択的に反射させるために、できるだけ広角（たとえば８０度〜８８度）に検出光を照射することが好ましい。上記検出光は、単一波長の光でもよいが、干渉性を低下させるため少なくともレジストを感光しない範囲の２波長以上の光を検出光として使用することも考えられる。検出光光源２９としては、上記の発光ダイオード以外に、ランプ、半導体レーザなどを使用することもできる。
検出光光源２９から出射された検出光は、偏光子３０を通過して所望の偏光とされる。具体的には、偏光子３０により、上記検出光の偏光成分を、ｓ偏光、ｐ偏光、またはｓ偏光とｐ偏光とを含む４５度の直線偏光とすることができる。
ここで、偏光形成方法について説明する。偏光形成方法には、光学異方性結晶の複屈折を利用する方法、斜め入射光の偏光方向依存性によるブリュスタ角を用いる方法等があるが、簡便に偏光を形成する方法として偏光子を用いるものがある。
偏光子としては、たとえば図２に示す構造の偏光子３０を使用可能である。図２に示すように、偏光子３０は、配向性のヨウ素、染料などで染色された偏光素子３００と、それを両側から支える支持体としての保護層３０１とを有する。図２の例では、偏光子３０は３層構造のフィルムで構成されているが、２層以下あるいは４層以上の構造の部材を採用することも考えられる。配向性のヨウ素、染料は光学異方性を有するので、ヨウ素、染料の配列方向に垂直な入射光以外の光は、偏光素子３００に吸収・反射され、偏光素子３００を透過しない。したがって、偏光素子３００におけるヨウ素、染料の配列方向を適切に設定することにより、非偏光が偏光子３０に照射された場合の透過光を、ｓ偏光、ｐ偏光、またはｓ偏光とｐ偏光とを含む４５度の直線偏光とすることができる。
図１に示すように、本実施の形態の露光装置２０は、偏光子３０を回転駆動可能な駆動装置３１を備える。該駆動装置３１としては、偏光子３０を保持可能な保持機構と、該保持機構を回転駆動させる回転機構と、動力源としてのモータとを備える装置を使用可能である。上記保持機構、回転機構およびモータとしては周知のものを採用可能である。なお上記駆動装置３１は、検出光光源２９から出射された検出光の光軸周りに偏光子３０を回転駆動可能なものであることが好ましい。
偏光子３０を透過する光の偏光状態は、偏光子３０の方向に依存することとなるので、上記のような駆動装置３１を用いて偏光子３０を回転させることで、ｓ偏光、ｐ偏光、４５度の直線偏光を自由に得ることができる。基板反射後の検出光から偏光を取り出す場合は、偏光子３０を光検出器３２の前に設置し、特定の偏光成分のみを光検出器３２に導入する。図１（ｂ）に示すように、s偏光とｐ偏光で反射位置がずれるが、偏光子３０で必要な偏光のみ検出し、レジスト表面にもっとも近い位置を検出する。図１（ｂ）の例では、ｓ偏光のみを選択している。なお、検出光としては、自然光または４５度の直線偏光を用いることもできるが、光強度を落とさないため非偏光の自然光を用いるのが好ましい。
光検出器３２は、基板１に照射されて反射した検出光の反射光を受光する要素であり、ＣＣＤ（Ｃｈａｒｇｅ−Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）などの受光素子や、各種レンズなどの光学素子を含む。また、光検出器３２を駆動してステージ２１と連動して移動させる駆動装置（図示せず）を設置してもよい。
露光装置２０は、上記の光検出器３２と接続され、検出光の反射光の振幅および位相差と、基板１上に形成された膜の光学定数とを用いて、焦点位置を算出する演算処理部３３を備える。該演算処理部３３は、典型的には、基板１上に形成された膜の光学定数等の各種情報を格納する記憶装置（図示せず）を有する。
なお、図１においては示していないが、検出光光源２９と偏光子３０との間、偏光子３０と基板１との間、基板１と光検出器３２との間の少なくとも１箇所に、検出光あるいはその反射光を所望の方向に導く各種光学系を設置することも考えられる。より詳しくは、検出光光源２９と偏光子３０との間と、偏光子３０と基板１との間との少なくとも一方に投光光学系を設置し、基板１と光検出器３２との間に受光光学系を設置することが考えられる。
次に、上記の構成を有する露光装置２０を用いた露光工程を含む半導体装置の製造方法について、図２８〜図３５を用いて説明する。なお、以下の説明では、半導体装置に含まれるｎチャネルＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ部分の製造方法について説明する。
基板（たとえばｐ型シリコン基板）１の主表面に、所定の不純物を導入してウェルを形成し、素子形成領域を規定するように素子分離構造を形成する。素子分離構造としてＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）を採用する場合には、基板の主表面をエッチングしてトレンチを形成し、該トレンチ内にシリコン酸化膜などの絶縁膜を埋め込む。また、ＭＯＳトランジスタの形成領域に、ＭＯＳトランジスタのしきい値電圧調整のためにボロンを、たとえば３０〜６０ｋｅＶの注入エネルギー、２×１０12ｃｍ-2以下のドープ量でイオン注入する。
次に、図２８に示すように、基板１の主表面上に、熱酸化法やＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を用いて、絶縁膜７を形成する。該絶縁膜としては、たとえば高誘電体薄膜のシリコン酸化膜、ＨｆＯ系の絶縁膜（ハフニウムオキサイド）、ＨｆＮ系の絶縁膜（ハフニウムナイトライド）、ＨｆＯＮ系の絶縁膜、２酸化ジルコニウム系の絶縁膜などを挙げることができる。その後、絶縁膜７上に、ドープトポリシリコンや、タングステン、ニッケル、ニッケルシリサイド、窒化チタン、タンタリウムシリコンニトリドなどの低抵抗の導電材料で構成される導電膜８を、スパッタリング法やＣＶＤ法等を用いて成膜する。
次に、図２９に示すように、導電膜８上に、３層レジスト法の下層レジスト膜９、シリコン酸化膜系の中間層１０を形成した後に、焦点検出光（４５０ｎｍ〜８５０ｎｍ）に対し吸収性を持つＢＡＲＣ（Ｂｏｔｔｏｍ Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｏｎ Ｃｏａｔｉｎｇ）等の反射防止膜１１を塗布し、その上に上層レジスト膜１２を塗布する。このとき、中間層１０であるシリコン酸化膜系材料としては、シルセスキオキサンを主骨格とし、吸収体と架橋部位を側鎖に持つものを採用可能である。また、中間層１０自体を焦点検出光に対し吸収性を持つものにし、反射防止膜として用いることも可能である。
次に、上層レジスト膜１２の高さを検出することで焦点位置を検知する。焦点位置を検知するに際し、上述各レジスト膜を塗布した基板１を図１に示すステージ２１上に配置する一方で、転写すべき所定のパターンが形成されたフォトマスク３７を露光装置２０のマスクホルダ上に設置する。この状態で、検出光光源２９から出射され偏光子３０を通過した検出光を上層レジスト膜１２に照射して上層レジスト膜１２表面で反射させ、該検出光の反射光を光検出器３２で検出する。それにより、上層レジスト膜１２の表面の高さを検知することができる。この上層レジスト膜１２の表面高さの検知結果から、露光時の焦点位置をリアルタイムで得ることができる。
ここで、露光時の焦点位置の検知方法について詳しく説明する。上記のように偏光子３０を通過した検出光が上層レジスト膜１２に照射されこととなるが、この検出光は、実質的に偏光成分のみで構成される。より具体的には、上層レジスト膜１２には、ｓ偏光、ｐ偏光、またはｓ偏光とｐ偏光を１：１で含む４５度の直線偏光のいずれかが照射されることとなる。このように上層レジスト膜１２に偏光成分を照射することにより、上層レジスト膜１２の上部界面や下部界面を選択的に捉えることができ、上層レジスト膜１２の厚みや、上層レジスト膜１２の下地構造の構成が変化した場合においても、焦点測定位置が変動するのを効果的に抑制することができる。
以下、その理由について図５〜図１８を用いて説明する。図５は、本願発明者が、上記の効果を確認する際に選択した膜構造例を示す断面図である。
図５に示すように、上記膜構造は、基板１の主表面上に形成された２００ｎｍのシリコン酸化膜３と、該シリコン酸化膜３上に形成された７８ｎｍの反射防止膜４と、該反射防止膜４上に形成された１８０ｎｍのレジスト膜２とを有する。
図６に、水による液浸露光時の各偏光の水／レジスト界面での反射率の入射角依存性を示す。図６に示すように、すべての入射角において、ｓ偏光の反射率が、無偏光やｐ偏光の反射率よりも高くなっている。このことから、無偏光の光を用いた場合、そのｐ偏光成分がレジスト内部に侵入し、内部の反射面で反射することで、焦点検出精度が低下することが予想される。それに対し、ｓ偏光のみを使用することで、レジスト内部に侵入する光を低減することができ、焦点検出精度の低下の度合いが少なくなる傾向が予想される。しかし、実際に検出光の入射角として選択する角度（８５度〜８７度）範囲では、ｓ偏光、無偏光、ｐ偏光で反射率にあまり大きな差が見られないとも言える。
そこで、レジスト膜２よりも下層に侵入した光の各界面での反射率についても検討したので、その結果について説明する。
図７〜図９に、水による液浸露光時の各偏光の、レジスト／反射防止膜界面での反射率の入射角依存性、反射防止膜／シリコン酸化膜界面での反射率の入射角依存性、シリコン酸化膜／基板界面での反射率の入射角依存性を示す。
図７〜図９に示すように、いずれの界面においても、ｓ偏光の反射率が最も高くなっているのがわかる。つまり、ｓ偏光を用いることで、上層からの透過光の各界面における反射率も高くなることがわかる。また、無偏光の場合も、ｐ偏光と比較すると、上層からの透過光の各界面における反射率が高くなることがわかる。
それに対し、ｐ偏光の場合、いずれの界面においても、反射率は最も低くなっており、特に基板１とシリコン酸化膜３との界面におけるｐ偏光の反射率を見てみると、図９に示すように、ｐ偏光の反射率は極めて低く、無反射に近い状態であることがわかる。
上記のようにレジスト表面での反射率の値自体はｓ偏光の場合が最も高いが、ｓ偏光の場合には下層界面における反射率も高くなるのに対し、ｐ偏光の場合には、レジスト表面での反射率の値自体はｓ偏光よりも低いものの、下層界面における反射率は最も低くなっていることに鑑み、ｐ偏光を検出光として使用することで、レジスト表面を最も高精度に捉えることができるものと推察される。
そこで、本願発明者は、上記内容を確認すべく次のような計算を行なったので、その結果について説明する。具体的には、図５に示す膜構造において、レジスト膜２の厚みと、シリコン酸化膜３の厚みとを変化させるとともに、下層の薄膜による光の干渉をも考慮して、レジスト膜２の表面での反射率を、入射角８６度で計算した。この計算結果を、図１０〜図１２に示す。なお、本願明細書では、薄膜における多重反射の際の反射率は、膜の各界面での反射・透過の級数を無限大まで展開した場合の級数の収束値で得られるものとして計算している。
図１０には、下層の干渉を考慮した場合の液浸露光時のｓ偏光のレジスト表面での反射率を示し、図１１には、下層の干渉を考慮した場合の液浸露光時のｐ偏光のレジスト表面での反射率を示し、図１２には、下層の干渉を考慮した場合の液浸露光時の無偏光のレジスト表面での反射率を示す。
図１０〜図１２に示すように、ｓ偏光の場合には、レジスト膜２や下層のシリコン酸化膜３の厚みの変化に応じて、レジスト表面での反射率のばらつきが最も大きくなっていることがわかる。このことより、ｓ偏光の場合には、下層界面からの反射光の影響を最も受け易いといえる。
それに対し、図１１に示すように、ｐ偏光の場合には、レジスト膜２や下層のシリコン酸化膜３の厚みが変化した場合の、レジスト表面での反射率のばらつきは最も小さくなっていることがわかる。つまり、ｐ偏光の場合には、下層界面からの反射光の影響を最も受け難いといえる。
下記の表１に、上記の計算結果を示す。
Figure 0005224667
上記表１の結果より、図５に示す膜構成を採用し、水による液浸露光時に入射角８６度で検出光をレジスト膜２の表面に入射させた場合、下層界面からの反射光の影響を考慮すると、反射率の最大値と最小値の差はｐ偏光が最も小さい。つまり、レジスト膜２の表面を高精度に捉えるには、ｐ偏光を使用することが最も有効であることがわかる。
次に、本願発明者は、レジスト膜２の下層に、ポリシリコン膜を含む膜構造を形成した場合についても検討したので、その結果について図１３〜図１８を用いて説明する。
図１３に示すように、上記膜構造は、基板１の主表面上に形成された２００ｎｍのシリコン酸化膜３と、該シリコン酸化膜３上に形成された１５０ｎｍのポリシリコン膜５と、該ポリシリコン５上に形成された７８ｎｍの反射防止膜４と、該反射防止膜４上に形成された１８０ｎｍのレジスト膜２とを有する。
図１４に、水による液浸露光時の各偏光の反射防止膜／ポリシリコン膜界面での反射率の入射角依存性を示し、図１５に、水による液浸露光時の各偏光のポリシリコン膜／シリコン酸化膜界面での反射率の入射角依存性を示す。
図１４および図１５に示すように、いずれの界面においても、ｓ偏光の反射率がｐ偏光の反射率よりも高くなっているのがわかる。したがって、レジスト膜２の下層にポリシリコン膜５を形成した場合も、検出光としてｓ偏光を使用すると、ｐ偏光と比較して下層界面からの反射光の影響を受け易くなるといえる。
図１３に示す膜構造の場合も、下地の薄膜の存在による光の干渉を考慮したレジスト膜２の表面での反射率を入射角８６度で計算したので、その結果を図１６〜図１８に示す。
図１６〜図１８に示すように、レジスト膜２の下層にポリシリコン膜５を形成した場合も、ｓ偏光の場合には、レジスト膜２や下層のシリコン酸化膜３の厚みの変化に応じて、レジスト表面での反射率のばらつきが最も大きくなっていることがわかる。よって、ｓ偏光の場合には、下層界面からの反射光の影響を最も受け易いといえる。
それに対し、図１７に示すように、ｐ偏光の場合には、レジスト膜２や下層のシリコン酸化膜３の厚みが変化した場合の、レジスト表面での反射率のばらつきは最も小さくなっていることがわかる。つまり、レジスト膜２の下層にポリシリコン膜５を形成した場合も、ｐ偏光を使用することで、下層界面からの反射光の影響を最も受け難くすることができるといえる。
下記の表２に、上記の計算結果を示す。
Figure 0005224667
上記表２の結果より、図１３に示す膜構成を採用し、水による液浸露光時に入射角８６度で検出光をレジスト膜２の表面に入射させた場合も、下層界面からの反射光の影響を考慮すると、反射率の最大値と最小値の差はｐ偏光が最も小さい。つまり、レジスト膜２の表面を高精度に捉えるには、ｐ偏光を使用することが最も有効であることがわかる。
なお、基板上に形成された膜構成によっては、ｓ偏光や、ｓ偏光とｐ偏光を１：１で含む４５度の直線偏光を使用することも考えられる。つまり、本発明では、レジスト膜の下地膜の構成に応じて、適切な偏光を選択すればよい。このように適切な偏光を選択することにより、検出光の入射角が同じ場合には、無偏光の光を検出光として使用する場合と比較して、安定的にレジストの上部界面や下部界面を高精度に捉えることができる。それにより、検出光の入射角自体を低減することができ、露光装置の設計の自由度を向上することもできる。
また、光検出器側が光強度のみをもとに検出光を検出する場合には、ｓ偏光とｐ偏光を１：１で含む４５度傾いた直線偏光と無偏光は同等の結果を与えるものと考えられる。さらに、下層からの反射が抑えられた構造であれば、ｓ偏光または無偏光を用いることが有効な場合もある。このことに鑑み、無偏光も選択できるように、図１に示す露光装置２０の駆動装置３１に対し、検出光の光軸周りの偏光子３０の回転駆動のみならず、検出光の光路から外れるように偏光子３０を回動可能としたり、検出光の光路から外れるように偏光子３０を移動可能となるような機能を付与することも考えられる。
上記のような検出光を使用して焦点位置を検知した後、露光用光源２３から光軸３４に沿う方向に露光光を出射し、照明光学系２２を介してフォトマスク３７に照射する。フォトマスク３７を透過した光は、投影光学系および浸液２７を介して上層レジスト膜１２に照射される。それにより、上層レジスト膜１２を感光させることができ、フォトマスク３７上に形成されたパターンを上層レジスト膜１２に転写することができる。その後、熱処理を加えアルカリ現像液（テトラアンモニウムハイドロオキサイド２.３８ｗｔ％）で現像処理を実施する。その結果、正確に焦点が制御された状態で露光することができ、図３０に示すように、所望の形状のレジストパターン１２ａを高精度に形成することができる。
このレジストパターン１２ａをマスクとして、図３１に示すように、反射防止膜１１および中間層１０を、ＣＦ４,Ｃ２Ｆ８,ＣＨＦ３等のフッ化アルキル系のガスでドライエッチングする。それにより、反射防止膜パターン１１ａと、中間層パターン１０ａとを形成する。なお、反射防止機能を有する中間層１０を形成し、反射防止膜１１を省略した場合には、中間層１０のみを同様のガスでドライエッチングすればよい。その後、同一エッチングチャンバー内でガスをＨ２/Ｎ２系またはＯ２/Ｎ２系などに切り替えて３層レジストの下層レジスト膜９をドライ現像し、下層レジスト膜パターン９ａを形成する。
上記のようにして得られた各パターンをエッチングマスクとして導電膜８をドライエッチングし、図３２に示すように、ゲート電極８ａを形成する。そして、余剰の下層レジスト膜パターン９ａ等を剥離する。
次に、図３３に示すように、ゲート電極８ａをマスクとして、ゲート電極８ａに対して自己整合的に、基板１に所定のｎ型不純物を注入する。たとえば、ヒ素（Ａｓ）を２０〜５０ｋｅＶの注入エネルギー、１×１０14ｃｍ-2以上５×１０14ｃｍ-2以下のドープ量でイオン注入する。それにより、ｎ型低濃度不純物領域１３ａを形成することができる。
その後、ゲート電極８ａを覆うように、ＣＶＤ法などによりシリコン酸化膜などの絶縁膜を形成し、該絶縁膜に異方性エッチング処理を施す。それにより、ゲート電極８ａの側壁上にサイドウォール絶縁膜１４を形成する。このとき、絶縁膜７もエッチングされ、ゲート絶縁膜７ａが形成される。
上記のサイドウォール絶縁膜１４とゲート電極８ａとをマスクとして、サイドウォール絶縁膜１４とゲート電極８ａに対して自己整合的に、基板１に所定のｎ型不純物を注入する。たとえば、ヒ素（Ａｓ）を、３０〜５０ｋｅＶの注入エネルギー、１×１０15ｃｍ-2以上５×１０15ｃｍ-2以下のドープ量でイオン注入する。それにより、ｎ型高濃度不純物領域１３ｂを形成することができる。
次に、図３４に示すように、ＣＶＤ法などにより、サイドウォール絶縁膜１４とゲート電極８ａとを覆うようにシリコン酸化膜系の層間絶縁膜１５を形成する。この層間絶縁膜１５上に、反射防止膜１６を塗布する。この反射防止膜１６としても、上記の反射防止膜１１と同様の材質を使用することができる。この反射防止膜１６上にレジスト膜１７を塗布する。
レジスト膜１７についても、上層レジスト膜１２場合と同様の手法で、レジスト膜１７の表面の高さを検知し、露光時の焦点位置を得る。その後、露光光をレジスト膜１７に照射してレジスト膜１７を感光させ、熱処理を加えアルカリ現像液（テトラアンモニウムハイドロオキサイド２.３８ｗｔ％）で現像処理を実施する。これにより得られたレジストパターンをマスクとして、ＣＦ４,Ｃ２Ｆ８,ＣＨＦ３等フッ化アルキル系のガスで層間絶縁膜１５をドライエッチングし、またレジスト膜１７を剥離する。それにより、コンタクトホール１８を形成することができる。
上記のコンタクトホール１８内に、ＣＶＤ法やスパッタリング法等を用いて、導電膜１９を形成する。導電膜１９としては、たとえば不純物をドープしたポリシリコン膜や、タングステン（Ｗ）膜などの高融点金属膜や、窒化チタン（ＴｉＮ）膜や、銅（Ｃｕ）膜などが挙げられる。この導電膜１９をパターニングすることにより、図３５に示すように、電極を形成することができる。このパターニングの際にも、上述の露光方法を使用することができる。
なお、多層配線構造のデバイスを作製する場合には、図３５に示す状態の導電膜１９を覆うように層間絶縁膜を形成し、該層間絶縁膜にスルーホールを形成し、該スルーホール内に銅（Ｃｕ）膜などの導電膜を埋め込めばよい。それにより、多層配線構造を有するＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）デバイス等の半導体デバイスを製造することができる。
なお、上記の実施の形態では、ゲート電極８ａの形成に３層レジスト法を用い、コンタクトホール１８の形成に単層レジスト法を用いる例を示したが、これは一例であり、各々単層レジスト法、多層レジスト法、ハードマスク法、シリコン含有感光性レジストを用いた２層レジスト法から選択することができる。
（実施の形態２）
次に、本発明の実施の形態２について、図１９〜図２４を用いて説明する。
上述の実施の形態１では、レジスト下層に焦点検知光（４５０ｎｍ〜８５０ｎｍ）に対し吸収性を持つＢＡＲＣ等の反射防止膜を用いる例を記載したが、本実施の形態２では、レジスト膜の上に、該レジスト膜よりも屈折率の高い上層膜（トップコート材）を形成する。この上層膜としては、たとえばアルカリ可溶性で、焦点検知光（４５０ｎｍ〜８５０ｎｍ）に対し吸収性を持ち、屈折率の高い膜を使用可能である。これ以外の構成については、実施の形態１の場合と基本的に同様である。
図１９に、本実施の形態２における基板１上の膜構造例を示す。図１９に示すように、本実施の形態２における膜構造は、基板１の主表面上に形成された２００ｎｍのシリコン酸化膜３と、該シリコン酸化膜３上に形成された７８ｎｍの反射防止膜４と、該反射防止膜４上に形成された１８０ｎｍのレジスト膜２と、該レジスト膜２上に形成された３０ｎｍの上層膜６とを有する。
ここで、上層膜６の材質例について説明する。上層膜６としては、たとえば酸性基を含む重合性モノマーを非極性重合性モノマーとの総和に対し４割〜１０割（非極性重合性モノマー無し）で共重合することでアルカリ溶解性を持たせたポリマーを主成分とし、このポリマーに４５０ｎｍ〜８５０ｎｍの長波長域に吸収を有する色素をエステル結合、エーテル結合、アミド結合でポリマー主鎖に修飾した材質の膜を挙げることができる。より詳しくは、上層膜６の材質として、カルボン酸基またはフェノール基またはフッ化アルコール基、スルホン酸基または、無水マレイン酸基を含む重合性モノマーを非極性重合性モノマーとの総和に対し４割〜１０割（非極性重合性モノマー無し）で共重合することでアルカリ溶解性を持たせたポリマーを主成分とし、このポリマーに４５０ｎｍ〜８５０ｎｍの長波長域に吸収を有するアゾ系、キノン系、シアニン系、フタロシアニン系、インジゴ系母核を有する色素をエステル結合、エーテル結合、アミド結合でポリマー主鎖に修飾したものを使用可能である。具体的には、上層膜６として、フッ化アルコール基含む重合性モノマーを重合することでアルカリ溶解性を持たせたポリマーを主成分とし、このポリマーに４５０ｎｍ〜８５０ｎｍの長波長域に吸収を有するインジゴ系母核を有する色素をエステル結合でポリマー主鎖に修飾したものを使用可能である。
上記のようにレジスト膜２上に上層膜６を形成することにより、上層膜６の表面の反射率を高くすることができ、上層膜６と浸液２７との界面を高精度に捉えることができる。それにより、実施の形態１の場合と同様に、リアルタイムで露光時の焦点検出を行なうことができる。
本願発明者は、水による液浸露光時の各偏光の上層膜６の上下界面での反射率の入射角依存性を検討したので、その検討結果について説明する。
図２０に、水による液浸露光時の各偏光の水／上層膜界面での反射率の入射角依存性を示す。
図２０に示すように、すべての入射角において、ｓ偏光の反射率が、無偏光やｐ偏光の反射率よりも高くなっている。このことから、無偏光の光を用いた場合、実施の形態１の場合と同様に、そのｐ偏光成分がレジスト内部に侵入し、内部の反射面で反射することで、焦点検出精度が低下することが予想される。それに対し、ｓ偏光のみを使用することで、レジスト内部に侵入する光を低減することができ、焦点検出精度の低下の度合いが少なくなる傾向が予想される。
図２１に、水による液浸露光時の各偏光の上層膜／レジスト界面での反射率の入射角依存性を示す。
図２１に示すように、すべての入射角において、ｓ偏光の反射率が、無偏光やｐ偏光の反射率よりも高くなっており、図７〜図９と同様の結果が得られている。つまり、ｓ偏光を用いることで、上層からの透過光の上層膜／レジスト界面における反射率も高くなることがわかる。それに対し、上層膜／レジスト界面におけるｐ偏光の反射率を見てみると、図２１に示すように、ｐ偏光の反射率は極めて低く、無反射に近い状態であることがわかる。
以上より、本実施の形態２の場合も、上層膜表面での反射率の値自体はｓ偏光の場合が最も高いが、ｓ偏光の場合には下層界面における反射率も高くなることに鑑み、ｐ偏光を検出光として使用することで、特定の界面（上層膜と水との界面）を最も高精度に捉えることができるものと推察される。
そこで、本願発明者は、上記内容を確認すべく次のような計算を行なったので、その結果について説明する。
具体的には、図１９に示す膜構造において、レジスト膜２の厚みと、シリコン酸化膜３の厚みとを変化させるとともに、下層の薄膜による光の干渉をも考慮して、上層膜６の表面での反射率を、実施の形態１の場合と同様に、入射角８６度で計算した。この計算結果を、図２２〜図２４に示す。
図２２には、下層の干渉を考慮した場合の液浸露光時のｓ偏光の上層膜表面での反射率を示し、図２３には、下層の干渉を考慮した場合の液浸露光時のｐ偏光の上層膜表面での反射率を示し、図２４には、下層の干渉を考慮した場合の液浸露光時の無偏光の上層膜表面での反射率を示す。
図２２に示すように、ｓ偏光の場合には、レジスト膜２や下層のシリコン酸化膜３の厚みの変化に応じて、上層膜表面での反射率のばらつきが最も大きくなっていることがわかる。このことより、ｓ偏光の場合には、下層界面からの反射光の影響を最も受け易いといえる。
それに対し、図２３に示すように、ｐ偏光の場合には、レジスト膜２や下層のシリコン酸化膜３の厚みが変化した場合の、上層膜表面での反射率のばらつきは最も小さくなっていることがわかる。つまり、ｐ偏光の場合には、下層界面からの反射光の影響を最も受け難いといえる。
下記の表３に、上記の計算結果を示す。
Figure 0005224667
上記表３の結果より、図１９に示す膜構成を採用し、水による液浸露光時に入射角８６度で検出光を上層膜６の表面に入射させた場合、下層界面からの反射光の影響を考慮すると、反射率の最大値と最小値の差はｐ偏光が最も小さい。つまり、上層膜６の表面を高精度に捉えるには、ｐ偏光を使用することが最も有効であることがわかる。
本実施の形態２の場合も、上述の実施の形態１の場合と同様手法で、露光時の焦点位置を検知することができる。また、本実施の形態２の上層膜６は、アルカリ溶液に溶けるので、レジスト膜２の現像時に上層膜６を除去することができる。したがって、本実施の形態２の露光装置２０を用いて半導体装置を製造する際にも、実施の形態１の場合と同様の工程を経てＣＭＯＳデバイス等の所望の半導体装置を製造することができる。
（実施の形態３）
次に、図３を用いて、本発明の実施の形態３について説明する。本実施の形態３では、露光時に焦点位置を検知する焦点検出装置の構成が、実施の形態１における露光装置２０の場合とは異なっている。これ以外の構成については実施の形態１の場合と基本的に同様である。
図３に示すように、本実施の形態３では、偏光子３０と基板１との間に光弾性変調子３５を設置し、基板１と光検出器３２（図１参照）との間に検光子３６を設置している。また、本実施の形態３では、検出光として、入射角度や波長が変数となる４５度傾いた直線偏光を使用する。偏光子３０としては、実施の形態１と同様のものを使用可能である。検光子３６は、上記入射角度や波長を変数として扱える偏光版、レンズ、プリズム、マルチチャンネルＣＣＤ等の光学素子を有し、各変数下のｓ偏光、ｐ偏光の光強度を検出し、検出光の偏光状態をρ＝Ｒｐ／Ｒｓ＝ｔａｎ（ψ）ｅ（ｉΔ）でエリプソメトリー解析する。なお、ｔａｎ（ψ）はｐ偏光とｓ偏光の複素反射係数の比の振幅に等しく、Δはｐ偏光とｓ偏光の反射係数の間の位相差を意味する。
本実施の形態３では、図１に示す露光装置２０に、基板１上の膜構成の光学定数を記憶する記憶装置（図示せず）を設け、演算処理部３３により、各膜の膜厚をモデル処理から求め、レジスト表面の高さを逆算する。また、データ取得速度向上のために、光弾性変調子３５を設けている。この光弾性変調子３５を適切に制御することにより、高精度で高速な波長スキャン測定が可能となる。
本実施の形態３の場合も、上記のような演算を行なうが、上述の実施の形態１の場合と基本的に同様手法で、露光時の焦点位置を検知することができる。また、本実施の形態３の露光装置２０を用いて半導体装置を製造する際にも、実施の形態１の場合と同様の工程を経てＣＭＯＳデバイス等の所望の半導体装置を製造することができる。
（実施の形態４）
次に、図２５を用いて、本発明の実施の形態４について説明する。本実施の形態４では、レジスト下に、検出光の波長域に高い吸収性を持つ反射防止膜を形成している。これ以外の構成については実施の形態１の場合と基本的に同様である。
上記のように検出光の波長域に高い吸収性を持つ反射防止膜を形成することにより、反射防止膜より下層の膜への検出光の侵入を抑制することができ、反射防止膜より下層の膜の厚みや材質等の各種条件の変動に起因する焦点検出誤差を低減することができる。
上記検出光の波長は一般に４５０ｎｍ〜８５０ｎｍ程度であるので、本実施の形態４では、４５０ｎｍ以上の波長の光を吸収可能な材料を、反射防止膜４（図５参照）の材料として選択する。たとえば、Ａｌ，Ｃｕ，Ｔｉ，Ｗを含む無機材料を反射防止膜４の材料として選択することが考えられる。反射防止膜４は、図５に示すように単層の膜で構成してもよいが、２層以上の膜で構成してもよい。たとえば、上記のような無機材料の膜を積層して反射防止膜４を形成したり、無機材料の膜と有機材料の膜とを積層して反射防止膜４とを形成することも考えられる。無機材料の膜と有機材料の膜とを積層する場合、無機材料の膜上に有機材料の膜を形成することが好ましい。このとき、有機材料の膜として透明な膜も使用可能である。
上記のように無機材料の反射防止膜４を使用する場合、反射防止膜４の電気的性質に鑑み、パターン形成後に反射防止膜４を除去することが必要となる場合があるものと考えられる。そこで、反射防止膜４を有機材料のみで構成することが考えられる。たとえば、上記検出光の波長域に吸収性を有する色素等の媒体を含有するポリマー等で反射防止膜４を構成することが考えられる。
ここで、本実施の形態４における反射防止膜４の材質例について具体的に説明する。該反射防止膜４は、酸触媒架橋性ポリマーに４５０ｎｍ〜８５０ｎｍの長波長域に吸収性を有する色素と露光波長に吸収性を有する色素をエステル結合、エーテル結合、アミド結合でポリマー主鎖に修飾したものと、酸を供給する成分を含む材料で構成可能である。より詳しくは、反射防止膜４に使用可能な材質として、酸触媒架橋性架橋剤と架橋反応点を有するポリマーの混合物、またはポリマーにエポキシ等の架橋性側鎖を含む材料に、４５０ｎｍ〜８５０ｎｍの長波長域に吸収性を有する色素と、露光波長(たとえば１９３ｎｍ)に吸収性を有する色素をエステル結合、エーテル結合、アミド結合でポリマー主鎖に修飾したものと、酸または熱酸発生剤を含むものを挙げることができる。より具体的には、反射防止膜４としては、メトキシメチルアミノ基を有する架橋剤と水酸基を有するポリマーの混合物に、４５０ｎｍ〜８５０ｎｍの長波長域に吸収性を有するインジゴ系母核を有する色素と、上記露光波長に吸収を有するベンゼン環を含む化合物をエステル結合、エーテル結合、アミド結合でポリマー主鎖に修飾したものと、熱酸発生剤を含む材料を挙げることができる。
上記色素としては、アゾ系、キノン系、シアニン系、フタロシアニン系、インジゴ系母核を有する色素を使用することが考えられる。
図２５に、上記の色素を含有した反射防止膜をレジスト膜下に形成した場合（実線）と形成しない場合（破線）の、水による液浸露光時の各偏光のレジスト表面での反射率を示す。
図２５に示すように、検出光の波長域に高い吸収性を持つ反射防止膜を形成することにより、反射防止膜よりも下層のシリコン酸化膜の膜厚が変動した場合でも、反射率のばらつきを抑制できることがわかる。これは、検出光の波長域に高い吸収性を持つ反射防止膜を形成することにより、反射防止膜よりも下層に検出光が侵入するのを抑制することができるので、反射防止膜よりも下層に位置する膜の厚みの変動による焦点検出位置の変動を抑制することができるからである。図２５の結果から、ｐ偏光が最もレジスト表面での反射率のばらつきが小さくなっており、ｐ偏光を用いることで、最も高精度に焦点位置を検出することができるものと推察される。
また、本願発明者は、反射防止膜の塗布膜厚についても検討したので、その検討結果について図２６と図２７を用いて説明する。
下記のような膜構造を有する各基板上に形成される反射防止膜の厚みを変化させ、該反射防止膜上のレジスト膜に、波長６３３ｎｍの光を入射角８６度で入射させた場合のレジスト膜と反射防止膜との界面での光の反射率と反射防止膜の厚みとの関係を検討した。なお、開口数（ＮＡ）は、約１．３２７であり、照射光としては、ｓ偏光、ｐ偏光、４５度の直線偏光の光を選択した。
図２６には、基板上に２００ｎｍの厚みの酸化膜を介して反射防止膜を形成し、該反射防止膜上に１８０ｎｍの厚みのレジスト膜を形成し、該レジスト膜上に浸液である水が存在する場合のレジスト膜と反射防止膜との界面の反射率と、反射防止膜の厚みとの関係を示し、図２７には、基板上に１００ｎｍの厚みのタングステン（Ｗ）膜を介して反射防止膜を形成し、該反射防止膜上に１８０ｎｍの厚みのレジスト膜を形成し、該レジスト膜上に浸液である水が存在する場合のレジスト膜と反射防止膜との界面の反射率と、反射防止膜の厚みとの関係を示す。
図２６や図２７に示すように、反射防止膜の厚みの変化に応じて反射率も変化していることがわかる。このことから、反射防止膜の厚みを適切に選択することで、下地の膜の材質が異なる場合であっても反射率を低く抑えることができることがわかる。
本実施の形態４の場合も、上述の実施の形態１の場合と同様手法で、露光時の焦点位置を検知することができる。また、本実施の形態４の露光装置２０を用いて半導体装置を製造する際にも、実施の形態１の場合と同様の工程を経てＣＭＯＳデバイス等の所望の半導体装置を製造することができる。
（実施の形態５）
次に、図４を用いて、本発明の実施の形態５について説明する。本実施の形態５では、露光媒体を液体ではなく気体（たとえば空気）とする。
図４に示すように、本実施の形態５の露光装置２０は、露光光を出射する露光用光源２３を含む照明光学系２２と、フォトマスク３７と、露光光を基板１に導く投影光学系２４と、基板１を載置するステージ２１と、焦点位置検出用の検出光を出射する検出光光源２９と、該検出光光源２９から出射された検出光を特定の偏光とすることが可能な偏光子３０と、該偏光子３０を回転駆動可能な駆動装置３１と、偏光子３０により特定の偏光とされた検出光を基板１に照射した際の反射光を検出する光検出器３２と、光検出器３２と接続され検出光の反射光の振幅および位相差と、基板１上に形成された膜の光学定数とを用いて、焦点位置を算出する演算処理部３３とを備える。これらの各要素としては、実施の形態１の場合と同様のものを使用可能である。
上記のように気体を露光媒体として用いた露光装置２０の場合も、上述の各実施の形態の場合と同様の検出光を使用して焦点位置を検知することができる。また、本実施の形態５の露光装置２０を用いて半導体装置を製造する際にも、実施の形態１の場合と同様の工程を経てＣＭＯＳデバイス等の所望の半導体装置を製造することができる。
以上のように本発明の実施の形態について説明を行なったが、各実施の形態の構成を適宜組み合わせることも当初から予定している。また、本発明の範囲は上述の実施の形態に限定されるものではない。本発明の範囲は、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むことが意図される。
（ａ）は本発明の実施の形態１における露光装置の概略構成を示す図であり、（ｂ）は（ａ）の変形例を示す図である。 偏光子の一例を示す図である。 焦点検出装置の他の例を示す図である。 本発明の実施の形態５における露光装置の概略構成を示す図である。 基板上の膜構成の一例を示す図である。 液浸露光時の各偏光の水／レジスト界面での反射率の入射角依存性を示す図である。 液浸露光時の各偏光のレジスト／反射防止膜界面での反射率の入射角依存性を示す図である。 液浸露光時の各偏光の反射防止膜／酸化膜界面での反射率の入射角依存性を示す図である。 液浸露光時の各偏光の酸化膜／基板界面での反射率の入射角依存性を示す図である。 液浸露光時の下層の干渉を考慮したｓ偏光のレジスト表面での反射率を示す図である。 液浸露光時の下層の干渉を考慮したｐ偏光のレジスト表面での反射率を示す図である。 液浸露光時の下層の干渉を考慮した無偏光のレジスト表面での反射率を示す図である。 基板上の膜構成の他の例を示す図である。 液浸露光時の各偏光の反射防止膜／ポリシリコン膜界面での反射率の入射角依存性を示す図である。 液浸露光時の各偏光のポリシリコン膜／酸化膜界面での反射率の入射角依存性を示す図である。 ポリシリコン膜を形成した場合の液浸露光時の下層の干渉を考慮したｓ偏光のレジスト表面での反射率を示す図である。 ポリシリコン膜を形成した場合の液浸露光時の下層の干渉を考慮したｐ偏光のレジスト表面での反射率を示す図である。 ポリシリコン膜を形成した場合の液浸露光時の下層の干渉を考慮した無偏光のレジスト表面での反射率を示す図である。 基板上の膜構成のさらに他の例を示す図である。 液浸露光時の各偏光の水／上層膜界面での反射率の入射角依存性を示す図である。 液浸露光時の各偏光の上層膜／レジスト膜界面での反射率の入射角依存性を示す図である。 上層膜を形成した場合の水による液浸露光時の下層の干渉を考慮したｓ偏光の上層膜表面での反射率を示す図である。 上層膜を形成した場合の水による液浸露光時の下層の干渉を考慮したｐ偏光の上層膜表面での反射率を示す図である。 上層膜を形成した場合の水による液浸露光時の下層の干渉を考慮した無偏光の上層膜表面での反射率を示す図である。 液浸露光時の下層の干渉を考慮した各偏光のレジスト表面での反射率であって反射防止膜を形成した場合と形成しない場合とを比較した図である。 酸化膜上に形成した反射防止膜の厚みを変化させた場合の反射率の変化を示す図である。 無機材料と有機材料の積層構造からなる反射防止膜において有機材料の膜の厚みを変化させた場合の反射率の変化を示す図である。 半導体装置の製造工程の第１工程を示す断面図である。 半導体装置の製造工程の第２工程を示す断面図である。 半導体装置の製造工程の第３工程を示す断面図である。 半導体装置の製造工程の第４工程を示す断面図である。 半導体装置の製造工程の第５工程を示す断面図である。 半導体装置の製造工程の第６工程を示す断面図である。 半導体装置の製造工程の第７工程を示す断面図である。 半導体装置の製造工程の第８工程を示す断面図である。
符号の説明
１ 基板、２，１７ レジスト膜、３ シリコン酸化膜、４，１１，１６ 反射防止膜、５ ポリシリコン膜、６ 上層膜、７ 絶縁膜、７ａ ゲート絶縁膜、８，１９ 導電膜、８ａ ゲート電極、９ 下層レジスト膜、９ａ 下層レジスト膜パターン、１０ 中間層、１０ａ 中間層パターン、１１ａ 反射防止膜パターン、１２ 上層レジスト膜、１２ａ レジストパターン、１３ａ 低濃度不純物領域、１３ｂ 高濃度不純物領域、１４ サイドウォール絶縁膜、１５ 層間絶縁膜、１８ コンタクトホール、２０ 露光装置、２１ ステージ、２２ 照明光学系、２３ 露光用光源、２４ 投影光学系、２４ａ レンズ、２５ 脱気装置、２６ 供給ノズル、２７ 浸液、２８ 排出管、２９ 検出光光源、３０ 偏光子、３００ 偏光素子、３０１ 保護層、３１ 駆動装置、３２ 光検出器、３３ 演算処理部、３４ 光軸、３５ 光弾性変調子、３６ 検光子、３７ フォトマスク。

Claims (11)

  1. 基板の主表面上に被加工膜を含む第１膜を形成する工程と、
    前記第１膜上に感光性材料を含む第２膜を形成する工程と、
    前記第２膜にｐ偏光の焦点検出光を照射して、前記焦点検出光から取り出したｐ偏光を用いて露光時の焦点位置を検出する工程と、
    前記第２膜を露光する工程と、
    前記第２膜をパターニングする工程と、
    パターニングされた前記第２膜をマスクとして前記第１膜をパターニングする工程とを備え、
    前記第２膜の形成工程は、
    前記第１膜上に、前記焦点検出光の波長域に吸収性を有する反射防止膜を形成する工程と、
    前記反射防止膜上に前記第２膜を形成する工程とを含む、半導体装置の製造方法。
  2. 前記反射防止膜は、有機材料と無機材料との少なくとも一方を含む膜である、請求項１に記載の半導体装置の製造方法。
  3. 前記反射防止膜は、有機材料の膜であり、前記焦点検出光の波長域に吸収性を有する化合物を含む、請求項２に記載の半導体装置の製造方法。
  4. 基板の主表面上に被加工膜を含む第１膜を形成する工程と、
    前記第１膜上に感光性材料を含む第２膜を形成する工程と、
    前記第２膜上に、該第２膜よりも屈折率の高い第３膜を形成する工程と、
    前記第３膜にｐ偏光の焦点検出光を照射して、前記焦点検出光から取り出したｐ偏光を用いて露光時の焦点位置を検出する工程と、
    前記第２膜を露光する工程と、
    前記第３膜を除去するとともに前記第２膜をパターニングする工程と、
    パターニングされた前記第２膜をマスクとして前記第１膜をパターニングする工程と、を備えた半導体装置の製造方法。
  5. 前記第３膜は、前記焦点検出光の波長域に吸収性を有する化合物を含む、請求項４に記載の半導体装置の製造方法。
  6. 前記露光工程は液浸露光工程である、請求項１から請求項５のいずれかに記載の半導体装置の製造方法。
  7. 基板の主表面上に被加工膜を含む第１膜を形成する工程と、
    前記第１膜上に感光性材料を含む第２膜を形成する工程と、
    前記第２膜に焦点検出光としてｐ偏光を照射して、前記第２膜の上面で反射した前記ｐ偏光を用いて露光時の焦点位置を検出する工程と、
    検出された前記焦点位置に基づいて前記第２膜を露光する工程と、
    前記第２膜をパターニングする工程と、
    パターニングされた前記第２膜をマスクとして前記第１膜をパターニングする工程と、を備えた半導体装置の製造方法。
  8. 前記第２膜の形成工程は、
    前記第１膜上に、前記焦点検出光の波長域に吸収性を有する反射防止膜を形成する工程と、
    前記反射防止膜上に前記第２膜を形成する工程とを含む、請求項７に記載の半導体装置の製造方法。
  9. 前記反射防止膜は、有機材料と無機材料との少なくとも一方を含む膜である、請求項７または８に記載の半導体装置の製造方法。
  10. 前記反射防止膜は、有機材料の膜であり、前記焦点検出光の波長域に吸収性を有する化合物を含む、請求項９に記載の半導体装置の製造方法。
  11. 前記露光工程は液浸露光工程である、請求項７から請求項１０のいずれかに記載の半導体装置の製造方法。
JP2006247496A 2005-09-29 2006-09-13 半導体装置の製造方法 Expired - Fee Related JP5224667B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006247496A JP5224667B2 (ja) 2005-09-29 2006-09-13 半導体装置の製造方法
TW095135334A TWI390596B (zh) 2005-09-29 2006-09-25 半導體裝置之製造方法
US11/535,273 US7544619B2 (en) 2005-09-29 2006-09-26 Method of fabricating semiconductor device
CN2006100639468A CN1983510B (zh) 2005-09-29 2006-09-29 半导体装置的制造方法
KR1020060095918A KR101279270B1 (ko) 2005-09-29 2006-09-29 반도체 장치의 제조 방법
US12/466,549 US7935636B2 (en) 2005-09-29 2009-05-15 Method of fabricating semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005285012 2005-09-29
JP2005285012 2005-09-29
JP2006247496A JP5224667B2 (ja) 2005-09-29 2006-09-13 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2007123842A JP2007123842A (ja) 2007-05-17
JP2007123842A5 JP2007123842A5 (ja) 2009-08-27
JP5224667B2 true JP5224667B2 (ja) 2013-07-03

Family

ID=37894613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006247496A Expired - Fee Related JP5224667B2 (ja) 2005-09-29 2006-09-13 半導体装置の製造方法

Country Status (5)

Country Link
US (2) US7544619B2 (ja)
JP (1) JP5224667B2 (ja)
KR (1) KR101279270B1 (ja)
CN (1) CN1983510B (ja)
TW (1) TWI390596B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5224667B2 (ja) * 2005-09-29 2013-07-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2007096089A (ja) * 2005-09-29 2007-04-12 Renesas Technology Corp 露光装置
US7592265B2 (en) * 2007-01-04 2009-09-22 United Microelectronics Corp. Method of trimming a hard mask layer, method for fabricating a gate in a MOS transistor, and a stack for fabricating a gate in a MOS transistor
JP2009010196A (ja) * 2007-06-28 2009-01-15 Advanced Lcd Technologies Development Center Co Ltd レーザー結晶化方法及び結晶化装置
JP4452311B2 (ja) * 2007-08-30 2010-04-21 株式会社有沢製作所 反射防止膜形成用組成物、及び画像表示装置
NL1036018A1 (nl) * 2007-10-09 2009-04-15 Asml Netherlands Bv A method of optimizing a model, a method of measuring a property, a device manufacturing method, a spectrometer and a lithographic apparatus.
JP2009194196A (ja) * 2008-02-15 2009-08-27 Nec Electronics Corp 半導体装置の製造方法および半導体装置
FR2927708A1 (fr) * 2008-02-19 2009-08-21 Commissariat Energie Atomique Procede de photolithographie ultraviolette a immersion
US7883946B1 (en) * 2008-05-08 2011-02-08 Altera Corporation Angled implantation for deep submicron device optimization
JP2009277903A (ja) * 2008-05-15 2009-11-26 Panasonic Corp 電子部品形成装置および電子部品
WO2024120766A1 (en) * 2022-12-09 2024-06-13 Asml Netherlands B.V. Determining a focus position for imaging a substrate with an integrated photonic sensor

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62140418A (ja) * 1985-12-16 1987-06-24 Canon Inc 面位置検知装置
US4846552A (en) * 1986-04-16 1989-07-11 The United States Of America As Represented By The Secretary Of The Air Force Method of fabricating high efficiency binary planar optical elements
US5227862A (en) * 1989-04-21 1993-07-13 Hitachi, Ltd. Projection exposure apparatus and projection exposure method
US6094268A (en) * 1989-04-21 2000-07-25 Hitachi, Ltd. Projection exposure apparatus and projection exposure method
US5298365A (en) * 1990-03-20 1994-03-29 Hitachi, Ltd. Process for fabricating semiconductor integrated circuit device, and exposing system and mask inspecting method to be used in the process
US5539514A (en) * 1991-06-26 1996-07-23 Hitachi, Ltd. Foreign particle inspection apparatus and method with front and back illumination
JP2924344B2 (ja) * 1991-08-09 1999-07-26 キヤノン株式会社 投影露光装置
JP3204406B2 (ja) * 1991-10-30 2001-09-04 株式会社ニコン 面位置検出方法及び装置、半導体露光装置、並びに前記方法を用いた露光方法
JP3303436B2 (ja) * 1993-05-14 2002-07-22 キヤノン株式会社 投影露光装置及び半導体素子の製造方法
US5677757A (en) * 1994-03-29 1997-10-14 Nikon Corporation Projection exposure apparatus
KR0153796B1 (ko) * 1993-09-24 1998-11-16 사토 후미오 노광장치 및 노광방법
KR950033689A (ko) * 1994-03-02 1995-12-26 오노 시게오 노광장치 및 이를 이용한 회로패턴 형성방법
US5783833A (en) * 1994-12-12 1998-07-21 Nikon Corporation Method and apparatus for alignment with a substrate, using coma imparting optics
JPH0936017A (ja) * 1995-07-20 1997-02-07 Hitachi Ltd パタン形成方法及びそれを用いた半導体素子の製造方法
JP3618907B2 (ja) * 1996-07-05 2005-02-09 キヤノン株式会社 パターン形成状態検出装置、及びこれを用いた投影露光装置
US6594012B2 (en) * 1996-07-05 2003-07-15 Canon Kabushiki Kaisha Exposure apparatus
JPH1070064A (ja) * 1996-08-27 1998-03-10 Nikon Corp 投影露光装置
JPH10284402A (ja) * 1997-04-03 1998-10-23 Canon Inc パターン位置情報検出装置及びそれを用いた投影露光装置
WO2000058761A1 (fr) 1999-03-29 2000-10-05 Nikon Corporation Film multicouche antireflechissant, composant optique, et systeme reduisant l'exposition a des projections
US7127098B2 (en) * 2001-09-13 2006-10-24 Hitachi, Ltd. Image detection method and its apparatus and defect detection method and its apparatus
JP3605064B2 (ja) * 2001-10-15 2004-12-22 株式会社ルネサステクノロジ フォーカスモニタ用フォトマスク、フォーカスモニタ方法、フォーカスモニタ用装置および装置の製造方法
JP2003303761A (ja) * 2002-04-11 2003-10-24 Matsushita Electric Ind Co Ltd パターン形成方法
JP3997199B2 (ja) 2002-12-10 2007-10-24 キヤノン株式会社 露光方法及び装置
JP2004301825A (ja) * 2002-12-10 2004-10-28 Nikon Corp 面位置検出装置、露光方法、及びデバイス製造方法
JP2004273940A (ja) * 2003-03-11 2004-09-30 Semiconductor Leading Edge Technologies Inc パターン形成方法およびパターン形成装置
JP4265766B2 (ja) 2003-08-25 2009-05-20 東京応化工業株式会社 液浸露光プロセス用レジスト保護膜形成用材料、該保護膜形成材料からなるレジスト保護膜、および該レジスト保護膜を用いたレジストパターン形成方法
JPWO2005038885A1 (ja) * 2003-10-16 2007-02-01 株式会社ニコン 光学特性計測装置及び光学特性計測方法、露光装置及び露光方法、並びにデバイス製造方法
JP3984950B2 (ja) * 2003-11-12 2007-10-03 キヤノン株式会社 照明光学系及びそれを有する露光装置
US7265364B2 (en) * 2004-06-10 2007-09-04 Asml Netherlands B.V. Level sensor for lithographic apparatus
CN100517569C (zh) * 2004-08-09 2009-07-22 株式会社尼康 光学特性测量装置及方法、曝光装置及方法及组件制造方法
JP2007096089A (ja) * 2005-09-29 2007-04-12 Renesas Technology Corp 露光装置
JP5224667B2 (ja) * 2005-09-29 2013-07-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US7935636B2 (en) 2011-05-03
KR101279270B1 (ko) 2013-06-26
US20090227046A1 (en) 2009-09-10
CN1983510A (zh) 2007-06-20
US20070072351A1 (en) 2007-03-29
US7544619B2 (en) 2009-06-09
TW200725697A (en) 2007-07-01
JP2007123842A (ja) 2007-05-17
TWI390596B (zh) 2013-03-21
CN1983510B (zh) 2010-05-12
KR20070036725A (ko) 2007-04-03

Similar Documents

Publication Publication Date Title
JP5224667B2 (ja) 半導体装置の製造方法
CN109690235B (zh) 用于测量高纵横比结构的红外光谱反射计
US6986971B2 (en) Reflective mask useful for transferring a pattern using extreme ultraviolet (EUV) radiation and method of making the same
JP2007096089A (ja) 露光装置
JP4308202B2 (ja) 基板に関する情報を測定する方法及びリソグラフィ装置に使用する基板
JP2005354073A (ja) リソグラフィ装置用のレベル・センサ
JP2005527964A (ja) 反射マスクを使用した集積回路
JP2007043167A (ja) 多重反射防止層を備えた半導体構造物及びその構造物を利用したｐｒパターンの形成方法及び半導体素子パターンの形成方法
JP2006235595A (ja) 光学要素、このような光学要素を含むリソグラフィ装置、デバイス製造方法およびそれによって製造したデバイス
WO2020126248A1 (en) Methods and apparatus for metrology
US6905801B2 (en) High performance EUV mask
US8227180B2 (en) Photolithography focus improvement by reduction of autofocus radiation transmission into substrate
JP2008041740A (ja) 反射型フォトマスクブランク、反射型フォトマスク及び極端紫外線の露光方法
US9607833B2 (en) System and method for photomask particle detection
Vanleenhove et al. A litho-only approach to double patterning
JP2007250613A (ja) 反射型マスクブランク、反射型マスク及び極端紫外線の露光方法
TWI391786B (zh) 光阻覆蓋膜形成材料、光阻圖案形成方法、以及電子元件及其製造方法
Lee et al. Double exposure technology using silicon containing materials
TWI708114B (zh) 極紫外光光罩及其製造方法
TWI236542B (en) Projection optical system
Hwang et al. Improvement of alignment and overlay accuracy on amorphous carbon layers
JP2007049026A (ja) 微細パターンの形成方法およびその形成材料
Chou et al. Antireflection strategies for sub-0.18-um dual-damascene structure patterning in KrF 248-nm lithography
US7855048B1 (en) Wafer assembly having a contrast enhancing top anti-reflecting coating and method of lithographic processing
Huang et al. Focus improvement with NIR absorbing underlayer attenuating substructure reflectivity

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090709

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090709

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130312

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160322

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees