JP5220726B2 - 共有メモリマルチビデオチャネルディスプレイ装置および方法 - Google Patents
共有メモリマルチビデオチャネルディスプレイ装置および方法 Download PDFInfo
- Publication number
- JP5220726B2 JP5220726B2 JP2009506585A JP2009506585A JP5220726B2 JP 5220726 B2 JP5220726 B2 JP 5220726B2 JP 2009506585 A JP2009506585 A JP 2009506585A JP 2009506585 A JP2009506585 A JP 2009506585A JP 5220726 B2 JP5220726 B2 JP 5220726B2
- Authority
- JP
- Japan
- Prior art keywords
- video
- channel
- clock
- signal
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 57
- 230000015654 memory Effects 0.000 title description 139
- 230000009977 dual effect Effects 0.000 claims description 75
- 238000006243 chemical reaction Methods 0.000 claims description 37
- 230000004044 response Effects 0.000 claims description 20
- 238000012545 processing Methods 0.000 description 103
- 239000000872 buffer Substances 0.000 description 73
- 239000003638 chemical reducing agent Substances 0.000 description 43
- 230000006870 function Effects 0.000 description 32
- 230000008569 process Effects 0.000 description 23
- 230000009467 reduction Effects 0.000 description 22
- 239000002131 composite material Substances 0.000 description 21
- 230000004083 survival effect Effects 0.000 description 15
- 239000000203 mixture Substances 0.000 description 14
- 230000000750 progressive effect Effects 0.000 description 7
- 238000001514 detection method Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000007726 management method Methods 0.000 description 4
- 230000005055 memory storage Effects 0.000 description 4
- 238000002156 mixing Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 230000002123 temporal effect Effects 0.000 description 4
- 230000000007 visual effect Effects 0.000 description 4
- 230000003044 adaptive effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 241000255925 Diptera Species 0.000 description 1
- 241001522296 Erithacus rubecula Species 0.000 description 1
- 241000023320 Luma <angiosperm> Species 0.000 description 1
- 101100434411 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ADH1 gene Proteins 0.000 description 1
- 101150102866 adc1 gene Proteins 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- OSWPMRLSEDHDFF-UHFFFAOYSA-N methyl salicylate Chemical compound COC(=O)C1=CC=CC=C1O OSWPMRLSEDHDFF-UHFFFAOYSA-N 0.000 description 1
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000012536 storage buffer Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/14—Display of multiple viewports
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
- H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream
- H04N21/4263—Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific tuning arrangements, e.g. two tuners
- H04N21/42638—Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific tuning arrangements, e.g. two tuners involving a hybrid front-end, e.g. analog and digital tuners
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
- H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/431—Generation of visual interfaces for content selection or interaction; Content or additional data rendering
- H04N21/4312—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations
- H04N21/4316—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations for displaying supplemental content in a region of the screen, e.g. an advertisement in a separate window
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
- H04N21/4347—Demultiplexing of several video streams
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/455—Demodulation-circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs
- H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
- H04N21/440263—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by altering the spatial resolution, e.g. for displaying on a connected PDA
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs
- H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
- H04N21/440281—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by altering the temporal resolution, e.g. by frame skipping
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/443—OS processes, e.g. booting an STB, implementing a Java virtual machine in an STB or power management in an STB
- H04N21/4435—Memory management
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Business, Economics & Management (AREA)
- Marketing (AREA)
- Controls And Circuits For Display Device (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
標準精細(DVD)ビデオレコーダ、標準精細TV(SDTV)、標準精細プレビューディスプレイ、あるいは任意の他の適切なビデオアプリケーションに補助出力を利用しながら、同時にデジタルTVあるいはプロジェクタのようなハイエンドの外部部材270を駆動するのに主要出力信号を利用することができる。ユーザにHDTVディスプレイで番組を視聴させながら、同時に、補助出力信号はユーザにHDTVプログラムを任意の適切なSDTV媒体(例えばDVD)に記録させてよい。
追加して、多数のフィールドライン処理を支援してよいことを理解されたい。
なお、本願明細書には、以下の項目1から項目51が記載されている。
(項目1)
複数のビデオ入力信号を受信するマルチモードのデュアルビデオデコーダであって、上記複数のビデオ入力信号の少なくとも一つは、二以上のビデオ入力信号部分を含み、
上記デュアルビデオデコーダは、
上記複数のビデオ入力信号を受信して、少なくとも三つのビデオ入力信号部分を選択的に組み合わせて二つの選択されたビデオ信号を提供するビデオ信号選択ステージと、
上記少なくとも二つの選択されたビデオ信号を処理するアナログ/デジタル変換ステージと、
上記少なくとも二つの処理済ビデオ信号を受信して少なくとも一つのデコードされたビデオ信号を出力するデコーダステージと、を備える、デュアルビデオデコーダ。
(項目2)
上記少なくとも一つのデコードされたビデオ信号の一つはコンポジットビデオ信号を含み、上記少なくとも一つのデコードされたビデオ信号の別の一つはs−videoビデオ信号を含む、項目1に記載のデュアルビデオデコーダ。
(項目3)
上記少なくとも一つのデコードされたビデオ信号の一つはコンポジットビデオ入力信号を含み、上記少なくとも一つのデコードされたビデオ信号の別の一つはコンポーネントビデオ信号を含む、項目1に記載のデュアルビデオデコーダ。
(項目4)
上記少なくとも一つのデコードされたビデオ信号の一つはs−videoビデオ信号を含み、上記少なくとも一つのデコードされたビデオ信号の別の一つはs−videoビデオ信号を含む、項目1に記載のデュアルビデオデコーダ。
(項目5)
第1のビデオ信号部分、第2のビデオ信号部分、および第3のビデオ信号部分は、Y−チャネル、U−チャネル、V−チャネル、およびクロマからなる群から選択される、項目1に記載のデュアルビデオデコーダ。
(項目6)
DC復元ステージをさらに含み、上記少なくとも二つの選択されたビデオ信号の少なくとも一つは、上記アナログ/デジタル変換ステージで受信される前に、上記DC復元ステージに渡される、項目1に記載のデュアルビデオデコーダ。
(項目7)
上記選択ステージは、
上記少なくとも二つの選択されたビデオ信号の一つとして、上記三つのビデオ入力信号部分の第1の部分および上記三つのビデオ入力信号部分の第2の部分を時分割多重化し、
上記少なくとも二つの選択されたビデオ信号の別の一つとして、上記三つのビデオ入力信号部分の第3の部分を選択する、項目1に記載のデュアルビデオデコーダ。
(項目8)
上記時分割多重化は、第1のクロックの第1のクロック期間中に上記第1の部分を選択し、上記第1のクロックの第2のクロック期間中に上記第2の部分を選択することをさらに含み、
上記第3の部分を選択することは、第2のクロックの第1のクロック期間中に上記第2の部分を選択することをさらに含み、
上記処理することは、上記第1のクロックに応じて上記少なくとも二つの選択されたビデオ信号の一方を処理し、上記少なくとも二つの選択されたビデオ信号の他方を上記第2のクロックに応じて処理することをさらに含む、項目7に記載のデュアルビデオデコーダ。
(項目9)
上記第2のクロックの上記第1のクロック期間は、上記第1のクロックの上記第1のクロック期間の中間に実質的に位置合わせされる、項目8に記載のデュアルビデオデコーダ。
(項目10)
上記第2のクロックは、上記第1のクロックの周波数の略半分で動作する、項目8に記載のデュアルビデオデコーダ。
(項目11)
上記アナログ/デジタル変換ステージは、第1のアナログ/デジタル変換器および第2のアナログ/デジタル変換器を含む、項目8に記載のデュアルビデオデコーダ。
(項目12)
上記少なくとも三つのビデオ入力信号部分は、上記第1のアナログ/デジタル変換器および上記第2のアナログ/デジタル変換器により処理される、項目11に記載のデュアルビデオデコーダ。
(項目13)
上記デコーダステージは、
第1の処理済部分および第2の処理済部分を受信して、上記少なくとも二つのデコードされたビデオ信号のうちの一つを出力する第1のデコーダを含む、項目8に記載のデュアルビデオデコーダ。
(項目14)
上記第1のデコーダは、NTSCビデオデコーダ、PALビデオデコーダ、およびSECAMビデオデコーダからなる群から選択される、項目13に記載のデュアルビデオデコーダ。
(項目15)
上記ビデオ信号選択ステージは、第3の選択されたビデオ信号を提供し、上記第3の選択されたビデオ信号として、1ビデオ入力信号の第4の部分をさらに選択する、項目8に記載のデュアルビデオデコーダ。
(項目16)
上記第4の部分は、上記第2のクロックの略逆である第3のクロックの第1のクロック期間中に選択される、項目15に記載のデュアルビデオデコーダ。
(項目17)
上記アナログ/デジタル変換は、上記第3の選択されたビデオ信号を受信し、上記第3の選択されたビデオ信号を上記第3のクロックに応じて処理する、項目16に記載のデュアルビデオデコーダ。
(項目18)
上記デコーダステージは、
第1の処理済部分および第2の処理済部分を受信して、上記少なくとも一つのデコードされたビデオ信号の一つを出力する第1のデコーダと、
第3の処理済部分および第4の処理済部分を受信して、上記少なくとも一つのデコードされたビデオ信号の第2のものを出力する第2のデコーダと、を含む、項目17に記載のデュアルビデオデコーダ。
(項目19)
上記第1のデコーダは上記第2のクロックに応じて動作し、上記第2のデコーダは上記第3のクロックに応じて動作する、項目18に記載のデュアルビデオデコーダ。
(項目20)
複数のビデオ入力信号をデコードする方法であって、上記複数のビデオ入力信号の少なくとも一つは二以上のビデオ入力信号部分を含み、上記方法は、
上記複数のビデオ入力信号を受信することと、
二つの選択されたビデオ信号を提供すべく少なくとも三つのビデオ入力信号を選択的に組み合わせることと、
上記選択されたビデオ信号を処理すべくアナログ/デジタル変換を行うことと、
少なくとも一つのデコードされたビデオ信号を生成すべく処理済の上記ビデオ信号をデコードすることと、を含む、方法。
(項目21)
上記少なくとも一つのデコードされたビデオ信号の一つはコンポジットビデオ信号を含み、上記少なくとも一つのデコードされたビデオ信号の別の一つはs−videoビデオ信号を含む、項目20に記載の方法。
(項目22)
上記少なくとも一つのデコードされたビデオ信号の一つはコンポジットビデオ信号を含み、上記少なくとも一つのデコードされたビデオ信号の別の一つはコンポーネントビデオ信号を含む、項目20に記載の方法。
(項目23)
上記少なくとも一つのデコードされたビデオ信号の一つはs−videoビデオ信号を含み、上記少なくとも一つのデコードされたビデオ信号の別の一つはs−videoビデオ信号を含む、項目20に記載の方法。
(項目24)
第1のビデオ信号部分、第2のビデオ信号部分、および第3のビデオ信号部分は、Y−チャネル、U−チャネル、V−チャネル、およびクロマからなる群から選択される、項目20に記載の方法。
(項目25)
上記アナログ/デジタル変換を行う前に、上記少なくとも二つの選択されたビデオ信号の少なくとも一つが持つDC成分を復元することをさらに含む、項目20に記載の方法。
(項目26)
上記組み合わせることは、
上記少なくとも三つのビデオ入力信号部分の第1の部分および第2の部分を時分割多重化することと、
上記少なくとも三つのビデオ入力信号部分の第3の部分を選択することと、を含む、項目20に記載の方法。
(項目27)
上記時分割多重化することは、第1のクロックの第1のクロック期間中に上記第1の部分を選択し、上記第1のクロックの第2のクロック期間中に上記第2の部分を選択することをさらに含み、
上記第2の部分の選択は、第2のクロックの第1のクロック期間中に上記第2の部分を選択することをさらに含み、
上記アナログ/デジタル変換を行うことは、上記第1のクロックに応じて上記選択されたビデオ信号の一方を処理することと、上記第2のクロックに応じて上記選択されたビデオ信号の他方を処理することと、をさらに含む、項目26に記載の方法。
(項目28)
上記第2のクロックの上記第1のクロック期間は、上記第1のクロックの上記第1のクロック期間の中間に実質的に位置合わせされる、項目26に記載の方法。
(項目29)
上記第2のクロックは、上記第1のクロックの周波数の略半分で動作する、項目26に記載の方法。
(項目30)
上記デコードすることは、上記少なくとも一つのデコードされたビデオ信号を生成すべく、第1の処理済部分と第2の処理済部分とをデコードすることをさらに含む、項目26に記載の方法。
(項目31)
上記少なくとも三つのビデオ入力信号部分の上記第3の部分として第4のビデオ入力信号部分を選択することをさらに含む、項目26に記載の方法。
(項目32)
上記第4の部分は、上記第2のクロックの略逆である第3のクロックの第1のクロック期間中に選択される、項目31に記載の方法。
(項目33)
上記第3のクロックに応じて上記第4の部分を処理すべくアナログ/デジタル変換を行うことをさらに含む、項目32に記載の方法。
(項目34)
第1のデコードされたビデオ信号を生成すべく第1の処理済部分と第2の処理済部分とをデコードすることと、
第2のデコードされたビデオ信号を生成すべく第3の処理済部分と第4の処理済部分とをデコードすることと、をさらに含む、項目33に記載の方法。
(項目35)
上記第1のデコードされたビデオ信号を生成すべくデコードすることは上記第2のクロックに応じて動作し、上記第2のデコードされたビデオ信号を生成すべくデコードすることは上記第3のクロックに応じて動作する、項目34に記載の方法。
(項目36)
複数のビデオ入力信号をデコードする装置であって、上記複数のビデオ入力信号の少なくとも一つは二つ以上のビデオ入力信号部分を含み、
上記複数のビデオ入力信号を受信する手段と、
二つの選択されたビデオ信号を提供すべく少なくとも三つのビデオ入力信号部分を選択的に組み合わせる手段と、
上記選択されたビデオ信号を処理すべくアナログ/デジタル変換を行う手段と、
少なくとも一つのデコードされたビデオ信号を生成すべく処理済の上記ビデオ信号をデコードする手段と、を備える、装置。
(項目37)
上記少なくとも一つのデコードされたビデオ信号の一つはコンポジットビデオ信号を含み、上記少なくとも一つが持つデコードされたビデオ信号の別の一つはs−videoビデオ信号を含む、項目36に記載の装置。
(項目38)
上記少なくとも一つのデコードされたビデオ信号の一つはコンポジットビデオ信号を含み、上記少なくとも一つのデコードされたビデオ信号の別の一つはコンポーネントビデオ信号を含む、項目36に記載の装置。
(項目39)
上記少なくとも一つのデコードされたビデオ信号の一つはs−videoビデオ信号を含み、上記少なくとも一つのデコードされたビデオ信号の別の一つはs−videoビデオ信号を含む、項目36に記載の装置。
(項目40)
第1のビデオ信号部分、第2のビデオ信号部分、第3のビデオ信号部分は、Y−チャネル、U−チャネル、V−チャネル、およびクロマからなる群から選択される、項目36に記載の装置。
(項目41)
上記アナログ/デジタル変換を行う前に、上記少なくとも二つの選択されたビデオ信号の少なくとも一つが持つDC成分を復元する手段をさらに含む、項目36に記載の装置。
(項目42)
上記組み合わせることは、
上記少なくとも三つのビデオ入力信号部分の第1の部分および第2の部分を時分割多重化する手段と、
上記少なくとも三つのビデオ入力信号部分の第3の部分を選択する手段と、を含む、項目36に記載の装置。
(項目43)
上記時分割多重化する手段は、第1のクロック手段の第1のクロック期間中に上記第1の部分を選択し、上記第1のクロック手段の第2のクロック期間中に上記第2の部分を選択する手段をさらに含み、
上記第2の部分を選択する手段は、第2のクロック手段の第1のクロック期間中に上記第2の部分を選択することをさらに含み、
上記アナログ/デジタル変換を行う手段は、上記第1のクロック手段に応じて上記選択されたビデオ信号の一方を処理する手段と、上記第2のクロック手段に応じて上記選択されたビデオ信号の他方を処理する手段と、をさらに含む、項目42に記載の装置。
(項目44)
上記第2のクロック手段の上記第1のクロック期間は、上記第1のクロック手段の上記第1のクロック期間の中間に実質的に位置合わせされる、項目42に記載の装置。
(項目45)
上記第2のクロック手段は上記第1のクロック手段の周波数の略半分で動作する、項目42に記載の装置。
(項目46)
上記デコードする手段は、上記少なくとも一つのデコードされたビデオ信号を生成すべく、第1の処理済部分と第2の処理済部分とをデコードすることをさらに含む、項目42に記載の装置。
(項目47)
上記少なくとも三つのビデオ入力信号部分の上記第3の部分として第4のビデオ入力信号部分を選択する手段をさらに含む、項目42に記載の装置。
(項目48)
上記第4の部分は、上記第2のクロック手段の略逆である第3のクロック手段の第1のクロック期間中に選択される、項目47に記載の装置。
(項目49)
上記第3のクロック手段に応じて上記第4の部分を処理すべくアナログ/デジタル変換を行う手段をさらに含む、項目48に記載の装置。
(項目50)
第1のデコードされたビデオ信号を生成すべく第1の処理済部分と第2の処理済部分とをデコードする手段と、
第2のデコードされたビデオ信号を生成すべく第3の処理済部分と第4の処理済部分とをデコードする手段と、をさらに含む、項目49に記載の装置。
(項目51)
上記第1のデコードされたビデオ信号を生成すべくデコードする手段は上記第2のクロック手段に応じて動作し、上記第2のデコードされたビデオ信号を生成すべくデコードする手段は上記第3のクロック手段に応じて動作する、項目50に記載の装置。
Claims (13)
- 第1ビデオ入力信号および第2ビデオ入力信号をデコードする、マルチモードのデュアルビデオデコーダであって、
前記第1ビデオ入力信号は、第1チャネルおよび第2チャネルを含み、
前記第2ビデオ入力信号は、第1チャネルおよび第2チャネルを含み、
前記デュアルビデオデコーダは、
ビデオ信号選択ステージと、
アナログ/デジタル変換ステージと、
デコーダステージと、
を備え、
前記ビデオ信号選択ステージは、
前記第1ビデオ入力信号および前記第2ビデオ入力信号を受信し、前記第1ビデオ入力信号の前記第1チャネルと、前記第2ビデオ入力信号の前記第1チャネルとを時分割多重化して、多重化されたビデオ信号を提供し、
前記第1ビデオ入力信号の前記第2チャネルと、前記第2ビデオ入力信号の前記第2チャネルとを選択して、2つの選択されたチャネルを提供し、
前記アナログ/デジタル変換ステージは、
前記多重化されたビデオ信号をデジタル化し、デジタル化された前記多重化されたビデオ信号を非多重化して、デジタル化された前記第1ビデオ入力信号の前記第1チャネルと、デジタル化された前記第2ビデオ入力信号の前記第1チャネルを提供し、
前記2つの選択されたチャネルをデジタル化して、デジタル化された前記第1ビデオ入力信号の前記第2チャネルと、デジタル化された前記第2ビデオ入力信号の前記第2チャネルとを提供し、
前記デコーダステージは、
前記デジタル化された前記第1ビデオ入力信号の前記第1チャネル及び前記第2チャネルと、前記デジタル化された前記第2ビデオ入力信号の前記第1チャネル及び前記第2チャネルとをデコードして、2つのデコードされたビデオ信号を同時に出力する、
マルチモードのデュアルビデオデコーダ。 - 前記時分割多重化は、第1クロックの第1クロック期間中に、前記第1ビデオ入力信号の前記第1チャネルを選択し、前記第1クロックの第2クロック期間中に、前記第2ビデオ入力信号の前記第1チャネルを選択することをさらに含み、
前記デジタル化は、
前記第1クロックに応じて、前記2つの選択されたチャネルの一方をデジタル化し、
第2クロックに応じて、前記2つの選択されたチャネルの他方をデジタル化し、
前記第2クロックおよび第3クロックに応じて、前記多重化されたビデオ信号をデジタル化することをさらに含む、
請求項1に記載のマルチモードのデュアルビデオデコーダ。 - 前記アナログ/デジタル変換ステージは、デマルチプレクサと、3つのアナログ/デジタル変換器とを含み、
前記多重化されたビデオ信号は、第1のアナログ/デジタル変換器によりデジタル化され、デマルチプレクサにより非多重化され、
前記2つの選択されたチャネルは、第2のアナログ/デジタル変換器および第3のアナログ/デジタル変換器によりデジタル化される、
請求項2に記載のマルチモードのデュアルビデオデコーダ。 - 前記第1クロックの位相は、前記第2クロックの位相のほぼ逆位相であり、
前記第3クロックの周波数は、前記第1クロックおよび前記第2クロックの周波数の約2倍である、
請求項2または請求項3に記載のマルチモードのデュアルビデオデコーダ。 - 前記デコーダステージは、
前記デジタル化された前記第1ビデオ入力信号の前記第1チャネル及び前記第2チャネルを受信して、前記2つのデコードされたビデオ信号の一方を出力する第1デコーダと、
前記デジタル化された前記第2ビデオ入力信号の前記第1チャネル及び前記第2チャネルを受信して、前記2つのデコードされたビデオ信号の他方を出力する第2デコーダと、
を含む、
請求項2から請求項4までの何れか一項に記載のマルチモードのデュアルビデオデコーダ。 - 前記第1デコーダは前記第1クロックに応じて動作し、
前記第2デコーダは前記第2クロックに応じて動作する、
請求項5に記載のマルチモードのデュアルビデオデコーダ。 - 前記2つのデコードされたビデオ信号のそれぞれは、画像情報を含む、
請求項1から請求6までの何れか一項に記載のマルチモードのデュアルビデオデコーダ。 - 第1ビデオ入力信号および第2ビデオ入力信号をデコードする方法であって、
前記第1ビデオ入力信号は、第1チャネルおよび第2チャネルを含み、
前記第2ビデオ入力信号は、第1チャネルおよび第2チャネルを含み、
前記方法は、
前記第1ビデオ入力信号および前記第2ビデオ入力信号を受信する段階と、
前記第1ビデオ入力信号の前記第1チャネルと、前記第2ビデオ入力信号の前記第1チャネルとを時分割多重化して、多重化されたビデオ信号を提供する段階と、
前記第1ビデオ入力信号の前記第2チャネルと、前記第2ビデオ入力信号の前記第2チャネルとを選択して、2つの選択されたチャネルを提供する段階と、
前記多重化されたビデオ信号をデジタル化し、デジタル化された前記多重化されたビデオ信号を非多重化して、デジタル化された前記第1ビデオ入力信号の前記第1チャネルと、デジタル化された前記第2ビデオ入力信号の前記第1チャネルを提供するステップと、前記2つの選択されたチャネルをデジタル化して、デジタル化された前記第1ビデオ入力信号の前記第2チャネルと、デジタル化された前記第2ビデオ入力信号の前記第2チャネルとを提供するステップとにより、アナログ/デジタル変換を実施する段階と、
前記デジタル化された前記第1ビデオ入力信号の前記第1チャネル及び前記第2チャネルと、前記デジタル化された前記第2ビデオ入力信号の前記第1チャネル及び前記第2チャネルとをデコードして、2つのデコードされたビデオ信号を同時に出力する段階と、
を含む、
方法。 - 前記多重化されたビデオ信号を提供する段階は、
第1クロックの第1クロック期間中に、前記第1ビデオ入力信号の前記第1チャネルを選択し、前記第1クロックの第2クロック期間中に、前記第2ビデオ入力信号の前記第1チャネルを選択する段階をさらに含み、
前記アナログ/デジタル変換を実施する段階は、
前記第1クロックに応じて、前記2つの選択されたチャネルの一方をデジタル化する段階と、
前記第2クロックに応じて、前記2つの選択されたチャネルの他方をデジタル化する段階と、
前記第2クロックおよび第3クロックに応じて、前記多重化されたビデオ信号をデジタル化する段階と、
をさらに含む、
請求項8に記載の方法。 - 前記デジタル化された前記多重化されたビデオ信号を非多重化して、デジタル化された前記第1ビデオ入力信号の前記第1チャネルと、デジタル化された前記第2ビデオ入力信号の前記第1チャネルを提供するステップは、前記第2クロックに応じて、2つの非多重化されたチャネルを生成する段階をさらに含む、
請求項9に記載の方法。 - 前記2つのデコードされたビデオ信号のうち、第1のデコードされたビデオ信号を生成する段階は、前記第1クロックに応じて動作し、
前記2つのデコードされたビデオ信号のうち、第2のデコードされたビデオ信号を生成する段階は、前記第2クロックに応じて動作する、
請求項9又は請求項10に記載の方法。 - 前記第1クロックの位相は、前記第2クロックの位相のほぼ逆位相であり、
前記第3クロックの周波数は、前記第1クロックおよび前記第2クロックの周波数の約2倍である、
請求項9から請求項11までの何れか一項に記載の方法。 - 前記2つのデコードされたビデオ信号は、同時に出力され、
前記2つのデコードされたビデオ信号のそれぞれは、画像情報を含む、
請求項9から請求項12までの何れか一項に記載の方法。
Applications Claiming Priority (11)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US79328806P | 2006-04-18 | 2006-04-18 | |
US79327706P | 2006-04-18 | 2006-04-18 | |
US79327606P | 2006-04-18 | 2006-04-18 | |
US79327506P | 2006-04-18 | 2006-04-18 | |
US60/793,276 | 2006-04-18 | ||
US60/793,288 | 2006-04-18 | ||
US60/793,275 | 2006-04-18 | ||
US60/793,277 | 2006-04-18 | ||
US11/736,542 US8264610B2 (en) | 2006-04-18 | 2007-04-17 | Shared memory multi video channel display apparatus and methods |
US11/736,542 | 2007-04-17 | ||
PCT/US2007/009583 WO2007120927A2 (en) | 2006-04-18 | 2007-04-18 | Shared memory multi video channel display apparatus and methods |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013044729A Division JP5582429B2 (ja) | 2006-04-18 | 2013-03-06 | デコーダおよび方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009534933A JP2009534933A (ja) | 2009-09-24 |
JP2009534933A5 JP2009534933A5 (ja) | 2010-05-27 |
JP5220726B2 true JP5220726B2 (ja) | 2013-06-26 |
Family
ID=38610262
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009506585A Active JP5220726B2 (ja) | 2006-04-18 | 2007-04-18 | 共有メモリマルチビデオチャネルディスプレイ装置および方法 |
JP2013044729A Expired - Fee Related JP5582429B2 (ja) | 2006-04-18 | 2013-03-06 | デコーダおよび方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013044729A Expired - Fee Related JP5582429B2 (ja) | 2006-04-18 | 2013-03-06 | デコーダおよび方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US8264610B2 (ja) |
EP (1) | EP2016765B1 (ja) |
JP (2) | JP5220726B2 (ja) |
KR (2) | KR101366200B1 (ja) |
CN (1) | CN102769728B (ja) |
WO (1) | WO2007120927A2 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8218091B2 (en) | 2006-04-18 | 2012-07-10 | Marvell World Trade Ltd. | Shared memory multi video channel display apparatus and methods |
US8264610B2 (en) * | 2006-04-18 | 2012-09-11 | Marvell World Trade Ltd. | Shared memory multi video channel display apparatus and methods |
US8284322B2 (en) | 2006-04-18 | 2012-10-09 | Marvell World Trade Ltd. | Shared memory multi video channel display apparatus and methods |
US7782401B1 (en) * | 2006-06-20 | 2010-08-24 | Kolorific, Inc. | Method and system for digital image scaling with sharpness enhancement and transient improvement |
KR101420730B1 (ko) * | 2007-10-31 | 2014-07-18 | 삼성전자주식회사 | 영상기기 및 그의 영상신호 수신방법 |
CN101981912B (zh) * | 2007-12-13 | 2013-01-23 | 苏蓬诺尔有限公司 | 用于更改电视图像的内容的方法 |
US8194100B2 (en) | 2008-10-29 | 2012-06-05 | Ali Corporation | Electronic device |
JP5338278B2 (ja) * | 2008-11-26 | 2013-11-13 | ソニー株式会社 | 映像表示装置、映像表示システム、及び映像表示方法 |
US9113136B2 (en) * | 2010-07-15 | 2015-08-18 | Mediatek Singapore Pte. Ltd. | Video processing apparatus and method for simultaneously displaying a plurality of video signals on display device |
US8659701B2 (en) * | 2011-12-19 | 2014-02-25 | Sony Corporation | Usage of dither on interpolated frames |
KR101950517B1 (ko) * | 2012-09-06 | 2019-02-22 | 주식회사 알티캐스트 | 프로그램 모니터링 정보 제공 방법 및 이를 사용하는 방송 시스템 |
US20140118541A1 (en) | 2012-10-26 | 2014-05-01 | Sensormatic Electronics, LLC | Transcoding mixing and distribution system and method for a video security system |
KR102076771B1 (ko) * | 2013-02-21 | 2020-02-12 | 삼성전자주식회사 | 다수의 이미지 동시 포착 |
KR102023179B1 (ko) * | 2013-02-21 | 2019-09-20 | 삼성전자주식회사 | 듀얼 카메라를 포함하는 전자장치에서 듀얼 리코딩 촬영을 위한 방법 및 장치 |
JP2015195572A (ja) * | 2014-03-28 | 2015-11-05 | パナソニックIpマネジメント株式会社 | コンテンツ処理装置およびコンテンツ処理方法 |
KR102317789B1 (ko) | 2015-02-12 | 2021-10-26 | 삼성전자주식회사 | 하나의 이미지로부터 다양한 해상도를 갖는 이미지들을 생성할 수 있는 스케일러 회로와 이를 포함하는 장치들 |
US10755380B2 (en) | 2015-11-11 | 2020-08-25 | Texas Instruments Incorporated | Down scaling images in a computer vision system |
US11488285B2 (en) | 2020-04-13 | 2022-11-01 | Apple Inc. | Content based image processing |
CN111541925B (zh) * | 2020-04-30 | 2021-09-14 | 青岛海信宽带多媒体技术有限公司 | 一种显示设备及其显示方法 |
Family Cites Families (72)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62159582A (ja) | 1986-01-06 | 1987-07-15 | Sony Corp | テレビジヨン受像機 |
JPH0219079A (ja) * | 1988-07-06 | 1990-01-23 | Pioneer Electron Corp | 映像信号処理装置 |
JPH03293822A (ja) * | 1990-04-12 | 1991-12-25 | Pioneer Electron Corp | ダイバシティー受信機 |
DE4101629C3 (de) * | 1991-01-21 | 2003-06-26 | Fuba Automotive Gmbh | Antennendiversity-Anlage mit mindestens zwei Antennen für den mobilen Empfang von Meter- und Dezimeterwellen |
JP3177543B2 (ja) | 1992-07-22 | 2001-06-18 | トウシバビデオプロダクツ プライベート リミテッド | 映像信号のノイズ低減装置 |
JPH07274120A (ja) * | 1994-03-31 | 1995-10-20 | Aiwa Co Ltd | テレビジョン方式変換装置 |
US5636361A (en) | 1994-12-22 | 1997-06-03 | International Business Machines Corporation | Multi-processor computer system having dual memory subsytems for enabling concurrent memory access thereto by more than one processor |
DE69610548T2 (de) | 1995-07-21 | 2001-06-07 | Koninkl Philips Electronics Nv | Multi-media-prozessorarchitektur mit hoher leistungsdichte |
CA2197414A1 (en) | 1996-02-14 | 1997-08-14 | Stephen G. Glennon | Methods and systems for displaying interlaced video on non-interlaced monitors |
US6020931A (en) * | 1996-04-25 | 2000-02-01 | George S. Sheng | Video composition and position system and media signal communication system |
US5847772A (en) | 1996-09-11 | 1998-12-08 | Wells; Aaron | Adaptive filter for video processing applications |
US6104417A (en) | 1996-09-13 | 2000-08-15 | Silicon Graphics, Inc. | Unified memory computer architecture with dynamic graphics memory allocation |
US5982453A (en) | 1996-09-25 | 1999-11-09 | Thomson Consumer Electronics, Inc. | Reduction of visibility of spurious signals in video |
JP3742167B2 (ja) | 1996-12-18 | 2006-02-01 | 株式会社東芝 | 画像表示制御装置 |
TW338132B (en) | 1997-06-28 | 1998-08-11 | United Microelectronics Corp | The adaptive selecting method for memory access priority control in MPEG processor |
US6006303A (en) | 1997-08-28 | 1999-12-21 | Oki Electric Industry Co., Inc. | Priority encoding and decoding for memory architecture |
JP4086354B2 (ja) * | 1998-02-12 | 2008-05-14 | ローム株式会社 | マルチフォーマットビデオエンコーダ |
US6141062A (en) | 1998-06-01 | 2000-10-31 | Ati Technologies, Inc. | Method and apparatus for combining video streams |
JP2000023061A (ja) * | 1998-07-02 | 2000-01-21 | Sony Corp | テレビジョン受信機 |
US6456340B1 (en) * | 1998-08-12 | 2002-09-24 | Pixonics, Llc | Apparatus and method for performing image transforms in a digital display system |
US6037981A (en) | 1998-09-02 | 2000-03-14 | Intel Corporation | Method and apparatus for using digital televisions as remote personal computer displays |
JP2000092469A (ja) | 1998-09-10 | 2000-03-31 | Mitsubishi Electric Corp | デジタル受信端末 |
US6570579B1 (en) | 1998-11-09 | 2003-05-27 | Broadcom Corporation | Graphics display system |
US6636222B1 (en) * | 1999-11-09 | 2003-10-21 | Broadcom Corporation | Video and graphics system with an MPEG video decoder for concurrent multi-row decoding |
US6563506B1 (en) | 1998-12-14 | 2003-05-13 | Ati International Srl | Method and apparatus for memory bandwith allocation and control in a video graphics system |
JP2000224139A (ja) * | 1999-02-01 | 2000-08-11 | Sony Corp | ダイバーシチ受信装置 |
US6577353B1 (en) * | 1999-10-21 | 2003-06-10 | General Electric Company | Optimization of television reception by selecting among or combining multiple antenna inputs |
US6674796B1 (en) * | 2000-02-14 | 2004-01-06 | Harmonic, Inc. | Statistical multiplexed video encoding for diverse video formats |
US6690425B1 (en) * | 2000-06-22 | 2004-02-10 | Thomson Licensing S.A. | Aspect ratio control arrangement in a video display |
JP4613403B2 (ja) * | 2000-08-25 | 2011-01-19 | ソニー株式会社 | 画像表示装置及び方法 |
US7477326B2 (en) * | 2000-12-15 | 2009-01-13 | Broadcom Corporation | HDTV chip with a single IF strip for handling analog and digital reception |
JP4327370B2 (ja) * | 2001-02-28 | 2009-09-09 | ヤマハ株式会社 | ビデオミキサー装置 |
US7034893B2 (en) * | 2001-03-30 | 2006-04-25 | Broadcom Corporation | Method and apparatus for reception of terrestrial digital television signals |
US7262807B2 (en) | 2001-11-23 | 2007-08-28 | Koninklijke Philips Electronics N.V. | Signal processing device for providing multiple output images in one pass |
MXPA04005730A (es) | 2001-12-11 | 2004-12-06 | Thomson Licensing Sa | Arreglo de convertidor multiplexado analogo-a-digital. |
DE10200805B4 (de) * | 2002-01-11 | 2006-07-13 | Harman/Becker Automotive Systems (Becker Division) Gmbh | Verfahren zur Auswahl von n Antennen und einer von m alternativen Empfangsfrequenzen in einer Antennen- und Frequenzdiversityempfangsanlage sowie Antennen- und Frequenzdiversityempfangsanlage |
KR100484132B1 (ko) * | 2002-01-29 | 2005-04-18 | 삼성전자주식회사 | 다채널 a/d 변환기 및 그 시스템 |
US6806883B2 (en) | 2002-03-11 | 2004-10-19 | Sun Microsystems, Inc. | System and method for handling display device requests for display data from a frame buffer |
JP3945328B2 (ja) | 2002-07-12 | 2007-07-18 | ソニー株式会社 | 画像処理装置及び画像処理方法 |
US20040131276A1 (en) | 2002-12-23 | 2004-07-08 | John Hudson | Region-based image processor |
CA2463228C (en) | 2003-04-04 | 2012-06-26 | Evertz Microsystems Ltd. | Apparatus, systems and methods for packet based transmission of multiple data signals |
JP3960258B2 (ja) | 2003-04-28 | 2007-08-15 | ソニー株式会社 | 信号処理装置および信号処理方法 |
CN1279756C (zh) | 2003-05-23 | 2006-10-11 | 华亚微电子(上海)有限公司 | 应用场景静止检测的视频信号自适应递归降噪方法 |
US20050104899A1 (en) | 2003-11-19 | 2005-05-19 | Genesis Microchip Inc. | Real time data stream processor |
KR20050049680A (ko) | 2003-11-22 | 2005-05-27 | 삼성전자주식회사 | 노이즈 감쇠장치 및 디인터레이싱 장치 |
KR100710290B1 (ko) * | 2003-11-29 | 2007-04-23 | 엘지전자 주식회사 | 비디오 디코딩 장치 및 방법 |
US7262818B2 (en) | 2004-01-02 | 2007-08-28 | Trumpion Microelectronic Inc. | Video system with de-motion-blur processing |
US7400359B1 (en) | 2004-01-07 | 2008-07-15 | Anchor Bay Technologies, Inc. | Video stream routing and format conversion unit with audio delay |
KR100640885B1 (ko) * | 2004-01-27 | 2006-11-02 | 엘지전자 주식회사 | 듀얼 비디오 디코딩을 위한 비디오 버퍼 제어 장치 |
CN1252989C (zh) * | 2004-04-30 | 2006-04-19 | 清华大学 | 接收多媒体电视广播的移动终端 |
US7259796B2 (en) | 2004-05-07 | 2007-08-21 | Micronas Usa, Inc. | System and method for rapidly scaling and filtering video data |
JP2008509576A (ja) | 2004-06-21 | 2008-03-27 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 走査レート変換を利用した画像プロセッサ及び画像処理方法。 |
CA2509001A1 (en) | 2004-06-22 | 2005-12-22 | Textron Inc. | Blind bolt installation tool |
US7250983B2 (en) | 2004-08-04 | 2007-07-31 | Trident Technologies, Inc. | System and method for overlaying images from multiple video sources on a display device |
US20060077213A1 (en) | 2004-09-30 | 2006-04-13 | Chrontel, Inc. | Video conversion system and method |
US7426594B1 (en) | 2004-10-08 | 2008-09-16 | Nvidia Corporation | Apparatus, system, and method for arbitrating between memory requests |
WO2006040883A1 (ja) | 2004-10-14 | 2006-04-20 | Matsushita Electric Industrial Co., Ltd. | 映像信号処理装置 |
US7692683B2 (en) | 2004-10-15 | 2010-04-06 | Lifesize Communications, Inc. | Video conferencing system transcoder |
US7769089B1 (en) | 2004-12-02 | 2010-08-03 | Kolorific, Inc. | Method and system for reducing noise level in a video signal |
US7525600B2 (en) * | 2005-01-14 | 2009-04-28 | Broadcom Corporation | Single integrated high definition television (HDTV) chip for analog and digital reception |
KR100666880B1 (ko) * | 2005-01-14 | 2007-01-10 | 삼성전자주식회사 | 듀얼 비디오 디코딩 시스템 및 방법 |
US7425994B2 (en) | 2005-01-31 | 2008-09-16 | Texas Instruments Incorporated | Video decoder with different signal types processed by common analog-to-digital converter |
US7480012B1 (en) * | 2005-02-24 | 2009-01-20 | Pixelworks, Inc. | Multiplexed video digitization system and method |
US7797610B1 (en) | 2005-07-19 | 2010-09-14 | Xilinx, Inc. | Method and apparatus for virtual quad-port random access memory |
KR20070060612A (ko) * | 2005-12-09 | 2007-06-13 | 엘지전자 주식회사 | 디지털 비디오 레코더에서의 감시영상 출력방법 |
EP1985110A1 (en) | 2006-02-03 | 2008-10-29 | Nxp B.V. | Video processing device and method of processing video data |
US7821578B2 (en) | 2006-04-07 | 2010-10-26 | Marvell World Trade Ltd. | Reconfigurable self-calibrating adaptive noise reducer |
US8218091B2 (en) | 2006-04-18 | 2012-07-10 | Marvell World Trade Ltd. | Shared memory multi video channel display apparatus and methods |
US8284322B2 (en) | 2006-04-18 | 2012-10-09 | Marvell World Trade Ltd. | Shared memory multi video channel display apparatus and methods |
US8264610B2 (en) * | 2006-04-18 | 2012-09-11 | Marvell World Trade Ltd. | Shared memory multi video channel display apparatus and methods |
US20080055477A1 (en) | 2006-08-31 | 2008-03-06 | Dongsheng Wu | Method and System for Motion Compensated Noise Reduction |
US8134640B2 (en) | 2006-12-26 | 2012-03-13 | Broadcom Corporation | Video processor architecture and method for frame rate conversion |
-
2007
- 2007-04-17 US US11/736,542 patent/US8264610B2/en active Active
- 2007-04-18 KR KR1020087026713A patent/KR101366200B1/ko active IP Right Grant
- 2007-04-18 KR KR1020137012071A patent/KR101366203B1/ko active IP Right Grant
- 2007-04-18 WO PCT/US2007/009583 patent/WO2007120927A2/en active Application Filing
- 2007-04-18 JP JP2009506585A patent/JP5220726B2/ja active Active
- 2007-04-18 CN CN201210209341.0A patent/CN102769728B/zh active Active
- 2007-04-18 EP EP07775782.1A patent/EP2016765B1/en not_active Expired - Fee Related
-
2012
- 2012-08-09 US US13/570,985 patent/US8804040B2/en active Active
-
2013
- 2013-03-06 JP JP2013044729A patent/JP5582429B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8264610B2 (en) | 2012-09-11 |
JP2013141298A (ja) | 2013-07-18 |
KR101366203B1 (ko) | 2014-02-21 |
WO2007120927A3 (en) | 2008-01-31 |
KR20090047390A (ko) | 2009-05-12 |
EP2016765B1 (en) | 2015-07-22 |
KR101366200B1 (ko) | 2014-02-21 |
US8804040B2 (en) | 2014-08-12 |
US20120300857A1 (en) | 2012-11-29 |
EP2016765A2 (en) | 2009-01-21 |
US20080055470A1 (en) | 2008-03-06 |
WO2007120927A2 (en) | 2007-10-25 |
JP2009534933A (ja) | 2009-09-24 |
CN102769728B (zh) | 2016-06-01 |
KR20130058764A (ko) | 2013-06-04 |
CN102769728A (zh) | 2012-11-07 |
JP5582429B2 (ja) | 2014-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5582429B2 (ja) | デコーダおよび方法 | |
KR101334295B1 (ko) | 공유 메모리 멀티 비디오 채널 디스플레이 장치 및 방법 | |
JP2009534931A (ja) | 共有メモリマルチビデオチャネルディスプレイ装置および方法 | |
JP5217037B2 (ja) | 共有メモリマルチビデオチャネルディスプレイ装置および方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100409 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100409 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20101108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120914 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120924 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130306 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5220726 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20180608 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |