JP2008509576A - 走査レート変換を利用した画像プロセッサ及び画像処理方法。 - Google Patents
走査レート変換を利用した画像プロセッサ及び画像処理方法。 Download PDFInfo
- Publication number
- JP2008509576A JP2008509576A JP2007516141A JP2007516141A JP2008509576A JP 2008509576 A JP2008509576 A JP 2008509576A JP 2007516141 A JP2007516141 A JP 2007516141A JP 2007516141 A JP2007516141 A JP 2007516141A JP 2008509576 A JP2008509576 A JP 2008509576A
- Authority
- JP
- Japan
- Prior art keywords
- motion
- scan rate
- rate conversion
- image processor
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0125—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level one of the standards being a high definition standard
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/144—Movement detection
- H04N5/145—Movement estimation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/012—Conversion between an interlaced and a progressive signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
- H04N7/014—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes involving the use of motion vectors
Abstract
外部装置(110)とデータを交換するためのシステムバス(112)に接続可能な画像プロセッサ(100)。画像プロセッサ(100)は、走査レート変換された出力画像フレームを出力するためのメモリユニット(102、103)、動き推定器(104)及び動き補償ユニット(107)を有する。画像プロセッサ(100)は、ビデオデータ信号が標準精細度TV信号である場合には、動き補償された走査レート変換を実行し、ビデオデータ信号が高精細度TV信号である場合には、動き補償されない走査レート変換を実行するように構成される。
Description
本発明は、ビデオデータ信号に対して走査レート変換を実行する画像プロセッサに関する。更なる態様においては、本発明は、画像処理方法及び画像受信装置に関する。
斯かる画像処理方法及び画像プロセッサ又はコプロセッサは、PCT出願公開WO-A-02102058より知られている。本文献は、ビデオシーケンスの動き補償されたフレームレートのアップコンバージョン(走査レート変換)を開示している。該開示された方法は、複数の走査レート変換アルゴリズムから1つを選択して、とり得る最良の視覚品質を得、又は可能な限り利用可能なリソースを利用する。
既知の画像処理方法及び画像プロセッサは、特定のタイプのビデオソースデータについて最適化された走査レート変換を提供するように構成されている。
本発明は、種々のタイプのディジタルビデオデータに対して高品質な走査レート変換を実行することを可能とする、画像処理方法及び画像プロセッサを提供することを目的とする。本発明は、独立請求項により定義される。従属請求項は、有利な実施例を定義する。
本発明は、外部装置とデータを交換するためのシステムバスに接続可能な画像プロセッサを提供する。前記画像プロセッサは、走査レート変換された出力画像フレームを出力するためのメモリユニット、動き推定器及び動き補償ユニットを有する。前記画像プロセッサは、ビデオデータ信号が標準精細度TV信号である場合には動き補償された走査レート変換を実行し、ビデオデータ信号が高精細度TV信号である場合には動き補償されない走査レート変換を実行するように構成される。
標準精細度TV信号は、例えば1920x1920画素に対して1024x576画素といったような、高精細度TV信号よりも低い解像度を持つ。動き補償されない走査レート変換は、より少ないリソース(メモリアクセス、処理)しか必要とせず、従ってSDTV用の高品質画像プロセッサにHDTV信号用の機能を追加することを可能とする。
ビデオデータ信号に関連する上述の入力画像は、直接走査レート変換処理(即ち、実際の入力画像のみをメモリユニットに保存する)又は再帰的処理(以前の画像から計算された画像もメモリユニットに保存される)をカバーしても良いことは留意されたい。
更なる実施例においては、前記動き補償ユニットは、デインタレース用サブユニットを有する。このことは、走査レート変換のためにとりわけ適した実装である。
更なる実施例においては、前記画像プロセッサは、マルチパス処理モードにおいては、動き補償された走査レート変換を実行するように構成され、シングルパス処理モードにおいては、動き推定器をディスエーブルにし、動き補償ユニットへの入力としてゼロの動きベクトル場を利用して、動き補償されない走査レート変換を実行するように構成される。HDTV信号については、このようにしてシングルパスのデインタレースが実行される。より多くの画素が処理される必要があるが、処理ステップの数は少なくなり、従ってSDTV及びHDTVの信号処理についての処理パワーの要件を略同じにする。
動き補償された走査レート変換を含む、STDV信号についての高品質画像処理を得るために、更なる実施例において、前記マルチパス処理モードは、動き推定パス及び動き補償パスを有する。前記動き補償パスは、デインタレースとアップコンバージョンを含む。動き推定と動き補償とに別個のステップを利用することにより、動き推定ステップにおける利用の前に付加的な外部(ホスト)CPUにより動き推定ベクトルの出力を改善することが可能となり、より高い品質の出力に帰着する。
前記動き補償ユニットは、更なる実施例において、ビデオフィールド又はフレームレートを増大させるために、連続するビデオ画像間の時間的な補間を実行するためのアップコンバージョン用サブユニットを有する。該アップコンバージョン用サブユニットは、SDTV信号処理及びHDTV信号処理の両方に利用されても良い。
とりわけ有利な実施例においては、前記メモリユニットは、それぞれが256x48画素の画像エリアを保存するように構成された第1のローカルメモリユニット及び第2のローカルメモリユニットを有する。このことは、例えば128画素幅のストライプを処理する場合に、動き推定ステップ用の十分に大きな検索エリアを用いたSDTV信号処理を可能とする。また、HDTV処理用にも同じ数の画素を収容しても良い。
更なる態様においては、ビデオデータ信号に対して走査レート変換を実行する画像処理方法が提供される。SDTV信号を処理するための既存の処理ステップがHDTV信号を処理するために利用されるため、非常に限られた(ソフトウェア及び/又はハードウェアの)コストのみで、付加的なHDTV信号処理機能を既存のSDTV信号処理機能に備える点において、本方法は非常に効果的である。
動き補償された走査レート変換メカニズムは、マルチパス処理モードで実行され、動き補償されない走査レート変換メカニズムは、ゼロの動きベクトル場を利用してシングルパス処理モードで実行されても良い。動き補償されない走査レート変換は、より少ないメモリアクセス及び処理リソースしか必要としないため、同一のハードウェアプラットフォームが、SDTV処理及びHDTV処理の両方に利用され得る。
更なる実施例においては、マルチパス処理モードは、動き推定パス及び動き補償パスを有する。前記動き補償パスは、デインタレースとアップコンバージョンを含む。更に、動き補償ステップにおける利用の前に付加的な外部(ホスト)CPUにより動き推定ベクトルの出力を改善することが可能となる。本画像プロセッサ及び/又は画像処理方法は、ビデオデータ信号を受信するための受信器を有する、(テープ、光ディスク又はハードディスク媒体を利用する)テレビジョンセット又はビデオレコーダのような、全ての種類の画像受信機器、及び本発明による画像プロセッサにおいて有利に利用され得る。このことは、SDTV放送受信からHDTV放送受信へのよりスムーズな移行を可能とする。なぜなら、画像受信機器が、かなりの追加のコストなく、両方のタイプの信号を処理することが可能であるからである。
本発明は、添付図面を参照しながら、幾つかの実施例を利用して、以下に詳細に議論される。
走査レート変換は、種々の周波数で画像が受信され表示される場合に必要であり、画像の記録及び表示のためにあらゆる種類の走査レートが存在するため、走査レート間の変換が重要である。例えば、NTSC及びPALテレビジョンは、それぞれ60Hz及び50Hzで表示する。映画を記録するための周波数は24、25又は30Hzである。更に、高品質ディスプレイについては、受信され又は記録されたものよりも高い周波数で画像を表示することが望ましい。例えば50HzのPALビデオはしばしば、不快なフィールドのちらつきを生成する。フィールドのちらつきは、例えば該PALビデオを100Hzで表示することにより回避され得る。
走査レート変換は、デインタレース、アップコンバージョン、水平及び垂直スケーリングの処理のうちの1以上を指す。デインタレースは、垂直のサンプリング密度を増加させることにより、画像フィールドを画像フレームに変換する処理である。一方アップコンバージョンは、通常は補間によって、ビデオシーケンス中の映像画像の数を増加させることである。水平及び垂直スケーリングは、水平又は垂直方向に、画素の数を増加又は減少させる処理である。
動き情報が利用されるか否かによって、走査レート変換手法は、大きく2つのカテゴリ、即ち動き補償されたものと動き補償されないものとに分けられる。動き補償された走査レート変換は、入力ビデオシーケンスから、しばしば動きベクトルの形で、動き情報が最初に抽出され、次いで所望の走査レートを持つビデオ画像の出力の生成に動き情報が適用される手法である。動き補償されない走査レート変換は、入力ビデオシーケンスに埋め込まれた動き情報を利用することなく、所望の走査レートを持つ出力ビデオ画像を生成する。
図1は、本発明の実施例による走査レート変換のための画像プロセッサ100(又はコプロセッサ)のブロック図及びアーキテクチャを示す。
画像プロセッサ100は、例えば入出力画像及び動きベクトルのデータを交換するように設計されたデータバス112に接続可能である。外部メモリ装置110はデータバス112に接続され、例えば入出力画像及び動きベクトルのデータを保存するように構成される。
データバス112(又はシステムバス)は、本実施例による画像プロセッサ100を外部メモリ装置110に接続するために利用される。しかしながら、画像プロセッサ100及びその構成要素を更なる外部装置に接続するために、他の通信手段が利用されることも想定され得る。
図1の実施例において、画像プロセッサ100は、以下の幾つかのサブユニットを有する。
2つのローカルメモリ102及び103。図1に示されるように、コプロセッサ100は、システムメモリ110からロードされ、動き推定、デインタレース及びアップコンバージョンのために利用されるべき画素を一時的に保存するための2つのローカルメモリ102及び103を含む。ローカルメモリ102は一般に前の画像の画像データをバッファリングするために利用され、ローカルメモリ103は一般に現在のフィールドからのデータ(及び任意に次のフィールドからのデータも)を保存する。このように、該メモリは、現在のフィールドをデインタレースするために、及び前の画像の時間インスタンスと現在の画像の時間インスタンスとの間を時間的に補間するために必要な全てのデータを含む。ローカルメモリ102に保存される画像データは一般に、ビデオ信号から前の入力画像に基づいて画像プロセッサ100により計算される。それ故、該アーキテクチャは、時間的に再帰的なビデオアルゴリズムをサポートする。図示される実施例においては、各ローカルメモリ102及び103は、256x48画素=12kバイトを有し、16個の水平に隣接する8x8画素のブロックで構成される。全ての境界における4つの画素は、フィルタのランイン(run-in)として利用され、動き推定パスにおけるSAD(Sum of Absolute Difference)算出のための16x16ブロックの整合を実現する。このことは、図2に示されるように、+/−16画素の動きベクトルの垂直方向範囲、及び+/−60画素の動きベクトルの水平方向範囲に帰着する。
動き推定ユニット104。動き推定は、動き補償された走査レート変換の2段階の処理の第1である。動き推定は、ビデオ画像の各8x8ブロックの動きベクトルを計算する。該動きベクトルは次いで、動き補償されたデインタレース用及びアップコンバージョン用サブユニット(それぞれ106及び108、以下参照)のために利用される。
動き補償ユニット107。該ユニットは、2つのサブユニット106及び108を有する。
デインタレース用サブユニット106。デインタレース用サブユニット106は、ビデオフィールド(偶数又は奇数の画像の線から成る)を、垂直サンプリング密度を増加させることにより、ビデオフレームに変換する。動き補償された走査レート変換においては、デインタレースは、動き補償された画像データに基づく欠損したフィールド線の補間により達成される。
アップコンバージョン用サブユニット108。コプロセッサ100のアップコンバージョン用サブユニット108は、ビデオフィールド又はフレームレートを増加させるために、ビデオシーケンスの連続するビデオ画像間の時間的補間を実行する。このことは、ちらつきを回避するため、又はビデオ表示品質を向上するため、ビデオシーケンスが高いフィールド又はフレームレートで表示される必要がある場合に、必須である。
時間ノイズ低減サブユニット116。時間ノイズ低減サブユニット116は、デインタレースされた画像データに対してノイズ低減を実行する。このことは、該アーキテクチャの再帰的な特性を利用して、一時的な画像データからの動き検出された情報により反復的に達成される。
空間ノイズ低減サブユニット114。該空間ノイズ低減サブユニットは、フィールドベースのシーケンスに対してノイズ低減を実行する。本アーキテクチャの再帰的な性質のため、空間ノイズ低減は、現在及び次のフィールドの入力画像、即ち第2のローカルメモリ103に保存されたビデオデータをフィルタリングするためのみに利用される。
垂直処理サブユニット118。垂直処理サブユニット118は、垂直方向におけるビデオ画像データに対する2つの演算を有する。これらの演算は、垂直ピーキング(peaking)及び垂直スケーリングである。垂直ピーキングは、アップコンバージョン処理の後の情報損失を補償し、信号の高周波についての利得を増大させるものであり、ピーキング又は平均化信号に帰着する種々のフィルタ特性を呈するプログラム可能なピーキング係数によって制御される。垂直スケーリング演算は、垂直方向に、ビデオ画像の伸張又は圧縮を実行する。垂直スケーリング機能はまた任意に、インタレースされた出力を生成し、過度のエイリアジングを回避するための適切なローパスフィルタリングを処理しても良い。
必要とされる動作モードによって、上述したユニットの1以上のものが、ディスエーブルにされ又はイネーブルにされても良い。例えば、図4の実施例においては、上述のユニットのうちの数個のみが利用される。実施例においてノイズ低減及び/又は垂直処理が必要とされない場合には、ユニット114、116及び/又は118は、完全に除外されても良い。必要とされる入力/出力信号に依存して、動き補償ユニット107は、デインタレースユニット106とアップコンバージョンユニット108との両方を有する必要はない。
動き推定器104及び動き補償ユニット107は有利にも、G. de Haanによる記事「IC for motion-compensated de-interlacing, noise reduction, and picture rate conversion」(IEEE Transactions on Consumer Electronics, Vol. 45, No. 3, 1999年8月、参照により本明細書に組み込まれたものとする)に記載されたようなアルゴリズムにより動作する。任意に、デインタレースは、G. de Haanによる「De-interlacing - An Overview」(IEEEのプロシーディング、Vol. 86, No. 9, 1998年9月、参照により本明細書に組み込まれたものとする)に記載されたような他の方法により実行される。
画像プロセッサ100が1つのICに実装される場合、有利である。代替として、画像プロセッサ100は、比較的大きな帯域幅を持つ接続と相互接続された複数のICを用いて実装される。
図3は、本発明により標準精細度TV(SDTV)信号に対して実行される、動き補償された走査レート変換処理のデータフローを表す論理図を示す。システムバス112は、画素入力をローカルメモリ102及び空間ノイズ低減ユニット114に供給する。前記システムバスは、動きベクトル入力MVIを、動き推定ユニット104及び3つのデインタレースユニット106に供給する。システムバス112は、3つの時間ノイズ低減ユニット116の1つから再帰的な出力ROを受信する。2つの他の時間ノイズ低減ユニット116はそれぞれ垂直スケーリングユニット118に結合され、垂直スケーリングユニット118はシステムバス112に漸次的な出力POを供給する。
処理全体は、動き推定パス及び動き補償パスの2つのパスから成る。
第1のパスにおいては、動き推定ユニット104のみがイネーブルにされ、他の全てのサブユニットはディスエーブルにされる。動き推定は、全ての輝度入力フィールドに対して実行され、常にビデオ画像データの前のフレーム及び現在のフィールドを利用する。色差データに対しては動き推定は為されるべきではないが、輝度データの動き推定から得られた動きベクトルは、色差データのデインタレース及びアップコンバージョンのために利用される。
動き推定パスの出力は、動きベクトルのフィールド及びSAD(sum of absolute difference)である。これらは例えば、システムバス112を介して外部メモリ110に一時的に保存される。
第2のパスにおいては、動き推定ユニット104がディスエーブルにされ、他のユニットは必要に応じてイネーブル又はディスエーブルにされる。しかしながら、デインタレース用サブユニット106は、該パスの処理のため通常イネーブルにされる。実行毎に、1又は2の出力画像が生成される。デインタレース処理は再帰的であるため、最低のケースでも3つの画像が実行毎に生成される。デインタレースされノイズ低減された現在の画像は、再帰的なデインタレース及びノイズ低減サブユニットのために必要とされる。2つのアップコンバージョンされた画像が出力画像として必要とされ、該出力画像は、適切な時間位置において垂直にスケーリングされピーキングされる。
実行毎に、コプロセッサ100は、画像の1つの垂直の「ストライプ」を処理する。該ストライプの幅は16ブロック即ち128画素である。高さは画像の高さと等しい。
動き補償されたデータの読み取りの帯域幅オーバヘッドは2である。128バイトを水平に処理するため、256バイトが前記ローカルメモリに読み取られる。コプロセッサ100により目標とされる入力ビデオシーケンスが、画像毎に1024x576画素の全体サイズと50Hzの周波数とを持つ二重入力ストリームであるとすると、このことは最大のローカルメモリ帯域幅要件が毎秒約118Mバイトとなることに帰着する。このことは動き補償のみについてであるが、動き推定も必要とされる。このことが必要とされる時間の50%を必要とすると仮定すると、動き補償の間の全体の入力帯域幅は236Mバイト/秒である。クロックサイクル毎に2つの入力サンプルという処理速度を用いると、このことはコプロセッサ100が118MHzのクロック速度で動作することを必要とする。現実の実装においては、パイプラインの待ち時間及びホストCPUのインタラクションのために幾分かの時間が必要とされるため、140MHzの設計目標が適切である。クロックサイクル毎に2つの入力サンプルは、クロック速度とハードウェア面積との間の妥協点であり、示された140MHzという速度は、標準的なセル設計技術を利用する現在のIC技術を利用する場合の良い選択である。
コプロセッサ100に動き補償されていない走査レート変換を組み込む目的は、高精細TV(HDTV)信号を処理することである。本発明によれば、HDTV信号は、少量の付加的なハードウェアコストのみを伴って、設計の複雑さも殆どなく、走査レート変換を適用される。
図4は、HDTV信号処理について、動き補償されない走査レート変換モードで動作する場合の、コプロセッサ100のデータフローを示す。システムバス112は、画素入力PIをローカルメモリ102及び103に供給し、ゼロの動きベクトルMVIをデインタレースユニット106に供給する。システムバス112は、デインタレースユニット106から再帰的な出力ROを受信する。
HDTV走査レート変換は、動き補償されたSDTV走査レート変換と全く同一のハードウェア(ローカルメモリ120及び103、デインタレースユニット106、システムバス112)を利用することに留意されたい。本アーキテクチャ構成を利用すると、HDTVについての動き補償されない走査レート変換のために付加的なハードウェアは必要ではない。
本モードにおいて、動き補償ユニット104はディスエーブルにされ、全体の処理は1つのパス、即ちデインタレース(デインタレース用サブユニット106において)のみを持つ。デインタレース用サブユニット106の入力動きベクトルのために、ゼロの動きベクトルが利用される。
更に、走査レート変換は1つの出力のみ、即ち再帰的な出力のみを持つ。該再帰的な出力は、システムバス112を介した外部のディスプレイへの出力信号のタイミングを適切にとることにより、表示出力のために再利用される。従って、表示出力を生成するために追加されるローカルメモリアクセスはない。
上述した動き補償された走査レート変換と同様に、実行毎に、コプロセッサ100は画像の1つの垂直な「ストライプ」を処理する。該ストライプの幅は16ブロック、即ち128画素である。高さは画像の高さと等しい。しかしながら動き補償された走査レート変換とは異なり、動き補償されたデータの読み取りの帯域幅オーバヘッドは1である。128バイトを水平に処理するため、ちょうど128バイトが前記ローカルメモリに読み取られる。
HDTVが、60Hzの周波数で、画像毎に1920x1020画素のサイズを持つと仮定すると、最大のローカルメモリ帯域幅は毎秒117.5Mバイトである。ここでも以前のフレームと現在及び次のフレームとの両方が必要とされるため2のファクターが必要とされるが、本例においては2のファクターのメモリオーバヘッドは存在しない。動き推定が必要とされないため、処理時間の全て(100%)が利用可能であり、従って動き補償の間の全体の入力帯域幅は235Mバイト/sとなる。このことは、クロックサイクル毎に2つのデータサンプルを処理する、140MHzのコプロセッサ100の下限ランニング周波数が、HDTV走査レート変換のためにも適していることを示す。SDTV及びHDTV走査レート変換は、僅かの付加的なハードウェアコストのみを伴って、同一のコプロセッサ100を用いてなされ得る。
画像プロセッサ100、又は画像プロセッサ100に関連して説明された画像処理方法は、ハイエンドのメディアプロセッサ、マルチメディアプロセッサ及びディジタル表示プロセッサ等において利用されることができる。例は、テレビジョンセット、セットトップボックス及びビデオレコーダ(テープ、ディスク又はハードディスクレコーダ)である。
コプロセッサ100の個々の構成要素は、動作モードに依存してイネーブル又はディスエーブルにされ得る。この柔軟性は、標準精細度TVビデオ信号のために利用されるものと同一のハードウェアを用いて高精細度TVビデオ信号のための走査レート変換を実行することを可能とする。換言すれば、HDTV走査レート変換機能は、僅かな付加的なハードウェアコストのみを伴って実現される。
SDTV信号については、ビデオ処理は動き推定パスと動き補償とに分離される。それ故、ホストCPUは更に、生成された動きベクトルを処理し、ことによると該動きベクトルをより正確なものとする。
上述の実施例は特定の例に関連して説明された。当業者は、示された実施例の構成要素に対して変更及び代替が可能であることを理解するであろう。これらの変更及び代替は、添付される請求項によって定義される本発明の範囲内である。請求項において、括弧に挟まれたいずれの参照記号も、請求の範囲を限定するものとして解釈されるべきではない。「有する(comprise)」なる語は、請求項に記載されたもの以外の要素又はステップの存在を除外するものではない。要素に先行する「1つの(a又はan)」なる語は、複数の斯かる要素の存在を除外するものではない。本発明は、幾つかの別個の要素を有するハードウェアによって、及び適切にプログラムされたコンピュータによって実装されても良い。幾つかの手段を列記した装置請求項において、これら手段の幾つかは同一のハードウェアのアイテムによって実施化されても良い。特定の手段が相互に異なる従属請求項に列挙されているという単なる事実は、これら手段の組み合わせが有利に利用されることができないことを示すものではない。
Claims (10)
- ビデオデータ信号に対して走査レート変換を実行するための画像プロセッサであって、前記画像プロセッサは外部装置とデータを交換するための通信手段に接続可能であり、前記画像プロセッサは、
前記ビデオデータ信号に関連する入力画像を保存するためのメモリユニットと、
保存された画像に基づき動きベクトルフィールドを推定する動き推定器と、
走査レート変換された出力画像フレームを出力する動き補償ユニットと、
を有し、前記画像プロセッサは、前記ビデオデータ信号が標準精細度TV信号である場合には、動き補償された走査レート変換を実行し、前記ビデオデータ信号が高精細度TV信号である場合には、動き補償されない走査レート変換を実行するように構成された画像プロセッサ。 - 前記動き補償ユニットはデインタレース用サブユニットを有する、請求項1に記載の画像プロセッサ。
- 前記画像プロセッサは、マルチパス処理モードにおいては、動き補償された走査レート変換を実行し、シングルパス処理モードにおいては、前記動き推定器をディスエーブルにし、前記動き補償ユニットへの入力としてゼロの動きベクトルフィールドを利用して、動き補償されない走査レート変換を実行するように構成された、請求項1に記載の画像プロセッサ。
- 前記マルチパス処理モードは、動き推定パスと動き補償パスとを有する、請求項3に記載の画像プロセッサ。
- 前記動き補償ユニットは更に、ビデオフィールド又はフレームレートを増加させるために、連続するビデオ画像間で時間的な補間を実行するアップコンバージョン用サブユニットを有する、請求項1に記載の画像プロセッサ。
- 前記メモリユニットは、それぞれが256x48画素の画像データを保存するように構成された第1のローカルメモリユニットと第2のローカルメモリユニットとを有する、請求項1に記載の画像プロセッサ。
- ビデオデータ信号に対して走査レート変換を実行するための画像処理方法であって、前記方法は、
前記ビデオデータ信号が、標準精細度TV信号であるか高精細度TV信号であるかを決定するステップと、
前記ビデオデータ信号が高精細度TV信号である場合、動き補償されない走査レート変換メカニズムにより走査レート変換を実行するステップと、
前記ビデオデータ信号が標準精細度TV信号である場合、動き補償された走査レート変換メカニズムにより走査レート変換を実行するステップと、
を有し、前記動き補償されない走査レート変換メカニズム及び前記動き補償された走査レート変換メカニズムの両方が、略同一のハードウェア構成要素を利用して実行される画像処理方法。 - 前記動き補償された走査レート変換メカニズムは、マルチパス処理モードで実行され、前記動き補償されない走査レート変換メカニズムは、ゼロの動きベクトルフィールドを利用してシングルパス処理モードで実行される、請求項7に記載の方法。
- 前記マルチパス処理モードは、動き推定パスと動き補償パスとを有する、請求項8に記載の方法。
- ビデオデータ信号を受信するための受信器、及び請求項1に記載の画像プロセッサを有する、テレビジョンセット又はビデオレコーダのような、画像受信機器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US58158204P | 2004-06-21 | 2004-06-21 | |
PCT/IB2005/052014 WO2006000977A1 (en) | 2004-06-21 | 2005-06-20 | Image processor and image processing method using scan rate conversion |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008509576A true JP2008509576A (ja) | 2008-03-27 |
Family
ID=34970687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007516141A Pending JP2008509576A (ja) | 2004-06-21 | 2005-06-20 | 走査レート変換を利用した画像プロセッサ及び画像処理方法。 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP1762092A1 (ja) |
JP (1) | JP2008509576A (ja) |
CN (1) | CN1973541A (ja) |
WO (1) | WO2006000977A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010136367A (ja) * | 2008-12-03 | 2010-06-17 | Sharp Corp | 効率的な映像時空間アップスケーリング |
JP2015537447A (ja) * | 2012-12-31 | 2015-12-24 | マグナム セミコンダクター, インコーポレイテッド | 映像信号を適応的にフィルタ処理するための方法及び装置 |
JPWO2015025967A1 (ja) * | 2013-08-23 | 2017-03-02 | 住友化学株式会社 | 網膜組織及び網膜関連細胞の製造方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8284322B2 (en) * | 2006-04-18 | 2012-10-09 | Marvell World Trade Ltd. | Shared memory multi video channel display apparatus and methods |
US8264610B2 (en) | 2006-04-18 | 2012-09-11 | Marvell World Trade Ltd. | Shared memory multi video channel display apparatus and methods |
US8218091B2 (en) | 2006-04-18 | 2012-07-10 | Marvell World Trade Ltd. | Shared memory multi video channel display apparatus and methods |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6549577B2 (en) * | 1997-09-26 | 2003-04-15 | Sarnoff Corporation | Computational resource allocation in an information stream decoder |
US6847406B2 (en) * | 2000-12-06 | 2005-01-25 | Koninklijke Philips Electronics N.V. | High quality, cost-effective film-to-video converter for high definition television |
US6810081B2 (en) * | 2000-12-15 | 2004-10-26 | Koninklijke Philips Electronics N.V. | Method for improving accuracy of block based motion compensation |
KR20030024839A (ko) * | 2001-06-08 | 2003-03-26 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 비디오 프레임 디스플레이 방법 및 시스템 |
-
2005
- 2005-06-20 JP JP2007516141A patent/JP2008509576A/ja active Pending
- 2005-06-20 WO PCT/IB2005/052014 patent/WO2006000977A1/en not_active Application Discontinuation
- 2005-06-20 EP EP05750971A patent/EP1762092A1/en not_active Withdrawn
- 2005-06-20 CN CNA2005800205890A patent/CN1973541A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010136367A (ja) * | 2008-12-03 | 2010-06-17 | Sharp Corp | 効率的な映像時空間アップスケーリング |
JP2015537447A (ja) * | 2012-12-31 | 2015-12-24 | マグナム セミコンダクター, インコーポレイテッド | 映像信号を適応的にフィルタ処理するための方法及び装置 |
JPWO2015025967A1 (ja) * | 2013-08-23 | 2017-03-02 | 住友化学株式会社 | 網膜組織及び網膜関連細胞の製造方法 |
JP2020000248A (ja) * | 2013-08-23 | 2020-01-09 | 住友化学株式会社 | 網膜組織及び網膜関連細胞の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2006000977A1 (en) | 2006-01-05 |
EP1762092A1 (en) | 2007-03-14 |
CN1973541A (zh) | 2007-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6473460B1 (en) | Method and apparatus for calculating motion vectors | |
US6118488A (en) | Method and apparatus for adaptive edge-based scan line interpolation using 1-D pixel array motion detection | |
JP4472986B2 (ja) | 動き推定および/または補償 | |
US5793435A (en) | Deinterlacing of video using a variable coefficient spatio-temporal filter | |
EP1164792A2 (en) | Format converter using bidirectional motion vector and method thereof | |
JP5008826B2 (ja) | 高精細度デインタレース/フレーム倍増回路およびその方法 | |
US8351510B1 (en) | Motion compensated noise reduction using shared motion estimation engine | |
KR101098630B1 (ko) | 색도 비디오 신호의 모션 적응적 업샘플링 | |
US20120328025A1 (en) | Video/image processing apparatus with motion estimation sharing, and related method and machine readable medium | |
JP4119092B2 (ja) | 画像信号のフレーム数変換方法および装置 | |
JP2008509576A (ja) | 走査レート変換を利用した画像プロセッサ及び画像処理方法。 | |
US7010042B2 (en) | Image processor and image display apparatus provided with such image processor | |
JPH11298861A (ja) | 画像信号のフレーム数変換方法および装置 | |
JP2002523947A (ja) | Mpegデータの復号化および走査変換の遂行に要するバッファメモリの量を減少させる方法および装置 | |
JP3898546B2 (ja) | 画像走査変換方法及び装置 | |
JP4179089B2 (ja) | 動画像補間用動き推定方法及び動画像補間用動き推定装置 | |
JP2005026885A (ja) | テレビジョン受信装置及びその制御方法 | |
KR101144435B1 (ko) | 가중치를 이용한 에지 기반 디인터레이싱 방법 및 이러한 방법을 사용하는 영상 처리 장치 | |
JP3537189B2 (ja) | テレビジョン信号変換装置 | |
KR20040105966A (ko) | 영상 변환 방법 및 장치 | |
JP3918759B2 (ja) | 画像データの生成装置および生成方法 | |
JP2007019708A (ja) | 画像処理装置 | |
JP2006332904A (ja) | 輪郭強調回路 | |
Guo et al. | A co-processor architecture for video scan-rate-conversion and spatial/temporal noise reduction | |
Bellers et al. | A software approach to high-quality video format conversion |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080619 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110609 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111206 |