JP5213616B2

JP5213616B2 - 液晶装置、液晶装置の製造方法、電子機器

Info

Publication number: JP5213616B2
Application number: JP2008252589A
Authority: JP
Inventors: 周平吉田
Original assignee: 株式会社ジャパンディスプレイウェスト
Priority date: 2008-09-30
Filing date: 2008-09-30
Publication date: 2013-06-19
Anticipated expiration: 2028-09-30
Also published as: JP2010085545A

Description

本発明は、液晶装置、液晶装置の製造方法および電子機器に関するものである。

液晶装置の視野角を広げる手段として、基板に対して面内方向（横方向）の電界を発生
させ、この横方向の電界で液晶分子を基板に並行な面内で回転させることで透過光を制御
する、いわゆる横電界方式のＩＰＳ（In-Plane Switching）方式が実用化されている。更
に、このＩＰＳ方式を改良したＦＦＳ（Fringe-Field Switching）方式が提案されている
。

このような横電界方式の液晶装置は、ＴＦＴ等の駆動素子が形成された素子基板に共通
電極、画素電極といった電極、または配線といった導電性の部材を配置し、表示面側であ
る対向基板には導電部材を設けない構成を有する。そのため、静電気などに代表される対
向基板側の外部からの外部電界の影響を受けやすく、液晶表示に乱れが生じやすいという
問題がある。これを解決するために、対向基板側に透明導電膜を形成し、透明導電膜で静
電気を捕捉することで表示乱れを防ぐ方法が提案されている（例えば、特許文献１参照）
。

特許文献１には、対向基板が備えるガラス基板の外側（液晶層とは反対側）に透明導電
膜を備える構成と、ガラス基板の内側（液晶層側）に透明導電膜を備える構成と、が挙げ
られている。これらを比較すると、内側に透明導電膜を備える対向基板は、同じく内側に
設けられる配向膜などの部材と積層して形成することで、ガラス基板の上下反転操作等が
不要となるため製造が容易であるという利点を有する。
特開２００１−５１２６３号公報

ところで、上記特許文献１では、上側ガラス基板（対向基板）の内側に設けられた透明
導電膜と、ガラス基板（素子基板）に設けられた共通電極と、をシール部で貼り合わせる
ことで両基板を貼り合わせ、更にシール部の周辺に銀ペーストを配置して上下導通させる
構成が示されている。このような構成により、共通電極を介して透明導電膜が捕捉した静
電気を放出することができ、対向基板に蓄電することがなくなる。しかし、銀ペーストを
用いて導通させる場合には、基板貼り合わせの前に銀ペーストを配置する工程が必要とな
り、製造工程数が増加してしまう。

また、通常銀ペーストは、貼り合わせ時の応力によって押し広げられ、配置時の平面視
面積以上に広がってしまうため、銀ペーストを配置する位置の周囲には、銀ペーストが押
し広げられるだけの余剰領域を確保しておく必要がある。一般には、銀ペーストをシール
部の外側（液晶層とは反対側）に配置し、シール部から基板端部までの間の領域を利用し
て余剰領域を確保している。ところが、液晶装置などを用いる表示装置では、機能性や意
匠性の問題から、「額縁部」と呼ばれる表示に寄与しない周辺部をなるべく狭くし、表示
領域を広げる構成とすることが一般的となっており、銀ペーストのための余剰領域をシー
ル部の周辺に確保すると、狭額縁化を阻害してしまう。

本発明はこのような事情に鑑みてなされたものであって、狭額縁化を実現して表示領域
を広げると共に、外部からの静電気に起因する画像乱れを抑制した液晶装置を提供するこ
とを目的とする。また、工程負荷を低減した液晶装置の製造方法を提供することを目的と
する。更に、このような液晶装置を備えた電子機器を提供することを目的とする。

上記の課題を解決するため、本発明に係る液晶装置は、第１基板と第２基板との間に液晶層が挟持され、第１基板上に画素電極と共通電極とが形成され、画素電極と共通電極との間に発生する電界によって液晶を駆動する横電界方式の液晶装置であって、第１基板の液晶層側の面に、駆動回路が設けられ、駆動回路と電気的に接続された画素電極と共通電極とが絶縁膜を挟んで対向して配置されて表示領域をなすと共に、第２基板の液晶層側の面には、着色層を備えるカラーフィルタ層と、表示領域の外側の非表示領域に着色層の形成材料を用いて形成された突起部と、カラーフィルタ層の液晶層側の面、突起部の側面および頂面を覆って形成された静電遮蔽層と、が設けられ、共通電極は、非表示領域の突起部に対向する位置にも形成され、突起部を覆う静電遮蔽層と共通電極とが接することで静電遮蔽層と共通電極とが電気的に接続される。
この構成によれば、突起部の表面を覆う静電遮蔽層を、第１基板と第２基板とを導通させるための導通用部材として用いることができる。着色層の形成材料で設けられた突起部は、第１基板と第２基板とを貼り合わせる時に、銀ペーストなどの導通材のように押し広げられることがないため、導通材の広がりを考慮した余剰部分が不要となり、狭額縁化を図ることができる液晶装置とすることができる。

上記の構成においては、カラーフィルタ層は、複数の色の着色層を有し、突起部は、複数の色の着色層の形成材料を各々積層して形成されていることが望ましい。
この構成によれば、突起部は複数の色の着色層を積層させて形成するため、第１基板と第２基板との離間距離に応じた突起部の高さ調節が容易となり、良好に導通させることができる。

上記の構成においては、液晶層の周囲には、液晶分子を封止するシール材が設けられ、突起部は、シール材によって囲まれた領域の内側であって、表示領域とシール材との間の非表示領域に設けられ、静電遮蔽層は、非表示領域を越えて延在され、平面的にシール材と重なることが望ましい。
この構成によれば、表示に影響を与えない非表示領域で静電遮蔽層と第１基板側の導電部との導通を取ることができるため、液晶層を封止するシール材から基板端部までの幅を狭くすることができ、表示に影響なく狭額縁化が可能な液晶装置とすることができる。

上記の構成においては、静電遮蔽層の液晶層側の面に配向膜が形成され、静電遮蔽層と配向膜との間に絶縁層を有することが望ましい。
この構成によれば、静電遮蔽層と液晶層とが、絶縁層の厚み分だけ更に離間するため電圧降下が生じ、静電遮蔽層で捕捉した静電気が液晶層に作用する力（クーロン力）が弱まる。そのため、絶縁層が無いものと比べて静電気に起因する表示乱れをより防ぐことができるため、狭額縁化を実現すると共に、高品質な画像表示が可能な液晶装置とすることができる。

上記の構成においては、共通電極が画素電極よりも液晶層側に設けられていることが望ましい。
この構成によれば、静電気を捕捉する静電遮蔽層と画素電極との間がより離れたものとなる。そのため、画素電極と静電遮蔽層との間に発生する縦方向の電界を微弱に抑えることができ、狭額縁化を実現すると共に、画像乱れを抑制した液晶装置とすることができる。

また、本発明に係る液晶装置の製造方法は、第１基板と第２基板との間に液晶層が挟持され、第１基板上に画素電極と共通電極とが形成され、画素電極と共通電極との間に発生する電界によって液晶を駆動する横電界方式の液晶装置の製造方法であって、第２基板の液晶層側の面に、カラーフィルタ層が備える着色層と、画素電極と共通電極とが絶縁膜を挟んで対向して配置されてなす表示領域の外側の非表示領域に、着色層の形成材料が積層した突起部と、を同時に形成する工程と、カラーフィルタ層および突起部を覆って、静電遮蔽層を形成する工程と、第１基板上の突起部に対向する位置に設けられた共通電極と、第２基板上の突起部を覆う静電遮蔽層と、を接触させ、第１基板と第２基板とを貼り合わせる工程と、を有する。
この方法によれば、着色層の形成時に、着色層の形成と同時に突起部を形成することができる。そのため、上下導通のための導通材を配置するための工程を新たに設けることなく、突起部の表面を覆う静電遮蔽層を用いて導通させることができる。したがって、製造工程を簡略化し、工程負荷を低減することが可能な液晶装置の製造方法とすることができる。

本発明に係る電子機器は、上述の液晶装置を備える。
この構成によれば、外部環境からの静電気による表示乱れが無く、且つ狭額縁化を実現可能な液晶装置を備え、高品質な画像表示が可能な電子機器を提供することができる。.

以下、図１〜図６を参照しながら、本発明の実施形態に係る液晶装置について説明する
。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の膜厚や寸
法の比率などは適宜異ならせてある。

本実施形態の液晶装置は、光の進行方向と直交する横電界によって液晶分子の方位角を
制御して画像表示を行うものである。このような方式としては、ＦＦＳ方式や、ＩＰＳ方
式等が知られている。以下、ＦＦＳ方式の駆動方式を採用した液晶装置のうちフルカラー
表示が可能なものに基づいて説明するが、本発明はＩＰＳ方式の液晶装置にも適用可能で
ある。

図１は、本実施形態の液晶装置１の等価回路図である。液晶装置１の表示領域を構成す
るマトリクス状に形成された複数のサブ画素領域には、画素電極９と画素電極９をスイッ
チング制御するためのＴＦＴ３０とが形成されている。画素電極９と共通電極１９との間
には液晶層５０が介在している。共通電極１９は走査線駆動回路２０４から延びる共通線
３ｂと電気的に接続されており、複数のサブ画素において共通の電位に保持されるように
なっている。

データ線駆動回路２０１から延びるデータ線６ａがＴＦＴ３０のソースと電気的に接続
されている。データ線駆動回路２０１は、画像信号Ｓ１、Ｓ２、…、Ｓｎを、データ線６
ａを介して各サブ画素に供給する。画像信号Ｓ１〜Ｓｎはこの順に線順次に供給しても構
わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにし
てもよい。

ＴＦＴ３０のゲートには、走査線駆動回路２０４から延びる走査線３ａが電気的に接続
されている。走査線駆動回路２０４から所定のタイミングで走査線３ａにパルス的に供給
される走査信号Ｇ１、Ｇ２、…、Ｇｍが、この順に線順次でＴＦＴ３０のゲートに印加さ
れるようになっている。

画素電極９は、ＴＦＴ３０のドレインに電気的に接続されている。スイッチング素子で
あるＴＦＴ３０が走査信号Ｇ１、Ｇ２、…、Ｇｍの入力により一定期間だけオン状態とさ
れることで、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎが所定のタイミ
ングで画素電極９に書き込まれるようになっている。画素電極９を介して液晶層５０に書
き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、画素電極９と液晶層５０を介
して対向する共通電極１９との間で一定期間保持される。

図２は、本実施形態の液晶装置１について、対向基板（第２基板）側から見た平面図で
ある。

図２に示すように、本実施形態の液晶装置１は、素子基板（第１基板）１０と対向基板
２０とが平面的に重なる部分の周縁部においてシール材５２によって貼り合わされ、この
シール材５２によって区画された領域（表示領域Ａ）内に液晶分子が封入、保持されてい
る。シール材５２には、製造時において素子基板１０と対向基板２０とを貼り合わせた後
に液晶分子を注入するための液晶注入口５５が形成されており、液晶注入口５５は液晶注
入後に封止材５４により封止されている。

素子基板１０の一端側の、素子基板１０と対向基板２０との重なり部分から張り出した
部分（基板張出部１０ａ）には、液晶装置１を駆動する駆動信号を処理し適宜供給するた
めの駆動用ＩＣ２０１が実装されており、端部には入力用端子２０２が設けられている。
入力用端子２０２には、例えば異方性導電膜２０３を介して、配線が形成されたＦＰＣ（
Flexible Printed Circuit）基板等が実装されており、外部電源や種々の外部機器と接続
している。

素子基板１０の内面側（液晶層側）であって表示領域Ａと平面的に重なる領域には、図
示略の画素電極および共通電極が形成されており、サブ画素Ｐを構成している。複数のサ
ブ画素Ｐは縦横にマトリクス状に配置され、表示領域Ａを構成している。また、素子基板
１０の内面側であってシール材５２と平面的に重なる領域には、引き回し配線１８が設け
られている。

また、対向基板２０の内面側には、後述の静電シールド層（静電遮蔽層）４０が設けら
れており、後述のように素子基板１０の引き回し配線１８と電気的に導通している。液晶
装置１においては、その他必要応じて位相差板、偏光板等が所定の向きに配置されるが、
ここでは図示を省略する。

図３は、図２において二点鎖線で囲んだ領域ＡＲ１の拡大図である。

図に示す様に、非表示領域Ｍには、サブ画素Ｐの周辺に配置された複数のダミー画素Ｄ
Ｐを有するダミー領域ＤＡと、ダミー領域ＤＡとシール材５２との間の領域に配置された
ショートリング２１１や抵抗素子２１２を有する静電保護領域ＳＡと、が設けられている
。静電保護領域ＳＡのショートリング２１１および抵抗素子２１２は、製造工程中に発生
する静電気からサブ画素Ｐごとに配置されたＴＦＴを保護するために設けられる。また、
後述のように、対向基板に設けられた静電シールド層は、ダミー領域ＤＡにおいて素子基
板側と導通している。

非表示領域Ｍには、引き回し配線１８から浸入する静電気を放電し、表示領域Ａに配置
されたサブ画素Ｐを保護するための静電保護領域ＳＡと、静電保護領域ＳＡで放電仕切れ
なかった静電気によるサブ画素Ｐの破壊を自ら破壊されることで代行するダミー画素（静
電保護部材）ＤＰが配置されたダミー領域ＤＡが設けられている。

製造工程中に発生する静電気は、表示領域Ａの周辺からサブ画素Ｐに侵入する。そのた
め、発生する静電気を静電保護領域ＳＡの機能にて放電すると共に、放電仕切れなかった
静電気をダミー領域ＤＡに配置されたダミー画素ＤＰが破壊されることで、サブ画素Ｐが
破壊されることを防いでいる。

抵抗素子２１２は、サブ画素Ｐおよびダミー画素ＤＰが配列する行列に対応して、各行
列の端部に設けられている。図では、サブ画素Ｐおよびダミー画素ＤＰの行に対して１行
おき（上端の行から数えて偶数行）に設けられ、各々の行の走査線３ａと接続している。
また、図示は省略するが、図に示す右辺と対向する側の左辺には、残る行（奇数行）に対
応する抵抗素子２１２が設けられている。また、サブ画素Ｐおよびダミー画素ＤＰの列の
上端部にも、列毎に抵抗素子２１２が設けられている。

また、共通電極１９は、サブ画素Ｐおよびダミー画素ＤＰを覆って形成されており、抵
抗素子２１２が設けられた側の端部には、ショートリング２１１と接続するための張出部
２１３が設けられている。張出部２１３は、抵抗素子２１２と重ならない位置に設けられ
ており、張出部２１３を介して共通電極１９とショートリング２１１とが接続している。
これらの構成は、図に示す右辺と対向する側の左辺にも同様に設けられている。

また、共通電極１９の上端の角部分に設けられた張出部２１３には、引き回し配線１８
と接続するために平面視略矩形の接続部１９ａが設けられており、複数のコンタクトホー
ル２１４を介して違いに接続している。引き回し配線１８からは、共通電極１９へ共通電
位が供給されている。また、接続部１９ａは、複数のコンタクトホール２１５を介して、
ショートリング２１１とも接続している。これら静電保護領域ＳＡに設けられた部材によ
り、サブ画素Ｐに設けられたＴＦＴの静電破壊を防止している。これらの構成も、左辺側
にも同様に設けられている。

不図示の対向基板の液晶層側の面には、非表示領域Ｍに配置されている共通電極１９と
重なって、後述の突起部４２が設けられている。本実施形態では、接続部１９ａと平面的
に重なる位置に、平面視略矩形の突起部４２が設けられている。詳しくは後述するが、突
起部４２には、表面を覆って外部静電気を捕捉する静電シールド層４０が設けられており
、接続部１９ａにおいて共通電極１９と静電シールド層４０とが接触し、電気的に導通し
ている。したがって、静電シールド層４０の電位は、共通電位と同電位に保たれている。

突起部４２を覆う静電シールド層４０は、ダミー領域ＤＡや静電保護領域ＳＡの各構成
と平面的に重なって設けられている。静電シールド層４０は、後述するように外部からの
静電気を捕捉する機能を有しており、静電気によりダミー領域ＤＡや静電保護領域ＳＡの
各構成が破壊されることを防いでいる。そのため、ダミー領域ＤＡや静電保護領域ＳＡで
は、良好にサブ画素Ｐが破壊されることを防ぐことができる。また、静電シールド層４０
とダミー領域ＤＡや静電保護領域ＳＡの各構成とは電気的に接続されているため、互いに
協働して静電気を拡散させることができる。

本実施形態においては、突起部４２を、非表示領域Ｍに配置され共通電極１９の一部と
成す接続部１９ａと重なる位置に設けることとしたが、これに限らない。突起部４２は、
共通電極１９または引き回し配線１８と平面的に重なり、且つ着色層２２ａと重ならない
位置に設けられていれば、上下導通を取ることが可能である。例えば、ダミー領域ＤＡに
おいてダミー画素ＤＰと重なる位置や、表示領域Ａ内のブラックマトリクス２２ｂと平面
的に重なる位置に設けることができる。

更に、本実施形態では、突起部４２は平面視略矩形であることとしたがこれに限らず、
円形、楕円形、正方形、多角形などの任意の平面視形状を採用することができる。また、
図では接続部１９ａと重なる位置に配置された１つの突起部４２のみ示しているが、複数
設けることとしても良い。このような構成を採用すると、複数箇所で静電シールド層４０
と共通電極１９との導通を得ることができ、静電シールド層４０で捕捉する静電気を良好
に放出することができ好ましい。

図４は、本実施形態の液晶装置１の周辺部における概略断面図である。ここでは、図を
見やすくするために、非表示領域における構成を一部省略して図示している。

図に示すように、液晶装置１は、素子基板１０と、素子基板１０と対向配置された対向
基板２０と、素子基板１０と対向基板２０との間に挟持された液晶層５０と、を備えて構
成されている。また、液晶装置１には、素子基板１０と対向基板２０とが対向する領域の
縁端に沿ってシール材５２が設けられ、液晶層５０を構成する液晶分子が封止されている
。

また、シール材５２の内側（液晶層５０側）であって、素子基板１０に設けられた共通
電極１９と重なる部分には、突起部４２が形成されており、突起部４２の表面を覆う静電
シールド層４０が共通電極１９と接している。この液晶装置１は、素子基板１０側から照
明光が照射され、表示される画像を対向基板２０側から観察する構成となっている。以下
、各構成について詳細に説明する。

素子基板１０は、透光性を備えた基板本体１１を備えている。基板本体１１を形成する
材料には、例えばガラス、石英ガラス、窒化ケイ素等の無機物や、アクリル樹脂、ポリカ
ーボネート樹脂等の有機高分子化合物（樹脂）を用いることができる。また、透光性を備
えるならば、これらの材料を積層または混合して形成された複合材料を用いることもでき
る。

基板本体１１の液晶層５０側の面上には、アルミニウムや銅等の導電性材料からなる走
査線３ａと不図示のデータ線が形成されている。また、シール材５２と平面的に重なる領
域には、同様の導電性材料からなる引き回し配線１８が形成されている。これらは同じ材
料を用いることとしてもよく、また異なる材料を用いて形成しても良い。これらは、例え
ば導電性材料の薄膜を成膜した後に、パターニングされることにより得られる。本実施形
態では形成材料としてアルミニウムを用いる。

また基板本体１１上には、走査線３ａ、データ線、引き回し配線１８を覆うようにゲー
ト絶縁膜１２が形成されている。ゲート絶縁膜１２は、窒化シリコンや酸化シリコンなど
のような絶縁性を有する透光性材料で構成されている。

ゲート絶縁膜１２上には、半導体層３２、半導体層３２の一端に接続されているソース
電極３３、半導体層３２の他端に接続されているドレイン電極３４が形成されており、こ
れら半導体層３２、ソース電極３３、ドレイン電極３４および走査線３ａによってボトム
ゲート型のＴＦＴ３０を構成している。また、ＴＦＴ３０を覆うように層間絶縁膜１３が
形成されている。層間絶縁膜１３は、ゲート絶縁膜１２と同様に、窒化シリコンや酸化シ
リコンなどの絶縁性を有する透光性材料で構成されている。

層間絶縁膜１３上の表示領域Ａと重なる位置には、画素電極９が形成されており、コン
タクトホール１６を介してＴＦＴ３０のドレイン電極３４と電気的に接続している。画素
電極９は、ＩＴＯ（Indium Tin Oxide:インジウム錫酸化物）や錫酸化物（ＳｎＯ_２）等
の透光性を備えた導電性材料にて形成されている。本実施形態ではＩＴＯを用いている。

また、層間絶縁膜１３上には、画素電極９を覆って電極間絶縁膜１４が形成されている
。電極間絶縁膜１４は、ゲート絶縁膜１２や層間絶縁膜１３と同様に、窒化シリコンや酸
化シリコンなどの絶縁性を有する透光性材料で構成されており、層間絶縁膜１３上に形成
された画素電極９を被覆している。

電極間絶縁膜１４上には、梯子状の共通電極１９が形成されている。画素電極９と共通
電極１９とは、電極間絶縁膜１４を介して配置されており、ＦＦＳ方式の電極構造を構成
している。また共通電極１９は、ゲート絶縁膜１２、層間絶縁膜１３、電極間絶縁膜１４
を連通するコンタクトホール１７を介して引き回し配線１８と接続されている。共通電極
１９は、ＩＴＯ等の透光性の導電性材料にて形成されており、本実施形態では共通電極１
９の材料にＩＴＯを用いている。

また、電極間絶縁膜１４上には、共通電極１９を覆って配向膜１５が形成されている。
配向膜１５は、例えばポリイミドなどの有機材料やシリコン酸化物などの無機材料で構成
されている。本実施形態の配向膜１５は、ポリイミドの形成材料を塗布してこれを乾燥・
硬化させた後、その上面にラビング処理を施すことによって得られる。

一方、対向基板２０は透光性を備えた基板本体２１を備えている。基板本体２１を形成
する材料には基板本体１１と同様の材料を用いることができる。

基板本体２１の液晶層５０側の面上には、着色層２２ａおよびブラックマトリクス（遮
光層）２２ｂを備えたカラーフィルタ層２２が形成されている。カラーフィルタ層２２は
、例えば、まず黒色顔料を混合したアクリル樹脂や低反射クロムなどを用い、通常知られ
た方法を用いて格子状にパターニングしたブラックマトリクス２２ｂを形成し、次いで、
パターニングにより表示領域Ａに設けられた開口部２２ｃに着色層２２ａの形成材料を配
置して形成する。着色層２２ａの形成材料としては、顔料や染料を含むネガ型感光性樹脂
を用いる。

本実施形態では各層の膜厚を、着色層２２ａは２μｍ、ブラックマトリクス２２ｂは１
．５μｍとした。カラーフィルタ層２２で、素子基板１０側から入射して対向基板２０側
に出射する光を赤色、緑色、青色に変調し、各色の光を混色することでフルカラー表示が
可能となる。

ダミー領域ＤＡに配置されたブラックマトリクス２２ｂ上には、着色層２２ａの形成材
料を用いて突起部４２が設けられている。突起部４２は、着色層２２ａと同一材料からな
る材料層を３層重ねて形成したものである。各材料層の層厚は、対応する色の着色層２２
ａと同じ厚みであっても良いし、異なる厚みであっても良い。材料層の厚みを対応する着
色層２２ａと異ならせる事で、突起部４２全体の高さを調節することができる。本実施形
態の突起部４２は、６μｍの高さに形成されている。

カラーフィルタ層２２および突起部４２の側面４２ａと頂面４２ｂとを覆って全面に、
静電シールド層４０が形成されている。静電シールド層４０は、外部からの静電気を捕捉
し層内に拡散させることで、対向基板２０と素子基板１０との間に不測の縦電界を生じる
ことを防止するために設けられる。静電シールド層４０は、ＩＴＯやＳｎＯ_２等の透光性
を有する導電材料を用いて形成されており、本実施形態ではＩＴＯを形成材料としている
。素子基板１０側の突起部４２と重なる領域には、共通電極１９が露出しており、突起部
４２の表面を覆う静電シールド層４０が接触して導通している。

静電シールド層４０上には、オーバーコート層（絶縁層）２４が形成されている。オー
バーコート（ＯＶＣ）層２４は、カラーフィルタ層２２を物理的または化学的に保護する
機能を備える。また、形成された着色層２２ａやブラックマトリクス２２ｂから、各々の
形成材料に含まれる硬化剤の反応残渣などの低分子量物質やイオン性の不純物が液晶層５
０へ溶出し、表示乱れを起こすことを防ぐ。図では、突起部４２の側面４２ａには形成し
ていないものとしているが、ＯＶＣ層２４が延在して突起部４２の側面４２ａに形成され
ている静電シールド層４０を覆っているとなお良い。ＯＶＣ層２４は、例えばアクリル樹
脂やエポキシ樹脂などの透光性を備えた硬化性樹脂を用いて形成する。本実施形態ではア
クリル樹脂を用い、膜厚２μｍに形成している。

ＯＶＣ層２４上には、配向膜１５と同様の材料を用いて配向膜２５が形成されている。
本実施形態の配向膜２５は、ポリイミドの形成材料を塗布してこれを乾燥・硬化させた後
、その上面に一定方向にラビング処理を施すことによって得られる。ラビングによる配向
膜２５の配向方向は、配向膜１５の配向方向と同方向となるように設定されている。

また、液晶層５０と重なる領域のＯＶＣ層２４上には、ブラックマトリクス２２ｂと重
なる領域に、スペーサ５６が形成されている。スペーサ５６は、素子基板１０と対向基板
２０との離間距離を一定以下にならないように保持するためのものである。例えば、対向
基板２０側から応力が加わった場合に、液晶層５０の厚さがスペーサ５６の高さ未満とな
らないため、表示乱れを防ぐことができる。本実施形態では、液晶層５０の厚みが３μｍ
となるようにスペーサ５６の高さを設定している。
本実施形態の液晶装置１は、以上のような構成となっている。

図５，６は、本実施形態の液晶装置の製造方法を示す工程図である。

まず、図５（ａ）に示すように、基板本体２１上に、通常知られたパターニング方法を
用いてブラックマトリクス２２ｂを形成する。

次いで、図５（ｂ）に示すように、ブラックマトリクス２２ｂの開口部２２ｃに赤色の
着色層２２ａｒを形成し、同時にブラックマトリクス２２ｂ上にも着色層２２ａｒの形成
材料を用いて突起部４２ｘを形成する。着色層の形成材料にはネガ型の感光性樹脂を用い
、フォトリソグラフィ法を用いてパターニングすることにより着色層２２ａｒと突起部４
２ｘとを形成する。

次いで、図５（ｃ），（ｄ）に示すように、ブラックマトリクス２２ｂの開口部２２ｃ
に緑色の着色層２２ａｇ、青色の着色層２２ａｂを順次形成し、同時に突起部４２ｘ上に
も着色層２２ａｇ，２２ａｂの形成材料を用いて順次積層し、突起部４２を形成する。着
色層の形成材料を用いて着色層と同時に突起部４２を形成するため、着色層２２ａの形成
が完了すると同時に、着色層２２ａｒ，２２ａｇ，２２ａｂと同一材料からなる層が積層
した突起部４２の形成が完了する。

次いで、図６（ａ）に示すように、カラーフィルタ層２２、突起部４２の側面および頂
面を覆って静電シールド層４０を形成する。静電シールド層４０は、ＩＴＯ等の形成材料
を、真空蒸着法、スパッタリング法や、プラズマＣＶＤ法等の公知の技術を用いて成膜す
ることで形成する。

次いで、図６（ｂ）に示すように、従来知られた方法によって静電シールド層４０上に
ＯＶＣ層２４、配向膜２５を設け、対向基板２０を形成する。

次いで、図６（ｃ）に示すように、別途形成した素子基板１０の表面に露出する共通電
極１９と、突起部４２を覆う静電シールド層４０とを平面的に重ね合わせて接触させ、シ
ール材５２を介して両基板を貼り合わせる。シール材５２内に液晶分子を封入して液晶層
５０とする。
以上のようにして、液晶装置１を製造することができる。

以上のような構成の液晶装置１によれば、突起部４２の表面を覆う静電シールド層４０
を、素子基板１０と対向基板２０とを導通させるための導通用部材として用いることがで
きる。着色層２２ａの形成材料で設けられた突起部４２は、銀ペーストなどの導通材のよ
うに押し広げられることがないため、導通材の広がりを考慮した余剰部分が不要となり、
狭額縁化が可能な液晶装置１とすることができる。

また、本実施形態では、突起部４２は複数の着色層２２ａが積層して形成されているた
め、素子基板１０と対向基板２０との離間距離に応じた高さを有する突起部４２を形成し
やすい。

また、本実施形態では、突起部４２が液晶層５０と平面的に重なる領域に設けられ、上
下導通させているため、シール材５２から基板の端部までの幅を狭くすることができ、狭
額縁化が可能な液晶装置１とすることができる。

また、本実施形態では、静電シールド層４０の表面にＯＶＣ層２４が設けられており、
これらの層の厚み分、静電シールド層４０と液晶層５０とが離間している。そのため、Ｏ
ＶＣ層２４で電圧降下が起こり、静電シールド層４０で捕捉した静電気によるクーロン力
が弱まり、液晶層５０に影響を与えにくくなる。したがって、狭額縁化を実現すると共に
、静電気に起因する表示乱れを防ぎ、高品質な画像表示が可能な液晶装置１とすることが
できる。

また、本実施形態では、静電シールド層４０の電位が共通電極１９の電位と同じ共通電
位に制御されるため、静電シールド層４０と共通電極１９との間に電位差がなくなり、縦
方向の電界が発生し難くなる。したがって、画像乱れを抑制した液晶装置１とすることが
できる。

また、本実施形態では、画素電極９は、共通電極１９を挟んで液晶層５０と反対側に設
けられることとしている。そのため、静電気を捕捉する静電シールド層４０と画素電極９
との間がより離れたものとなって、画素電極９と静電シールド層４０との間に発生する電
界をより微弱に抑えることができる。したがって、狭額縁化を実現すると共に、画像乱れ
を抑制した液晶装置１とすることができる。

以上のような液晶装置１の製造方法によれば、突起部４２は、着色層２２ａの形成材料
を用い着色層２２ａと同時に形成されるため、製造工程を簡略化することができる。

なお、本実施形態においては、画素電極９は、共通電極１９よりも液晶層５０側に配置
することもできる。その場合には、液晶層５０に近い側に配置される画素電極９を、梯子
状電極とする。

また、本実施形態においては、静電シールド層４０を共通電極１９と接続し、共通電位
に制御することとしたが、これに限らない。例えば、ＧＮＤ電位に保たれた配線を別途形
成し、当該配線と静電シールド層４０とを接続することで、静電シールド層４０をＧＮＤ
電位に保つ事としても良い。

［電子機器］
次に、本発明の電子機器の実施形態について説明する。図７は、本発明に係る電子機器
の一例を示す斜視図である。図７に示す携帯電話（電子機器）１３００は、本発明の液晶
装置を小サイズの表示部１３０１として備え、複数の操作ボタン１３０２、受話口１３０
３、及び送話口１３０４を備えて構成されている。これにより、外部環境からの静電気に
よる表示乱れが無く、且つ、狭額縁化を実現可能な本発明の液晶装置を表示部として具備
した携帯電話１３００を提供することができる。

上記各実施形態の液晶装置は、上記携帯電話に限らず、電子ブック、プロジェクタ、パ
ーソナルコンピュータ、ディジタルスチルカメラ、テレビジョン受像機、ビューファイン
ダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ
、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、
タッチパネルを備えた機器等々の画像表示手段として好適に用いることができ、かかる構
成とすることで、静電気による画像乱れが少なく、表示品質が高い表示部を備えた電子機
器を提供できる。

以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、
本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成
部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において
設計要求等に基づき種々変更可能である。

本発明の実施形態に係る液晶装置の等価回路図である。本発明の実施形態に係る液晶装置の概略平面図である。本発明の実施形態に係る液晶装置の概略平面図である。本発明の実施形態に係る液晶装置の概略断面図である。本発明の実施形態に係る液晶装置の製造方法を示す工程図である。本発明の実施形態に係る液晶装置の製造方法を示す工程図である。本発明に係る電子機器の一例を示す斜視図である。

符号の説明

１…液晶装置、９…画素電極、１０…素子基板（第１基板）、１２…ゲート絶縁膜（絶
縁膜）、１３…層間絶縁膜（絶縁膜）、１４…電極間絶縁膜（絶縁膜）、１８…引き回し
配線、１９…共通電極、２０…対向基板（第２基板）、２２…カラーフィルタ層、２２ａ
，２２ａｒ，２２ａｇ，２２ａｂ…着色層、２２ｂ…ブラックマトリクス（遮光層）、２
２ｃ…開口部、２４…オーバーコート層（絶縁層）、４０…静電シールド層（静電遮蔽層
）、４２…突起部、５０…液晶層、１３００…携帯電話（電子機器）、Ａ…表示領域

Claims

第１基板と第２基板との間に液晶層が挟持され、前記第１基板上に画素電極と共通電極とが形成され、前記画素電極と前記共通電極との間に発生する電界によって液晶を駆動する横電界方式の液晶装置であって、
前記第１基板の前記液晶層側の面に、駆動回路が設けられ、前記駆動回路と電気的に接続された前記画素電極と前記共通電極とが絶縁膜を挟んで対向して配置されて表示領域をなすと共に、
前記第２基板の前記液晶層側の面には、着色層を備えるカラーフィルタ層と、前記表示領域の外側の非表示領域に前記着色層の形成材料を用いて形成された突起部と、前記カラーフィルタ層の前記液晶層側の面、前記突起部の側面および頂面を覆って形成された静電遮蔽層と、が設けられ、
前記共通電極は、前記非表示領域の前記突起部に対向する位置にも形成され、前記突起部を覆う前記静電遮蔽層と前記共通電極とが接することで前記静電遮蔽層と前記共通電極とが電気的に接続される、液晶装置。
前記カラーフィルタ層は、複数の色の前記着色層を有し、
前記突起部は、前記複数の色の着色層の形成材料を各々積層して形成されている、
請求項１に記載の液晶装置。
前記液晶層の周囲には、液晶分子を封止するシール材が設けられ、
前記突起部は、前記シール材によって囲まれた領域の内側であって、前記表示領域と前記シール材との間の前記非表示領域に設けられ、
前記静電遮蔽層は、前記非表示領域を越えて延在され、平面的に前記シール材と重なる、
請求項１または２に記載の液晶装置。
前記非表示領域は、
前記表示領域をなすサブ画素の周辺に配置された複数のダミー画素を有するダミー領域と、
前記ダミー領域と前記シール材との間の領域に配置される静電保護領域と、
を有し、
前記静電保護領域では、外部から浸入する静電気を放電し、前記ダミー領域では、前記静電保護領域において放電できなかった静電気によって前記ダミー画素が自ら破壊されることにより前記サブ画素を保護しており、
前記静電遮蔽層は、前記ダミー領域あるいは前記静電保護領域に配置される構成要素と電気的に接続される、
請求項３に記載の液晶装置。
前記静電遮蔽層の前記液晶層側の面に配向膜が形成され、
前記静電遮蔽層と前記配向膜との間に絶縁層を有する、
請求項１から４のいずれか１項に記載の液晶装置。
前記共通電極が前記画素電極よりも前記液晶層側に設けられている、
請求項１から５のいずれか１項に記載の液晶装置。
第１基板と第２基板との間に液晶層が挟持され、前記第１基板上に画素電極と共通電極とが形成され、前記画素電極と前記共通電極との間に発生する電界によって液晶を駆動する横電界方式の液晶装置の製造方法であって、
前記第２基板の前記液晶層側の面に、カラーフィルタ層が備える着色層と、前記画素電極と前記共通電極とが絶縁膜を挟んで対向して配置されてなす表示領域の外側の非表示領域に、前記着色層の形成材料が積層した突起部と、を同時に形成する工程と、
前記カラーフィルタ層および前記突起部を覆って、静電遮蔽層を形成する工程と、
前記第１基板上の前記突起部に対向する位置に設けられた前記共通電極と、前記第２基板上の前記突起部を覆う前記静電遮蔽層と、を接触させ、前記第１基板と前記第２基板とを貼り合わせる工程と、
を有する、液晶装置の製造方法。
請求項１から６のいずれか１項に記載の液晶装置を備える、電子機器。