JP5211523B2 - Dc−dcコンバータ、電源供給方法および電源供給システム - Google Patents
Dc−dcコンバータ、電源供給方法および電源供給システム Download PDFInfo
- Publication number
- JP5211523B2 JP5211523B2 JP2007082596A JP2007082596A JP5211523B2 JP 5211523 B2 JP5211523 B2 JP 5211523B2 JP 2007082596 A JP2007082596 A JP 2007082596A JP 2007082596 A JP2007082596 A JP 2007082596A JP 5211523 B2 JP5211523 B2 JP 5211523B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- converter
- output
- soft start
- accumulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 13
- 230000001186 cumulative effect Effects 0.000 claims description 6
- 230000001360 synchronised effect Effects 0.000 description 15
- 101100171060 Caenorhabditis elegans div-1 gene Proteins 0.000 description 9
- 101100225969 Aquifex aeolicus (strain VF5) era gene Proteins 0.000 description 7
- 101100120423 Arabidopsis thaliana FTB gene Proteins 0.000 description 7
- 101100065508 Zea mays ERA1 gene Proteins 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 5
- 101100339482 Colletotrichum orbiculare (strain 104-T / ATCC 96160 / CBS 514.97 / LARS 414 / MAFF 240422) HOG1 gene Proteins 0.000 description 4
- 101001062854 Rattus norvegicus Fatty acid-binding protein 5 Proteins 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/36—Means for starting or stopping converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/901—Starting circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
これにより、起動時のソフトスタート動作をディジタル制御により行なう場合に、ソフトスタート時間の調整や変更を、回路構成の変更を必要とすることなく柔軟に行うことが可能となる。
これにより、制御信号を第1の出力電圧および第2の出力電圧の生成部ごとに設定することにより、第1の出力電圧および第2の出力電圧の生成部ごとにソフトスタートの電圧傾きを設定することが、回路構成の変更を必要とすることなく柔軟に行うことが可能となる。
図1は、第1実施形態にかかるDC−DCコンバータ1の構成を示す回路図である。DC−DCコンバータ1はメインスイッチングトランジスタFET1がNMOSで構成される降圧型DC−DCコンバータである。
また、DフリップフロップFF1〜FF7のクリア端子CLには加算器AC1のリセット入力端子RSTが接続されている。これにより、リセット入力端子RSTがハイレベルになるとDフリップフロップFF1〜FF7はリセットされて、B[6:0]が0となる。
次いで第2実施形態にかかる2チャネルDC−DCコンバータ11について説明する。図4は、第2実施形態にかかる2チャネルDC−DCコンバータ11の構成を示す回路図である。2チャネルDC−DCコンバータ11は、第1実施形態にかかるDC−DCコンバータ1を2チャネル組み合わせた降圧型のDC−DCコンバータである。
例えば、第1実施形態および第2実施形態においては、降圧型のDC−DCコンバータについて説明したが、本発明はこれに限定されるものではなく、昇圧型や昇降圧型のDC−DCコンバータにも同様に適用することができることは言うまでもない。
また、第1実施形態および第2実施形態においては、メインスイッチングトランジスタにNMOSを用いた構成について説明したが、本発明はこれに限定されるものではなく、メインスイッチングトランジスタにPMOSを用いた構成にも同様に適用することができる。
さらに、第2実施形態では2チャネルDC−DCコンバータ11の構成について説明したが、さらに多チャネルのDC−DCコンバータにも同様に適用することができる。
(付記1) ソフトスタート用信号を入力するための入力部を備え出力電圧信号と基準電圧信号との差を増幅して出力する誤差増幅器と、前記誤差増幅器の出力を用いて第1スイッチングトランジスタと第2スイッチングトランジスタとのONとOFFとを制御するPWM制御回路とを備えたDC−DCコンバータにおいて、
周波数信号を分周して分周周波数信号を出力する分周器と、
前記分周周波数信号と制御信号とに基づいて加算動作するアキュムレータと、
前記アキュムレータの出力に基づいて前記ソフトスタート用信号を生成するDAコンバータと、
を備えることを特徴とするDC−DCコンバータ。
(付記2) 前記アキュムレータは、加算値としての前記制御信号に基づいてソフトスタート時間を制御すること
を特徴とする付記1に記載のDC−DCコンバータ。
(付記3) 前記アキュムレータは、前記制御信号の値が増加すると前記ソフトスタート時間を短くする制御を行うこと
を特徴とする付記2に記載のDC−DCコンバータ。
(付記4) ソフトスタート時間は、
(Vref/AN*Vdac)×N÷fosc
Vref:基準電圧、AN:制御信号、Vdac:DAコンバータの分解能、
N:分周比、fosc:周波数信号、
で設定されることを特徴とする付記1乃至付記3の何れかに記載のDC−DCコンバータ。
(付記5) 前記アキュムレータは、リセット信号に基づいてソフトスタートをリセットすること
を特徴とする付記1乃至付記4の何れかに記載のDC−DCコンバータ。
(付記6) 前記ソフトスタート信号が所定値になると、前記アキュムレータは前記DAコンバータに出力する信号を一定値にすること
を特徴とする付記1乃至付記5の何れかに記載のDC−DCコンバータ。
(付記7) 前記誤差増幅器は、前記基準電圧信号又は前記ソフトスタート信号の低電位側の信号と前記出力電圧信号との誤差を増幅すること
を特徴とする付記1乃至付記6の何れかに記載のDC−DCコンバータ。
(付記8) CPUと、
ソフトスタート用信号を入力するための入力部を備え出力電圧信号と基準電圧信号との差を増幅して出力する誤差増幅器と、該誤差増幅器の出力を用いて第1スイッチングトランジスタと第2スイッチングトランジスタとのONとOFFとを制御するPWM制御回路とを備えたDC−DCコンバータと、
を有する電源供給システムにおいて、
前記DC−DCコンバータは、
周波数信号を分周して分周周波数信号を出力する分周器と、
前記CPUから供給される制御信号と前記分周周波数信号とに基づいて動作するアキュムレータと、
前記アキュムレータの出力に基づいて前記ソフトスタート用信号を生成するDAコンバータと、
を備えることを特徴とする電源供給システム。
(付記9) 前記CPUからリセット信号が供給され、前記DC−DCコンバータは該リセット信号に基づいてソフトスタートをリセットすること
を特徴とする付記8に記載の電源供給システム。
(付記10) 前記CPUから分周比信号が供給され、前記分周器は該分周比信号に基づいて前記周波数信号を分周すること
を特徴とする付記8又は付記9に記載の電源供給システム。
(付記11) 基準電圧信号又はソフトスタート信号の低電位側の信号と出力電圧信号との誤差を増幅し、前記誤差増幅器の出力を用いて第1スイッチングトランジスタと第2スイッチングトランジスタとのONとOFFとをPWM制御する制御を行って、前記出力電圧信号を出力する電源供給方法において、
周波数信号を分周して分周周波数信号を出力し、
前記分周周波数信号に基づいて設定信号の累積加算を行い、
前記累積加算結果に基づいて前記ソフトスタート用信号を生成すること
を備えることを特徴とする電源供給方法。
(付記12) 前記設定信号の値が増加するとソフトスタート時間を短くする制御を行うこと
を特徴とする付記11に記載の電源供給方法。
(付記13) ソフトスタート時間は、
(Vref/AN*Vdac)×N÷fosc
Vref:基準電圧、AN:制御信号、Vdac:DAコンバータの分解能、
N:分周比、fosc:周波数信号、
で設定されることを特徴とする付記12又は付記13に記載の電源供給方法。
(付記14) 第1ソフトスタート用信号を入力するための入力部を備え第1の出力電圧信号と第1基準電圧信号との差を増幅して出力する第1の誤差増幅器と、
第2ソフトスタート用信号を入力するための入力部を備え第2の出力電圧信号と第2基準電圧信号との差を増幅して出力する第2の誤差増幅器と、
前記第1の誤差増幅器の出力を用いて第1スイッチングトランジスタと第2スイッチングトランジスタとのONとOFFとを制御する第1のPWM制御回路と、
前記第2の誤差増幅器の出力を用いて第3スイッチングトランジスタと第4スイッチングトランジスタとのONとOFFとを制御する第2のPWM制御回路と、
を備えたDC−DCコンバータにおいて、
周波数信号を分周して分周周波数信号を出力する分周器と、
前記分周周波数信号と第1の制御信号とに基づいて加算動作する第1のアキュムレータと、
前記分周周波数信号と第2の制御信号とに基づいて加算動作する第2のアキュムレータと、
前記第1のアキュムレータの出力に基づいて前記第1のソフトスタート用信号を生成する第1のDAコンバータと、
前記第2のアキュムレータの出力に基づいて前記第2のソフトスタート用信号を生成する第2のDAコンバータと、
を備えることを特徴とするDC−DCコンバータ。
(付記15) 前記第1のアキュムレータは、加算値としての前記第1の制御信号に基づいて第1のソフトスタート時間を制御し、
前記第2のアキュムレータは、加算値としての前記第2の制御信号に基づいて第2のソフトスタート時間を制御し、
を特徴とする付記14に記載のDC−DCコンバータ。
(付記16) 前記第1のアキュムレータと前記第2のアキュムレータとは、前記第1の制御信号又は戦記第2の制御信号の値が増加すると前記第1のソフトスタート時間又は前記第2のソフトスタート時間を短くする制御を行うこと
を特徴とする付記15に記載のDC−DCコンバータ。
(付記17) ソフトスタート時間は、
(Vref/AN*Vdac)×N÷fosc
Vref:基準電圧、AN:制御信号、Vdac:DAコンバータの分解能、
N:分周比、fosc:周波数信号、
で設定されることを特徴とする付記1乃至付記3の何れかに記載のDC−DCコンバータ。
(付記18) 前記第1のアキュムレータは、第1のリセット信号に基づいて第1のソフトスタートをリセットし、
前記第2のアキュムレータは、第2のリセット信号に基づいて第2のソフトスタートをリセットすること
を特徴とする付記14乃至付記17の何れかに記載のDC−DCコンバータ。
(付記19) CPUと、
第1ソフトスタート用信号を入力するための入力部を備え第1の出力電圧信号と第1基準電圧信号との差を増幅して出力する第1の誤差増幅器と、
第2ソフトスタート用信号を入力するための入力部を備え第2の出力電圧信号と第2基準電圧信号との差を増幅して出力する第2の誤差増幅器と、
前記第1の誤差増幅器の出力を用いて第1スイッチングトランジスタと第2スイッチングトランジスタとのONとOFFとを制御する第1のPWM制御回路と、
前記第2の誤差増幅器の出力を用いて第3スイッチングトランジスタと第4スイッチングトランジスタとのONとOFFとを制御する第2のPWM制御回路と、
周波数信号を分周して分周周波数信号を出力する分周器と、
前記CPUから供給される第1の制御信号と前記分周周波数信号とに基づいて加算動作する第1のアキュムレータと、
前記CPUから供給される第2の制御信号と前記分周周波数信号とに基づいて加算動作する第2のアキュムレータと、
前記第1のアキュムレータの出力に基づいて前記第1のソフトスタート用信号を生成する第1のDAコンバータと、
前記第2のアキュムレータの出力に基づいて前記第2のソフトスタート用信号を生成する第2のDAコンバータと、
を備えることを特徴とする電源供給システム。
(付記20) 前記CPUから分周比信号が供給され、前記分周器は該分周比信号に基づいて前記周波数信号を分周すること
を特徴とする付記19に記載の電源供給システム。
11 2チャネルDC−DCコンバータ
2,12 制御回路
AC1,AC11,AC12 加算器
DA1,DA11,DA12 DAコンバータ
DIV1,DIV11,DIV12 分周器
ERA1,ERA11,ERA12 エラーアンプ
OSC1,OSC11,OSC12 三角波発振器
Claims (9)
- ソフトスタート用信号を入力するための入力部を備え出力電圧信号と基準電圧信号との差を増幅して出力する誤差増幅器と、前記誤差増幅器の出力を用いて第1スイッチングトランジスタと第2スイッチングトランジスタとのONとOFFとを制御するPWM制御回路とを備えたDC−DCコンバータにおいて、
周波数信号を所定の分周比で分周して分周周波数信号を出力する分周器と、
前記分周周波数信号に応答して、前記分周比に対応して定められた加算値の加算動作をするアキュムレータと、
前記アキュムレータの出力に基づいて前記ソフトスタート用信号を生成するDAコンバータと、
を備えることを特徴とするDC−DCコンバータ。 - 前記アキュムレータは、前記制御信号の値が増加すると前記ソフトスタート時間を短くする制御を行うこと
を特徴とする請求項1に記載のDC−DCコンバータ。 - ソフトスタート時間は、
(Vref/AN*Vdac)×N÷fosc
Vref:基準電圧、AN:制御信号、Vdac:DAコンバータの分解能、
N:分周比、fosc:周波数信号、
で設定されることを特徴とする請求項1または請求項2に記載のDC−DCコンバータ。 - 前記アキュムレータは、リセット信号に基づいてソフトスタートをリセットすること
を特徴とする請求項1乃至請求項3の何れかに記載のDC−DCコンバータ。 - 前記ソフトスタート信号が所定値になると、前記アキュムレータは前記DAコンバータに出力する信号を一定値にすること
を特徴とする請求項1乃至請求項4の何れかに記載のDC−DCコンバータ。 - CPUと、
ソフトスタート用信号を入力するための入力部を備え出力電圧信号と基準電圧信号との差を増幅して出力する誤差増幅器と、該誤差増幅器の出力を用いて第1スイッチングトランジスタと第2スイッチングトランジスタとのONとOFFとを制御するPWM制御回路とを備えたDC−DCコンバータと、
を有する電源供給システムにおいて、
前記DC−DCコンバータは、
周波数信号を所定の分周比で分周して分周周波数信号を出力する分周器と、
前記分周周波数信号に応答して、前記CPUから供給される加算値の加算動作をするアキュムレータと、
前記アキュムレータの出力に基づいて前記ソフトスタート用信号を生成するDAコンバータと、
を備えることを特徴とする電源供給システム。 - 基準電圧信号又はソフトスタート信号の低電位側の信号と出力電圧信号との誤差を増幅し、前記誤差増幅器の出力を用いて第1スイッチングトランジスタと第2スイッチングトランジスタとのONとOFFとをPWM制御する制御を行って、前記出力電圧信号を出力する電源供給方法において、
周波数信号を所定の分周比で分周して分周周波数信号を出力し、
前記分周周波数信号に応答して、前記分周比に対応して定められた加算値の累積加算を行い、
前記累積加算結果に基づいて前記ソフトスタート用信号を生成すること
を備えることを特徴とする電源供給方法。 - 第1ソフトスタート用信号を入力するための入力部を備え第1の出力電圧信号と第1基準電圧信号との差を増幅して出力する第1の誤差増幅器と、
第2ソフトスタート用信号を入力するための入力部を備え第2の出力電圧信号と第2基準電圧信号との差を増幅して出力する第2の誤差増幅器と、
前記第1の誤差増幅器の出力を用いて第1スイッチングトランジスタと第2スイッチングトランジスタとのONとOFFとを制御する第1のPWM制御回路と、
前記第2の誤差増幅器の出力を用いて第3スイッチングトランジスタと第4スイッチングトランジスタとのONとOFFとを制御する第2のPWM制御回路と、
を備えたDC−DCコンバータにおいて、
周波数信号を分周して分周周波数信号を出力する分周器と、
前記分周周波数信号と第1の制御信号とに基づいて加算動作する第1のアキュムレータと、
前記分周周波数信号と第2の制御信号とに基づいて加算動作する第2のアキュムレータと、
前記第1のアキュムレータの出力に基づいて前記第1のソフトスタート用信号を生成する第1のDAコンバータと、
前記第2のアキュムレータの出力に基づいて前記第2のソフトスタート用信号を生成する第2のDAコンバータと、
を備えることを特徴とするDC−DCコンバータ。 - CPUと、
第1ソフトスタート用信号を入力するための入力部を備え第1の出力電圧信号と第1基準電圧信号との差を増幅して出力する第1の誤差増幅器と、
第2ソフトスタート用信号を入力するための入力部を備え第2の出力電圧信号と第2基準電圧信号との差を増幅して出力する第2の誤差増幅器と、
前記第1の誤差増幅器の出力を用いて第1スイッチングトランジスタと第2スイッチングトランジスタとのONとOFFとを制御する第1のPWM制御回路と、
前記第2の誤差増幅器の出力を用いて第3スイッチングトランジスタと第4スイッチングトランジスタとのONとOFFとを制御する第2のPWM制御回路と、
周波数信号を分周して分周周波数信号を出力する分周器と、
前記CPUから供給される第1の制御信号と前記分周周波数信号とに基づいて加算動作する第1のアキュムレータと、
前記CPUから供給される第2の制御信号と前記分周周波数信号とに基づいて加算動作する第2のアキュムレータと、
前記第1のアキュムレータの出力に基づいて前記第1のソフトスタート用信号を生成する第1のDAコンバータと、
前記第2のアキュムレータの出力に基づいて前記第2のソフトスタート用信号を生成する第2のDAコンバータと、
を備えることを特徴とする電源供給システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007082596A JP5211523B2 (ja) | 2007-03-27 | 2007-03-27 | Dc−dcコンバータ、電源供給方法および電源供給システム |
US12/057,001 US7714557B2 (en) | 2007-03-27 | 2008-03-27 | DC-DC converter, power supply system, and power supply method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007082596A JP5211523B2 (ja) | 2007-03-27 | 2007-03-27 | Dc−dcコンバータ、電源供給方法および電源供給システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008245431A JP2008245431A (ja) | 2008-10-09 |
JP5211523B2 true JP5211523B2 (ja) | 2013-06-12 |
Family
ID=39793148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007082596A Active JP5211523B2 (ja) | 2007-03-27 | 2007-03-27 | Dc−dcコンバータ、電源供給方法および電源供給システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7714557B2 (ja) |
JP (1) | JP5211523B2 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWM313378U (en) * | 2006-10-20 | 2007-06-01 | Holtek Semiconductor Inc | Digital-to-analog conversion circuit applicable to power soft-switching circuit architecture |
JP4683074B2 (ja) * | 2008-05-30 | 2011-05-11 | ブラザー工業株式会社 | 電源装置およびそれを備えた画像形成装置 |
US8742740B2 (en) * | 2008-09-19 | 2014-06-03 | Power Integrations, Inc. | Digital peak input voltage detector for a power converter controller |
JP5486221B2 (ja) | 2009-06-23 | 2014-05-07 | スパンション エルエルシー | Dc−dcコンバータの制御回路、dc−dcコンバータ及び電子機器 |
JP2011244677A (ja) * | 2010-04-23 | 2011-12-01 | Rohm Co Ltd | スイッチング電源の制御回路およびそれを用いたスイッチング電源、発光装置および電子機器 |
JP5366029B2 (ja) * | 2011-09-22 | 2013-12-11 | Tdk株式会社 | 電源装置及び発光素子駆動装置 |
JP5880202B2 (ja) * | 2012-03-27 | 2016-03-08 | 株式会社ソシオネクスト | Dc−dcコンバータ用制御回路、dc−dcコンバータ、及びdc−dcコンバータの制御方法 |
US8975887B2 (en) * | 2012-07-08 | 2015-03-10 | R2 Semiconductor, Inc. | Suppressing oscillations in an output of a switched power converter |
JP5516683B2 (ja) * | 2012-09-28 | 2014-06-11 | Tdk株式会社 | 電源装置 |
JP6007804B2 (ja) | 2013-01-28 | 2016-10-12 | 株式会社ソシオネクスト | 電源の制御回路、電源装置、電子機器及び電源の制御方法 |
US9203383B2 (en) | 2013-03-14 | 2015-12-01 | Sandisk Technologies Inc. | Digital soft start with continuous ramp-up |
JP2015130744A (ja) * | 2014-01-07 | 2015-07-16 | 株式会社東芝 | 電源回路 |
JP6382020B2 (ja) * | 2014-08-18 | 2018-08-29 | ローム株式会社 | ソフトスタート回路 |
JP6265092B2 (ja) * | 2014-09-22 | 2018-01-24 | 株式会社デンソー | スイッチング電源装置 |
CN104953836B (zh) | 2015-07-01 | 2018-02-06 | 英特尔公司 | 升压转换器电路与升压转换器电路控制方法 |
US10075073B2 (en) | 2015-09-08 | 2018-09-11 | Rohm Co., Ltd. | DC/DC converter and switching power supply having overcurrent protection |
WO2018094721A1 (zh) * | 2016-11-28 | 2018-05-31 | 中国长城科技集团股份有限公司 | 一种电源及其隔离数字控制电路与方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4521764A (en) * | 1979-05-29 | 1985-06-04 | Analog Devices Incorporated | Signal-controllable attenuator employing a digital-to-analog converter |
JPH04361043A (ja) * | 1991-06-06 | 1992-12-14 | Riso Kagaku Corp | 裏写りを生じない孔版印刷法 |
JPH0668012A (ja) * | 1992-08-20 | 1994-03-11 | Nec Corp | Ieee−488バス接続装置の排他制御方式 |
JP3675339B2 (ja) * | 2001-01-18 | 2005-07-27 | 株式会社日立製作所 | スイッチング電源 |
US6785180B2 (en) * | 2001-03-15 | 2004-08-31 | Micron Technology, Inc. | Programmable soft-start control for charge pump |
US6933710B2 (en) * | 2002-02-19 | 2005-08-23 | Fairchild Semiconductor Corporation | Soft start techniques for control loops that regulate DC/DC converters |
JP4026422B2 (ja) | 2002-06-19 | 2007-12-26 | 富士電機デバイステクノロジー株式会社 | 電源制御回路、多チャネル電源回路装置、及びソフトスタート回路 |
JP4299530B2 (ja) | 2002-11-19 | 2009-07-22 | 富士通マイクロエレクトロニクス株式会社 | 制御回路、dc−dcコンバータ及び電子機器 |
JP4292974B2 (ja) * | 2003-12-16 | 2009-07-08 | 株式会社日立製作所 | 電源装置及びそれを用いたハードディスク装置、ic |
US7417877B2 (en) * | 2004-07-27 | 2008-08-26 | Silicon Laboratories Inc. | Digital power supply with programmable soft start |
JP2006288054A (ja) | 2005-03-31 | 2006-10-19 | Toshiba Microelectronics Corp | ソフトスタート回路 |
-
2007
- 2007-03-27 JP JP2007082596A patent/JP5211523B2/ja active Active
-
2008
- 2008-03-27 US US12/057,001 patent/US7714557B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US7714557B2 (en) | 2010-05-11 |
JP2008245431A (ja) | 2008-10-09 |
US20080238395A1 (en) | 2008-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5211523B2 (ja) | Dc−dcコンバータ、電源供給方法および電源供給システム | |
KR101247467B1 (ko) | 승압/강압형 스위칭 레귤레이터 | |
EP2899709B1 (en) | DC/DC converter, switching power supply device, and electronic apparatus | |
KR101243595B1 (ko) | 다출력 전원 장치 | |
KR101345931B1 (ko) | Dc-dc 변환기 제어 장치 및 dc-dc 변환기 | |
TWI385902B (zh) | 下降電路以及多相位直流對直流轉換器 | |
JP5470765B2 (ja) | スイッチング電源回路 | |
US20170126119A1 (en) | FEEDFORWARD CIRCUIT FOR DC-to-DC CONVERTERS WITH DIGITAL VOLTAGE CONTROL LOOP | |
JP5625958B2 (ja) | 出力電圧切替機能を備えたスイッチング電源装置 | |
JP6210565B2 (ja) | チャージ・ポンプレギュレータおよびその制御方法 | |
JP6015370B2 (ja) | スイッチング電源装置 | |
JP4026422B2 (ja) | 電源制御回路、多チャネル電源回路装置、及びソフトスタート回路 | |
US8228051B2 (en) | Switched mode power supply with frequency modulation control | |
KR20150024611A (ko) | 전하 펌프 회로 | |
JP5303762B2 (ja) | 波形処理回路。 | |
CN113568461B (zh) | 电源装置 | |
JPH05111241A (ja) | Dc−dcコンバータ | |
JP4299530B2 (ja) | 制御回路、dc−dcコンバータ及び電子機器 | |
JP6404012B2 (ja) | 信号処理装置 | |
JP2013198253A (ja) | Dc/dcコンバータ | |
JP6529128B2 (ja) | 基準電圧発生回路及びスイッチング電源装置 | |
EP2128990B1 (en) | A method and circuit for converting an N-bit digital value into an analog value | |
CN112448578B (zh) | 开关电源电路 | |
US8188722B2 (en) | DC gain improvement of a digitally controlled DC-DC converter by LSB tuning | |
US20060245130A1 (en) | Delay circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091106 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130211 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5211523 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |