JP5211523B2 - Ｄｃ−ｄｃコンバータ、電源供給方法および電源供給システム - Google Patents
Ｄｃ−ｄｃコンバータ、電源供給方法および電源供給システム Download PDFInfo
- Publication number
- JP5211523B2 JP5211523B2 JP2007082596A JP2007082596A JP5211523B2 JP 5211523 B2 JP5211523 B2 JP 5211523B2 JP 2007082596 A JP2007082596 A JP 2007082596A JP 2007082596 A JP2007082596 A JP 2007082596A JP 5211523 B2 JP5211523 B2 JP 5211523B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- converter
- output
- soft start
- accumulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 13
- 230000001186 cumulative effect Effects 0.000 claims description 6
- 230000001360 synchronised effect Effects 0.000 description 15
- 101100171060 Caenorhabditis elegans div-1 gene Proteins 0.000 description 9
- 101100225969 Aquifex aeolicus (strain VF5) era gene Proteins 0.000 description 7
- 101100120423 Arabidopsis thaliana FTB gene Proteins 0.000 description 7
- 101100065508 Zea mays ERA1 gene Proteins 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 5
- 101100339482 Colletotrichum orbiculare (strain 104-T / ATCC 96160 / CBS 514.97 / LARS 414 / MAFF 240422) HOG1 gene Proteins 0.000 description 4
- 101001062854 Rattus norvegicus Fatty acid-binding protein 5 Proteins 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/36—Means for starting or stopping converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/901—Starting circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
本発明は、スイッチング電源のソフトスタート動作時の制御を行うＤＣ−ＤＣコンバータおよび電源供給システムに関するものであり、特に、多チャネルスイッチング電源に対してディジタル制御によりソフトスタート動作が行なわれる際のソフトスタート時間の調整を行なうＤＣ−ＤＣコンバータ、電源供給方法および電源供給システムに関するものである。
特許文献１に開示されている多チャネル電源回路装置を図５に示す。発振器１００は、ソフトスタート設定端子３００に接続した抵抗Ｒｄの抵抗値に応じた発振周期で基本パルスＰｂｐを生成する。カウンタ回路２１０は、発振器１００から基本パルスＰｂｐが入力され、そのパルス数を計数することによって、４ビットのディジタル信号Ｓ１〜Ｓ４をカウントアップするものである。ＤＡコンバータ２３０は、カウンタ回路２１０から入力されるディジタル信号Ｓ１〜Ｓ４を、１６段階に抵抗分圧されたアナログ信号Ｖｓに変換して出力するものである。１６の抵抗Ｒ１〜Ｒ１６の直列抵抗回路が用いられる。アナログ信号Ｖｓは、４ビットのディジタル信号Ｓ１〜Ｓ４に応じて順次１段階ずつ切り替えられ、逐次に上昇する電圧信号として出力される。これにより、ソフトスタート動作が行われる。
なお、ソフトスタート回路に関するその他の関連技術として、特許文献２および３が開示されている。
上記に記載した特許文献１では、ソフトスタート時間を規定して逐次に上昇するアナログ信号Ｖｓの時間傾きは、カウンタ回路２１０から出力されるディジタル信号Ｓ１〜Ｓ４のビット数に応じて可変とすることは可能ではある。
ＤＡコンバータ２３０では、通常、後段回路などとの整合性から、出力されるアナログ信号Ｖｓの、最小電圧値および最大電圧値は予め定められた電圧値に設定される。入力されるディジタル信号は、最小電圧値から最大電圧値に至るまでの間を、ディジタル信号の論理レベルの組合せ数で均等に分割して得られる電圧値に対応させてアナログ信号にＤＡ変換される。発振器１００で生成される基本パルスＰｂｐの発振周期が一定であれば、ディジタル信号を構成するビット数が少数ビットであるほど、アナログ信号Ｖｓが最小電圧値から最大電圧値に至るまでの時間が短くなり、時間傾きは急になる。これにより、ソフトスタート時間は短くなる。
例えば、ディジタル信号が４ビットで構成されれば、アナログ信号Ｖｓは、１６段階で最小電圧値から最大電圧値に至る。また、ディジタル信号が５ビットで構成されれば、アナログ信号Ｖｓは、３２段階で最小電圧値から最大電圧値に至る。一定の発振周期で基本パルスＰｂｐが生成されれば、最小電圧値から最大電圧値に至る段階数がより少ない段階数である４ビット構成のディジタル信号の場合に、アナログ信号Ｖｓは急な傾きで電圧上昇する。
このため、特許文献１においてソフトスタート時間を調整するためには、カウンタ回路２１０でカウントされるディジタル信号のビット数を調整しなければならない。加えて、調整されたディジタル信号のビット数に応じて、ＤＡコンバータ２３０では、ディジタル信号からアナログ信号ＶｓにＤＡ変換する電圧値も変更しなければならない。ソフトスタート時間の調整に応じて、カウンタ回路２１０およびＤＡコンバータ２３０の回路構成を変更しなければならず、実使用状態でのソフトスタート時間の調整、変更が困難になるおそれがあり問題である。また、実使用状態でのソフトスタート時間の調整、変更を可能とするためには、カウンタ回路２１０およびＤＡコンバータ２３０の回路構成の切り替えや変更を可能としなければならず、回路規模の増大を招来するおそれがあり問題である。
本発明は前記背景技術に鑑みなされたものであり、起動時のソフトスタート動作をディジタル制御により行なう場合に、ソフトスタート時間の調整や変更を、回路構成の変更を必要とすることなく柔軟に行うことが可能なＤＣ−ＤＣコンバータ、電源供給方法および電源供給システムを提供することを目的とする。
その解決手段は、ソフトスタート用信号を入力するための入力部を備え出力電圧信号と基準電圧信号との差を増幅して出力する誤差増幅器と、前記誤差増幅器の出力を用いて第１スイッチングトランジスタと第２スイッチングトランジスタとのＯＮとＯＦＦとを制御するＰＷＭ制御回路とを備えたＤＣ−ＤＣコンバータにおいて、周波数信号を所定の分周比で分周して分周周波数信号を出力する分周器と、前記分周周波数信号に応答して、分周比に対応して定められた加算値の加算動作をするアキュムレータと前記アキュムレータの出力に基づいて前記ソフトスタート用信号を生成するＤＡコンバータと、を備えることを特徴とするＤＣ−ＤＣコンバータである。
また、他の解決手段は、ＣＰＵと、ソフトスタート用信号を入力するための入力部を備え出力電圧信号と基準電圧信号との差を増幅して出力する誤差増幅器と、該誤差増幅器の出力を用いて第１スイッチングトランジスタと第２スイッチングトランジスタとのＯＮとＯＦＦとを制御するＰＷＭ制御回路とを備えたＤＣ−ＤＣコンバータと、を有する電源供給システムにおいて、前記ＤＣ−ＤＣコンバータは、周波数信号を所定の分周比で分周して分周周波数信号を出力する分周器と、前記分周周波数信号に応答して、前記ＣＰＵから供給される加算値の加算動作をするアキュムレータと、前記アキュムレータの出力に基づいて前記ソフトスタート用信号を生成するＤＡコンバータと、を備えることを特徴とする電源供給システムである。
またさらに、他の解決手段は、基準電圧信号又はソフトスタート信号の低電位側の信号と出力電圧信号との誤差を増幅し、前記誤差増幅器の出力を用いて第１スイッチングトランジスタと第２スイッチングトランジスタとのＯＮとＯＦＦとをＰＷＭ制御する制御を行って、前記出力電圧信号を出力する電源供給方法において、周波数信号を所定の分周比で分周して分周周波数信号を出力し、前記分周周波数信号に応答して、前記分周比に対応して定められた加算値の累積加算を行い、前記累積加算結果に基づいて前記ソフトスタート用信号を生成することを備えることを特徴とする電源供給方法である。
本発明では、分周周波数信号ごとに分周比に対応して定められた加算値、あるいはＣＰＵから供給される加算値が順次加算され、アキュムレータの出力に基づく値がＤＡ変換されて順次増加するソフトスタート用信号が出力される。さらに、このソフトスタート用信号により、ＤＣ−ＤＣコンバータの出力電圧が制御される。
これにより、起動時のソフトスタート動作をディジタル制御により行なう場合に、ソフトスタート時間の調整や変更を、回路構成の変更を必要とすることなく柔軟に行うことが可能となる。
これにより、起動時のソフトスタート動作をディジタル制御により行なう場合に、ソフトスタート時間の調整や変更を、回路構成の変更を必要とすることなく柔軟に行うことが可能となる。
また、他の解決手段は、第１ソフトスタート用信号を入力するための入力部を備え第１の出力電圧信号と第１基準電圧信号との差を増幅して出力する第１の誤差増幅器と、第２ソフトスタート用信号を入力するための入力部を備え第２の出力電圧信号と第２基準電圧信号との差を増幅して出力する第２の誤差増幅器と、前記第１の誤差増幅器の出力を用いて第１スイッチングトランジスタと第２スイッチングトランジスタとのＯＮとＯＦＦとを制御する第１のＰＷＭ制御回路と、前記第２の誤差増幅器の出力を用いて第３スイッチングトランジスタと第４スイッチングトランジスタとのＯＮとＯＦＦとを制御する第２のＰＷＭ制御回路と、を備えたＤＣ−ＤＣコンバータにおいて、周波数信号を分周して分周周波数信号を出力する分周器と、前記分周周波数信号と第１の制御信号とに基づいて加算動作する第１のアキュムレータと、前記分周周波数信号と第２の制御信号とに基づいて加算動作する第２のアキュムレータと前記第１のアキュムレータの出力に基づいて前記第１のソフトスタート用信号を生成する第１のＤＡコンバータと、前記第２のアキュムレータの出力に基づいて前記第２のソフトスタート用信号を生成する第第２のＤＡコンバータと、を備えることを特徴とするＤＣ−ＤＣコンバータである。
また、他の解決手段は、ＣＰＵと、第１ソフトスタート用信号を入力するための入力部を備え第１の出力電圧信号と第１基準電圧信号との差を増幅して出力する第１の誤差増幅器と、第２ソフトスタート用信号を入力するための入力部を備え第２の出力電圧信号と第２基準電圧信号との差を増幅して出力する第２の誤差増幅器と、前記第１の誤差増幅器の出力を用いて第１スイッチングトランジスタと第２スイッチングトランジスタとのＯＮとＯＦＦとを制御する第１のＰＷＭ制御回路と、前記第２の誤差増幅器の出力を用いて第３スイッチングトランジスタと第４スイッチングトランジスタとのＯＮとＯＦＦとを制御する第２のＰＷＭ制御回路と、周波数信号を分周して分周周波数信号を出力する分周器と、前記ＣＰＵから供給される第１の制御信号と前記分周周波数信号とに基づいて加算動作する第１のアキュムレータと、前記ＣＰＵから供給される第２の制御信号と前記分周周波数信号とに基づいて加算動作する第２のアキュムレータと前記第１のアキュムレータの出力に基づいて前記第１のソフトスタート用信号を生成する第１のＤＡコンバータと、前記第２のアキュムレータの出力に基づいて前記第２のソフトスタート用信号を生成する第２のＤＡコンバータと、を備えることを特徴とする電源供給システムである。
本発明では、第１のアキュムレータおよび第２のアキュムレータの加算動作に共通に使用される分周周波数信号が生成され、第１の出力電圧信号および第２の出力電圧信号の生成部ごとにソフトスタート回路が備えられている。それぞれのソフトスタート回路は、初期化動作の後に動作を開始し、共通の分周周波数信号に応じて第１の制御信号および第２の制御信号をそれぞれ順次加算し、その加算結果をＤＡ変換して、順次増加する第１のソフトスタート用信号および第２のソフトスタート用信号をそれぞれ出力する。さらに、それぞれのソフトスタート回路は、そのソフトスタート用信号に応じて出力電圧を制御する。
これにより、制御信号を第１の出力電圧および第２の出力電圧の生成部ごとに設定することにより、第１の出力電圧および第２の出力電圧の生成部ごとにソフトスタートの電圧傾きを設定することが、回路構成の変更を必要とすることなく柔軟に行うことが可能となる。
これにより、制御信号を第１の出力電圧および第２の出力電圧の生成部ごとに設定することにより、第１の出力電圧および第２の出力電圧の生成部ごとにソフトスタートの電圧傾きを設定することが、回路構成の変更を必要とすることなく柔軟に行うことが可能となる。
本発明によれば、起動時のソフトスタート動作をディジタル制御により行なう場合に、ソフトスタート時間の調整や変更を、回路構成の変更を必要とすることなく柔軟に行うことが可能なＤＣ−ＤＣコンバータ、電源供給方法および電源供給システムを提供することが可能となる。
以下、本発明のＤＣ−ＤＣコンバータおよび電源供給システムについて具体化した実施形態を図１〜図４に基づき図面を参照しつつ詳細に説明する。
（第１実施形態）
図１は、第１実施形態にかかるＤＣ−ＤＣコンバータ１の構成を示す回路図である。ＤＣ−ＤＣコンバータ１はメインスイッチングトランジスタＦＥＴ１がＮＭＯＳで構成される降圧型ＤＣ−ＤＣコンバータである。
図１は、第１実施形態にかかるＤＣ−ＤＣコンバータ１の構成を示す回路図である。ＤＣ−ＤＣコンバータ１はメインスイッチングトランジスタＦＥＴ１がＮＭＯＳで構成される降圧型ＤＣ−ＤＣコンバータである。
ＤＣ−ＤＣコンバータ１は制御回路２と、メインスイッチングトランジスタＦＥＴ１と、同期整流トランジスタＦＥＴ２と、コイルＬ１と、容量素子Ｃ１とを備えている。入力電源Ｖｉｎと、接地電位との間に、メインスイッチングトランジスタＦＥＴ１および同期整流トランジスタＦＥＴ２がこの順で接続されている。また、メインスイッチングトランジスタＦＥＴ１と、同期整流トランジスタＦＥＴ２との接続点には、コイルＬ１の一端が接続されている。コイルＬ１の他端は容量素子Ｃ１および制御回路２のフィードバック端子ＦＢ１に接続されている。
制御回路２は、メインスイッチングトランジスタＦＥＴ１および同期整流トランジスタＦＥＴ２を制御する回路である。制御回路２は、三角波発振器ＯＳＣ１と、分周器ＤＩＶ１と、加算器ＡＣ１と、ＤＡコンバータＤＡ１と、ローパスフィルタＬＰＦ１と、抵抗素子Ｒ１，Ｒ２と、基準電源ｅ１と、エラーアンプＥＲＡ１と、ＰＷＭ制御部ＰＷＭ１とを備えている。
三角波発振器ＯＳＣ１の出力信号は、ＰＷＭ制御部ＰＷＭ１のマイナス端子に入力されると共に分周器ＤＩＶ１のクロック入力端子ＣＫＩに入力されている。分周器ＤＩＶ１の分周比端子Ｎは、制御回路２の分周比端子Ｎに接続されている。制御回路２の分周比端子Ｎに入力される値は、不図示のＣＰＵにより可変に調整される。分周比端子Ｎの信号の大きさを変えることにより、分周器ＤＩＶ１の分周比を変えることができる。例えば、分周比端子Ｎの信号が２の場合は、分周器ＤＩＶ１は２分周器として動作し、分周比端子Ｎの信号が３の場合は、分周器ＤＩＶ１は３分周器として動作する。これにより、後述の加算器ＡＣ１のクロック入力端子ＣＫに入力するクロック信号の周波数を柔軟に調整することができる。
加算器ＡＣ１では、クロック入力端子ＣＫに分周器ＤＩＶ１のクロック出力端子ＣＫＯが接続され、リセット入力端子ＲＳＴに制御回路２の制御端子ＣＮＴが接続されている。また、加算値入力端子Ａ［６：０］には、制御回路２の加算値入力端子Ａ［６：０］が接続されている。制御回路２の制御端子ＣＮＴおよび加算値入力端子Ａ［６：０］には、不図示のＣＰＵにより信号が入力制御される。また、加算値出力端子Ｂ［６：０］はＤＡコンバータＤＡ１の入力端子Ｄ［６：０］に接続されている。
次いで、加算器ＡＣ１の構成について説明する。図２は加算器ＡＣ１の一例を示す回路図である。加算器ＡＣ１は、ハーフアダーＨＡ１と、フルアダーＦＡ１〜ＦＡ６と、Ｄフリップフロップ（図中ではＤ−Ｆ／Ｆと表記）ＦＦ１〜ＦＦ７とを備えている。
ハーフアダーＨＡ１のキャリー出力端子ＣＯはフルアダーＦＡ１のキャリー入力端子ＣＩに接続されている。以後、フルアダーＦＡｎ（ｎ＝１〜５）のキャリー出力端子ＣＯはフルアダーＦＡｎ＋１のキャリー入力端子ＣＩに接続され、７ビットの加算器を構成する。また、ハーフアダーＨＡ１およびフルアダーＦＡ１〜ＦＡ６の結果出力端子Ｏは、ＤフリップフロップＦＦ１〜ＦＦ７のデータ端子Ｄに接続されており、出力端子ＱはハーフアダーＨＡ１およびフルアダーＦＡ１〜ＦＡ６の加算入力端子Ｂに接続されている。
加算器ＡＣ１のクロック入力端子ＣＫは、ＤフリップフロップＦＦ１〜ＦＦ７のクロック入力端子ＣＫに接続されている。従って、加算器ＡＣ１のクロック入力端子ＣＫにクロック信号が入力されるたびに加算値入力端子Ａ［６：０］の値が加算されていくこととなる。これにより、ソフトスタート時間の調整や変更を、回路構成の変更を必要とすることなく柔軟に行うことが可能となる。
また、ＤフリップフロップＦＦ１〜ＦＦ７のクリア端子ＣＬには加算器ＡＣ１のリセット入力端子ＲＳＴが接続されている。これにより、リセット入力端子ＲＳＴがハイレベルになるとＤフリップフロップＦＦ１〜ＦＦ７はリセットされて、Ｂ［６：０］が０となる。
また、ＤフリップフロップＦＦ１〜ＦＦ７のクリア端子ＣＬには加算器ＡＣ１のリセット入力端子ＲＳＴが接続されている。これにより、リセット入力端子ＲＳＴがハイレベルになるとＤフリップフロップＦＦ１〜ＦＦ７はリセットされて、Ｂ［６：０］が０となる。
図１に戻り、ＤＡコンバータＤＡ１は公知のＲ２Ｒラダー回路で構成されており、入力端子Ｄ［６：０］の信号に基づく値のアナログ電圧をアナログ出力端子ＡＯから出力する。
アナログ出力端子ＡＯからの信号はローパスフィルタＬＰＦ１を介して、ソフトスタート電圧ＶｄｓｓとしてエラーアンプＥＲＡ１の非反転入力端子に入力される。
フィードバック端子ＦＢ１からの信号は抵抗素子Ｒ１，Ｒ２で分圧され、エラーアンプＥＲＡ１の反転端子に入力される。一方、基準電源ｅ１の出力電圧がエラーアンプＥＲＡ１の非反転端子に入力される。エラーアンプＥＲＡ１では、非反転端子に入力されるソフトスタート電圧Ｖｄｓｓと基準電源ｅ１の出力電圧のうち、ソフトスタート電圧Ｖｄｓｓを優先して、出力電圧Ｖｏｐ１の出力が決定される。
ＰＷＭ制御部ＰＷＭ１では、プラス端子に出力電圧Ｖｏｐ１が入力される。そして、制御回路２のハイサイド出力端子ＤＨ１を介してメインスイッチングトランジスタＦＥＴ１を制御する出力端子Ｑからの信号と、制御回路２のローサイド出力端子ＤＬ１を介して同期整流トランジスタＦＥＴ２を制御する出力端子ＸＱからの信号が出力される。
次いで、第１実施形態にかかるＤＣ−ＤＣコンバータ１の動作について説明する。図３は第１実施形態にかかるＤＣ−ＤＣコンバータ１の動作を示すタイミングチャートである。横軸は時間ｔであり、縦軸はソフトスタート電圧Ｖｄｓｓの値である。
加算値入力端子Ａ［６：０］の信号が１の場合には、分周比端子Ｎの信号が１、２，３の値を取ると、それに応じて、ソフトスタート電圧Ｖｄｓｓがリファレンス電源ｅ１の電圧（本例では０．６Ｖ）に達するソフトスタート時間Ｔが１Ｔ、２Ｔ、３Ｔに変化する。また、加算値入力端子Ａ［６：０］の信号の値を２にすると、ソフトスタート時間が１／２Ｔとなる。
また、この場合のソフトスタート時間Ｔは、Ｔ＝（Ｖｅ１／Ａ［６：０］＊Ｖｄａｃ）×Ｎ÷ＦＯＳＣ１となる。ここで、Ｖｅ１はリファレンス電源ｅ１の電圧、ＶｄａｃはＤＡコンバータの分解能、ＦＯＳＣ１は三角波発振器ＯＳＣ１の発振周波数である。
以上詳細に説明したとおり、第１実施形態に係るＤＣ−ＤＣコンバータ１によれば、起動時のソフトスタート動作をディジタル制御により行なう場合に、ソフトスタート時間の調整や変更を、回路構成の変更を必要とすることなく柔軟に行うことが可能なソフトスタート回路を構成することができる。
（第２実施形態）
次いで第２実施形態にかかる２チャネルＤＣ−ＤＣコンバータ１１について説明する。図４は、第２実施形態にかかる２チャネルＤＣ−ＤＣコンバータ１１の構成を示す回路図である。２チャネルＤＣ−ＤＣコンバータ１１は、第１実施形態にかかるＤＣ−ＤＣコンバータ１を２チャネル組み合わせた降圧型のＤＣ−ＤＣコンバータである。
次いで第２実施形態にかかる２チャネルＤＣ−ＤＣコンバータ１１について説明する。図４は、第２実施形態にかかる２チャネルＤＣ−ＤＣコンバータ１１の構成を示す回路図である。２チャネルＤＣ−ＤＣコンバータ１１は、第１実施形態にかかるＤＣ−ＤＣコンバータ１を２チャネル組み合わせた降圧型のＤＣ−ＤＣコンバータである。
２チャネルＤＣ−ＤＣコンバータ１１は、制御回路１２と、第１メインスイッチングトランジスタＦＥＴ１１と、第１同期整流トランジスタＦＥＴ１２と、第１コイルＬ１１と、第１容量素子Ｃ１１と、第２メインスイッチングトランジスタＦＥＴ１３と、第２同期整流トランジスタＦＥＴ１４と、第２コイルＬ１２と、第２容量素子Ｃ１２とを備えている。
入力電源Ｖｉｎ１１と、接地電位との間に、ＮＭＯＳからなる第１メインスイッチングトランジスタＦＥＴ１１および第１同期整流トランジスタＦＥＴ１２がこの順で接続されている。また、第１メインスイッチングトランジスタＦＥＴ１１と、第１同期整流トランジスタＦＥＴ１２との接続点には、第１コイルＬ１１の一端が接続されている。第１コイルＬ１１の他端は第１容量素子Ｃ１１および制御回路１２のフィードバック端子ＦＢ１１に接続されている。
一方、入力電源Ｖｉｎ１２と、接地電位との間に、ＮＭＯＳからなる第２メインスイッチングトランジスタＦＥＴ１３および第２同期整流トランジスタＦＥＴ１４がこの順で接続されている。また、第２メインスイッチングトランジスタＦＥＴ１３と、第２同期整流トランジスタＦＥＴ１４との接続点には、第２コイルＬ１２の一端が接続されている。第２コイルＬ１２の他端は第２容量素子Ｃ１２および制御回路１２のフィードバック端子ＦＢ１２に接続されている。
制御回路１２は、第１メインスイッチングトランジスタＦＥＴ１１、第１同期整流トランジスタＦＥＴ１２、第２メインスイッチングトランジスタＦＥＴ１３および第２同期整流トランジスタＦＥＴ１４を制御する回路である。制御回路１２は、三角波発振器ＯＳＣ１１と、分周器ＤＩＶ１１と、加算器ＡＣ１１，ＡＣ１２と、ＤＡコンバータＤＡ１１，ＤＡ１２と、ローパスフィルタＬＰＦ１１，ＬＰＦ１２と、抵抗素子Ｒ１１〜Ｒ１４と、基準電源ｅ１１，ｅ１２と、エラーアンプＥＲＡ１１，ＥＲＡ１２と、ＰＷＭ制御部ＰＷＭ１１，ＰＷＭ１２とを備えている。
三角波発振器ＯＳＣ１１の出力信号は、ＰＷＭ制御部ＰＷＭ１１，ＰＷＭ１２のマイナス端子に入力されると共に分周器ＤＩＶ１１のクロック入力端子ＣＫＩに入力されている。分周器ＤＩＶ１１の分周比端子Ｎは、制御回路１２の分周比端子Ｎ１１に接続されている。制御回路１２の分周比端子Ｎ１１に入力される値は、不図示のＣＰＵにより制御される。第１実施形態にかかるＤＣ−ＤＣコンバータ１と同様に、分周比端子Ｎ１１の信号の大きさを変えることにより、分周器ＤＩＶ１１の分周比を可変に調整することができる。
加算器ＡＣ１１では、クロック入力端子ＣＫに分周器ＤＩＶ１１のクロック出力端子ＣＫＯが接続され、リセット入力端子ＲＳＴに制御回路１２の制御端子ＣＮＴ１１が接続されている。また、加算値入力端子Ａ［６：０］には、制御回路１２の加算値入力端子Ａ１１［６：０］が接続されている。制御回路１２の制御端子ＣＮＴ１１および加算値入力端子Ａ１１［６：０］は、不図示のＣＰＵにより制御される。また、加算値出力端子Ｂ［６：０］はＤＡ１１の入力端子Ｄ［６：０］に接続されている。なお、加算器ＡＣ１１の構成は第１実施形態の加算器ＡＣ１（図２）と同様であるので説明は省略する。
ＤＡコンバータＤＡ１１は公知のＲ２Ｒラダー回路で構成されており、入力端子Ｄ［６：０］の信号に基づく値のアナログ電圧をアナログ出力端子ＡＯから出力する。
アナログ出力端子ＡＯからの信号はローパスフィルタＬＰＦ１１を介して、ソフトスタート電圧Ｖｄｓｓ１１としてエラーアンプＥＲＡ１１の非反転入力端子に入力される。
フィードバック端子ＦＢ１１からの信号は抵抗素子Ｒ１１，Ｒ１２で分圧され、エラーアンプＥＲＡ１１の反転端子に入力される。一方、基準電源ｅ１１の出力電圧がＥＲＡ１１の非反転端子に入力される。エラーアンプＥＲＡ１１では、非反転端子に入力されるソフトスタート電圧Ｖｄｓｓ１１と基準電源ｅ１１の出力電圧のうち、ソフトスタート電圧Ｖｄｓｓ１１を優先して、出力電圧Ｖｏｐ１１の出力が決定される。
ＰＷＭ制御部ＰＷＭ１１では、プラス端子に出力電圧Ｖｏｐ１１が入力される。そして、制御回路１２のハイサイド出力端子ＤＨ１１を介して第１メインスイッチングトランジスタＦＥＴ１１を制御する出力端子Ｑからの信号と、制御回路１２のローサイド出力端子ＤＬ１１を介して第１同期整流トランジスタＦＥＴ１２を制御する出力端子ＸＱからの信号とが出力される。
加算器ＡＣ１２では、クロック入力端子ＣＫに分周器ＤＩＶ１２のクロック出力端子ＣＫＯが接続され、リセット入力端子ＲＳＴに制御回路１２の制御端子ＣＮＴ１２が接続されている。また、加算値入力端子Ａ［６：０］には、制御回路１２の加算値入力端子Ａ１２［６：０］が接続されている。制御回路１２の制御端子ＣＮＴ１２および加算値入力端子Ａ１２［６：０］は、不図示のＣＰＵにより制御される。また、加算値出力端子Ｂ［６：０］はＤＡ１２の入力端子Ｄ［６：０］に接続されている。なお、加算器ＡＣ１２の構成は第１実施形態の加算器ＡＣ１（図２）と同様であるので説明は省略する。
ＤＡコンバータＤＡ１２は公知のＲ２Ｒラダー回路で構成されており、入力端子Ｄ［６：０］の信号に基づく値のアナログ電圧をアナログ出力端子ＡＯから出力する。
アナログ出力端子ＡＯからの信号はローパスフィルタＬＰＦ１２を介して、ソフトスタート電圧Ｖｄｓｓ１２としてエラーアンプＥＲＡ１２の非反転入力端子に入力される。
フィードバック端子ＦＢ１２からの信号は抵抗素子Ｒ１３，Ｒ１４で分圧され、エラーアンプＥＲＡ１２の反転端子に入力される。一方、基準電源ｅ１２の出力電圧がＥＲＡ１２の非反転端子に入力される。エラーアンプＥＲＡ１２では、非反転端子に入力されるソフトスタート電圧Ｖｄｓｓ１２と基準電源ｅ１２の出力電圧のうち、ソフトスタート電圧Ｖｄｓｓ１２を優先して、出力電圧Ｖｏｐ１２の出力が決定される。
ＰＷＭ制御部ＰＷＭ１２では、プラス端子に出力電圧Ｖｏｐ１２が入力される。そして、制御回路１２のハイサイド出力端子ＤＨ１２を介して第２メインスイッチングトランジスタＦＥＴ１３を制御する出力端子Ｑからの信号と、制御回路１２のローサイド出力端子ＤＬ１２を介して第２同期整流トランジスタＦＥＴ１４を制御する出力端子ＸＱからの信号とが出力される。
以上詳細に説明したとおり、第２実施形態にかかる２チャネルＤＣ−ＤＣコンバータ１１によれば、起動時のソフトスタート動作をディジタル制御により行なう場合に、ソフトスタート時間の調整や変更を、回路構成の変更を必要とすることなく柔軟に行うことが可能なソフトスタート回路を構成することができる。
また、第２実施形態にかかる２チャネルＤＣ−ＤＣコンバータ１１では、加算値入力端子Ａ１１［６：０］と、加算値入力端子Ａ１２［６：０］とを個別に設定することができる。これによりチャネルごとにソフトスタートの電圧傾きを設定することが、回路構成の変更を必要とすることなく柔軟に行なうことができる。
なお、本発明は前記各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。
例えば、第１実施形態および第２実施形態においては、降圧型のＤＣ−ＤＣコンバータについて説明したが、本発明はこれに限定されるものではなく、昇圧型や昇降圧型のＤＣ−ＤＣコンバータにも同様に適用することができることは言うまでもない。
また、第１実施形態および第２実施形態においては、メインスイッチングトランジスタにＮＭＯＳを用いた構成について説明したが、本発明はこれに限定されるものではなく、メインスイッチングトランジスタにＰＭＯＳを用いた構成にも同様に適用することができる。
さらに、第２実施形態では２チャネルＤＣ−ＤＣコンバータ１１の構成について説明したが、さらに多チャネルのＤＣ−ＤＣコンバータにも同様に適用することができる。
例えば、第１実施形態および第２実施形態においては、降圧型のＤＣ−ＤＣコンバータについて説明したが、本発明はこれに限定されるものではなく、昇圧型や昇降圧型のＤＣ−ＤＣコンバータにも同様に適用することができることは言うまでもない。
また、第１実施形態および第２実施形態においては、メインスイッチングトランジスタにＮＭＯＳを用いた構成について説明したが、本発明はこれに限定されるものではなく、メインスイッチングトランジスタにＰＭＯＳを用いた構成にも同様に適用することができる。
さらに、第２実施形態では２チャネルＤＣ−ＤＣコンバータ１１の構成について説明したが、さらに多チャネルのＤＣ−ＤＣコンバータにも同様に適用することができる。
なお、三角波発振器の出力信号ＦＯＳＣ１，ＦＯＳＣ１１は周波数信号の一例、加算値入力端子Ａ［６：０］，Ａ１１［６：０］，Ａ１２［６：０］の信号の値は制御信号の一例、分周器ＤＩＶ１，ＤＩＶ１１，ＤＩＶ１２の出力信号は分周周波数信号の一例、エラーアンプＥＲＡ１は誤差増幅器の一例，ＥＲＡ１１は第１の誤差増幅器の一例，ＥＲＡ１２は第２の誤差増幅器の一例である。
ここで、本発明の技術思想により、背景技術における課題を解決するための手段を以下に列記する。
（付記１） ソフトスタート用信号を入力するための入力部を備え出力電圧信号と基準電圧信号との差を増幅して出力する誤差増幅器と、前記誤差増幅器の出力を用いて第１スイッチングトランジスタと第２スイッチングトランジスタとのＯＮとＯＦＦとを制御するＰＷＭ制御回路とを備えたＤＣ−ＤＣコンバータにおいて、
周波数信号を分周して分周周波数信号を出力する分周器と、
前記分周周波数信号と制御信号とに基づいて加算動作するアキュムレータと、
前記アキュムレータの出力に基づいて前記ソフトスタート用信号を生成するＤＡコンバータと、
を備えることを特徴とするＤＣ−ＤＣコンバータ。
（付記２） 前記アキュムレータは、加算値としての前記制御信号に基づいてソフトスタート時間を制御すること
を特徴とする付記１に記載のＤＣ−ＤＣコンバータ。
（付記３） 前記アキュムレータは、前記制御信号の値が増加すると前記ソフトスタート時間を短くする制御を行うこと
を特徴とする付記２に記載のＤＣ−ＤＣコンバータ。
（付記４） ソフトスタート時間は、
（Ｖｒｅｆ／ＡＮ＊Ｖｄａｃ）×Ｎ÷ｆｏｓｃ
Ｖｒｅｆ：基準電圧、ＡＮ：制御信号、Ｖｄａｃ：ＤＡコンバータの分解能、
Ｎ：分周比、ｆｏｓｃ：周波数信号、
で設定されることを特徴とする付記１乃至付記３の何れかに記載のＤＣ−ＤＣコンバータ。
（付記５） 前記アキュムレータは、リセット信号に基づいてソフトスタートをリセットすること
を特徴とする付記１乃至付記４の何れかに記載のＤＣ−ＤＣコンバータ。
（付記６） 前記ソフトスタート信号が所定値になると、前記アキュムレータは前記ＤＡコンバータに出力する信号を一定値にすること
を特徴とする付記１乃至付記５の何れかに記載のＤＣ−ＤＣコンバータ。
（付記７） 前記誤差増幅器は、前記基準電圧信号又は前記ソフトスタート信号の低電位側の信号と前記出力電圧信号との誤差を増幅すること
を特徴とする付記１乃至付記６の何れかに記載のＤＣ−ＤＣコンバータ。
（付記８） ＣＰＵと、
ソフトスタート用信号を入力するための入力部を備え出力電圧信号と基準電圧信号との差を増幅して出力する誤差増幅器と、該誤差増幅器の出力を用いて第１スイッチングトランジスタと第２スイッチングトランジスタとのＯＮとＯＦＦとを制御するＰＷＭ制御回路とを備えたＤＣ−ＤＣコンバータと、
を有する電源供給システムにおいて、
前記ＤＣ−ＤＣコンバータは、
周波数信号を分周して分周周波数信号を出力する分周器と、
前記ＣＰＵから供給される制御信号と前記分周周波数信号とに基づいて動作するアキュムレータと、
前記アキュムレータの出力に基づいて前記ソフトスタート用信号を生成するＤＡコンバータと、
を備えることを特徴とする電源供給システム。
（付記９） 前記ＣＰＵからリセット信号が供給され、前記ＤＣ−ＤＣコンバータは該リセット信号に基づいてソフトスタートをリセットすること
を特徴とする付記８に記載の電源供給システム。
（付記１０） 前記ＣＰＵから分周比信号が供給され、前記分周器は該分周比信号に基づいて前記周波数信号を分周すること
を特徴とする付記８又は付記９に記載の電源供給システム。
（付記１１） 基準電圧信号又はソフトスタート信号の低電位側の信号と出力電圧信号との誤差を増幅し、前記誤差増幅器の出力を用いて第１スイッチングトランジスタと第２スイッチングトランジスタとのＯＮとＯＦＦとをＰＷＭ制御する制御を行って、前記出力電圧信号を出力する電源供給方法において、
周波数信号を分周して分周周波数信号を出力し、
前記分周周波数信号に基づいて設定信号の累積加算を行い、
前記累積加算結果に基づいて前記ソフトスタート用信号を生成すること
を備えることを特徴とする電源供給方法。
（付記１２） 前記設定信号の値が増加するとソフトスタート時間を短くする制御を行うこと
を特徴とする付記１１に記載の電源供給方法。
（付記１３） ソフトスタート時間は、
（Ｖｒｅｆ／ＡＮ＊Ｖｄａｃ）×Ｎ÷ｆｏｓｃ
Ｖｒｅｆ：基準電圧、ＡＮ：制御信号、Ｖｄａｃ：ＤＡコンバータの分解能、
Ｎ：分周比、ｆｏｓｃ：周波数信号、
で設定されることを特徴とする付記１２又は付記１３に記載の電源供給方法。
（付記１４） 第１ソフトスタート用信号を入力するための入力部を備え第１の出力電圧信号と第１基準電圧信号との差を増幅して出力する第１の誤差増幅器と、
第２ソフトスタート用信号を入力するための入力部を備え第２の出力電圧信号と第２基準電圧信号との差を増幅して出力する第２の誤差増幅器と、
前記第１の誤差増幅器の出力を用いて第１スイッチングトランジスタと第２スイッチングトランジスタとのＯＮとＯＦＦとを制御する第１のＰＷＭ制御回路と、
前記第２の誤差増幅器の出力を用いて第３スイッチングトランジスタと第４スイッチングトランジスタとのＯＮとＯＦＦとを制御する第２のＰＷＭ制御回路と、
を備えたＤＣ−ＤＣコンバータにおいて、
周波数信号を分周して分周周波数信号を出力する分周器と、
前記分周周波数信号と第１の制御信号とに基づいて加算動作する第１のアキュムレータと、
前記分周周波数信号と第２の制御信号とに基づいて加算動作する第２のアキュムレータと、
前記第１のアキュムレータの出力に基づいて前記第１のソフトスタート用信号を生成する第１のＤＡコンバータと、
前記第２のアキュムレータの出力に基づいて前記第２のソフトスタート用信号を生成する第２のＤＡコンバータと、
を備えることを特徴とするＤＣ−ＤＣコンバータ。
（付記１５） 前記第１のアキュムレータは、加算値としての前記第１の制御信号に基づいて第１のソフトスタート時間を制御し、
前記第２のアキュムレータは、加算値としての前記第２の制御信号に基づいて第２のソフトスタート時間を制御し、
を特徴とする付記１４に記載のＤＣ−ＤＣコンバータ。
（付記１６） 前記第１のアキュムレータと前記第２のアキュムレータとは、前記第１の制御信号又は戦記第２の制御信号の値が増加すると前記第１のソフトスタート時間又は前記第２のソフトスタート時間を短くする制御を行うこと
を特徴とする付記１５に記載のＤＣ−ＤＣコンバータ。
（付記１７） ソフトスタート時間は、
（Ｖｒｅｆ／ＡＮ＊Ｖｄａｃ）×Ｎ÷ｆｏｓｃ
Ｖｒｅｆ：基準電圧、ＡＮ：制御信号、Ｖｄａｃ：ＤＡコンバータの分解能、
Ｎ：分周比、ｆｏｓｃ：周波数信号、
で設定されることを特徴とする付記１乃至付記３の何れかに記載のＤＣ−ＤＣコンバータ。
（付記１８） 前記第１のアキュムレータは、第１のリセット信号に基づいて第１のソフトスタートをリセットし、
前記第２のアキュムレータは、第２のリセット信号に基づいて第２のソフトスタートをリセットすること
を特徴とする付記１４乃至付記１７の何れかに記載のＤＣ−ＤＣコンバータ。
（付記１９） ＣＰＵと、
第１ソフトスタート用信号を入力するための入力部を備え第１の出力電圧信号と第１基準電圧信号との差を増幅して出力する第１の誤差増幅器と、
第２ソフトスタート用信号を入力するための入力部を備え第２の出力電圧信号と第２基準電圧信号との差を増幅して出力する第２の誤差増幅器と、
前記第１の誤差増幅器の出力を用いて第１スイッチングトランジスタと第２スイッチングトランジスタとのＯＮとＯＦＦとを制御する第１のＰＷＭ制御回路と、
前記第２の誤差増幅器の出力を用いて第３スイッチングトランジスタと第４スイッチングトランジスタとのＯＮとＯＦＦとを制御する第２のＰＷＭ制御回路と、
周波数信号を分周して分周周波数信号を出力する分周器と、
前記ＣＰＵから供給される第１の制御信号と前記分周周波数信号とに基づいて加算動作する第１のアキュムレータと、
前記ＣＰＵから供給される第２の制御信号と前記分周周波数信号とに基づいて加算動作する第２のアキュムレータと、
前記第１のアキュムレータの出力に基づいて前記第１のソフトスタート用信号を生成する第１のＤＡコンバータと、
前記第２のアキュムレータの出力に基づいて前記第２のソフトスタート用信号を生成する第２のＤＡコンバータと、
を備えることを特徴とする電源供給システム。
（付記２０） 前記ＣＰＵから分周比信号が供給され、前記分周器は該分周比信号に基づいて前記周波数信号を分周すること
を特徴とする付記１９に記載の電源供給システム。
（付記１） ソフトスタート用信号を入力するための入力部を備え出力電圧信号と基準電圧信号との差を増幅して出力する誤差増幅器と、前記誤差増幅器の出力を用いて第１スイッチングトランジスタと第２スイッチングトランジスタとのＯＮとＯＦＦとを制御するＰＷＭ制御回路とを備えたＤＣ−ＤＣコンバータにおいて、
周波数信号を分周して分周周波数信号を出力する分周器と、
前記分周周波数信号と制御信号とに基づいて加算動作するアキュムレータと、
前記アキュムレータの出力に基づいて前記ソフトスタート用信号を生成するＤＡコンバータと、
を備えることを特徴とするＤＣ−ＤＣコンバータ。
（付記２） 前記アキュムレータは、加算値としての前記制御信号に基づいてソフトスタート時間を制御すること
を特徴とする付記１に記載のＤＣ−ＤＣコンバータ。
（付記３） 前記アキュムレータは、前記制御信号の値が増加すると前記ソフトスタート時間を短くする制御を行うこと
を特徴とする付記２に記載のＤＣ−ＤＣコンバータ。
（付記４） ソフトスタート時間は、
（Ｖｒｅｆ／ＡＮ＊Ｖｄａｃ）×Ｎ÷ｆｏｓｃ
Ｖｒｅｆ：基準電圧、ＡＮ：制御信号、Ｖｄａｃ：ＤＡコンバータの分解能、
Ｎ：分周比、ｆｏｓｃ：周波数信号、
で設定されることを特徴とする付記１乃至付記３の何れかに記載のＤＣ−ＤＣコンバータ。
（付記５） 前記アキュムレータは、リセット信号に基づいてソフトスタートをリセットすること
を特徴とする付記１乃至付記４の何れかに記載のＤＣ−ＤＣコンバータ。
（付記６） 前記ソフトスタート信号が所定値になると、前記アキュムレータは前記ＤＡコンバータに出力する信号を一定値にすること
を特徴とする付記１乃至付記５の何れかに記載のＤＣ−ＤＣコンバータ。
（付記７） 前記誤差増幅器は、前記基準電圧信号又は前記ソフトスタート信号の低電位側の信号と前記出力電圧信号との誤差を増幅すること
を特徴とする付記１乃至付記６の何れかに記載のＤＣ−ＤＣコンバータ。
（付記８） ＣＰＵと、
ソフトスタート用信号を入力するための入力部を備え出力電圧信号と基準電圧信号との差を増幅して出力する誤差増幅器と、該誤差増幅器の出力を用いて第１スイッチングトランジスタと第２スイッチングトランジスタとのＯＮとＯＦＦとを制御するＰＷＭ制御回路とを備えたＤＣ−ＤＣコンバータと、
を有する電源供給システムにおいて、
前記ＤＣ−ＤＣコンバータは、
周波数信号を分周して分周周波数信号を出力する分周器と、
前記ＣＰＵから供給される制御信号と前記分周周波数信号とに基づいて動作するアキュムレータと、
前記アキュムレータの出力に基づいて前記ソフトスタート用信号を生成するＤＡコンバータと、
を備えることを特徴とする電源供給システム。
（付記９） 前記ＣＰＵからリセット信号が供給され、前記ＤＣ−ＤＣコンバータは該リセット信号に基づいてソフトスタートをリセットすること
を特徴とする付記８に記載の電源供給システム。
（付記１０） 前記ＣＰＵから分周比信号が供給され、前記分周器は該分周比信号に基づいて前記周波数信号を分周すること
を特徴とする付記８又は付記９に記載の電源供給システム。
（付記１１） 基準電圧信号又はソフトスタート信号の低電位側の信号と出力電圧信号との誤差を増幅し、前記誤差増幅器の出力を用いて第１スイッチングトランジスタと第２スイッチングトランジスタとのＯＮとＯＦＦとをＰＷＭ制御する制御を行って、前記出力電圧信号を出力する電源供給方法において、
周波数信号を分周して分周周波数信号を出力し、
前記分周周波数信号に基づいて設定信号の累積加算を行い、
前記累積加算結果に基づいて前記ソフトスタート用信号を生成すること
を備えることを特徴とする電源供給方法。
（付記１２） 前記設定信号の値が増加するとソフトスタート時間を短くする制御を行うこと
を特徴とする付記１１に記載の電源供給方法。
（付記１３） ソフトスタート時間は、
（Ｖｒｅｆ／ＡＮ＊Ｖｄａｃ）×Ｎ÷ｆｏｓｃ
Ｖｒｅｆ：基準電圧、ＡＮ：制御信号、Ｖｄａｃ：ＤＡコンバータの分解能、
Ｎ：分周比、ｆｏｓｃ：周波数信号、
で設定されることを特徴とする付記１２又は付記１３に記載の電源供給方法。
（付記１４） 第１ソフトスタート用信号を入力するための入力部を備え第１の出力電圧信号と第１基準電圧信号との差を増幅して出力する第１の誤差増幅器と、
第２ソフトスタート用信号を入力するための入力部を備え第２の出力電圧信号と第２基準電圧信号との差を増幅して出力する第２の誤差増幅器と、
前記第１の誤差増幅器の出力を用いて第１スイッチングトランジスタと第２スイッチングトランジスタとのＯＮとＯＦＦとを制御する第１のＰＷＭ制御回路と、
前記第２の誤差増幅器の出力を用いて第３スイッチングトランジスタと第４スイッチングトランジスタとのＯＮとＯＦＦとを制御する第２のＰＷＭ制御回路と、
を備えたＤＣ−ＤＣコンバータにおいて、
周波数信号を分周して分周周波数信号を出力する分周器と、
前記分周周波数信号と第１の制御信号とに基づいて加算動作する第１のアキュムレータと、
前記分周周波数信号と第２の制御信号とに基づいて加算動作する第２のアキュムレータと、
前記第１のアキュムレータの出力に基づいて前記第１のソフトスタート用信号を生成する第１のＤＡコンバータと、
前記第２のアキュムレータの出力に基づいて前記第２のソフトスタート用信号を生成する第２のＤＡコンバータと、
を備えることを特徴とするＤＣ−ＤＣコンバータ。
（付記１５） 前記第１のアキュムレータは、加算値としての前記第１の制御信号に基づいて第１のソフトスタート時間を制御し、
前記第２のアキュムレータは、加算値としての前記第２の制御信号に基づいて第２のソフトスタート時間を制御し、
を特徴とする付記１４に記載のＤＣ−ＤＣコンバータ。
（付記１６） 前記第１のアキュムレータと前記第２のアキュムレータとは、前記第１の制御信号又は戦記第２の制御信号の値が増加すると前記第１のソフトスタート時間又は前記第２のソフトスタート時間を短くする制御を行うこと
を特徴とする付記１５に記載のＤＣ−ＤＣコンバータ。
（付記１７） ソフトスタート時間は、
（Ｖｒｅｆ／ＡＮ＊Ｖｄａｃ）×Ｎ÷ｆｏｓｃ
Ｖｒｅｆ：基準電圧、ＡＮ：制御信号、Ｖｄａｃ：ＤＡコンバータの分解能、
Ｎ：分周比、ｆｏｓｃ：周波数信号、
で設定されることを特徴とする付記１乃至付記３の何れかに記載のＤＣ−ＤＣコンバータ。
（付記１８） 前記第１のアキュムレータは、第１のリセット信号に基づいて第１のソフトスタートをリセットし、
前記第２のアキュムレータは、第２のリセット信号に基づいて第２のソフトスタートをリセットすること
を特徴とする付記１４乃至付記１７の何れかに記載のＤＣ−ＤＣコンバータ。
（付記１９） ＣＰＵと、
第１ソフトスタート用信号を入力するための入力部を備え第１の出力電圧信号と第１基準電圧信号との差を増幅して出力する第１の誤差増幅器と、
第２ソフトスタート用信号を入力するための入力部を備え第２の出力電圧信号と第２基準電圧信号との差を増幅して出力する第２の誤差増幅器と、
前記第１の誤差増幅器の出力を用いて第１スイッチングトランジスタと第２スイッチングトランジスタとのＯＮとＯＦＦとを制御する第１のＰＷＭ制御回路と、
前記第２の誤差増幅器の出力を用いて第３スイッチングトランジスタと第４スイッチングトランジスタとのＯＮとＯＦＦとを制御する第２のＰＷＭ制御回路と、
周波数信号を分周して分周周波数信号を出力する分周器と、
前記ＣＰＵから供給される第１の制御信号と前記分周周波数信号とに基づいて加算動作する第１のアキュムレータと、
前記ＣＰＵから供給される第２の制御信号と前記分周周波数信号とに基づいて加算動作する第２のアキュムレータと、
前記第１のアキュムレータの出力に基づいて前記第１のソフトスタート用信号を生成する第１のＤＡコンバータと、
前記第２のアキュムレータの出力に基づいて前記第２のソフトスタート用信号を生成する第２のＤＡコンバータと、
を備えることを特徴とする電源供給システム。
（付記２０） 前記ＣＰＵから分周比信号が供給され、前記分周器は該分周比信号に基づいて前記周波数信号を分周すること
を特徴とする付記１９に記載の電源供給システム。
１ ＤＣ−ＤＣコンバータ
１１ ２チャネルＤＣ−ＤＣコンバータ
２，１２ 制御回路
ＡＣ１，ＡＣ１１，ＡＣ１２ 加算器
ＤＡ１，ＤＡ１１，ＤＡ１２ ＤＡコンバータ
ＤＩＶ１，ＤＩＶ１１，ＤＩＶ１２ 分周器
ＥＲＡ１，ＥＲＡ１１，ＥＲＡ１２ エラーアンプ
ＯＳＣ１，ＯＳＣ１１，ＯＳＣ１２ 三角波発振器
１１ ２チャネルＤＣ−ＤＣコンバータ
２，１２ 制御回路
ＡＣ１，ＡＣ１１，ＡＣ１２ 加算器
ＤＡ１，ＤＡ１１，ＤＡ１２ ＤＡコンバータ
ＤＩＶ１，ＤＩＶ１１，ＤＩＶ１２ 分周器
ＥＲＡ１，ＥＲＡ１１，ＥＲＡ１２ エラーアンプ
ＯＳＣ１，ＯＳＣ１１，ＯＳＣ１２ 三角波発振器
Claims (9)
- ソフトスタート用信号を入力するための入力部を備え出力電圧信号と基準電圧信号との差を増幅して出力する誤差増幅器と、前記誤差増幅器の出力を用いて第１スイッチングトランジスタと第２スイッチングトランジスタとのＯＮとＯＦＦとを制御するＰＷＭ制御回路とを備えたＤＣ−ＤＣコンバータにおいて、
周波数信号を所定の分周比で分周して分周周波数信号を出力する分周器と、
前記分周周波数信号に応答して、前記分周比に対応して定められた加算値の加算動作をするアキュムレータと、
前記アキュムレータの出力に基づいて前記ソフトスタート用信号を生成するＤＡコンバータと、
を備えることを特徴とするＤＣ−ＤＣコンバータ。 - 前記アキュムレータは、前記制御信号の値が増加すると前記ソフトスタート時間を短くする制御を行うこと
を特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。 - ソフトスタート時間は、
（Ｖｒｅｆ／ＡＮ＊Ｖｄａｃ）×Ｎ÷ｆｏｓｃ
Ｖｒｅｆ：基準電圧、ＡＮ：制御信号、Ｖｄａｃ：ＤＡコンバータの分解能、
Ｎ：分周比、ｆｏｓｃ：周波数信号、
で設定されることを特徴とする請求項１または請求項２に記載のＤＣ−ＤＣコンバータ。 - 前記アキュムレータは、リセット信号に基づいてソフトスタートをリセットすること
を特徴とする請求項１乃至請求項３の何れかに記載のＤＣ−ＤＣコンバータ。 - 前記ソフトスタート信号が所定値になると、前記アキュムレータは前記ＤＡコンバータに出力する信号を一定値にすること
を特徴とする請求項１乃至請求項４の何れかに記載のＤＣ−ＤＣコンバータ。 - ＣＰＵと、
ソフトスタート用信号を入力するための入力部を備え出力電圧信号と基準電圧信号との差を増幅して出力する誤差増幅器と、該誤差増幅器の出力を用いて第１スイッチングトランジスタと第２スイッチングトランジスタとのＯＮとＯＦＦとを制御するＰＷＭ制御回路とを備えたＤＣ−ＤＣコンバータと、
を有する電源供給システムにおいて、
前記ＤＣ−ＤＣコンバータは、
周波数信号を所定の分周比で分周して分周周波数信号を出力する分周器と、
前記分周周波数信号に応答して、前記ＣＰＵから供給される加算値の加算動作をするアキュムレータと、
前記アキュムレータの出力に基づいて前記ソフトスタート用信号を生成するＤＡコンバータと、
を備えることを特徴とする電源供給システム。 - 基準電圧信号又はソフトスタート信号の低電位側の信号と出力電圧信号との誤差を増幅し、前記誤差増幅器の出力を用いて第１スイッチングトランジスタと第２スイッチングトランジスタとのＯＮとＯＦＦとをＰＷＭ制御する制御を行って、前記出力電圧信号を出力する電源供給方法において、
周波数信号を所定の分周比で分周して分周周波数信号を出力し、
前記分周周波数信号に応答して、前記分周比に対応して定められた加算値の累積加算を行い、
前記累積加算結果に基づいて前記ソフトスタート用信号を生成すること
を備えることを特徴とする電源供給方法。 - 第１ソフトスタート用信号を入力するための入力部を備え第１の出力電圧信号と第１基準電圧信号との差を増幅して出力する第１の誤差増幅器と、
第２ソフトスタート用信号を入力するための入力部を備え第２の出力電圧信号と第２基準電圧信号との差を増幅して出力する第２の誤差増幅器と、
前記第１の誤差増幅器の出力を用いて第１スイッチングトランジスタと第２スイッチングトランジスタとのＯＮとＯＦＦとを制御する第１のＰＷＭ制御回路と、
前記第２の誤差増幅器の出力を用いて第３スイッチングトランジスタと第４スイッチングトランジスタとのＯＮとＯＦＦとを制御する第２のＰＷＭ制御回路と、
を備えたＤＣ−ＤＣコンバータにおいて、
周波数信号を分周して分周周波数信号を出力する分周器と、
前記分周周波数信号と第１の制御信号とに基づいて加算動作する第１のアキュムレータと、
前記分周周波数信号と第２の制御信号とに基づいて加算動作する第２のアキュムレータと、
前記第１のアキュムレータの出力に基づいて前記第１のソフトスタート用信号を生成する第１のＤＡコンバータと、
前記第２のアキュムレータの出力に基づいて前記第２のソフトスタート用信号を生成する第２のＤＡコンバータと、
を備えることを特徴とするＤＣ−ＤＣコンバータ。 - ＣＰＵと、
第１ソフトスタート用信号を入力するための入力部を備え第１の出力電圧信号と第１基準電圧信号との差を増幅して出力する第１の誤差増幅器と、
第２ソフトスタート用信号を入力するための入力部を備え第２の出力電圧信号と第２基準電圧信号との差を増幅して出力する第２の誤差増幅器と、
前記第１の誤差増幅器の出力を用いて第１スイッチングトランジスタと第２スイッチングトランジスタとのＯＮとＯＦＦとを制御する第１のＰＷＭ制御回路と、
前記第２の誤差増幅器の出力を用いて第３スイッチングトランジスタと第４スイッチングトランジスタとのＯＮとＯＦＦとを制御する第２のＰＷＭ制御回路と、
周波数信号を分周して分周周波数信号を出力する分周器と、
前記ＣＰＵから供給される第１の制御信号と前記分周周波数信号とに基づいて加算動作する第１のアキュムレータと、
前記ＣＰＵから供給される第２の制御信号と前記分周周波数信号とに基づいて加算動作する第２のアキュムレータと、
前記第１のアキュムレータの出力に基づいて前記第１のソフトスタート用信号を生成する第１のＤＡコンバータと、
前記第２のアキュムレータの出力に基づいて前記第２のソフトスタート用信号を生成する第２のＤＡコンバータと、
を備えることを特徴とする電源供給システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007082596A JP5211523B2 (ja) | 2007-03-27 | 2007-03-27 | Ｄｃ−ｄｃコンバータ、電源供給方法および電源供給システム |
| US12/057,001 US7714557B2 (en) | 2007-03-27 | 2008-03-27 | DC-DC converter, power supply system, and power supply method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007082596A JP5211523B2 (ja) | 2007-03-27 | 2007-03-27 | Ｄｃ−ｄｃコンバータ、電源供給方法および電源供給システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008245431A JP2008245431A (ja) | 2008-10-09 |
| JP5211523B2 true JP5211523B2 (ja) | 2013-06-12 |
Family
ID=39793148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007082596A Active JP5211523B2 (ja) | 2007-03-27 | 2007-03-27 | Ｄｃ−ｄｃコンバータ、電源供給方法および電源供給システム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7714557B2 (ja) |
| JP (1) | JP5211523B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWM313378U (en) * | 2006-10-20 | 2007-06-01 | Holtek Semiconductor Inc | Digital-to-analog conversion circuit applicable to power soft-switching circuit architecture |
| JP4683074B2 (ja) * | 2008-05-30 | 2011-05-11 | ブラザー工業株式会社 | 電源装置およびそれを備えた画像形成装置 |
| US8742740B2 (en) * | 2008-09-19 | 2014-06-03 | Power Integrations, Inc. | Digital peak input voltage detector for a power converter controller |
| JP5486221B2 (ja) | 2009-06-23 | 2014-05-07 | スパンション エルエルシー | Ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータ及び電子機器 |
| JP2011244677A (ja) * | 2010-04-23 | 2011-12-01 | Rohm Co Ltd | スイッチング電源の制御回路およびそれを用いたスイッチング電源、発光装置および電子機器 |
| JP5366029B2 (ja) * | 2011-09-22 | 2013-12-11 | Ｔｄｋ株式会社 | 電源装置及び発光素子駆動装置 |
| JP5880202B2 (ja) * | 2012-03-27 | 2016-03-08 | 株式会社ソシオネクスト | Ｄｃ−ｄｃコンバータ用制御回路、ｄｃ−ｄｃコンバータ、及びｄｃ−ｄｃコンバータの制御方法 |
| US8975887B2 (en) * | 2012-07-08 | 2015-03-10 | R2 Semiconductor, Inc. | Suppressing oscillations in an output of a switched power converter |
| JP5516683B2 (ja) * | 2012-09-28 | 2014-06-11 | Ｔｄｋ株式会社 | 電源装置 |
| JP6007804B2 (ja) | 2013-01-28 | 2016-10-12 | 株式会社ソシオネクスト | 電源の制御回路、電源装置、電子機器及び電源の制御方法 |
| US9203383B2 (en) | 2013-03-14 | 2015-12-01 | Sandisk Technologies Inc. | Digital soft start with continuous ramp-up |
| JP2015130744A (ja) * | 2014-01-07 | 2015-07-16 | 株式会社東芝 | 電源回路 |
| JP6382020B2 (ja) * | 2014-08-18 | 2018-08-29 | ローム株式会社 | ソフトスタート回路 |
| JP6265092B2 (ja) * | 2014-09-22 | 2018-01-24 | 株式会社デンソー | スイッチング電源装置 |
| CN104953836B (zh) | 2015-07-01 | 2018-02-06 | 英特尔公司 | 升压转换器电路与升压转换器电路控制方法 |
| US10075073B2 (en) | 2015-09-08 | 2018-09-11 | Rohm Co., Ltd. | DC/DC converter and switching power supply having overcurrent protection |
| WO2018094721A1 (zh) * | 2016-11-28 | 2018-05-31 | 中国长城科技集团股份有限公司 | 一种电源及其隔离数字控制电路与方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4521764A (en) * | 1979-05-29 | 1985-06-04 | Analog Devices Incorporated | Signal-controllable attenuator employing a digital-to-analog converter |
| JPH04361043A (ja) * | 1991-06-06 | 1992-12-14 | Riso Kagaku Corp | 裏写りを生じない孔版印刷法 |
| JPH0668012A (ja) * | 1992-08-20 | 1994-03-11 | Nec Corp | Ｉｅｅｅ−４８８バス接続装置の排他制御方式 |
| JP3675339B2 (ja) * | 2001-01-18 | 2005-07-27 | 株式会社日立製作所 | スイッチング電源 |
| US6785180B2 (en) * | 2001-03-15 | 2004-08-31 | Micron Technology, Inc. | Programmable soft-start control for charge pump |
| US6933710B2 (en) * | 2002-02-19 | 2005-08-23 | Fairchild Semiconductor Corporation | Soft start techniques for control loops that regulate DC/DC converters |
| JP4026422B2 (ja) | 2002-06-19 | 2007-12-26 | 富士電機デバイステクノロジー株式会社 | 電源制御回路、多チャネル電源回路装置、及びソフトスタート回路 |
| JP4299530B2 (ja) | 2002-11-19 | 2009-07-22 | 富士通マイクロエレクトロニクス株式会社 | 制御回路、ｄｃ−ｄｃコンバータ及び電子機器 |
| JP4292974B2 (ja) * | 2003-12-16 | 2009-07-08 | 株式会社日立製作所 | 電源装置及びそれを用いたハードディスク装置、ｉｃ |
| US7417877B2 (en) * | 2004-07-27 | 2008-08-26 | Silicon Laboratories Inc. | Digital power supply with programmable soft start |
| JP2006288054A (ja) | 2005-03-31 | 2006-10-19 | Toshiba Microelectronics Corp | ソフトスタート回路 |
-
2007
- 2007-03-27 JP JP2007082596A patent/JP5211523B2/ja active Active
-
2008
- 2008-03-27 US US12/057,001 patent/US7714557B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US7714557B2 (en) | 2010-05-11 |
| JP2008245431A (ja) | 2008-10-09 |
| US20080238395A1 (en) | 2008-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5211523B2 (ja) | Ｄｃ−ｄｃコンバータ、電源供給方法および電源供給システム | |
| KR101247467B1 (ko) | 승압/강압형 스위칭 레귤레이터 | |
| EP2899709B1 (en) | DC/DC converter, switching power supply device, and electronic apparatus | |
| KR101243595B1 (ko) | 다출력 전원 장치 | |
| KR101345931B1 (ko) | Ｄｃ-ｄｃ 변환기 제어 장치 및 ｄｃ-ｄｃ 변환기 | |
| TWI385902B (zh) | 下降電路以及多相位直流對直流轉換器 | |
| JP5470765B2 (ja) | スイッチング電源回路 | |
| US20170126119A1 (en) | FEEDFORWARD CIRCUIT FOR DC-to-DC CONVERTERS WITH DIGITAL VOLTAGE CONTROL LOOP | |
| JP5625958B2 (ja) | 出力電圧切替機能を備えたスイッチング電源装置 | |
| JP6210565B2 (ja) | チャージ・ポンプレギュレータおよびその制御方法 | |
| JP6015370B2 (ja) | スイッチング電源装置 | |
| JP4026422B2 (ja) | 電源制御回路、多チャネル電源回路装置、及びソフトスタート回路 | |
| US8228051B2 (en) | Switched mode power supply with frequency modulation control | |
| KR20150024611A (ko) | 전하 펌프 회로 | |
| JP5303762B2 (ja) | 波形処理回路。 | |
| CN113568461B (zh) | 电源装置 | |
| JPH05111241A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP4299530B2 (ja) | 制御回路、ｄｃ−ｄｃコンバータ及び電子機器 | |
| JP6404012B2 (ja) | 信号処理装置 | |
| JP2013198253A (ja) | Ｄｃ／ｄｃコンバータ | |
| JP6529128B2 (ja) | 基準電圧発生回路及びスイッチング電源装置 | |
| EP2128990B1 (en) | A method and circuit for converting an N-bit digital value into an analog value | |
| CN112448578B (zh) | 开关电源电路 | |
| US8188722B2 (en) | DC gain improvement of a digitally controlled DC-DC converter by LSB tuning | |
| US20060245130A1 (en) | Delay circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091106 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091106 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120328 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130211 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5211523 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |