JP5206854B2 - GaN系半導体レーザ、GaN系半導体レーザを作製する方法 - Google Patents

GaN系半導体レーザ、GaN系半導体レーザを作製する方法 Download PDF

Info

Publication number
JP5206854B2
JP5206854B2 JP2011228095A JP2011228095A JP5206854B2 JP 5206854 B2 JP5206854 B2 JP 5206854B2 JP 2011228095 A JP2011228095 A JP 2011228095A JP 2011228095 A JP2011228095 A JP 2011228095A JP 5206854 B2 JP5206854 B2 JP 5206854B2
Authority
JP
Japan
Prior art keywords
gan
based semiconductor
axis
plane
degrees
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011228095A
Other languages
English (en)
Other versions
JP2012015556A5 (ja
JP2012015556A (ja
Inventor
陽平 塩谷
祐介 善積
昌紀 上野
勝史 秋田
孝史 京野
隆道 住友
孝夫 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2011228095A priority Critical patent/JP5206854B2/ja
Publication of JP2012015556A publication Critical patent/JP2012015556A/ja
Publication of JP2012015556A5 publication Critical patent/JP2012015556A5/ja
Application granted granted Critical
Publication of JP5206854B2 publication Critical patent/JP5206854B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Description

本発明は、GaN系半導体光素子、GaN系半導体光素子を作製する方法、エピタキシャルウエハ及びGaN系半導体膜を成長する方法に関する。
特許文献1には、発光ダイオードが記載されている。この発光ダイオードでは、基板表面のオフ角が30度〜50度、80度〜100度、及び120度から150度の範囲内にある。これらの角度範囲では、発光層におけるピエゾ電界と自発分極による内部電界の和が、ゼロに近い小さい値である。また、非特許文献1〜3には、GaN系半導体の発光ダイオードが記載されている。非特許文献1の発光ダイオードは、オフ角58度のGaN基板上に作製されている。非特許文献2の発光ダイオードは、オフ角62度のGaN基板上に作製されている。非特許文献3の発光ダイオードは、m面GaN基板上に作製されている。非特許文献4及び5には、ピエゾ電界の計算について記載されている。
USP6849472号
Japanese Journal of Applied Physics vo1.45 No.26 (2006) pp.L659 Japanese Journal of Applied Physics vo1.46 No.7 (2007) pp.L129 Japanese Journal of Applied Physics vo1.46 No.40 (2007) pp. L960 Japanese Journal of Applied Physics vol.39 (2000) pp.413 Journal of Applied Physics vol.91 No.12 (2002) pp.9904
入手可能なGaN系半導体光素子はc面GaN基板上に作製されている。近年、GaN系半導体光素子は、非特許文献3に示されるように、GaNのc面とは異なる非極性面(a面、m面)上に作製されている。非極性面では、極性面と異なりピエゾ電界の影響が小さい。また、GaN系半導体光素子の作製は、極性面及び非極性面と異なりGaNのc面から傾斜した半極性面も注目されている。非特許文献1及び非特許文献2の発光ダイオードは、特定のオフ角のGaN基板上に作製されている。
特許文献1では、GaNの結晶面に依存したピエゾ電界だけでなく、GaNの自発分極にも着目している。発光層におけるピエゾ電界と自発分極による内部電界の和がゼロに近い小さい値になるように基板表面のファセット方向を選択している。特許文献1は、発光層の内部電界に係る課題を解決している。
一方、GaN系半導体光素子の発光は、広い波長範囲で変更可能である。発光層には、インジウムを含むGaN系半導体層を用いることができる。発光波長の変更は、発光層におけるインジウム組成を調整することによって行われる。このGaN系半導体層の一つとして、例えばInGaNが挙げられる。InGaNは強い非混和性を示し、このため、InGaN成長においては自発的にIn組成の揺らぎが生じ、Inの偏析が起こる。Inの偏析は、InGaNだけでなく、この他のインジウム含有のGaN系半導体でも観測される。また、Inの偏析は、発光波長の変更のためにIn組成を増加させるとき、顕著である。
発光層におけるInの偏析は、半導体レーザではしきい値電流を増加させる。また、発光層におけるInの偏析は、発光ダイオードでは面発光の不均一の原因となる。故に、いずれの発光素子においても、In偏析を低減することが望ましい。
本発明は、このような事情を鑑みて為されたものであり、In偏析による発光特性の低下が抑制されたGaN系半導体発光素子及びエピタキシャルウエハを提供することを目的とし、またこのGaN系半導体発光素子を作製する方法を提供することを目的とする。また、本発明は、低いIn偏析を示すGaN系半導体領域を成長する方法を提供することを目的とする。
本発明の一側面に係るGaN系半導体光素子は、(a)第1のGaN系半導体からなり、該第1のGaN系半導体のc軸に沿って延びる基準軸に直交する面から該第1のGaN系半導体のm軸の方向に63度以上80度未満の範囲の傾斜角で傾斜した主面を有する基板と、(b)前記主面上に設けられたGaN系半導体エピタキシャル領域と、(c)前記GaN系半導体エピタキシャル領域上に設けられ、活性層のための半導体エピタキシャル層とを備える。前記半導体エピタキシャル層は第2のGaN系半導体からなり、前記第2のGaN系半導体はインジウムを含み、前記第2のGaN系半導体のc軸は前記基準軸に対して傾斜しており、前記基準軸の向きは、前記第1のGaN系半導体の[0001]軸及び[000−1]軸のいずれかの方向である。
このGaN系半導体光素子によれば、上記の傾斜角の基板では、その主面は、幅の狭い複数のテラスからなる。また、基板上にはGaN系半導体エピタキシャル領域が設けられているので、GaN系半導体エピタキシャル領域は、基板の結晶軸を引き継ぐ。これ故に、GaN系半導体エピタキシャル領域の主面も、そのc軸に沿って延びる基準軸に直交する面からm軸の方向に63度以上80度未満の範囲の角度で傾斜している。したがって、GaN系半導体エピタキシャル領域の主面も幅の狭い複数のテラスを有する。このテラス配列はマイクロステップを構成する。上記の角度範囲のテラス幅が狭いので、複数のテラスにわたってIn組成の不均一は生じにくい。故に、In偏析による発光特性の低下が抑制される。また、テラス構造がc軸からの傾斜角によって規定されるので、該傾斜角が第1のGaN系半導体の(0001)面を基準に規定される基板、及び該傾斜角が第1のGaN系半導体の(000−1)面を基準に規定される基板のいずれにおいても、発光特性の低下が抑制される。つまり、基準軸が第1のGaN系半導体の[0001]軸及び[000−1]軸のいずれかの方向に向いていても、発光特性の低下が抑制される。
本発明に係るGaN系半導体光素子では、前記基板の前記主面は、該第1のGaN系半導体のm軸の方向に前記基準軸に直交する面から70度以上の角度で傾斜していることが好ましい。このGaN系半導体光素子では、この角度範囲の基板主面は、更に幅の狭い複数のテラスを有する。
本発明に係るGaN系半導体光素子では、前記第1のGaN系半導体のa軸方向のオフ角は有限の値であり、また−3度以上+3度以下の範囲にあることができる。このGaN系半導体光素子によれば、a軸方向のオフ角は、エピタキシャル領域の表面モフォロジを良好にする。また、本発明に係るGaN系半導体光素子では、前記基板の前記主面は、該第1のGaN系半導体のm軸の方向に前記基準軸に直交する面から71度以上79度以下の角度で傾斜していることが好ましい。このGaN系半導体光素子によれば、ステップ端成長とテラス上成長のバランスが良好である。
本発明に係るGaN系半導体光素子は、前記活性層上に設けられた第2導電型GaN系半導体層を備えることができる。前記GaN系半導体エピタキシャル領域は、第1導電型GaN系半導体層を含み、前記活性層は、所定の軸の方向に交互に配置された井戸層及び障壁層を含み、前記井戸層は前記半導体エピタキシャル層からなると共に、前記障壁層はGaN系半導体からなり、前記第1導電型GaN系半導体層、前記活性層及び前記第2導電型GaN系半導体層は、所定の軸の方向に配列されると共に、前記基準軸の方向は前記所定の軸の方向と異なる。
このGaN系半導体光素子によれば、小さいIn偏析は、単層膜からなる半導体エピタキシャル層だけでなく、量子井戸構造の活性層において達成される。
本発明に係るGaN系半導体光素子では、前記活性層は、370nm以上である発光波長を生成するように設けられることが好ましい。このGaN系半導体光素子によれば、370nm以上の発光波長を発生する活性層を達成するインジウム組成の範囲において、In偏析を小さくできる。また、前記活性層は、650nm以下である発光波長を生成するように設けられることが好ましい。このGaN系半導体光素子によれば、650nm以上の発光波長を発生する活性層では、半導体エピタキシャル層のインジウム組成が大きいので、所望の結晶品質の半導体エピタキシャル層が得られにくい。
本発明に係るGaN系半導体光素子では、前記活性層は480nm以上である発光波長を生成するように設けられていることが好ましい。また、本発明に係るGaN系半導体光素子では、前記活性層は600nm以下である発光波長を生成するように設けられていることが好ましい。このGaN系半導体光素子によれば、63度以上80度未満の範囲の傾斜角は、480nm以上で600nm以下の発光波長の範囲において有効である。
本発明に係るGaN系半導体光素子では、前記基板の前記主面は、該第1のGaN系半導体のm軸の方向に(20−21)面及び(20−2−1)面のいずれかから−3度以上+3度以下の範囲の角度で傾斜した半導体面であることができる。
このGaN系半導体光素子によれば、(20−21)面及び(20−2−1)面は、基準軸に直交する面から約75度で傾斜している。この角度近傍で良好な発光特性を示している。
本発明に係るGaN系半導体光素子では、前記基準軸は前記[0001]軸の方向に向いている。或いは、本発明に係るGaN系半導体光素子では、前記基準軸は前記[000−1]軸の方向に向いている。
本発明に係るGaN系半導体光素子では、前記基板はInAlGa1−S−TN(0≦S≦1、0≦T≦1、0≦S+T<1)からなることができる。また、本発明に係るGaN系半導体光素子では、前記基板はGaNからなることが好ましい。このGaN系半導体光素子によれば、GaNは、二元化合物であるGaN系半導体であるので、良好な結晶品質と安定した基板主面とが提供される。
本発明に係るGaN系半導体光素子では、前記基板の前記主面の表面モフォロジは複数のマイクロステップを有する。該マイクロステップの主要な構成面は、少なくともm面及び(10−11)面を含む。このGaN系半導体光素子では、上記の構成面及びステップ端においては、Inの取り込みが良好である。
本発明の別の側面は、GaN系半導体光素子を作製する方法である。この方法は、(a)第1のGaN系半導体からなるウエハを成長炉で熱処理する工程と、(b)前記主面上に、GaN系半導体エピタキシャル領域を成長する工程と、(c)前記GaN系半導体エピタキシャル領域の主面上に、活性層のための半導体エピタキシャル層を形成する工程とを備える。前記ウエハは、該第1のGaN系半導体のc軸に沿って延びる基準軸に直交する面から前記第1のGaN系半導体のm軸の方向に63度以上80度未満の範囲の傾斜角で傾斜した主面を有する。前記半導体エピタキシャル層は、インジウムを含む第2のGaN系半導体からなり、前記第2のGaN系半導体のc軸は前記基準軸に対して傾斜しており、前記基準軸の方向は、前記第1のGaN系半導体の[0001]軸及び[000−1]軸のいずれかの方向である。
この方法によれば、上記の傾斜角の基板では、その主面は、幅の狭い複数のテラスからなる。また、基板上にはGaN系半導体エピタキシャル領域が設けられているので、GaN系半導体エピタキシャル領域の結晶軸は、基板の結晶軸を引き継ぐ。これ故に、GaN系半導体エピタキシャル領域の主面も、そのc軸に沿って延びる基準軸からm軸の方向に63度以上80度未満の範囲の角度で傾斜している。したがって、GaN系半導体エピタキシャル領域の主面も幅の狭い複数のテラスを有する。これらのテラスの配列により、マイクロステップが構成される。上記の角度範囲のテラスの幅が狭い。狭いテラス幅のため、各テラスに付着したIn原子のマイグレーションによる移動が妨げられる。故に、複数のテラスにわたってIn組成の不均一は生じにくい。したがって、In偏析による発光特性の低下が抑制される。また、テラス構造がc軸からの傾斜角によって規定されるので、第1のGaN系半導体の(0001)面を基準に規定される基板及び第1のGaN系半導体の(000−1)面を基準に規定される基板のいずれにおいても、発光特性の低下が抑制される。つまり、基準軸の方向が第1のGaN系半導体の[0001]軸及び[000−1]軸のいずれかの方向であるとき、発光特性の低下が抑制される。
本発明に係る方法では、前記基板の前記主面は、前記第1のGaN系半導体のm軸の方向に前記基準軸に直交する面から70度以上の範囲の角度で傾斜していることが好ましい。この方法では、この角度範囲の基板主面は、更に幅の狭い複数のテラスを有する。また、本発明に係る方法では、前記ウエハの前記主面は、該第1のGaN系半導体のm軸の方向に前記基準軸に直交する面から71度以上79度以下の角度で傾斜していることが好ましい。このGaN系半導体光素子によれば、ステップ端成長とテラス上成長のバランスが良好である。
本発明に係る方法では、前記活性層は、所定の軸の方向に交互に配置された井戸層及び障壁層を含む量子井戸構造を有しており、前記半導体エピタキシャル層は前記井戸層であり、前記障壁層はGaN系半導体からなることが好ましい。当該方法は、前記半導体エピタキシャル層上に前記障壁層を形成する工程と、前記活性層上に、第2導電型GaN系半導体層を成長する工程とを備えることができる。前記GaN系半導体エピタキシャル領域は、第1導電型GaN系半導体層を含み、前記第1導電型GaN系半導体層、前記活性層及び前記第2導電型GaN系半導体層は、所定の軸の方向に配列されると共に、前記基準軸の方向は前記所定の軸の方向と異なる。
この方法では、単層膜からなる半導体エピタキシャル層の成長だけでなく、量子井戸構造の活性層の成長においても、小さいIn偏析が達成されている。
本発明に係る方法では、前記第1のGaN系半導体のa軸方向のオフ角は有限の値であり、また−3度以上+3度以下の範囲にあることが好ましい。この方法によれば、a軸方向からのオフ角により、良好な表面モフォロジのエピタキシャル領域を成長できる。
本発明に係る方法では、前記ウエハの前記主面における前記傾斜角は、該第1のGaN系半導体の(20−21)面及び(20−2−1)面のいずれかの結晶面から−3度以上+3度以下の範囲で分布している。
この方法によれば、(20−21)面及び(20−2−1)面は、基準軸から75.09度で傾斜している。この角度近傍で良好な発光特性を示している。
本発明に係る方法では、前記ウエハはInAlGa1−S−TN(0≦S≦1、0≦T≦1、0≦S+T<1)からなることができる。また、本発明に係る方法では、前記ウエハはGaNからなることが好ましい。この方法によれば、GaNは、二元化合物であるGaN系半導体であるので、良好な結晶品質と安定した基板主面とが提供される。
本発明に係る方法では、前記ウエハの前記主面の表面モフォロジは複数のマイクロステップを有する。該マイクロステップの主要な構成面は、少なくともm面及び(10−11)面を含む。この方法では、上記の構成面及びステップ端においては、Inの取り込みが良好である。このため、Inの偏析が低減される。
本発明の別の側面は、GaN系半導体光素子を作製する方法である。この方法は、(a)第1のGaN系半導体からなるウエハを熱処理する工程と、(b)前記ウエハの主面上に、第1導電型GaN系半導体層を含むGaN系半導体エピタキシャル領域を成長する工程と、(c)前記GaN系半導体エピタキシャル領域の主面上に、活性層のための半導体エピタキシャル層を成長する工程と、(d)前記活性層上に第2導電型GaN系半導体層を形成して、エピタキシャルウエハを作製する工程と、(e)前記エピタキシャルウエハを形成した後に、前記GaN系半導体光素子のためのアノード電極及びカソード電極を形成して基板生産物を作製する工程と、(f)前記第1のGaN系半導体のm軸の方向に合わせて、前記基板生産物の主面の表面にスクライブを行う工程と、(g)前記基板生産物にスクライブを行った後に、前記基板生産物のへき開を行ってへき開面を形成する工程とを備える。前記基板生産物は、GaN系半導体エピタキシャル領域、半導体エピタキシャル層及び第2導電型GaN系半導体層を含む半導体積層を含み、前記半導体積層は、前記基板生産物の前記主面と前記ウエハの前記主面との間にある。前記へき開面はa面を含む。前記ウエハは、該第1のGaN系半導体のc軸に沿って延びる基準軸に直交する面から前記第1のGaN系半導体のm軸の方向に63度以上80度未満の範囲の傾斜角で傾斜した主面を有しており、前記半導体エピタキシャル層は第2のGaN系半導体からなり、前記第2のGaN系半導体は構成元素としてインジウムを含み、前記第2のGaN系半導体のc軸は前記基準軸に対して傾斜しており、前記基準軸は、前記第1のGaN系半導体の[000−1]軸の方向に向いている。
この方法によれば、基準軸の方向が第1のGaN系半導体の[000−1]軸の方向であるとき、既に説明したように、発光特性の低下が抑制される。スクライブは、基板生産物の表面に対して行われる。このスクライブ法を用いるとき、へき開歩留まりが良好である。
本発明の別の側面は、GaN系半導体光素子を作製する方法である。この方法は、(a)第1のGaN系半導体からなるウエハを熱処理する工程と、(b)前記ウエハの主面上に、第1導電型GaN系半導体層を含むGaN系半導体エピタキシャル領域を成長する工程と、(c)前記GaN系半導体エピタキシャル領域の主面上に、活性層のための半導体エピタキシャル層を成長する工程と、(d)前記活性層上に第2導電型GaN系半導体層を形成して、エピタキシャルウエハを作製する工程と、(e)前記エピタキシャルウエハを形成した後に、前記GaN系半導体光素子のためのアノード電極及びカソード電極を形成して基板生産物を作製する工程と、(f)前記第1のGaN系半導体のm軸方向に合わせて、前記基板生産物の主面の反対側の裏面にスクライブを行う工程と、(g)前記基板生産物にスクライブを行った後に、前記基板生産物のへき開を行ってへき開面を形成する工程とを備える。前記基板生産物は、GaN系半導体エピタキシャル領域、半導体エピタキシャル層及び第2導電型GaN系半導体層を含む半導体積層を含み、前記半導体積層は、前記基板生産物の前記主面と前記ウエハの前記主面との間にあり、前記へき開面はa面を含み、前記ウエハの主面は(20−21)面を有しており、前記半導体エピタキシャル層は第2のGaN系半導体からなり、前記第2のGaN系半導体は構成元素としてインジウムを含み、前記第2のGaN系半導体のc軸は該第1のGaN系半導体のc軸に沿って延びる基準軸に対して傾斜しており、前記基準軸は、前記第1のGaN系半導体の[0001]軸の方向に向いている。
GaNウエハの(20−21)面主面上にGaN系半導体エピタキシャル領域を成長してエピタキシャルウエハを作製した後に、このエピタキシャルウエハから基板生産物を作製する。(20−21)面のGaNウエハを用いて作製された基板生産物では、基板生産物の裏面(ウエハの裏面)にスクライブを行うことが好ましい。これは、(20−2−1)面にスクライブを行うことである。GaNの(20−2−1)面はGa面であり、GaNの(20−21)面はN面である。(20−2−1)面は(20−21)面より硬い。ウエハ裏面の(20−2−1)面へのスクライブにより、へき開歩留まりを向上できる。
本発明に係る更なる別の側面は、GaN系半導体光素子のためのエピタキシャルウエハである。このエピタキシャルウエハは、(a)第1のGaN系半導体からなり、該第1のGaN系半導体のc軸に沿って延びる基準軸に直交する面から該第1のGaN系半導体のm軸の方向に63度以上80度未満の範囲の傾斜角で傾斜した主面を有する基板と、(b)前記主面上に設けられたGaN系半導体エピタキシャル領域と、(c)前記GaN系半導体エピタキシャル領域上に設けられ、活性層のための半導体エピタキシャル層とを備え、前記半導体エピタキシャル層は第2のGaN系半導体からなり、前記第2のGaN系半導体はインジウムを含み、前記第2のGaN系半導体のc軸は前記基準軸に対して傾斜しており、前記基準軸の向きは、前記第1のGaN系半導体の[0001]軸及び[000−1]軸のいずれかの方向である。
このエピタキシャルウエハによれば、上記の傾斜角の基板では、その主面は、幅の狭い複数のテラスからなる。また、基板上にはGaN系半導体エピタキシャル領域が設けられているので、GaN系半導体エピタキシャル領域は、基板の結晶軸を引き継ぐ。これ故に、GaN系半導体エピタキシャル領域の主面も、そのc軸に沿って延びる基準軸に直交する面からm軸の方向に63度以上80度未満の範囲の角度で傾斜している。したがって、GaN系半導体エピタキシャル領域の主面も幅の狭い複数のテラスを有する。このテラス配列はマイクロステップを構成する。上記の角度範囲のテラス幅が狭いので、複数のテラスにわたってIn組成の不均一は生じにくい。故に、このエピタキシャルウエハにおいて、In偏析による発光特性の低下が抑制される。また、テラス構造がc軸からの傾斜角によって規定されるので、該傾斜角が第1のGaN系半導体の(0001)面を基準に規定される基板、及び該傾斜角が第1のGaN系半導体の(000−1)面を基準に規定される基板のいずれにおいても、発光特性の低下を抑制可能である。つまり、基準軸が第1のGaN系半導体の[0001]軸及び[000−1]軸のいずれかの方向に向いていても、発光特性の低下が抑制される。
本発明に係る更なる別の側面は、GaN系半導体膜を成長する方法である。この方法は、主要な構成面として少なくともm面及び(10−11)面を含む複数のマイクロステップを有する表面を有するGaN系半導体領域を準備する工程と、前記GaN系半導体領域の前記表面上に、構成元素としてInを含むGaN系半導体膜を成長する工程とを備える。前記GaN系半導体領域の前記表面は、該GaN系半導体領域のc軸に沿って延びる基準軸に直交する面から該GaN系半導体領域のm軸の方向に63度以上80度未満の範囲の傾斜角で傾斜している。
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
以上説明したように、本発明の一側面によれば、活性層におけるIn偏析による発光特性の低下が抑制されたGaN系半導体発光素子及びエピタキシャルウエハが提供される。また、本発明の別の側面によれば、このGaN系半導体発光素子を作製する方法が提供される。本発明の更なる別の側面によれば、低いIn偏析を示すGaN系半導体領域を成長する方法が提供される。
図1は、本実施の形態に係るGaN系半導体光素子の構造を概略的に示す図面である。 図2は、本実施の形態に係るGaN系半導体光素子の構造を概略的に示す図面である。 図3は、実施例1に係るエピタキシャルウエハE1、E2を示す図面である。 図4は、X線回折結果及び理論計算の結果を示す図面である。 図5は、本実施の形態に係るGaN系半導体光素子を作製する方法の主要な工程を示す図面である。 図6は、実施例2に係る発光ダイオード構造(LED1、LED2)を示す図面である。 図7は、発光ダイオード構造LED1、LED2のエレクトロルミネッセンススペクトルを示す図面である。 図8は、エピタキシャルウエハE3、E4におけるカソードルミネッセンス(CL)像を示す図面である。 図9は、発光ダイオード構造LED1、LED2において発光波長と電流注入量との関係の測定を示す図面である。 図10は、ピエゾ電界に関する計算結果を示す図面である。 図11は、異なるIn組成を有する井戸層の発光ダイオード構造のエレクトロルミネッセンスを示す図面である。 図12は、InGaN井戸層の発光ダイオード及びAlGaInP井戸層の外部量子効率並びに人間の視感度曲線を示す図面である。 図13は、実施例4に係るレーザダイオード構造(LD1)を示す図面である。 図14は、m軸方向へc軸から取られた様々な傾斜角(オフ角)を有するGaN主面上に堆積されたInGaNのIn組成とオフ角との関係を示す図面である。 図15は、c面及びオフ角βを有するGaN系半導体面上へのIn含有のGaN系半導体の堆積を模式的に示す図面である。 図16は、実施例6における半導体レーザを概略的に示す図面である。 図17は、実施例7における半導体レーザを概略的に示す図面である。 図18は、実施例8における半導体レーザを概略的に示す図面である。 図19はm面+75度オフGaN基板上の量子井戸構造のフォトルミネッセンス(PL)スペクトルPL+75、及びm面−75度オフGaN基板上の量子井戸構造のPLスペクトルPL−75を示す図面である。 図20は、(000−1)面から鋭角の角度で傾斜した半極性基板を用いて半導体発光素子を作製する方法における主要フローを示す図面である。 図21は、(000−1)面から鋭角の角度で傾斜した半極性基板を用いた半導体発光素子のためのへき開における主要な工程を示す図面である。 図22は、成長温度が高いときの成長モード及び成長温度が低いときの成長モードを模式的に示す図面である。 図23は、ステップフローな成長及びテラス上成長により成長されたGaNの成長表面のAFM像を示す図面である。 図24は、非安定面におけるGaN及びInGaNの高温成長におけるステップフローな成長の成長機構、及び非安定面におけるGaN及びInGaNの低温成長におけるテラス上成長及びステップ端成長の成長機構を模式的に示す図面である。 図25は、c面からm軸方向に様々な傾斜角度で傾斜したGaN基板上に、摂氏760度ですべて同条件でInGaNを成長する実験結果を示す図面である。 図26は、例として{10−11}面の表面原子配列を示す図面である。 図27は、例としてm軸方向に45度程度傾けた面の成長表面の原子配列を示した。 図28は、{10−11}面とm面から形成されるミクロなステップからなる成長表面を示す図面である。 図29は、例としてc面をm軸方向にオフ角75度で傾けた面の表面原子配列を示す図面である。 図30は、In取り込みとオフ角との関係を示す図面である。 図31は、In取り込み、In偏析、及びピエゾ電界について、各面及び角度範囲の特徴を示す図面である。 図32は、In取り込み、In偏析、及びピエゾ電界について、詳細な各面及び角度範囲の特徴を示す図面である。
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明のGaN系半導体光素子、GaN系半導体光素子を作製する方法、エピタキシャルウエハ及びGaN系半導体領域を成長する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。なお、本記述においては、六方晶系結晶の結晶軸を示すa1軸、a2軸、a3軸、c軸において、各結晶軸の正方向と逆向きを示す表記に関して、例えば[000−1]軸は[0001]軸の逆向きであり、逆向きを示すために数字(例えば「1」)の前に負号を付する「−1」を用いる。
図1は本実施の形態に係るGaN系半導体光素子の構造を概略的に示す図面である。GaN系半導体光素子11aとしては、例えば発光ダイオード等がある。
GaN系半導体光素子11aは、基板13と、GaN系半導体エピタキシャル領域15と、活性層17とを備える。基板13は、第1のGaN系半導体からなり、例えばGaN、InGaN、AlGaN等であることができる。GaNは、二元化合物であるGaN系半導体であるので、良好な結晶品質と安定した基板主面とを提供できる。また、第1のGaN系半導体は、例えばAlN等からなることができる。基板13のc面は、図1に示された平面Scに沿って延びている。平面Sc上では、六方晶系GaN系半導体の結晶軸を示すための座標系CR(c軸、a軸、m軸)が示されている。基板13の主面13aは、この第1のGaN系半導体のc軸に沿って延びる基準軸Cxに直交する面から該第1のGaN系半導体のm軸の方向に63度以上80度未満の範囲の傾斜角で傾斜している。傾斜角αは、基板13の主面13aの法線ベクトルVNと基準軸Cxとの成す角度によって規定され、この角度αは、本実施例では、ベクトルVC+とベクトルVNとの成す角に等しい。GaN系半導体エピタキシャル領域15は、主面13a上に設けられている。GaN系半導体エピタキシャル領域15は一又は複数の半導体層を含むことができる。GaN系半導体エピタキシャル領域15上には、活性層17が設けられている。活性層17は、少なくとも一つの半導体エピタキシャル層19を含む。半導体エピタキシャル層19は、GaN系半導体エピタキシャル領域15上に設けられている。半導体エピタキシャル層19は、インジウムを含む第2のGaN系半導体からなり、例えばInGaN、InAlGaN等からなる。半導体エピタキシャル層19の膜厚方向は、基準軸Cxに対して傾斜している。この基準軸Cxは、第1のGaN系半導体の[0001]軸の方向、或いは[000−1]軸の方向に向いていることができる。本実施例では、基準軸Cxは、ベクトルVC+で示される方向に向いており、この結果、ベクトルVC−は[000−1]軸の方向に向いている。
このGaN系半導体光素子11aによれば、上記の傾斜角の基板13では、その主面13aは、図1に示されるような幅の狭い複数のテラスを含む表面モフォロジM1からなる。また、基板13上にはGaN系半導体エピタキシャル領域15が設けられているので、GaN系半導体エピタキシャル領域15の結晶軸は、基板13の結晶軸を引き継いでいる。これ故に、GaN系半導体エピタキシャル領域15の主面15aも、基準軸Cxに直交する面からm軸の方向に63度以上80度未満の範囲の角度で傾斜しており、GaN系半導体エピタキシャル領域15の主面15aも、幅の狭い複数のテラスを含む表面モフォロジM2を有する。これらのテラスの配列はマイクロステップを構成する。上記の角度範囲のテラスの幅が狭いので、複数のテラスにわたってIn組成の不均一は生じにくい。故に、In偏析による発光特性の低下が抑制される。
また、テラス構造がc軸からの傾斜角に関係しているので、該傾斜角が第1のGaN系半導体の(0001)面を基準に規定される基板、及び該傾斜角が第1のGaN系半導体の(000−1)面を基準に規定される基板のいずれにおいても、発光特性の低下が抑制される。つまり、基準軸Cxは第1のGaN系半導体の[0001]軸及び[000−1]軸のいずれかの方向に向いていても、発光特性の低下が抑制される。
GaN系半導体光素子11aでは、基板13の主面13aは、該第1のGaN系半導体のm軸の方向に基準軸に直交する面から70度以上80度未満の範囲の角度で傾斜していることが好ましい。この角度範囲の基板主面13aは、更に幅の狭い複数のテラスを有する。
GaN系半導体光素子11aによれば、活性層17におけるIn偏析による発光特性の低下が抑制される。
図1を参照すると、座標系Sが示されている。基板13の主面13aは、Z軸の方向を向いており、またX方向及びY方向に延びている。X軸はa軸の方向に向いている。
GaN系半導体エピタキシャル領域15は、一又は複数の第1導電型GaN系半導体層を含むことができる。本実施例では、GaN系半導体エピタキシャル領域15は、Z方向に配列されたn型GaN半導体層23及びn型InGaN半導体層25を含んでいる。n型GaN半導体層23及びn型InGaN半導体層25が、基板13の主面13aにエピタキシャル成長されるので、n型GaN半導体層23の主面23a及びn型InGaN半導体層25の主面25a(本実施例では、表面15aと等価)も、それぞれ、テラス構造を有するモフォロジM3、M2を有する。
モフォロジM1、M2、M3は、c軸傾斜の方向に配列された複数のマイクロステップを有しており、これらのマイクロステップは、傾斜方向に交差する方向に延びている。マイクロステップの主要な構成面は、少なくともm面及び(10−11)面を含む。上記の構成面及びステップ端においては、Inの取り込みが良好である。
GaN系半導体光素子11aは、活性層17上に設けられたGaN系半導体領域21を備えることができる。GaN系半導体領域21は、一又は複数の第2導電型GaN系半導体層を含むことができる。GaN系半導体領域21は、Z方向に配列された電子ブロック層27及びコンタクト層29を含む。電子ブロック層27は、例えばAlGaNからなることができ、またコンタクト層29は、例えばp型GaNまたはp型AlGaNからなることができる。
GaN系半導体光素子11aでは、活性層17は、370nm以上である発光波長を生成するように設けられることが好ましい。370nm以上の波長の光を発生する活性層を達成するインジウム組成の範囲において、In偏析を小さくできる。また、活性層17は、650nm以下である発光波長を生成するように設けられることが好ましい。650nm以上の発光波長を発生する活性層では、半導体エピタキシャル層のインジウム組成が大きいので、所望の結晶品質の半導体エピタキシャル層が得られにくい。
活性層17は、量子井戸構造31を有することができ、この量子井戸構造31は、所定の軸Axの方向に交互に配置された井戸層33及び障壁層35を含む。本実施例では、井戸層33は半導体エピタキシャル層19からなり、井戸層33は例えばInGaN、InAlGaN等からなる。また、障壁層35はGaN系半導体からなり、GaN系半導体は、例えばGaN、InGaN、AlGaN等からなることができる。n型GaN系半導体層23、25、活性層17及びGaN系半導体層27、29は、所定の軸Axの方向に配列される。基準軸Cxの方向は所定の軸Axの方向と異なる。
このGaN系半導体光素子11aによれば、小さいIn偏析は、単層膜からなる半導体エピタキシャル層だけでなく、量子井戸構造31において達成されている。
GaN系半導体光素子11aは、コンタクト層29上に設けられた第1の電極37(例えば、アノード)を含むことができ、第1の電極37は、コンタクト層29を覆う透明電極を含むことができる。透明電極としては、例えばNi/Auを用いられる。GaN系半導体光素子11aは、基板13の裏面13b上に設けられた第2の電極39(例えば、カソード)を含むことができ、第2の電極39は、例えばTi/Alから成る。
活性層17は、電極37、39の両端に印加された外部電圧に応答して光L1を生成し、本実施例ではGaN系半導体光素子11aは面発光素子を含む。この活性層17において、ピエゾ電界が小さい。
基板13におけるa軸方向のオフ角AOFFは有限の値であることが好ましい。a軸方向のオフ角AOFFは、エピタキシャル領域の表面モフォロジを良好にする。このオフ角AOFFはXZ面内における角度である。オフ角AOFFの範囲が、例えば−3度以上+3度以下の範囲にあることができ、具体的には、オフ角AOFFの範囲は、例えば−3度以上−0.1度以下及び+0.1度以上+3度以下の範囲にあることが好ましい。オフ角AOFFの範囲が例えば−0.4度以上−0.1度以下及び+0.1度以上+0.4度以下の範囲にあるとき、表面モフォロジがさらに良好になる。
GaN系半導体光素子11aでは、活性層17は480nm以上である発光波長を生成するように設けられていることが好ましい。また、活性層17は600nm以下である発光波長を生成するように設けられていることが好ましい。63度以上80度未満の範囲の傾斜角は、480nm以上で600nm以下の発光波長の範囲において有効である。この波長範囲にあるような長波長では、大きなIn組成が井戸層に必要であり、大きなIn偏析を示す面、例えばc面やm面及び(10−11)面等では、発光強度が大きく低下する。一方、本実施の形態の角度範囲では、In偏析が小さいため、480nm以上の長波長領域でも発光強度の低下が小さい。
図2は、本実施の形態に係るGaN系半導体光素子の構造を概略的に示す図面である。GaN系半導体光素子11bとしては、例えば半導体レーザ等がある。GaN系半導体光素子11bは、GaN系半導体光素子11aと同様に、基板13と、GaN系半導体エピタキシャル領域15と、活性層17とを備える。基板13のc面は、図2に示された平面Scに沿って延びている。平面Sc上には、座標系CR(c軸、a軸、m軸)が示されている。基板13の主面13aは、この第1のGaN系半導体のc軸に沿って延びる基準軸Cxに直交する面から該第1のGaN系半導体のm軸の方向に63度以上80度未満の範囲の傾斜角で傾斜している。傾斜角αは、基板13の主面13aの法線ベクトルVNと基準軸Cxとの成す角度によって規定され、この角度は、本実施例では、ベクトルVC+とベクトルVNとの成す角に等しい。GaN系半導体エピタキシャル領域15は、主面13a上に設けられている。活性層17は、少なくとも一つの半導体エピタキシャル層19を含む。半導体エピタキシャル層19は、GaN系半導体エピタキシャル領域15上に設けられている。半導体エピタキシャル層19は第2のGaN系半導体からなり、第2のGaN系半導体は構成元素としてインジウムを含む。半導体エピタキシャル層19の膜厚方向は、基準軸Cxに対して傾斜している。この基準軸Cxは、第1のGaN系半導体の[0001]軸の方向、或いは[000−1]軸の方向に向いていることができる。本実施例では、基準軸Cxは、ベクトルVC+で示される方向に向いており、この結果、ベクトルVC−は、[000−1]軸の方向に向いている。また、図2にも、オフ角AOFFが示されており、このオフ角AOFFはXZ面内における角度である。
このGaN系半導体光素子11bによれば、基板13では、その主面13aは、図2に示されるような幅の狭い複数のテラスを含む表面モフォロジM1からなる。また、基板13上にはGaN系半導体エピタキシャル領域15が設けられている。GaN系半導体エピタキシャル領域15の結晶軸は、基板13の結晶軸を引き継いでいる。これ故に、GaN系半導体エピタキシャル領域15の主面15aも、基準軸Cxに直交する面からm軸の方向に63度以上80度未満の範囲の角度で傾斜している。したがって、GaN系半導体エピタキシャル領域15の主面15aも、幅の狭い複数のテラスを含む表面モフォロジM2を有する。これらのテラスの配列はマイクロステップを構成する。上記の角度範囲のテラスの幅が狭いので、複数のテラスにわたってIn組成の不均一は生じにくい。故に、In偏析による発光特性の低下が抑制される。
GaN系半導体光素子11bの一実施例では、GaN系半導体エピタキシャル領域15は、Ax軸の方向(Z方向)に配列されたn型クラッド層41及び光ガイド層43aを含んでいる。n型クラッド層41は、例えばAlGaNまたはGaNからなることができ、また光ガイド層43aは、例えばアンドープInGaNからなることができる。n型クラッド層41及び光ガイド層43aが、基板13の主面13aにエピタキシャル成長されるので、n型クラッド層41の主面41a及び光ガイド層43aの主面43c(本実施例では、表面15aと等価)も、それぞれ、テラス構造を有する表面モフォロジを有する。上記の表面モフォロジは、c軸の傾斜方向に配列された複数のマイクロステップを有しており、これらのマイクロステップは、傾斜方向に交差する方向に延びている。マイクロステップの主要な構成面は、少なくともm面、(20−21)面及び(10−11)面等を含む。上記の構成面及びステップ端においては、Inの取り込みが良好である。
GaN系半導体光素子11bは、GaN系半導体領域21は、Z方向に配列された光ガイド層43b、電子ブロック層45、クラッド層47及びコンタクト層49を含む。光ガイド層43bは、例えばアンドープInGaNからなることができる。電子ブロック層45は、例えばAlGaNからなることができ、クラッド層47は、例えばp型AlGaNまたはp型GaNからなることができ、またコンタクト層49は、例えばp型GaNまたはp型AlGaNからなることができる。
GaN系半導体光素子11bは、コンタクト層49上に設けられた第1の電極51(例えば、アノード)を含むことができ、第1の電極51は、コンタクト層49を覆う絶縁膜53のストライプ窓を介してコンタクト層49に接続される。第1の電極51としては、例えばNi/Auを用いられる。GaN系半導体光素子11bは、基板13の裏面13b上に設けられた第2の電極55(例えば、カソード)を含むことができ、第2の電極55は、例えばTi/Alから成る。
活性層17は、電極51、55の両端に印加された外部電圧に応答して光L2を生成し、本実施例ではGaN系半導体光素子11bは端面発光素子を含む。この活性層17において、ピエゾ電界のZ成分(所定の軸Axの方向に関する成分)は、p型GaN系半導体層43a、45、47、49からn型GaN系半導体層41、43aへ向かう方向と逆向きである。このGaN系半導体光素子11bによれば、ピエゾ電界のZ成分が、電極51、55の両端に印加された外部電圧による電界の方向と逆向きであるので、発光波長のシフトが低減される。
GaN系半導体光素子11a、11bでは、基板13におけるa軸方向のオフ角AOFFは有限の値であることが好ましい。a軸方向のオフ角AOFFは、エピタキシャル領域の表面モフォロジを良好にする。オフ角AOFFの範囲が、例えば−3度以上+3度以下の範囲にあることができ、具体的には、オフ角AOFFの範囲は、例えば−3度以上−0.1度以下及び+0.1度以上+3度以下の範囲にあることが好ましい。オフ角AOFFの範囲が例えば−0.4度以上−0.1度以下及び+0.1度以上+0.4度以下の範囲にあるとき、表面モフォロジがさらに良好になる。
GaN系半導体光素子11a、11bでは、活性層17は480nm以上である発光波長を生成するように設けられていることが好ましい。また、活性層17は600nm以下である発光波長を生成するように設けられていることが好ましい。63度以上80度未満の範囲の傾斜角は、480nm以上で600nm以下の発光波長の範囲において有効である。このぐらいの波長になってくると、だいぶ井戸層のIn組成が大きくなり、c面やm面及び(10−11)面等のIn偏析の大きな面では、発光強度が大きく低下する。一方、この角度範囲では、In偏析が小さいため、480nm以上の長波長領域でも発光強度の低下が小さい。また、井戸層の厚さの範囲は、例えば0.5nm〜10nmであることができる。InGa1−XN井戸層のIn組成Xの範囲は、例えば0.01〜0.50であることができる。
(実施例1)
GaNウエハS1及びGaNウエハS2を準備した。GaNウエハS1の主面は六方晶系GaNにおけるc面からなる。GaNウエハS2の主面は、六方晶系GaNにおけるm軸方向にc面から75度の角度で傾斜しており、この傾斜面は(20−21)面として示される。いずれの主面も鏡面研磨されている。ウエハS2の主面では、−3度以上+3度以下の範囲の角度で(20−21)面からオフ角が分布している。
GaNウエハS1及びGaNウエハS2上に、有機金属気相成長法により、Siドープn型GaN層及びアンドープInGaN層をエピタキシャルに成長して、図3に示されるエピタキシャルウエハE1、E2を作製した。エピタキシャル成長のための原料として、トリメチルガリウム(TMG)、トリメチルインジウム(TMI)、アンモニア(NH)、シラン(SiH)を用いた。
成長炉内にウエハS1、S2を設置した。これらのウエハ上に以下の条件でエピタキシャル成長を行った。摂氏1050度の温度及び27kPaの炉内圧力において、NHとHを流しながら10分間熱処理を行った。この熱処理温度として、例えば摂氏850度以上1150度以下の温度を用いることができる。また、熱処理の雰囲気として、NHとH等の組み合わせを用いることができる。この熱処理による表面改質によって、ウエハS2の表面に、オフ角によって規定されるテラス構造が形成される。
この熱処理の後に、TMG、NH、SiHを成長炉に供給して、摂氏1000度においてSiドープしたGaN層61a、61bを成長した。GaN層61a、61bの厚さは例えば2マイクロメートルである。次いで、TMG、TMI、NHを成長炉に供給して、摂氏750度の基板温度でアンドープInGaN層63a、63bを成長した。InGaN層63a、63bの厚さは20nmである。また、モル比はV/III=7322であり、成長炉圧力は100kPaである。成膜後に、成長炉の温度を室温まで降温して、エピタキシャルウエハE1、E2を作製した。
エピタキシャルウエハE1、E2のX線回折測定を行った。スキャンはω−2θ法を用いて行われた。X線の回折角が結晶の格子定数を反映するので、例えばInGaN3元混晶の各元素のモル分率を測定できる。
また、エピタキシャルウエハE1、E2では、ウエハの主面のオフ角が互いに異なるので、X線回折測定を行う際に、それぞれのウエハの主面のオフ角に合わせた位置に、X線入射装置、試料台、X線検出装置を配置した。
具体的には、エピタキシャルウエハE1では[0001]方向に軸立てを行った。回折結果を理論計算とフィッティングして、InGaN中のIn組成が決定される。この面方位では、ウエハ主面の法線方向[0001]と測定の軸立て方向[0001]が一致するので、理論計算から得られた値がそのまま実際の組成として使用できる。
エピタキシャルウエハE2では[10−10]方向に軸立てを行う。この軸立てで、ウエハ主面(20−21)面に対して15度だけ傾斜してX線が入射するので、X線回折からの値は、In組成を過小に見積もっている。このため、実験結果を理論計算とフィッティングする際に、[10−10]方向からの傾きに応じて測定値を補正する必要がある。この補正により、InGaN中のIn組成が決定される。
図4は、X線回折結果及び理論計算の結果を示す図面である。図4(a)を参照すると、エピタキシャルウエハE1の実験結果EX1及び理論計算結果TH1が示されている。図4(b)を参照すると、エピタキシャルウエハE2の実験結果EX2及び理論計算結果TH2が示されている。エピタキシャルウエハE1のIn組成は20.5パーセントであり、一方、エピタキシャルウエハE2のIn組成は19.6パーセントである。この実験結果は、GaNのc面に比べてGaN(20−21)面が同等のIn取り込みであることを示している。このことは、例えば発光ダイオードや、半導体レーザダイオード等の光デバイスの作製において、高いIn組成を必要とする長波長の発光素子に好適である。また、同じIn組成であれば、InGaNの成長温度を高めることが可能であり、発光層の結晶性を向上できる。
(実施例2)
図5に示される工程に従って、有機金属気相成長法により、図6に示される発光ダイオード構造(LED1、LED2)のエピタキシャルウエハをGaNウエハS3及びGaNウエハS4上に作製した。エピタキシャル成長のための原料として、トリメチルガリウム(TMG)、トリメチルインジウム(TMI)、トリメチルアルミニウム(TMA)、アンモニア(NH)、シラン(SiH)、ビスシクロペンタジエニルマグネシウム(CpMg)を用いた。
GaNウエハS3及びS4を準備した。GaNウエハS3の主面は六方晶系GaNにおけるc面からなる。工程S101では、63度から80度未満の傾斜角の範囲内の傾斜角に該当するGaNウエハS4が準備された。本実施例では、GaNウエハS4は、六方晶系GaNにおけるm軸方向にc面から75度の角度で傾斜した主面を有しており、この傾斜面は(20−21)面として示される。いずれの主面も鏡面研磨されている。
ウエハS3、S4上に以下の条件でエピタキシャル成長を行った。まず、工程S102では、ウエハS3、S4を成長炉内に設置した。工程S103では、摂氏1050度の温度及び27kPaの炉内圧力において、NHとHを流しながら10分間熱処理を行った。この熱処理による表面改質によって、ウエハS4の表面に、オフ角によって規定されるテラス構造が形成された。この熱処理の後に、工程S104では、GaN系半導体領域が成長される。例えば、摂氏1000度において、TMG、NH、SiHを成長炉に供給して、SiドープGaN層65bを成長した。GaN層65bの厚さは例えば2マイクロメートルである。次いで、摂氏850度の基板温度で、TMG、TMI、NH、SiHを成長炉に供給して、SiドープInGaN層67bを成長した。InGaN層67bの厚さは100nmである。InGaN層67bのIn組成は例えば0.02である。
工程S105では、活性層を成長する。工程S106では、摂氏870度の基板温度で、TMG、NHを成長炉に供給して、この成長温度T1でアンドープGaN障壁層69bを成長した。GaN層69bの厚さは15nmである。工程S107では、成長後に、成長を中断して、摂氏870度から摂氏760度に基板温度を変更する。変更後に、工程S108では、この成長温度T2で、TMG、TMI、NHを成長炉に供給して、アンドープInGaN井戸層71bを成長した。InGaN井戸層71bの厚さは3nmである。InGaN層71bのIn組成は例えば0.25である。井戸層71bにおいては、発光波長に応じてIn流量を変更している。InGaN井戸層71bの成長後に、TMIの供給を停止した。工程S109では、TMG、NHを成長炉に供給しながら、摂氏760度から摂氏870度に基板温度を変更した。この変更中にも、アンドープGaN障壁層73bの一部が成長されている。変更後に、工程S110で、アンドープGaN障壁層73bの残りを成長した。GaN障壁層73bの厚さは15nmである。工程S111では、障壁層の成長、温度変更、井戸層の成長、を繰り返して、InGaN井戸層(75b、79b)、GaN障壁層(77b、81b)を形成した。
工程S112では、GaN系半導体領域が成長される。例えば、GaN障壁層81bの成長後に、TMGの供給を停止して、基板温度を摂氏1000度に上昇した。この温度で、TMG、TMA、NH、CpMgを成長炉に供給して、p型Al0.18Ga0.82N電子ブロック層83bを成長した。電子ブロック層83bは例えば20nmであった。この後に、TMAの供給を停止して、p型GaNコンタクト層85bを成長した。p型GaNコンタクト層85bは例えば50nmであった。成膜後に、成長炉の温度を室温まで降温して、エピタキシャルウエハE4を作製した。本実施例におけるp型領域の成長温度は、c面上へのp型領域の成長に最適な成長温度に比べて100度ほど低い。発明者らの実験により、以下のことが確認されている:本オフ角範囲内の基板上に成膜した活性層はp層成長時の昇温に敏感で劣化しやすく、c面へのp型領域の成長に最適な温度では、特に長波長の活性層を成長した際にマクロな暗領域が広がる。ここで、暗領域は蛍光顕微鏡像における非発光領域を意味する。p層成長温度を下げることにより、p層成長時の昇温による暗領域の広がりを防ぐことができた。
次いで、ウエハS3についても同じ成膜条件を用いて、SiドープGaN層(厚さ:2マイクロメートル)65a、SiドープInGaN層(厚さ:100nm)67a、p型AlGaN電子ブロック層(厚さ:20nm)83a及びp型GaNコンタクト層(厚さ:50nm)85aを成長した。活性層は、InGan井戸層(厚さ:3nm)71a、75a、79a、GaN障壁層(厚さ:15nm)69a、73a、77a、81aを含む。コンタクト層の成長後に、成長炉の温度を室温まで降温して、エピタキシャルウエハE3を作製した。
工程S113では、エピタキシャルウエハE3、E4上に電極を形成した。まず、エッチング(例えば、RIE)により、メサ形状を形成した。メサ形状のサイズは例えば一辺400μm角である。次いで、p型GaNコンタクト層85a、85b上にp透明電極(Ni/Au)87a、87bを形成した。この後に、pパッド電極(Ti/Au)を形成した。n電極(Ti/Al)89a、89bをウエハS3、S4の裏面に形成した。電極アニール(例えば、摂氏550度で1分)の手順で行った。これの工程により、発光ダイオード構造LED1、LED2が得られた。
発光ダイオード構造LED1、LED2に電流を印加して、エレクトロルミネッセンススペクトルを測定した。電極サイズは500マイクロメートル角であり、印加電流は120mAである。図7は、発光ダイオード構造LED1、LED2のエレクトロルミネッセンススペクトルを示す図面である。スペクトルEL、ELM75が示されている。これらのスペクトルのピーク波長は同程度であり、スペクトルELM75のピーク強度がスペクトルELのピーク強度の2倍以上である。また、スペクトルELM75の半値全幅がスペクトルELの半値全幅の半分以下である。発光ダイオード構造LED2の光出力が高く、また半値全幅が小さい。これらは、優れた色純度を示すと共に、また他の色の発光と混ぜ合わせた際の演色性を高めることができる。LEDモードにおける発光の半値全幅が小さく、これは、レーザダイオードのしきい値を低くすることに非常に有効である。
図8は、エピタキシャルウエハE3、E4におけるカソードルミネッセンス(CL)像を示す図面である。図8(a)を参照すると、エピタキシャルウエハE3のカソードルミネッセンス像が示されている。図8(a)の発光像にはムラがあり、発光に寄与していない暗領域が広いことがわかる。この発光の不均一は、エピタキシャルウエハE3の活性層におけるIn偏析に因ると考えられる。c面基板を用いるエピタキシャルウエハでは、発光波長が長波になるにつれて、発光の不均一の程度は顕著になる。これ故に、c面基板を用いる発光素子では、発光が長波長になるほど、光出力が低下し、また発光スペクトルの半値全幅が大きくなる。
図8(b)を参照すると、エピタキシャルウエハE4のカソードルミネッセンス像が示されている。図8(b)の発光像は、図8(a)の発光像に比べて発光の均一性に優れる。故に、エピタキシャルウエハE4では、InGaN層のIn偏析が小さいと考えられる。このため、発光素子の発光強度が大きく、発光半値幅も小さくなる。また、ウエハS4上に作製された発光素子では、長波長の発光における光出力の低下が小さく、また長波長の発光スペクトルにおける半値幅の増大も小さい。
図9は、発光ダイオード構造LED1、LED2において発光波長と電流注入量との関係の測定を示す図面である。図9を参照すると、発光ダイオード構造LED1では、電流注入量を増やすにつれて発光波長が次第に短波長にシフトする。これに対して、発光ダイオード構造LED2では、少ない電流注入量のとき僅かに発光波長が短波長にシフトした後は、発光波長は、ほとんど電流量の増加に対して変化しない。このことは、発光ダイオードへの印加電流量を変えて発光ダイオードの発光強度を変更する際に、発光波長の変動がほとんどないことを示している。つまり、発光ダイオード構造LED2では、LEDモードにおける発光ピーク波長の電流依存性が低減される。
光励起による発光測定では、発光ダイオード構造LED1(c面)の発光波長は535nmであり、発光ダイオード構造(75度オフ)LED2の発光波長は500nmであった。光励起されている発光ダイオード構造の内部状態は、非常に少ない電流が注入されている発光ダイオード構造の内部状態に相当する。
電流注入に対する発光波長の依存性と光励起による発光測定結果から、以下のことを意味している:発光ダイオード構造LED2では、印加電圧を徐々に大きくしていったときに、非常に小さい発光(実用的な面では「光り出す前」)において発光波長のシフトが実質的に完了しており、十分な強度の発光が生じた後にはほとんど発光波長がシフトしない。
c面上の活性層におけるピエゾ電界は、GaN系半導体のm軸の方向にc面から63度以上80度未満の範囲の傾斜角で傾斜したGaN系半導体面上に設けられた活性層におけるピエゾ電界に比べて大きい。図9に示される特性から、発光ダイオード構造LED2におけるピエゾ電界の向きは、発光ダイオード構造LED1におけるピエゾ電界の向きと逆である。また、電流注入の際の電界方向は、発光ダイオード構造LED2におけるピエゾ電界の方向と反対である。図10は、非特許文献4及び5に示された計算結果を示す図面である。図10の(a)、(b)におけるピエゾ電界を表す曲線において正負が異なるのは、電界の方向の定義の問題である。また、曲線の傾きや曲率が異なるのは、計算に用いたパラメータが異なるためである。
(実施例3)
c面からm軸方向に75度の角度で傾斜した主面を有するウエハS5、S6上に、発光ダイオード構造LED3、LED4を作製した。発光ダイオード構造LED3、LED4の発光波長は互いに異なる。発光ダイオード構造LED3、LED4における発光波長の変更は、井戸層のIn組成を変更することによって行った。In組成の変更のために、井戸層の成長時にIn原料(例えばTMI)の流量を変えた。この活性層の変更を除いて、発光ダイオード構造LED3、LED4の作製は発光ダイオード構造LED2と同じである。
図11は、異なるIn組成を有する井戸層の発光ダイオード構造のエレクトロルミネッセンスを示す図面である。発光ダイオード構造LED3の井戸層は例えばIn0.16Ga0.84Nであり、発光ダイオード構造LED4の井戸層は例えばIn0.20Ga0.80Nである。発光ダイオード構造LED3(ピーク波長:460nm)及び発光ダイオード構造LED4(ピーク波長:482nm)を比べると、これらの波長において発光強度の差や半値全幅の差が観察されない。これは、高効率の長波長の発光素子を作製するために非常に好適なことである。
図12は、InGaN井戸層の発光ダイオード及びAlGaInP井戸層の発光ダイオードにおける外部量子効率並びに人間の視感度曲線を示す図面である。長波長の光を発生する発光ダイオード構造を得るために、大きなIn組成の井戸層を作製する。発明者らの知見によれば、図12に示されるように、c面GaN基板上の発光ダイオード構造では、InGaN井戸層のIn組成の増加に伴ってInGaNの結晶性が低下する。この結晶性の低下により、発光強度は低下すると共に、スペクトルの半値全幅も大きくなる。特に500nmを越える長波長領域では、高い外部量子効率の発光ダイオードといった発光素子を作製できない。
既に説明したように、発光素子はIn元素を含むGaN系半導体井戸層を含んでおり、このGaN系半導体井戸層は、GaN系半導体のm軸の方向に63度以上80度未満の範囲の傾斜角でc面を基準にして傾斜したGaN系半導体面上に成長されている。この発光素子によれば、発光強度の差や半値全幅の差が観察されない。これは、高効率の長波長の発光素子を作製するために非常に好適なことである。
(実施例4)
GaNウエハS4と同等の品質のGaNウエハS5上に、図13に示されるレーザダイオード構造(LD1)のエピタキシャルウエハを作製した。エピタキシャル成長のための原料として、トリメチルガリウム(TMG)、トリメチルインジウム(TMI)、トリメチルアルミニウム(TMA)、アンモニア(NH)、シラン(SiH)、ビスシクロペンタジエニルマグネシウム(CpMg)を用いた。
63度から80度未満の傾斜角の範囲内の傾斜角に該当するGaNウエハS5が準備された。GaNウエハS5は、六方晶系GaNにおけるm軸方向にc軸に直交する平面から75度の角度で傾斜した主面を有しており、この傾斜面は(20−21)面として示される。この主面も鏡面研磨されている。ウエハS5上に以下の条件でエピタキシャル成長を行った。
まず、ウエハS5を成長炉内に設置した。摂氏1050度の温度及び27kPaの炉内圧力において、NHとHを流しながら10分間熱処理を行った。この熱処理による表面改質によって、ウエハS5の表面に、オフ角によって規定されるテラス構造が形成される。この熱処理の後に、GaN系半導体領域が成長される。例えば、摂氏1150度において、TMG、TMA、NH、SiHを成長炉に供給して、n型クラッド層89を成長した。n型クラッド層89は、例えばSiドープAl0.04GaN0.96層であり、その厚さは例えば2マイクロメートルである。
次いで、摂氏830度の基板温度で、TMG、TMI、NHを成長炉に供給して、光ガイド層91aを成長した。光ガイド層91aは、例えばアンドープのIn0.02Ga0.98N層からなり、その厚さは100nmである。
次いで、活性層93を成長する。摂氏870度の基板温度で、TMG、NHを成長炉に供給して、この成長温度T1でGaN系半導体障壁層93aを成長した。障壁層93aは、例えばアンドープGaNであり、その厚さは15nmである。障壁層の成長後に、成長を中断して、摂氏870度から摂氏830度に基板温度を変更する。変更後の成長温度T2で、TMG、TMI、NHを成長炉に供給して、アンドープInGaN井戸層93bを成長した。その厚さは3nmである。井戸層の成長後に、TMIの供給を停止すると共に、TMG、NHを成長炉に供給しながら、摂氏830度から摂氏870度に基板温度を変更した。この変更中にも、アンドープGaN障壁層93aの一部が成長されている。温度の変更が完了した後に、アンドープGaN障壁層93aの残りを成長した。GaN障壁層93aの厚さは15nmである。続けて、障壁層の成長、温度変更、井戸層の成長、を繰り返して、InGaN井戸層93b、GaN障壁層93aを形成した。
摂氏830度の基板温度で、TMG、TMI、NHを成長炉に供給して、活性層93上に光ガイド層91bを成長した。光ガイド層91bは、例えばアンドープのIn0.02Ga0.98N層からなり、その厚さは100nmである。
光ガイド層91b上に、GaN系半導体領域が成長される。光ガイド層91bの成長後に、TMG及びTMIの供給を停止して、基板温度を摂氏1100度に上昇した。この温度で、TMG、TMA、NH、CpMgを成長炉に供給して、電子ブロック層95及びp型クラッド層97を成長した。電子ブロック層95は例えばAl0.12Ga0.88Nであり、その厚さは例えば20nmであった。p型クラッド層97は例えばAl0.06Ga0.94Nであり、その厚さは例えば400nmであった。この後に、TMAの供給を停止して、p型コンタクト層99を成長した。p型コンタクト層99は例えばGaNからなり、その厚さ例えば50nmであった。成膜後に、成長炉の温度を室温まで降温して、エピタキシャルウエハE5を作製した。
エピタキシャルウエハE5上に電極を形成した。まず、シリコン酸化膜といった絶縁膜を堆積し、この絶縁膜にフォトリソグラフィ及びエッチングによりコンタクト窓を形成した。コンタクト窓は、例えばストライプ形状であり、その幅は例えば10マイクロメートルである。次いで、p型GaNコンタクト層99上にp電極(Ni/Au)103aを形成した。この後に、pパッド電極(Ti/Au)を形成した。n電極(Ti/Al)103bをウエハE5の裏面に形成した。電極アニール(例えば、摂氏550度で1分)の手順で行って基板生産物を作製した。これの工程の後に、800マイクロメートル間隔で基板生産物をへき開して、ゲインガイド型レーザダイオードLD1が得られた。へき開面としてはa面を用いた。これはm軸方向のオフ基板では、m面は傾斜しており、共振器端面としては不適合だからである。
しきい値電流は9kAcm−2であった。そのときの発振波長は405nmであった。この半導体レーザでは、LEDモードにおける発光のスペクトルの半値全幅が小さい。また、この半導体レーザのInGaN層のIn偏析は小さい。このLEDモードにおける発光が、図1及び図2におけるXY面内のY方向に垂直な方向に偏光しているので、上記のしきい値電流は、c面上に形成された同様の構造の半導体レーザに比べて大きい。この向きの偏光は、a面へき開によってX方向に共振器を作製した際には、しきい値電流を増加させる偏光方向となる。また、この光の偏光度Pは0.15程度であった。
そこで、図1及び図2におけるY方向に垂直な面をドライエッチング(例えば、反応性イオンエッチング(RIEによる))により形成して、該エッチング面を共振器面とする共振器を作製した。この共振器の向きでは、Y方向に共振器が作製されるので、LEDモードで見た正の偏光度が、しきい値電流の低減に関して有利に働く。この半導体発光素子のしきい値電流は5kAcm−2であった。故に、共振器を適切な方向に向けることにより、しきい値電流を下げることができた。
(実施例5)
様々なオフ角のGaNウエハ上にInGaNを堆積して、そのInGaNのIn組成を測定した。図14は、m軸方向へc軸から取られた様々な傾斜角(オフ角)を有するGaN主面上に堆積されたInGaNのIn組成とオフ角との関係を示す図面である。まず、プロットP1〜P4におけるオフ角を示す:
プロットP1:63度
プロットP2:75度
プロットP3:90度(m面)
プロットP4:43度
プロットP5:0度(c面)
In組成は、プロットP5(c面)からプロットP4までオフ角の増加と共に単調に減少している。一方、プロットP1、P2では、プロットP5(c面)と同等のIn取り込みを示している。プロットP3(m面)も、優れたIn取り込みを示すけれども、80度以上のオフ角ではIn偏析が大きくなり、長波長化に伴う発光強度の低下という不具合がある。
図15(a)を参照しながら、63度以上80度未満の範囲内のオフ角βを有するGaN系半導体面上へのIn含有のGaN系半導体の堆積を模式的に説明する。上記の傾斜角範囲のオフ角の半導体表面、例えば(20−21)面付近の表面には、(10−11)面からなるテラスT1とm面からなるテラスT2とが現れている。半導体表面はこれらのテラスT1、T2からなる微細なステップで構成される。発明者らの実験によると、m面だけでなく(10−11)面におけるIn取り込みは、c面におけるIn取り込みと同等、或いはc面におけるIn取り込みより優れている。また、In取り込みを高めるためには、InNの島状成長が可能になる十分な大きさのテラス幅が必要である。
10度から50度の範囲のオフ角では、(10−11)面からなるテラスT4とc面からなるテラスT5とが現れている。半導体表面はこれらのテラスT4、T5からなる微細なステップで構成される。この角度範囲では、オフ角が大きくなるほどテラスT4、T5の幅が小さくなり、これ故に、図14に示されるように、10度から50度の範囲のオフ角の半導体表面では、Inの取り込みが小さい。これは、c面と(10−11)面からなるステップが半導体表面に形成されていると、テラスT4、T5上でInが取り込まれる。しかしながら、テラスT4、T5から構成されるテラスエッジ(ステップ端)T6に現れる化学結合のボンドの視点から検討すると、テラスエッジT6ではIn原子が取り込まれない。
一方、発明者らの実験によれば、テラスT1、T2からなるマイクロステップ構造では、Inの取込能が良好である。これはテラスT1、T2上だけではなく、テラスT1、T2から構成されるテラスエッジ(ステップ端)T3でもInが効率よく取り込まれる。テラスエッジT3に現れる化学結合のボンドの視点からの検討によって裏付けられる。取り込まれたInは、アンモニア雰囲気中における熱処理(井戸層の成長と障壁層の成長との間の温度上昇)工程において、半導体表面から脱離する可能性が下がる。故に、例えばInGaNからなる井戸層を成膜温度T1で成長した後に障壁層の成長温度T2に昇温する際に井戸層の表面を炉内の雰囲気に露出させても、井戸層の表面から脱離するIn量を低減できる。
50度を越えるオフ角の範囲であり実施例の(20−21)面に代表される半導体表面は、優れたIn取り込み能力を示す。また、この半導体表面に成長された活性層からの発光像は、良好な均一性を有する。その発光スペクトルの半値幅は狭く、発光素子の光出力も高い。また、長波長の発光を可能にするためにIn組成を増加した井戸層を作製しても、発光効率の低下が小さい。故に、本実施の形態に係る光素子及びその作製方法は、InGaN層を含む光素子を実現する際に、非常に有効な特性を持つ。
GaN系半導体膜を成長する方法は、図15(a)に示されるように、複数のマイクロステップを有する表面を有するGaN系半導体領域Bを準備する工程と、構成元素としてInを含むGaN系半導体膜Fをマイクロステップ表面上に成長する。マイクロステップは、主要な構成面として少なくともm面及び(10−11)面を含む。或いは、GaN系半導体膜を成長する方法は、GaN系半導体からなり主面を有する半導体エピタキシャル領域Bを成長する工程と、構成元素としてInを含むGaN系半導体膜Fを半導体エピタキシャル領域Bの主面上に成長する。半導体エピタキシャル領域Bの主面は、GaN系半導体のc軸に沿って延びる基準軸に直交する面から該第1のGaN系半導体のm軸の方向に63度以上80度未満の範囲の傾斜角で傾斜している。
マイクロステップ構造の一例を示す。マイクロステップ構造の高さは、例えば0.3nm以上であり、例えば10nm以下である。その幅は、例えば0.3nm以上であり、例えば500nm以下である。その密度は、例えば2×10cm−1以上であり、例えば3.3×10cm−1以下である。
63度以上80度未満の範囲のオフ角では、小さいIn偏析が実現される理由を以下のように説明できる。c面、m面(非極性面)、(11−22)面及び(10−11)面等の安定面からなる大きなテラスでは、Inのマイグレーションが可能である。それ故に、原子半径の大きなIn原子がマイグレーションにより集まり、この結果、In偏析が生じる。図8(b)に示されるように、c面上のカソードルミネッセンス像は不均一な発光を示す。一方、63度以上80度未満の範囲内のオフ角に対応する半導体面、例えば(20−21)面ではテラスT1、T2のテラス幅が狭いので、InがテラスT1、T2上で取り込まれたとき十分なInマイグレーションは生じない。また、テラスエッジT3で取り込まれたときも同様に、十分なInマイグレーションは生じない。このため、原子の堆積時にInが吸着された場所で結晶に取り込まれる。堆積において、Inがランダムに吸着されるので、図8(a)に示されるように、c面上のカソードルミネッセンス像は均一な発光を示す。
c面及びm面では、図14に示されるように、良好なIn取り込みを示す。しかしながら、大きなIn偏析が生じ、特に大きなIn組成においてIn偏析が増加して、不均一な発光像に起因する非発光領域が増加する。活性層のIn組成の増加により、発光スペクトルの半値全幅が広くなる。一方、c面と(10−11)面との間のオフ角では、図14に示されるように、In取り込みがc面に比べて低下する。しかしながら、(10−11)面とm面との間のオフ角では、図14に示されるように、In取り込みがc面に比べて良好であり、またIn偏析も小さい。
以上説明したように、(20−21)面によって代表される結晶面のオフ角の範囲は、良好なIn取り込み性を示し、小さなIn偏析を示す。故に、非常に結晶性の良いInGaNを成長することができ、発光波長に応じて、これまでに比べて広い範囲でIn組成を変更できる。故に、良好な光素子を作製することができる。
上記の説明は、(20−21)面を参照しながら行われたけれども、(20−2−1)面についても同様に当てはまる。また、上記の説明に記載された(20−21)面、(10−11)面、m面といった結晶面及び結晶方位は、その記載自体により特定されるものだけでなく、結晶学的に等価な面及び方位ものも示している。例えば(20−21)面とは(02−21)面、(0−221)面、(2−201)面、(−2021)面、(−2201)面の結晶学的に等価な面も代表する。
(実施例6)
図16は、本実施例における半導体レーザを概略的に示す図面である。図16に示される半導体レーザを以下のように作製した。まず、(20−21)面を有するGaN基板110を準備した。このGaN基板の主面((20−21)面)上に以下の半導体層をエピタキシャル成長した。
n型クラッド層111:SiドープAlGaN、成長温度1150度、厚さ2μm、Al組成0.04;
光ガイド層112a:アンドープGaN、成長温度840度、厚さ50nm;
光ガイド層112b:アンドープInGaN、成長温度840度、厚さ50nm、In組成0.01;
活性層113;
障壁層113a:アンドープGaN、成長温度870度、厚さ15nm;
井戸層113b:アンドープInGaN、成長温度780度、厚さ3nm、In組成0.16;
光ガイド層114b:アンドープInGaN、成長温度840度、厚さ50nm、In組成0.01;
光ガイド層114a:アンドープGaN、成長温度840度、厚さ50nm;
電子ブロック層115:MgドープAlGaN、成長温度1000度、厚さ20nm、Al組成0.12;
p型クラッド層116:MgドープAlGaN、成長温度1000度、厚さ400nm、Al組成0.06;
p型コンタクト層117:MgドープGaN、成長温度1000度、厚さ50nm。
p型コンタクト層117上に、シリコン酸化膜といった絶縁膜118を堆積した後に、フォトリソグラフィ及びウエットエッチングを用いて幅10μmのストライプ窓を形成した。このストライプ窓を介してp型コンタクト層117に接触するp−電極(Ni/Au)119aを形成すると共に、パッド電極(Ti/Au)を蒸着した。GaN基板110の裏面には、n−電極(Ni/Al)119bを形成すると共に、パッド電極(Ti/Au)を蒸着した。これらの工程によって作製された基板生産物を800μm間隔でへき開した。共振器のためのa面へき開面にはSiO/TiO多層膜からなる反射膜を形成して、ゲインガイド型レーザダイオードを作製した。前端面の反射率は80%であり、後端面の反射率は95%であった。
このレーザダイオードの発振波長は452nmで発振した。そのしきい値電流は12kA/cmであり、動作電圧(電流値:960mA)は6.9ボルトであった。
(実施例7)
図17は、本実施例における半導体レーザを概略的に示す図面である。図17に示される半導体レーザを以下のように作製した。まず、(20−21)面を有するGaN基板120を準備した。このGaN基板の主面((20−21)面)上に以下の半導体層をエピタキシャル成長した。
n型バッファ層121a:SiドープGaN、成長温度1050度、厚さ1.5μm;
n型クラッド層121b:SiドープAlGaN、成長温度1050度、厚さ500nm、Al組成0.04;
光ガイド層122a:アンドープGaN、成長温度840度、厚さ50nm;
光ガイド層122b:アンドープInGaN、成長温度840度、厚さ65nm、In組成0.03;
活性層123;
障壁層123a:アンドープGaN、成長温度870度、厚さ15nm;
井戸層123b:アンドープInGaN、成長温度750度、厚さ3nm、In組成0.22;
光ガイド層124b:アンドープInGaN、成長温度840度、厚さ65nm、In組成0.03;
光ガイド層124a:アンドープGaN、成長温度840度、厚さ50nm;
電子ブロック層125:MgドープAlGaN、成長温度1000度、厚さ20nm、Al組成0.12;
p型クラッド層126:MgドープAlGaN、成長温度1000度、厚さ400nm、Al組成0.06;
p型コンタクト層127:MgドープGaN、成長温度1000度、厚さ50nm。
p型コンタクト層127上に、シリコン酸化膜といった絶縁膜128を堆積した後に、フォトリソグラフィ及びウエットエッチングを用いて幅10μmのストライプ窓を形成した。このストライプ窓を介してp型コンタクト層127に接触するp−電極(Ni/Au)129aを形成すると共に、パッド電極(Ti/Au)を蒸着した。GaN基板120の裏面には、n−電極(Ni/Al)129bを形成すると共に、パッド電極(Ti/Au)を蒸着した。これらの工程によって作製された基板生産物を800μm間隔でa面でへき開した。共振器のためのa面へき開面にはSiO/TiO多層膜からなる反射膜を形成して、ゲインガイド型レーザダイオードを作製した。前端面の反射率は80%であり、後端面の反射率は95%であった。
このレーザダイオードの発振波長は520nmで発振した。そのしきい値電流は20kA/cmであり、動作電圧(電流値:1600mA)は7.2ボルトであった。
(実施例8)
図18は、本実施例における半導体レーザを概略的に示す図面である。図18に示される半導体レーザを以下のように作製した。まず、(20−2−1)面を有するGaN基板130を準備した。このGaN基板130の主面((20−2−1)面)上に以下の半導体層をエピタキシャル成長した。
n型クラッド層131:SiドープAlGaN、成長温度1050度、厚さ2μm、Al組成0.04;
光ガイド層132a:アンドープGaN、成長温度840度、厚さ50nm;
光ガイド層132b:アンドープInGaN、成長温度840度、厚さ50nm、In組成0.02;
活性層133;
障壁層133a:アンドープGaN、成長温度840度、厚さ15nm;
井戸層133b:アンドープInGaN、成長温度840度、厚さ3nm、In組成0.08;
光ガイド層134b:アンドープInGaN、成長温度840度、厚さ65nm、In組成0.02;
光ガイド層134a:アンドープGaN、成長温度840度、厚さ50nm;
電子ブロック層135:MgドープAlGaN、成長温度1000度、厚さ20nm、Al組成0.12;
p型クラッド層136:MgドープAlGaN、成長温度1000度、厚さ400nm、Al組成0.06;
p型コンタクト層137:MgドープGaN、成長温度1000度、厚さ50nm。
p型コンタクト層137上に、シリコン酸化膜といった絶縁膜138を堆積した後に、フォトリソグラフィ及びウエットエッチングを用いて幅10μmのストライプ窓を形成した。このストライプ窓を介してp型コンタクト層137に接触するp−電極(Ni/Au)139aを形成すると共に、パッド電極(Ti/Au)を蒸着した。GaN基板130の裏面には、n−電極(Ni/Al)139bを形成すると共に、パッド電極(Ti/Au)を蒸着した。これらのこうていによって作製された基板生産物を800μm間隔でa面でへき開した。
このレーザダイオードの発振波長は405nmで発振した。そのしきい値電流は9kA/cmであり、動作電圧(電流値:720mA)は5.8ボルトであった。
また、(20−21)面を有するGaN基板(m面+75度オフGaN基板)及び(20−2−1)面を有するGaN基板(m面−75度オフGaN基板)を成長炉のサセプタ上に配置した。これらのGaN基板上に同時に、発光素子のための半導体積層を成長した。活性層は量子井戸構造を有し、井戸層はInGaNからなり、障壁層はGaNからなる。活性層の成長温度は800度を用いた。
図19はm面+75度オフGaN基板上の量子井戸構造のフォトルミネッセンス(PL)スペクトルPL+75、及びm面−75度オフGaN基板上の量子井戸構造のPLスペクトルPL−75を示す図面である。PLスペクトルPL+75のピーク波長は424nmであり、PLスペクトルPL−75のピーク波長は455nmである。ピーク波長差は30nm程度であり、これは、N面から傾斜を取った(20−2−1)面のIn取り込みが、Ga面から傾斜を取った(20−21)面に比べて大きいことを示している。図1に示された基準軸Cxの向きとして選ばれた[000−1]軸に対して、基板主面の法線がm軸の方向に63度以上80度未満の範囲の傾斜角を成すとき、この基板主面は、良好なIn取り込み能を示す。
上記の実施例では、基板主面の法線が、[000−1]軸及び[0001]軸のいずれかに対して63度以上80度未満の範囲の傾斜角で傾斜する。これ故に、実施例における半導体レーザは、へき開面としてm面を選択することができず、へき開面としてa面を用いる。これまで、主に(0001)面から鋭角の角度で傾斜した半極性基板上に半導体レーザ用エピタキシャル積層構造を作製してきた。この半導体レーザ用エピタキシャル積層構造は、例えばGaN基板の主面(例えば(20−21)面)上に作製される。このGaN基板主面の法線は、[0001]軸に対して63度以上80度未満の範囲の傾斜角で傾斜する。発明者らの知見によれば、a面へき開における歩留まりは、例えばm面へき開おける歩留まりに比べて低い。
図20は、(000−1)面から鋭角の角度で傾斜した半極性基板を用いて半導体発光素子を作製する方法における主要フローを示す図面である。工程S201では、例えば既に説明された工程S101〜S113を行って基板生産物141を作製する。基板生産物141は主面141a及び裏面141bを含む。引き続き説明では、基板生産物141は、[000−1]軸に対して63度以上80度未満の範囲の傾斜角で傾斜するGaN基板の主面上に形成される半導体レーザのための積層構造を含む。理解を容易にするために、図21(a)には、実施例8における積層構造ELSが矩形の破線に示されている。図21(a)に示された概略図において、絶縁膜138のコンタクト開口はa軸方向に延び、電極139aもa軸方向に延びる。これに従えば、基板生産物141は例えば(20−2−1)面の主面を有するGaN基板130を含む。
図20における工程202では、図21(b)に示されるように、GaN基板130のm軸の方向に合わせて基板生産物141の主面141aの表面141aにスクライブを行う。このスクライブは、例えばスクライバ143を用いて行われる。このスクライバ143を用いて、表面141aのエッジにスクライブライン145を形成する。スクライブライン145の間隔はレーザ共振器長に合わされている。スクライブライン145の各々は、GaN基板130のm軸及びc軸によって規定される平面と表面141aとの交差線の延在方向に延びる。
図20における工程203では、基板生産物141にスクライブを行った後に、図21(c)に示されるように、基板生産物141のへき開を行ってへき開面147を形成する。このへき開面147はa面を含む。このへき開は、例えばブレードといった押圧装置149を用いて基板生産物141を押圧することによって行う。へき開を引き起こす特定のスクライブライン145に押圧装置149をアライメントした後に、基板生産物141の裏面141bに押圧を行う。スクライブライン145の選択により、へき開面の位置を制御できる。半導体積層(131〜137)は、GaN基板130の主面13a上にエピタキシャル成長されるので、基板裏面のスクライブライン145の向き付けに応じたへき開面を有するレーザバーLDBを作製できる。
この方法によれば、[000−1]軸に対してm軸の方向に63度以上80度未満の範囲の傾斜角で傾斜した主面上にエピタキシャル成長して作製した基板生産物141の表面141aにスクライブを行う。このスクライブ手法を用いるとき、へき開歩留まりが良好である。また、既に説明したように、基準軸の方向が[000−1]軸の方向であるとき、発光特性の低下が抑制される。
(実施例9)
上記の基板生産物141の表面141aに形成されたスクライブ溝を用いて基板生産物141のへき開を行ってレーザバーを作製した(以下「−スクライブ」と呼ぶ)。また上記のウェハE5の表面に形成されたスクライブ溝を用いてウェハE5のへき開を行ってレーザバーを作製した(以下「+スクライブ」と呼ぶ)。発明者らの実験によれば、−スクライブの歩留まりは+スクライブの歩留まりの1.4倍であった。−スクライブは、優れたへき開歩留まりを提供できる。
(実施例10)
GaN基板の(20−21)面にエピタキシャル成長を行った2枚のエピタキシャルウエハを準備した。一方のエピタキシャルウエハの表面にスクライブ溝を形成した後に、このエピタキシャルウエハのへき開を行ってレーザバーを作製した(「+スクライブ」)。また、他方のエピタキシャルウエハの裏面にスクライブ溝を形成した後に、このエピタキシャルウエハのへき開を行ってレーザバーを作製した(「−スクライブ」)。「−スクライブ」を用いた裏面へき開の歩留まりは、「+スクライブ」を用いた表面へき開歩留まりに比べて1.4倍に向上した。
(20−21)面の主面を有するGaNウエハでは、この主面上にGaN系半導体エピタキシャル領域を成長してエピタキシャルウエハを作製した後に、このエピタキシャルウエハから基板生産物を作製する。(20−21)面のGaNウエハを用いて作製された基板生産物では、基板生産物の裏面(ウエハの裏面)にスクライブを行うことが好ましい。これは、(20−2−1)面にスクライブを行うことである。GaNの(20−2−1)面はGa面であり、GaNの(20−21)面はN面である。(20−2−1)面は(20−21)面より硬い。ウエハ裏面の(20−2−1)面へのスクライブにより、へき開歩留まりを向上できる。
引き続き、GaN系半導体の成長について説明する。
1.GaN及びInGaNの成長機構(安定面)
GaN及びInGaNの成長機構について説明する。GaN系半導体の成長においては、結晶成長中に原子レベルで平坦な成長表面が形成されるような面方位、例えばc面があり、この面方位は「安定面」と呼ばれる。安定面へのGaNの成長機構は以下のようなものである。安定面上のGaN成長では、成長表面は数100nmオーダーの大きなテラス幅を持ったマクロな原子層ステップから形成される。このGaNの成長機構は、その成長温度の点から3種類に分類される。
図22は、成長温度が高いときの成長モード及び成長温度が低いときの成長モードを模式的に示す図面である。成長炉における摂氏900度を超える成長温度では、図22(a)に示される成長モードが生じる。高い成長温度では、成長表面でのGaN分子のマイグレーションが大きいので、テラス上で結晶中に取り込まれることはほとんどなく、GaN分子がキンクと呼ばれる活性化エネルギの大きいステップ端に到達した時点で初めて結晶中に取り込まれる。その結果、その成長では、ステップ端が積層状に伸びていく。この成長モードをいわゆる「ステップフローな成長」と呼ぶ。図23は、GaNの成長表面のAFM像を示す図面である。図23(a)を参照すると、原子層ステップがある一定の方向に形成していっている様子が良くわかる。
一方、成長炉における摂氏700度から摂氏900度程度の成長温度では、図22(b)に示される成長モードが生じる。低い成長温度では、成長表面での分子のマイグレーションは小さいので、分子はステップ端に到達することなく、大きなテラス上で結晶に取り込まれる。分子が取り込まれた部分が核となり、ステップが広がるような成長をする。この成長モードを「テラス上成長」と呼ぶ。図23(b)は、テラス上成長により成長されたGaNの成長表面のAFM像を示す図面である。この成長におけるモフォロジでは、多数の生成核が形成され、また多数の核からステップが広がる。これ故に、ステップが一方向に伸びるのではなく、全方位に形成されていく。
摂氏700度以下の成長温度では、上記の成長モードと異なる成長モードが生じる。非常に低い成長温度では、分子のマイグレーションがほとんどないので、GaN分子が成長表面に到達した時点で即座に結晶中に取り込まれる。これ故に、結晶欠陥が非常に導入されやすく、高品質なGaN膜を成長することは難しい。この成長モードを「島状成長」と呼ぶ。
次いで、c面からm軸方向に傾斜した様々な面方位の結晶面における成長を説明する。c面からm軸方向に傾斜した様々な面方位の結晶面に、摂氏1100度の成長温度でGaNを成長した。その表面をAFMで観察したところ、図22(a)に示すようなマクロな原子層ステップが観察された面方位は、以下の3種類の面からなるステップだけであることを見いだした。つまり、これらの面は、c面、m面、及びc面から約62度で傾斜した{10−11}面である。すなわち、c面をm軸方向に傾けた結晶面での成長では、安定面といえる面は上記3つの面だけである。3種類の安定面以外の面を総称して「非安定面」と呼ぶ。
続いて、安定面上へのInGaNの成長機構を説明する。InGaNの成長機構は基本的にGaNと同じであると考えられる。異なる点は、InGaN成長では、InNの成長表面での滞在時間はGaNと比べて短く、InNの脱離が容易に生じる。これ故に、ある程度の大きさのIn組成のInを結晶中に添加したいとき、成長温度を下げる必要があり、おおよそその温度は摂氏900度以下となる。すなわち、安定面上のInGaNの成長は、テラス上成長となる。
2.GaN及びInGaNの成長機構(非安定面)
非安定面におけるGaN及びInGaNの成長機構を説明する。摂氏1100度における成長温度で非安定面の面上に成長したGaN表面のAFM観察によれば、安定面からの比較的小さい傾斜角(「サブオフ角」と呼ぶ)の面方位上への成長では、そのオフ角に近い安定面から形成される細かなステップが観察された。そのテラス幅は、安定面ジャストの面方位への成長に比較して小さく、サブオフ角が大きいほどさらに小さくなる。安定面に対しておよそ角度2度程度の傾斜をさせると、AFM像では原子層ステップは観察されなくなった。これらの結果より、安定面近傍では成長中に安定面が出やすく、比較的テラス幅の大きいステップが形成される。図24(a)は、非安定面におけるGaN及びInGaNの高温成長におけるステップフローな成長の成長機構を模式的に示す図面である。矢印は成長方向を示す。
一方、安定面から大きく傾斜するとき、テラス幅は小さくなると共に、AFM像では観察できないようなミクロなステップが形成されていることが考えられる。また、安定面は上記3種類しかないので、このミクロなステップも安定面からなるミクロなテラスで形成されており、高温で成長されたGaNの表面では、ある方向にステップが伸びるような成長をしていると考えられる。
成長温度が低い場合のGaNの成長機構を説明する。安定面近傍では、安定面からなる広いテラスが形成されやすく、成長表面での分子のマイグレーションは小さいので、テラス上成長が支配的になる。図24(b)は、非安定面におけるGaN及びInGaNの低温成長におけるテラス上成長の成長機構を模式的に示す図面である。
一方、安定面からのサブオフ角が大きな面方位の結晶面への成長では、表面のステップ密度が高まり、テラス幅が数nmオーダーまでミクロなものとなる。安定面からのサブオフ角が大きいとき、狭いテラス幅の故にテラス上成長の成長機構は起こりにくい。成長表面での分子のマイグレーションが小さい成長温度のときでも、活性化エネルギの高いステップ端に原子が到達しやすくなる。すなわち、安定面からのサブオフ角が大きくなると、より低温までステップ端が伸びていくような成長をすることが考えられる。この成長は、ステップフロー成長に比べるとテラス幅のスケールが2桁近く小さいので、ここでは「ステップ端成長」と呼ぶ。図24(c)は、非安定面におけるGaN及びInGaNの低温成長におけるステップ端成長の成長機構を模式的に示す図面である。
上記の説明から以下のように考えられる。成長温度が低い場合、安定面及び安定面近傍ではテラス上成長が支配的である。安定面からのサブオフ角が大きくなると、次第にテラス上成長は弱まり、ステップ端成長が支配的になってくる。また、このことは成長温度が低いInGaNの成長機構とも一致する。
3.In取り込みに関して
InGaN成長における各成長面でのIn取り込みを説明する。In組成を調べるために、c面からm軸方向に様々な傾斜角度で傾斜したGaN基板上に、摂氏760度ですべて同条件でInGaNを成長する実験を行った。図25は、その実験結果を示しており、横軸はc軸からm軸方向への傾斜角(オフ角)を示し、縦軸は、成長されたInGaNのIn組成を示す。
角度 In組成
0 21.6
10 11.2
16.6 9.36
25.9 7.54
35 4.33
43 4.34
62 22.7
68 29
75 19.6
78 18.5
90 23.1
図25を参照すると、c面におけるIn取り込みは良好である。c面からオフ角を大きくしていくと、Inの取り込みが低下していく。さらにオフ角を大きくしていくと、傾斜角40度を越えたあたりからIn取り込みが向上し始める。安定面である{10−11}面のIn取り込みはc面と同程度になっている。さらにオフ角を大きくしていくと、In取り込みは向上し、68度付近で極大値を示す。この角度を超えるとき、In取り込みは減少に転じる。In取り込みは、オフ角80度あたりを極小値を示す。この角度を超えてm面に近づくとき、In取り込みは向上する。m面はc面と同等程度のIn取り込みを示す。
このIn取り込みの振る舞いを項目1及び2におけるInGaNの成長機構に基づき説明する。
まず、図22(b)に示したように、安定面近傍でテラス上成長が支配的な場合には、図25に示されるようにInが良く取り込まれる。安定面からなるテラス上でIn取り込みが良い理由を、結晶表面の原子配列から以下のように説明できる。図26は、例として{10−11}面の表面原子配列を示す。図26を参照すると、c面c0及び(10−11)面が示されている。図26に示されるように、In原子は矢印Y(In)で示したN原子2個と2本の結合手で結合する。N原子2個は図26における直交座標系TにおけるX軸方向に並んでいる。それら2個のN原子が、図26における直交座標系TにおけるX軸の正(手前)方向及び負(奥行き)方向に変位でき、この配置は、原子半径の大きなIn原子を取り込みやすい状況にある。この原子配列が、テラス上成長でIn取り込みやすい理由を示すと考えられる。
同様の考え方でステップ端成長する場合のIn取り込みを説明する。図27は、例としてm軸方向に45度程度傾けた面の成長表面の原子配列を示す。図27を参照すると、c面C0、c面から45度傾斜面m45及び(10−11)面が示されている。ステップ端に着目してみると、In原子は、矢印B1(In)で示したN原子2個とは2本の結合手で結合し、矢印R(In)で示したN原子1個とは1本の結合手で結合する。この場合、In原子との結合に関わる矢印B1(In)で示したN原子と矢印R(In)で示したN原子の変位できる方向が垂直の関係にあり、また原子半径の大きなInを取り込むためには3つのN原子が変位する必要があり、この原子配列はInを取り込みにくいような状態にある。これ故に、ステップ端成長ではIn取り込みが悪いと考えられる。これらを考え合わせると、図25の結果の一部が良く説明できる。すなわち、c面と{10−11}面の間の面方位では、安定面近傍ではテラス上成長が支配的でInの取り込みは良好である。一方、安定面からのサブオフ角が大きくなるにつれて、テラス上成長が弱まりステップ端成長が支配的になることでIn取り込みが小さくなる。
一方、{10−11}面とm面の間でも同様の考え方が成り立つと考えられる。
しかしながら、{10−11}面とm面との間のうちの{10−11}面寄りのc面からのオフ角が63度以上80度未満の範囲では、上記のような説明では理解できない振る舞いを示している。そこで、この角度範囲における表面原子配列をさらに検討するとき、この角度範囲でのみステップ端でもInが良く取り込まれることを見出した。図28は、例としてc面をm軸方向にオフ角75度で傾けた面の表面のステップの状態を模式的に示したものである。上記の角度範囲では、図28に示したように、成長表面は{10−11}面とm面とから形成されるミクロなステップからなっている。そのステップ端がm軸方向に伸びるようなステップ端成長をする。図29は、例としてm軸方向に75度程度傾けた面の成長表面の原子配列を示す。図29を参照すると、m面m0、c面から75度傾斜面m75及び(10−11)面が示されている。この場合、矢印R2(In)で示したN原子1個とは1本の結合手で結合し、矢印B2(In)で示したN原子1個とは1本の結合手で結合する。この配置では、2つのN原子の変位できる方向が対向するような状態にあり、また原子半径の大きなInを取り込むためには2つのN原子のみが変位すればよく、これ故に、このステップ端ではIn原子を取り込みやすいことが考えられる。また、他の角度範囲のステップ端についてもその表面原子配列を検討した。良いIn取り込みを示すステップ端での成長が可能である角度が、上記範囲のみであることを発明者らは見出した。
以上の考察に基づいて、In取り込みのオフ角依存性を見積もった。図30は、In取り込みとオフ角との関係を示す図面である。In取り込みは、テラス上成長成分とステップ端成長成分との両方を見積もり、トータルIn取り込みは、これらの和によって示される。縦軸において、In取り込み量をc面上におけるIn取り込みに規格化している。実線Tはテラス上成長によって取り込まれるIn量を示し、実線Sはステップ端成長によって取り込まれるIn量を示し、実線SUMはその和を示す。このようにテラス上成長では、テラス上成長が支配的な安定面近傍でIn取り込みが高く、安定面から離れるほどテラス上成長が支配的でなくなりInは取り込まれなくなる。
一方、ステップ端成長は安定面から離れるほどステップ密度が高まって支配的になる。しかしながら、c面から傾斜角63度以上80度未満の角度範囲の外側では、ステップ端成長によるIn取り込みはほとんどない。傾斜角63度以上80度未満の角度範囲でのみ、大きなIn取り込みがステップ端で生じるので、ステップ端成長が活発になるにつれてIn取り込みが大きくなるような振る舞いを示す。その結果、実線SUMで示したようなオフ角依存性となり、図30に示された見積もりは、図25に示された実験結果を良く説明している。
4.In偏析に関して
以上の結果を踏まえて、InGaN膜中のIn偏析を説明する。c面基板上のInGaN活性層を有する光素子では、特に活性層の発光波長が長波長になるほど、すなわちInGaN結晶中のIn組成が高くなるほど、InGaN結晶中のIn偏析が大きくなる。この結果、InGaNの結晶品質が低下して、発光強度の低下や発光波長半値幅の増大が観察される。一方、発明者らの実験によれば、m軸方向へのc軸の傾斜角63度以上80度未満の範囲では、長波長領域を発光するInGaN層の発光強度低下は、c面やその他の安定面上におけるInGaN層に比べて小さく、また、半値幅の増大も小さい。
発明者らは、この理由を成長機構やIn取り込みに基づき検討した。安定面上に成長したInGaN膜が大きなIn偏析を示す理由は以下のものと考えられえる。図22(b)に示されるように、テラス上成長におけるIn取り込みでは、GaN及びInNの分子は、テラス上に到達した後に結晶中に取り込まれる前に、広いテラス上でマイグレーションしている。そのマイグレーションの際に、GaNとInNの非混和性によってInNが自発的に凝集する。この凝集によって、InGaN結晶中でInの偏析が生じると考えられる。
一方、図30に示されるように、安定面からのサブオフ角が大きいとき、ステップ端でInが取り込まれる。成長表面に達したGaN及びInNの分子は、狭いテラス上ではほとんどマイグレーションせず、直ちに結晶中に取り込まれる。これ故に、InGaN結晶中において、取り込まれたInは、ほとんどランダムに分布して、In偏析は小さいと考えられる。この傾向は、ステップ密度が大きいほど顕著であると考えられる。このため、安定面からのサブオフ角が大きいほど、均一なInGaN膜が得られる。しかしながら、既に説明したように、ステップ端成長では、特定の角度範囲を除いた傾斜角ではIn取り込みが悪い。これ故に、所望のIn組成を得るためには、成長温度を下げる必要がある。成長温度の低下において、支配的な成長モードが、ステップ端成長から島状成長に変化して、この結果、結晶欠陥等が増え、InGaN膜質が著しく悪化する。
上記説明のように、In取り込みとIn偏析はトレードオフの関係にあることが考えられる。発明者らは、In取り込みとIn偏析が両立する範囲を見出した。この角度範囲は、c軸からm軸方向に傾斜角63度以上80度未満である。この角度範囲では、ステップ端成長でもInが効率的に取り込まれ、またInGaN膜におけるIn偏析は小さい。特に、70度以上80度未満の角度範囲では、ステップ密度が高まるので、よりIn偏析の小さく且つ均質性の高いInGaN膜を成長可能である。さらに、In取り込みを考慮すると、特に71度以上79度以下の角度範囲において、ステップ端成長とテラス上成長のバランスが良好である。その中でも、72度以上78度以下の角度で、ステップ端成長とテラス上成長のバランスが最も良い。これ故に、所望の組成を得るためにInGaN膜の成長温度を高めることが可能であり、また、結晶欠陥の少ない均一なInGaN膜を成長することが可能である。
図31及び図32は、以上説明したIn取り込み、In偏析、及びピエゾ電界の点から、各面及び角度範囲の特徴を示す図面である。図31及び図32において、二重丸のシンボルは特に良好な特性を示し、一重丸のシンボルは良好な特性を示し、三角のシンボルは特に通常の特性を示し、クロスのシンボルは劣る特性を示す。特徴的な角度として、c軸からm軸の方向への傾斜角63度、70度、71度、72度、78度、79度、80度が示される。m方向63度以上80度未満の角度範囲が、特には70度以上80度未満の角度範囲が、更には71度以上79度以下、その中でも72度以上78度以下の角度範囲が、長波長領域での光素子、特に発光ダイオード素子やレーザーダイオード素子を作製する上で、その発光効率と発光半値幅の小さいことから非常に有利である。
上記の説明において、例えば面方位(20−21)や(10−11)のような記法を用いている。本実施の形態に説明を考慮するとき、結晶学的に等価な面において、当業者は、本実施の形態に記載された発明の効果が得られると考える。したがって、例えば「(20−21)」という面方位は、等価な(2−201)、(−2201)、(20−21)、(−2021)、(02−21)、(0−221)を含むと考えることができる。
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
近年、GaN系の発光素子において、長波長の発光が望まれており、c面から傾斜角を取った半極性面や、m面及びa面に代表される非極性面が注目されている。その理由は、以下のものである。長波長の発光を得るために井戸層のIn組成が増えるので、井戸層と障壁層との格子定数差が大きくなり、発光層に大きな歪みが生じる。このとき、c面のような極性面では、ピエゾ電界の働きにより、発光素子の量子効率が低下する。これを避けるために、非極性面(a面やm面)等の様々な結晶面における研究が進められている。しかし、いまだc面上の効率を超えるものは出来ていないのが現状である。発明者らは、基板の主面が、c面からm軸方向に約62度の角度で傾斜された(10−11)面とm面からなるマイクロステップ構造を形成するために、c面からm軸方向に63度以上80度未満の角度で傾けた面に注目した。特に、c面からm軸方向に75度の傾斜面である(20−21)面と、この面を中心とするc面からm軸方向への傾斜角63度さらには70度以上80度未満の領域に注目した。この領域は、基板の主面に(10−11)面からなるテラスの幅とm面からなるテラスの幅が小さく、ステップ密度が大きくなり、In偏析が小さくなる。
11a、11b…GaN系半導体光素子、VN…法線ベクトル、VC+…[0001]軸方向のベクトル、VC−…[000−1]軸方向のベクトル、Sc…平面、Cx…基準軸、Ax…所定の軸、13…基板、13a…基板の主面、15…GaN系半導体エピタキシャル領域、17…活性層、α…主面傾斜角、19…半導体エピタキシャル層、M1、M2、M3…表面モフォロジ、21…GaN系半導体領域、23…n型GaN半導体層、25…n型InGaN半導体層、27…電子ブロック層、29…コンタクト層、31…量子井戸構造、33…井戸層、35…障壁層、37…第1の電極、39…第2の電極、AOFF…a軸方向のオフ角、41…n型クラッド層、43a…光ガイド層、43b…光ガイド層、45…電子ブロック層、47…クラッド層、49…コンタクト層、51…第1の電極、53…絶縁膜、55…第2の電極、141…基板生産物、141a…基板生産物の主面、141b…基板生産物の裏面、143…スクライバ、145…スクライブライン、147…へき開面、149…押圧装置、LDB…レーザバー

Claims (27)

  1. GaN系半導体レーザであって、
    第1のGaN系半導体からなり、該第1のGaN系半導体のc軸に沿って延びる基準軸に直交する面から該第1のGaN系半導体のm軸の方向に63度以上80度未満の範囲の傾斜角で傾斜した主面を有する基板と、
    前記主面上に設けられたGaN系半導体エピタキシャル領域と、
    前記GaN系半導体エピタキシャル領域上に設けられ、活性層のための半導体エピタキシャル層と、
    を備え、
    前記半導体エピタキシャル層は第2のGaN系半導体からなり、前記第2のGaN系半導体はインジウムを含み、
    前記GaN系半導体レーザは、前記主面と平行な方向に共振器を有し、
    前記共振器の向きは、前記GaN系半導体レーザのLEDモードにおける発光の偏光の向きに合わせ、前記主面に前記c軸を投影した方向に平行な向きであり、
    前記基準軸の向きは、前記第1のGaN系半導体の[0001]軸及び[000−1]軸のいずれかの方向であり、
    前記第1のGaN系半導体のa軸方向のオフ角は−3度以上+3度以下の範囲にある、ことを特徴とするGaN系半導体レーザ。
  2. 前記LEDモードにおける発光の偏光の向きはa軸方向に平行な方向である、ことを特徴とする請求項1に記載されたGaN系半導体レーザ。
  3. 前記基板の前記主面の法線は、X軸、Y軸及びZ軸を有する座標系の前記Z軸の方向に向いており、
    前記基板の前記主面は前記座標系の前記X軸及び前記Y軸の方向に延びており、
    前記座標系の前記X軸の方向は前記第1のGaN系半導体のa軸の方向に向いており、
    前記共振器の向きは、前記座標系の前記Y軸の方向に平行な向きである、ことを特徴とする請求項1又は請求項2に記載されたGaN系半導体レーザ。
  4. 前記共振器は共振器面を有し、前記共振器面は前記共振器の向きと垂直である、ことを特徴とする請求項1〜請求項3のいずれか一項に記載されたGaN系半導体レーザ。
  5. 前記基板の前記主面は、該第1のGaN系半導体のm軸の方向に前記基準軸に直交する面から70度以上の角度で傾斜している、ことを特徴とする請求項1〜請求項4のいずれか一項に記載されたGaN系半導体レーザ。
  6. 前記基板の前記主面は、該第1のGaN系半導体のm軸の方向に前記基準軸に直交する面から71度以上79度以下の角度で傾斜している、ことを特徴とする請求項1〜請求項5のいずれか一項に記載されたGaN系半導体レーザ。
  7. 前記GaN系半導体レーザの前記共振器は、第1端面及び第2端面を含み、前記第1端面及び第2端面上には、反射膜が設けられている、ことを特徴とする請求項1〜請求項6のいずれか一項に記載されたGaN系半導体レーザ。
  8. 前記活性層上に設けられた第2導電型GaN系半導体層を備え、
    前記GaN系半導体エピタキシャル領域は、第1導電型GaN系半導体層を含み、
    前記活性層は、所定の軸の方向に交互に配置された井戸層及び障壁層を含み、
    前記井戸層は前記半導体エピタキシャル層からなると共に、前記障壁層はGaN系半導体からなり、
    前記第1導電型GaN系半導体層、前記活性層及び前記第2導電型GaN系半導体層は、所定の軸の方向に配列されると共に、前記基準軸の方向は前記所定の軸の方向と異なる、ことを特徴とする請求項1〜請求項7のいずれか一項に記載されたGaN系半導体レーザ。
  9. 前記活性層は、370nm以上650nm以下の波長範囲の光を生成するように設けられている、ことを特徴とする請求項1〜請求項8のいずれか一項に記載されたGaN系半導体レーザ。
  10. 前記活性層は、480nm以上600nm以下の波長範囲の光を生成するように設けられている、ことを特徴とする請求項1〜請求項9のいずれか一項に記載されたGaN系半導体レーザ。
  11. 前記基板の前記主面は、該第1のGaN系半導体の(20−21)面及び(20−2−1)面のいずれかから−3度以上+3度以下の範囲の角度で傾斜した半導体面である、ことを特徴とする請求項1〜請求項10のいずれか一項に記載されたGaN系半導体レーザ。
  12. 前記基準軸は前記[0001]軸の方向に向く、ことを特徴とする請求項1〜請求項11のいずれか一項に記載されたGaN系半導体レーザ。
  13. 前記基準軸は前記[000−1]軸の方向に向く、ことを特徴とする請求項1〜請求項11のいずれか一項に記載されたGaN系半導体レーザ。
  14. 前記基板はGaNからなる、ことを特徴とする請求項1〜請求項13のいずれか一項に記載されたGaN系半導体レーザ。
  15. 前記基板の前記主面の表面モフォロジは複数のマイクロステップを有しており、該マイクロステップの主要な構成面は、少なくともm面及び(10−11)面を含む、ことを特徴とする請求項1〜請求項14のいずれか一項に記載されたGaN系半導体レーザ。
  16. GaN系半導体レーザを作製する方法であって、
    第1のGaN系半導体からなるウエハを熱処理する工程と、
    前記ウエハの主面上に、GaN系半導体エピタキシャル領域を成長する工程と、
    前記GaN系半導体エピタキシャル領域の主面上に、活性層のための半導体エピタキシャル層を形成する工程と、
    を備え、
    前記ウエハは、該第1のGaN系半導体のc軸に沿って延びる基準軸に直交する面から前記第1のGaN系半導体のm軸の方向に63度以上80度未満の範囲の傾斜角で傾斜した主面を有しており、
    前記半導体エピタキシャル層は第2のGaN系半導体からなり、前記第2のGaN系半導体は構成元素としてインジウムを含み、
    前記GaN系半導体レーザは、前記主面と平行な方向に共振器を有し、
    前記共振器の向きは、前記GaN系半導体レーザのLEDモードにおける発光の偏光の向きに合わせ、前記主面に前記c軸を投影した方向に平行な向きであり、
    前記基準軸は、前記第1のGaN系半導体の[0001]軸及び[000−1]軸のいずれかの方向に向いており、
    前記第1のGaN系半導体のa軸方向のオフ角は−3度以上+3度以下の範囲にある、ことを特徴とする方法。
  17. 前記LEDモードにおける発光の偏光の向きはa軸方向に平行な方向である、ことを特徴とする請求項16に記載された方法。
  18. 前記ウエハの前記主面の法線は、X軸、Y軸及びZ軸を有する座標系の前記Z軸の方向に向いており、
    前記ウエハの前記主面は前記座標系の前記X軸及び前記Y軸の方向に延びており、
    前記座標系の前記X軸の方向は前記第1のGaN系半導体のa軸の方向に向いており、
    前記共振器の向きは、前記座標系の前記Y軸の方向に平行な向きである、ことを特徴とする請求項16又は請求項17に記載された方法。
  19. 前記共振器は共振器面を有し、前記共振器面は前記共振器の向きと垂直である、ことを特徴とする請求項16〜請求項18のいずれか一項に記載された方法。
  20. 前記ウエハの前記主面は、前記第1のGaN系半導体のm軸の方向に前記基準軸に直交する面から70度以上の範囲の角度で傾斜している、ことを特徴とする請求項16〜請求項19のいずれか一項に記載された方法。
  21. 前記ウエハの前記主面は、該第1のGaN系半導体のm軸の方向に前記基準軸に直交する面から71度以上79度以下の角度で傾斜している、ことを特徴とする請求項16〜請求項20のいずれか一項に記載された方法。
  22. 前記活性層は、所定の軸の方向に交互に配置された井戸層及び障壁層を含む量子井戸構造を有しており、
    前記半導体エピタキシャル層は前記井戸層であり、
    前記障壁層はGaN系半導体からなり、
    当該方法は、
    前記半導体エピタキシャル層上に前記障壁層を形成する工程と、
    前記活性層上に、第2導電型GaN系半導体層を成長する工程と、
    を備え、
    前記GaN系半導体エピタキシャル領域は、第1導電型GaN系半導体層を含み、
    前記第1導電型GaN系半導体層、前記活性層及び前記第2導電型GaN系半導体層は、所定の軸の方向に配列されると共に、前記基準軸の方向は前記所定の軸の方向と異なる、ことを特徴とする請求項16〜請求項21のいずれか一項に記載された方法。
  23. 前記GaN系半導体レーザの前記共振器は、第1端面及び第2端面を含み、前記第1端面及び第2端面上には、反射膜が設けられている、ことを特徴とする請求項16〜請求項22のいずれか一項に記載された方法。
  24. 前記ウエハの前記主面における前記傾斜角は、該第1のGaN系半導体の(20−21)面及び(20−2−1)面のいずれかの結晶面から−3度以上+3度以下の範囲で分布している、ことを特徴とする請求項16〜請求項23のいずれか一項に記載された方法。
  25. 前記ウエハはInAlGa1−S−TN(0≦S≦1、0≦T≦1、0≦S+T<1)からなる、ことを特徴とする請求項16〜請求項24のいずれか一項に記載された方法。
  26. 前記ウエハはGaNからなる、ことを特徴とする請求項16〜請求項25のいずれか一項に記載された方法。
  27. 前記ウエハの前記主面の表面モフォロジは複数のマイクロステップを有しており、該マイクロステップの主要な構成面は、少なくともm面及び(10−11)面を含む、ことを特徴とする請求項16〜請求項26のいずれか一項に記載された方法。
JP2011228095A 2008-08-04 2011-10-17 GaN系半導体レーザ、GaN系半導体レーザを作製する方法 Active JP5206854B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011228095A JP5206854B2 (ja) 2008-08-04 2011-10-17 GaN系半導体レーザ、GaN系半導体レーザを作製する方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008201039 2008-08-04
JP2008201039 2008-08-04
JP2009094335 2009-04-08
JP2009094335 2009-04-08
JP2011228095A JP5206854B2 (ja) 2008-08-04 2011-10-17 GaN系半導体レーザ、GaN系半導体レーザを作製する方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010021503A Division JP2010263184A (ja) 2008-08-04 2010-02-02 GaN系半導体光素子、GaN系半導体光素子を作製する方法、エピタキシャルウエハ及びGaN系半導体膜を成長する方法

Publications (3)

Publication Number Publication Date
JP2012015556A JP2012015556A (ja) 2012-01-19
JP2012015556A5 JP2012015556A5 (ja) 2012-05-24
JP5206854B2 true JP5206854B2 (ja) 2013-06-12

Family

ID=43361004

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2010021503A Pending JP2010263184A (ja) 2008-08-04 2010-02-02 GaN系半導体光素子、GaN系半導体光素子を作製する方法、エピタキシャルウエハ及びGaN系半導体膜を成長する方法
JP2011228095A Active JP5206854B2 (ja) 2008-08-04 2011-10-17 GaN系半導体レーザ、GaN系半導体レーザを作製する方法
JP2011228092A Active JP5182407B2 (ja) 2008-08-04 2011-10-17 GaN系半導体光素子、GaN系半導体光素子を作製する方法、エピタキシャルウエハ及びGaN系半導体膜を成長する方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010021503A Pending JP2010263184A (ja) 2008-08-04 2010-02-02 GaN系半導体光素子、GaN系半導体光素子を作製する方法、エピタキシャルウエハ及びGaN系半導体膜を成長する方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011228092A Active JP5182407B2 (ja) 2008-08-04 2011-10-17 GaN系半導体光素子、GaN系半導体光素子を作製する方法、エピタキシャルウエハ及びGaN系半導体膜を成長する方法

Country Status (1)

Country Link
JP (3) JP2010263184A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6046383B2 (ja) * 2012-06-12 2016-12-14 ソウル バイオシス カンパニー リミテッドSeoul Viosys Co.,Ltd. 量子井戸構造および該量子井戸構造を含む窒化物半導体素子
JP6266742B1 (ja) 2016-12-20 2018-01-24 古河機械金属株式会社 Iii族窒化物半導体基板、及び、iii族窒化物半導体基板の製造方法
US20210313773A1 (en) * 2018-07-20 2021-10-07 Sony Semiconductor Solutions Corporation Semiconductor light emitting device and manufacturing method of semiconductor light emitting device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4307113B2 (ja) * 2002-03-19 2009-08-05 宣彦 澤木 半導体発光素子およびその製造方法
JP2006128661A (ja) * 2004-09-29 2006-05-18 Matsushita Electric Ind Co Ltd 窒化物系半導体レーザ
JP4928874B2 (ja) * 2006-08-31 2012-05-09 三洋電機株式会社 窒化物系半導体発光素子の製造方法および窒化物系半導体発光素子
JP2008109066A (ja) * 2006-09-29 2008-05-08 Rohm Co Ltd 発光素子
JP5564162B2 (ja) * 2006-09-29 2014-07-30 フューチャー ライト リミテッド ライアビリティ カンパニー 発光ダイオード装置
JP2009088230A (ja) * 2007-09-28 2009-04-23 Furukawa Electric Co Ltd:The 半導体発光素子およびその製造方法

Also Published As

Publication number Publication date
JP2010263184A (ja) 2010-11-18
JP2012015555A (ja) 2012-01-19
JP5182407B2 (ja) 2013-04-17
JP2012015556A (ja) 2012-01-19

Similar Documents

Publication Publication Date Title
JP4475358B1 (ja) GaN系半導体光素子、GaN系半導体光素子を作製する方法、及びエピタキシャルウエハ
JP5515575B2 (ja) Iii族窒化物半導体光素子、エピタキシャル基板、及びiii族窒化物半導体光素子を作製する方法
CN101515700B (zh) Iii族氮化物发光器件及制造iii族氮化物基半导体发光器件的方法
US8795430B2 (en) Method of improving surface morphology of (Ga,Al,In,B)N thin films and devices grown on nonpolar or semipolar (Ga,Al,In,B)N substrates
WO2010027016A1 (ja) 窒化物半導体発光素子および半導体発光素子
JP4927121B2 (ja) 窒化物半導体ウェハ、窒化物半導体素子および窒化物半導体素子の製造方法
WO2008041521A1 (en) Light-emitting device
JP4971508B1 (ja) Iii族窒化物半導体レーザ素子、及びiii族窒化物半導体レーザ素子を作製する方法
TW201011950A (en) Nitride semiconductor optical device, epitaxial wafer for nitride semiconductor optical device, and method for manufacturing semiconductor light-emitting device
JP2009021361A (ja) 窒化物系半導体発光素子、および窒化物系半導体発光素子を作製する方法
JP2010192865A (ja) 窒化物半導体発光素子、エピタキシャル基板、及び窒化物半導体発光素子を作製する方法
JP2010205835A (ja) 窒化ガリウム系半導体光素子、窒化ガリウム系半導体光素子を製造する方法、及びエピタキシャルウエハ
WO2011087127A1 (ja) GaN系半導体発光素子およびその製造方法
JP2012248575A (ja) 窒化物半導体レーザ素子、エピタキシャル基板、及び窒化物半導体レーザ素子を作製する方法
JP5522147B2 (ja) 窒化物半導体発光素子、及び、窒化物半導体発光素子の作製方法
JP5206854B2 (ja) GaN系半導体レーザ、GaN系半導体レーザを作製する方法
WO2011007776A1 (ja) Iii族窒化物半導体素子、エピタキシャル基板、及びiii族窒化物半導体素子を作製する方法
JP4936653B2 (ja) サファイア基板とそれを用いた発光装置
JP5375392B2 (ja) 窒化ガリウム系半導体光素子、及び窒化ガリウム系半導体光素子を作製する方法
JP2015115343A (ja) 窒化物半導体素子の製造方法
JP2009224602A (ja) 窒化物半導体レーザ、窒化物半導体レーザを作製する方法、及び窒化物半導体レーザのためのエピタキシャルウエハ
JP2014078763A (ja) 窒化物半導体発光素子、及び、窒化物半導体発光素子の作製方法
JP2012156518A (ja) Iii族窒化物半導体レーザ素子、及びiii族窒化物半導体レーザ素子を作製する方法
JP2012109624A (ja) Iii族窒化物発光素子、及びiii族窒化物系半導体発光素子を作製する方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120404

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20120404

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20120424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120709

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121204

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5206854

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250