JP5195151B2 - デジタル歪み補償装置 - Google Patents

デジタル歪み補償装置 Download PDF

Info

Publication number
JP5195151B2
JP5195151B2 JP2008208525A JP2008208525A JP5195151B2 JP 5195151 B2 JP5195151 B2 JP 5195151B2 JP 2008208525 A JP2008208525 A JP 2008208525A JP 2008208525 A JP2008208525 A JP 2008208525A JP 5195151 B2 JP5195151 B2 JP 5195151B2
Authority
JP
Japan
Prior art keywords
distortion compensation
digital
phase adjustment
adjustment value
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008208525A
Other languages
English (en)
Other versions
JP2010045629A (ja
Inventor
エヌ ロズキン アレクサンダー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008208525A priority Critical patent/JP5195151B2/ja
Publication of JP2010045629A publication Critical patent/JP2010045629A/ja
Application granted granted Critical
Publication of JP5195151B2 publication Critical patent/JP5195151B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Description

本発明はデジタル歪み補償装置に関する。
携帯電話や無線LAN(Local Area Network)等のモバイルネットワークでは、送信信号を、歪みを加えることなく増幅する必要がある。そのためには、例えば、高い線形性を有するクラスAのパワーアンプを使用することができるが、かかるパワーアンプは高価であり、電力効率も高くない。そのため、線形性の点でクラスAよりも劣るが、比較的安価であり電力効率も高いクラスAB、BまたはCのパワーアンプを使用することが考えられる。
これらのパワーアンプの線形性を改善するため、インライン・プリディストーション、アナログ・プリディストーション、クロス・キャンセレーション、フィードフォワード等の線形化方法があるが、低コストで高い性能と柔軟性を提供できる線形化方法としてデジタル・プリディストーション(デジタル歪み補償)がある。
プリディストーションは、パワーアンプの前に、そのパワーアンプと逆の応答特性を有する非線形モジュール(歪み補償装置)を挿入することにより、パワーアンプからの出力の線形性を改善するものである。
図1はデジタル・プリディストーションを利用した従来のデジタル歪み補償器100を示すブロック図である。図1に示したデジタル歪み補償器100は、QPSK変調におけるIチャネルとQチャネルの送信を前提としている。
図1において、ベースバンド部101から供給される送信信号S(t)は、実部Re{S(t)}(Iチャネル)と虚部(Im{S(t)}(Qチャネル)を有し、複素ミキサ102に入力され、歪み補償テーブル120から供給される複素補償係数hを乗算されて、歪み補償される。歪み補償テーブル120から供給される複素補償係数hは、2つの値、すなわち実部Re{h}と虚部Im{h}とを有している。歪み補償された送信信号I、Qは、それぞれデジタル・アナログコンバータ103A、103Bを介してRFアップコンバータ(QPSK変調器)104に送られ、RFアップコンバータ104においてRFキャリア信号が変調され、変調信号がパワーアンプ105に送られ増幅される。
パワーアンプ105の出力、すなわち増幅された変調信号は、その一部がカップラ(図示せず)から遅延素子106を介してRFダウンコンバータ(QPSK復調器)107に送られ、復調され、復調信号I、Qとして出力され、それぞれアナログ・デジタルコンバータ108A、108Bを介してデジタル化され、フィードバック信号y(t)(実部Re{S(t)}、虚部Im{S(t)})となる。RFダウンコンバータ107の出力から送信信号S(t)とフィードバック信号y(t)との誤差
ε=S(t−Δ)−y(t)
を求め、入力された位相及び振幅と、パワーアンプの出力から測定した位相と振幅との差を測定することができる。実部と虚部の関係で表すと、
ΔI=I−I (1)
ΔQ=Q−Q (2)
RFダウンコンバータ107はゼロIF周波数へのコヒーレントな復調をしなければならない。理想的には、RFアップコンバータ104に入力される送信信号I、Qは、歪み無しに、RFダウンコンバータ107から出力される信号I、Qに変換されるべきである。その場合:
I=I (3)
Q=Q (4)
となる。RFアップコンバータとRFダウンコンバータはともに同一の局所発信器109からの信号を使っているから、周波数の差はなく周波数の誤差はゼロである。
しかし、フィードバックパスには遅延があり、局所発信器109からRFアップコンバータ104への経路と、局所発信器109からRFダウンコンバータ107への経路との間には遅延に差があり、局所発信器109とフィードバックパスからのRF入力信号との間にはRFキャリア位相シフトΔφ(位相誤差)がある。式で表すと、
=I・cos(Δφ)+Q・sin(−Δφ) (5)
=I・sin(Δφ)+Q・cos(Δφ) (6)
となる。
このように、RFダウンコンバータ107から出力される復調信号では、Δφ≠0であるため一般的にはI≠I、Q≠Qであり、I=I、Q=Qが成り立つのはΔφ=0のときだけである。Δφ≠0の場合には、常にIチャネルとQチャネルとの間に干渉または漏れが生じ、その大きさは位相差によって決まる。
このようにRF位相シフトがゼロでなく(Δφ≠0)、IチャネルとQチャネルとの間に干渉があると、デジタル・プリディストータの適応アルゴリズム(例えば最尤系列(MLS)アルゴリズム)の変換速度が低下してしまう。変換速度を上げるためには、適応アルゴリズムに適切な初期推定値を与えなければならないが、位相差Δφにより初期推定値の誤差が大きくなり、または符号が変化してしまうことがある。
かかる状況を改善するために、図1に示すように、RFキャリアのPLLトラッキングループを設けることが考えられる。このPLLトラッキングループは、乗算器111及び1/Kスケーラ112よりなる位相差検出器と、ローパスフィルタ(LPF)113と、RF位相シフタ114とを含む。かかる構成により、局所発信器109とフィードバック信号との間の位相差(位相シフト)Δφを低減するために、すなわちΔφ=0とするために、局所発信器109のRFキャリアの位相を調整する。
また、デジタル歪み補償器において、フィードバック信号と送信信号から位相誤差を検出して、歪み補償テーブルの制御値データの修正値を算出して、歪み補償テーブルを更新する構成も提案されている。
特開平8−242263号公報 「デジタルプレディストーションリファレンスデザイン」(アルテラ社、2003年7月)(http://www.altera.co.jp/literature/an/an314.pdf) P.ジャーディン、G.ボーディン著「フィルタ・ルックアップテーブル・メソッド・フォー・パワー・アンプリファイア・リニアライゼーション」(IEEEトランザクション・オン・インストルメンテーション・アンド・メジャーメント、2007、VOL.56、ページ1076−1087)
図1に示したRFキャリアのPLLトラッキングループを設ける場合の問題は、制御がすべてRF周波数で行われ、位相調整のためにRF位相シフタ114を使用することである。RF位相シフタ114は一般的に、SoCやASICとしてデジタル歪み補償器と集積して同一半導体チップ上に形成することが困難であり、RFキャリアのPLLトラッキングループの実現には高価かつ不安定なRFアナログ回路が用いられる。
また、歪み補償テーブルの制御値データの修正値を算出して歪み補償テーブルを更新する構成では、修正値の算出に手間がかかり、何らかの原因で位相誤差が変化した時に歪み補償テーブルが更新されるまで、位相誤差の補償がされないという問題があった。
一実施形態によるデジタル歪み補償器は、局所発信器信号とフィードバック信号との位相差に基づく位相調整値を供給する位相調整値算出部と、前記位相調整値算出部から供給された前記位相調整値を送信信号に乗算する複素ミキサと、歪み補償係数を前記複素ミキサに供給する歪み補償テーブルと、前記位相調整値算出部が供給する前記位相調整値と、前記歪み補償テーブルが供給する前記歪み補償係数とを加算して前記複素ミキサに供給する加算器とを有する。
ベースバンドで送信信号の位相調整をすることができる。
図面を参照して実施形態を詳しく説明する。図中、同一または対応する構成要素には同一の参照符号を付した。
ここで説明する実施形態は、QPSK変調による送信信号の増幅装置であるが、他の実施形態ではPSK変調、8相PSK変調、QAM変調など、QPSK変調以外の変調方式を利用した送信信号の増幅装置であってもよい。
図2は、一実施形態によるデジタル歪み補償器200を示すブロック図である。このデジタル歪み補償器は、パワーアンプの歪み補償に使用される複素ミキサ(複素乗算器)を、RFキャリアの位相調整にも使用するものである。本実施形態では、RFキャリアの位相調整はベースバンドでなされるため、DSPやFPGA等のデジタル回路として実施可能である。
図2に示したデジタル歪み補償器200は、QPSK変調におけるIチャネルとQチャネルの送信を前提としている。
図2において、ベースバンド部101は複素ミキサ102に送信信号I、Qを出力する。ここで、チャネルIは複素データとしての送信信号S(t)の実部Re{S(t)}であり、チャネルQはS(t)の虚部Im{S(t)}に相当する。
ベースバンド部101と複素ミキサ102の間のQチャネルにはスイッチS2が設けられ、制御部(CONTROL)203によりオン・オフが制御されている。このスイッチS2の役割と制御については後述する。
複素ミキサ102は、入力された送信信号I、Qに、歪み補償テーブル120から供給される複素補償係数hを乗算して歪み補償し、歪み補償した送信信号I、Qをデジタル・アナログコンバータ(DAC)103A、103Bに出力する。歪み補償テーブル120から供給される複素補償係数hは、2つの値、すなわち実部Re{h}と虚部Im{h}とを有している。
デジタル・アナログコンバータ103A、103Bは、複素ミキサ102から入力される歪み補償された送信信号I、Qをそれぞれアナログ信号に変換して、RFアップコンバータ(QPSK変調器)104に送る。
RFアップコンバータ104は、IチャネルとQチャネルに対応する乗算器104A、104Bと、乗算器104A、104Bからの出力を加算する加算器104Kとを含む。乗算器104Aは、局所発信器109により生成され、90°位相器110で移相されたRFキャリア信号に送信信号Iを乗算する。乗算器104Bは、局所発信器109により生成されたRFキャリア信号に送信信号Qを乗算する。このRFアップコンバータ104において、RFキャリア信号が送信信号I、Qにより変調され、変調信号としてパワーアンプ105に出力される。
パワーアンプ105は、入力された変調信号を電力増幅してアンテナ(図示せず)に送る。
一方、パワーアンプ105の出力、すなわち増幅された変調信号は、その一部がフィードバック信号として、カップラ(図示せず)と遅延素子106とを介してRFダウンコンバータ(QPSK復調器)107に送られる。
RFダウンコンバータ107は、IチャネルとQチャネルに対応する乗算器107Aと107Bを含む。乗算器107Aは、局所発信器109から出力され、90°位相器で移相されたRFキャリア信号をフィードバック信号に乗算する。また、乗算器107Bは、局所発信器109から出力されたRFキャリア信号をフィードバック信号に乗算する。このRFダウンコンバータ107において、フィードバック信号が復調信号I、Qに復調され、それぞれアナログ・デジタルコンバータ108A、108Bに出力される。
アナログ・デジタルコンバータ108A、108Bは、復調信号I、Qをそれぞれデジタル信号に変換する。
理想的には、RFアップコンバータ104に入力される送信信号I、Qは、歪み無しに、RFダウンコンバータ107から出力される復調信号I、Qに変換されるべきである。しかし、フィードバック信号には予期できない遅延が生じ、局所発信器109とフィードバック信号との間にはRFキャリア位相シフトΔφ(位相誤差)がある。
この位相誤差を低減するため、図1に示したデジタル歪み補償器ではRFキャリアのPLLトラッキングループを設けたが、本実施形態では、パワーアンプの歪み補償に使用される複素ミキサ(複素乗算器)102を、RFキャリアの位相調整に使用する。
アナログ・デジタルコンバータ108から出力された復調信号I、Qは、乗算器111に入力されて乗算される。乗算器111から出力された乗算信号は、1/Kスケーラ112に入力されてスケーリングされる。1/Kスケーラ112は、例えば、ゲインが1/(Re{S(t)})の増幅器である。1/Kスケーラ112の出力はその時点における位相シフトΔφである。この位相シフトΔφを、ローパスフィルタ113を通して平均化する。平均化された位相シフトΔφ(バー)はセパレータ201により実部Re{Δφ(バー)}と虚部Im{Δφ(バー)}に分離される。
これらの乗算器111、1/Kスケーラ112、ローパスフィルタ113、セパレータ201が本実施形態の位相調整値算出部を構成している。
この位相調整値算出部が算出した位相調整値、すなわちRe{Δφ(バー)}とIm{Δφ(バー)}は、複素ミキサ102と歪み補償テーブル120との間に設けられた加算器202A、202Bにより、歪み補償テーブル120から複素ミキサ102に供給される複素補償係数hに加算される。
かかる構成により、局所発信器109とフィードバック信号との間の位相差(位相シフト)Δφを低減するために、すなわちΔφ=0とするために、複素ミキサ102を利用することができる。
デジタル歪み補償器200には、送信信号とフィードバック信号から誤差信号を生成する誤差信号生成部122が設けられている(誤差信号とデジタル歪み補償器の他の構成要素との接続は、図面を分かりやすくするために省略した)。誤差信号生成部122が生成した誤差信号は、スイッチS1A、S1Bと、加算器121A、121Bとを介して歪み補償テーブル120に供給される。
歪み補償テーブル120は、入力された誤差信号に基づき、適応アルゴリズムにより誤差信号がゼロとなるように歪み補償係数hを更新して格納し、送信信号に応じて複素ミキサ102に供給する。歪み補償テーブル120が複素ミキサ102に供給する歪み補償係数hは、スイッチS1Af、スイッチS1Bfを含むフィードバックパスにより、加算器121A、121Bを介して、歪み補償テーブル120にフィードバックされる。
また、デジタル歪み補償器200には、スイッチS1A、S1B、S1Af、S1Bf及びスイッチS2のオン・オフを制御する制御部203が設けられている。ここで、制御部203によるデジタル歪み補償器200の制御を説明する。デジタル歪み補償器200は2段階で動作する。すなわち、
(1)デジタル歪み補償の閉ループ動作を開始する前に、RFキャリア位相を決定してRFキャリアの位相シフトを実質的にゼロに低減する第1段階と、
(2)通常のデジタル歪み補償閉ループ動作を開始する第2段階とである。
第1段階では、制御部203は、歪み補償テーブルの更新を制御する4つのスイッチS1A、S1B、S1Af、S1Bfをすべてオフ(開いた状態)にして、デジタル歪み補償ループを開いた状態にする。また、制御部203は、スイッチS2をオフ(開いた状態)にして、チャネル間の干渉を回避するため、送信信号Iのみを使用する。
この第1段階では、デジタル歪み補償器200は、RFキャリアのPLL(フェイズロックループ)のように動作する。すなわち、ローパスフィルタ113からの位相差調整信号Δφ(バー)(Re{Δφ(バー)}とIm{Δφ(バー)})を、加算器202A、202Bを介して複素ミキサ102にフィードバックして、局所発信器109とフィードバック信号との間の位相差(位相シフト)Δφがゼロになる(すなわち、Δφ=0)レベルに調節する。この調節により、パワーアンプ105、RFダウンコンバータ107等の振幅・位相の歪みも補償することができる。
なお、Wi−Fi(IEEE812)やWiMAX(IEEE816)等の通信に関する多くの標準規格では、通信の最初の段階で、同期確立のためにBPSK変調のプリアンブルを使用する。これを利用して第1段階を実行することも可能である。
第1段階においてRFキャリア位相の位相差が補償されているので、RFダウンコンバータ107から出力されるフィードバック信号では、I≒I、Q≒Qとなる。デジタル歪み補償器の適応アルゴリズムのために適切な初期推定値が得られる。第2段階では、制御部203は、すべてのスイッチS1A、S1B、S1Af、S1Bfをオン(閉じた状態)にして、デジタル歪み補償器は通常の動作を開始する。
上記の実施形態では、歪み補償テーブル120からの歪み補償係数を乗算する複素ミキサ102を用いて、位相調整値算出部からの位相調整値を送信信号に乗算した。他の実施形態では、例えば複素ミキサ102と直列に他の複素ミキサを設け、当該他の複素ミキサを用いて位相調整値を送信信号に乗算してもよい。
また、上記の実施形態では、第1段階で送信信号Iを利用した。他の実施形態では、第1段階で送信信号Qを利用してもよい。
以上、本発明の実施形態を詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形及び変更が可能である。
以上の実施形態に関し、更に以下の付記を開示する。
(付記1)
局所発信器信号とフィードバック信号との位相差に基づく位相調整値を供給する位相調整値算出部と、
前記位相調整値算出部から供給された前記位相調整値を送信信号に乗算する複素ミキサとを有するデジタル歪み補償装置。
(付記2)
歪み補償係数を前記複素ミキサに供給する歪み補償テーブルと、
前記位相調整値算出部が供給する前記位相調整値と、前記歪み補償テーブルが供給する前記歪み補償係数とを加算して前記複素ミキサに供給する加算器とをさらに有する、付記1に記載のデジタル歪み補償装置。
(付記3)
前記歪み補償テーブルの更新をオン・オフする第1のスイッチをさらに有する、付記1または2に記載のデジタル歪み補償装置。
(付記4)
前記送信信号はIチャネルとQチャネルとを有し、
前記Iチャネルまたは前記Qチャネルの前記複素ミキサへの供給をオン・オフする第2のスイッチをさらに有する、付記1乃至3いずれか一項に記載のデジタル歪み補償装置。
(付記5)
前記第1のスイッチと前記第2のスイッチとを制御する制御部をさらに有し、前記制御部は、
前記第1のスイッチと前記第2のスイッチとをオフにして前記位相調整値の初期値を決定し、
前記位相調整値の初期値を決定した後、前記第1のスイッチと前記第2のスイッチとをオンにして、送信信号を歪み補償する、付記4に記載のデジタル歪み補償装置。
(付記6)
前記位相調整値算出部は、乗算器と、スケーラと、ローパスフィルタとを含む、付記1乃至5いずれか一項記載のデジタル歪み補償装置。
(付記7)
前記制御部は、通信開始時に同期確立のために行われるBPSK変調によるプリアンブルを使用する、前記位相調整値の初期値を決定する、付記1乃至6に記載のデジタル歪み補償装置。
(付記8)
送信信号を供給するベースバンド部と、
前記送信信号を歪み補償する、付記1乃至6いずれか一項に記載のデジタル歪み補償装置と、
前記デジタル歪み補償装置が出力する送信信号を増幅するパワーアンプとを有する送信装置。
従来のデジタル歪み補償器を示すブロック図である。 一実施形態によるデジタル歪み補償器を示すブロック図である。
符号の説明
101 ベースバンド部
102 複素ミキサ
103 デジタル・アナログコンバータ
104 RFアップコンバータ
105 パワーアンプ
106 遅延
107 RFダウンコンバータ
108 アナログ・デジタルコンバータ
109 局所発信器
110 90°位相器
111 乗算器
112 1/Kスケーラ
113 ローパスフィルタ
114 RF位相シフタ
120 歪み補償テーブル
121 加算器
122 誤差信号生成部
201 セパレータ
202 加算器
203 制御部
S1、S2 スイッチ

Claims (5)

  1. 局所発信器信号とフィードバック信号との位相差に基づく位相調整値を供給する位相調整値算出部と、
    前記位相調整値算出部から供給された前記位相調整値を送信信号に乗算する複素ミキサと
    歪み補償係数を前記複素ミキサに供給する歪み補償テーブルと、
    前記位相調整値算出部が供給する前記位相調整値と、前記歪み補償テーブルが供給する前記歪み補償係数とを加算して前記複素ミキサに供給する加算器とを有するデジタル歪み補償装置。
  2. 前記歪み補償テーブルの更新をオン・オフする第1のスイッチをさらに有する、請求項1に記載のデジタル歪み補償装置。
  3. 前記送信信号はIチャネルとQチャネルとを有し、
    前記Iチャネルまたは前記Qチャネルの前記複素ミキサへの供給をオン・オフする第2のスイッチをさらに有する、請求項1又は2に記載のデジタル歪み補償装置。
  4. 前記第1のスイッチと前記第2のスイッチとを制御する制御部をさらに有し、前記制御部は、
    前記第1のスイッチと前記第2のスイッチとをオフにして前記位相調整値の初期値を決定し、
    前記位相調整値の初期値を決定した後、前記第1のスイッチと前記第2のスイッチとをオンにして、送信信号を歪み補償する、請求項に記載のデジタル歪み補償装置。
  5. 送信信号を供給するベースバンド部と、
    前記送信信号を歪み補償する、請求項1乃至いずれか一項に記載のデジタル歪み補償装置と、
    前記デジタル歪み補償装置が出力する送信信号を増幅するパワーアンプとを有する送信装置。
JP2008208525A 2008-08-13 2008-08-13 デジタル歪み補償装置 Expired - Fee Related JP5195151B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008208525A JP5195151B2 (ja) 2008-08-13 2008-08-13 デジタル歪み補償装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008208525A JP5195151B2 (ja) 2008-08-13 2008-08-13 デジタル歪み補償装置

Publications (2)

Publication Number Publication Date
JP2010045629A JP2010045629A (ja) 2010-02-25
JP5195151B2 true JP5195151B2 (ja) 2013-05-08

Family

ID=42016622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008208525A Expired - Fee Related JP5195151B2 (ja) 2008-08-13 2008-08-13 デジタル歪み補償装置

Country Status (1)

Country Link
JP (1) JP5195151B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004222259A (ja) * 2002-12-24 2004-08-05 Hitachi Kokusai Electric Inc 送信機の負帰還増幅器、送信機、及び負帰還増幅器の誤差補正方法
EP1645028B1 (en) * 2003-07-03 2018-12-19 Zarbaña Digital Fund, LLC Adaptive predistortion for a transmit system
JP5049469B2 (ja) * 2005-04-05 2012-10-17 パナソニック株式会社 リニアライザ

Also Published As

Publication number Publication date
JP2010045629A (ja) 2010-02-25

Similar Documents

Publication Publication Date Title
US20200358640A1 (en) Modulation agnostic digital hybrid mode power amplifier system and method
US8442460B2 (en) Method for compensating signal distortions in composite amplifiers
JP5121691B2 (ja) 歪補償器、送信機、歪補償方法
KR100421145B1 (ko) 비선형 왜곡 보상 방법 및 비선형 왜곡 보상 회로
US7433421B2 (en) Distortion compensation apparatus
KR100438445B1 (ko) 비선형 왜곡 보상 방법 및 비선형 왜곡 보상 회로
US20140133528A1 (en) Systems and Methods to Provide Compensated Feedback Phase Information
US8410850B2 (en) Signal processing arrangement and signal processing method
US8798191B2 (en) Transmission apparatus, radio communication apparatus, and transmission method
US9231523B2 (en) Modulating device and modulation method
JPH05175743A (ja) 電力増幅器
KR20110068701A (ko) 폴라 송신기에서 전력증폭기를 선형화하는 방법 및 장치
JP5195151B2 (ja) デジタル歪み補償装置
JP5589887B2 (ja) 増幅回路、送信機及び増幅回路制御方法
JP2008028746A (ja) 歪み補償装置
JP4382950B2 (ja) 非線形歪み補償回路および非線形歪み補償方法
WO2018173407A1 (ja) 増幅装置、及び増幅方法
JP2010081406A (ja) 送信機および信号処理方法
JP3869976B2 (ja) 高周波電力増幅装置
JP2008017219A (ja) 移相器および無線送信装置
JP4637331B2 (ja) 非線形歪み補償回路及び非線形歪み補償方法
JP4361704B2 (ja) 非線形歪み補償方法及び非線形歪み補償回路
JP5387001B2 (ja) カルテシアンフィードバック増幅器のための位相弁別器
JP2004253834A (ja) 歪み補償装置および歪み補償方法
JP2002300223A (ja) 非線形歪み補償方法及び非線形歪み補償回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees