JP5387001B2 - カルテシアンフィードバック増幅器のための位相弁別器 - Google Patents

カルテシアンフィードバック増幅器のための位相弁別器 Download PDF

Info

Publication number
JP5387001B2
JP5387001B2 JP2009008151A JP2009008151A JP5387001B2 JP 5387001 B2 JP5387001 B2 JP 5387001B2 JP 2009008151 A JP2009008151 A JP 2009008151A JP 2009008151 A JP2009008151 A JP 2009008151A JP 5387001 B2 JP5387001 B2 JP 5387001B2
Authority
JP
Japan
Prior art keywords
signal
phase
quadrature
carrier wave
feedback
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009008151A
Other languages
English (en)
Other versions
JP2010166433A (ja
Inventor
エヌ ロズキン アレクサンダー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009008151A priority Critical patent/JP5387001B2/ja
Publication of JP2010166433A publication Critical patent/JP2010166433A/ja
Application granted granted Critical
Publication of JP5387001B2 publication Critical patent/JP5387001B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Transmitters (AREA)

Description

本発明は、カルテシアンフィードバック増幅器(cartesian feedback power amplifier)のための位相弁別器(phase discriminator)、及びこれらのカルテシアンフィードバック
増幅器及び位相弁別器を含む送信回路に関する。
移動通信の分野では、QPSK(Quadrature Phase Shift Keying),OQPSK(offset QPSK),π/4QPSK,多値QAM(Quadrature Amplitude Modulation),OFDM
(Orthogonal Frequency Division Multiplexing)変調のような、線形変調方式を使用するディジタル無線送信機がある。このようなディジタル無線通信機は、例えば、図6に示すような、カルテシアンフィードバック増幅器を備える。
図6において、カルテシアンフィードバック増幅器50は、直交移相ベースバンド信号I,Qが入力される入力端子1及び2を備える。入力端子1は、カルテシアン歪補償器Aを介して低域フィルタ(LPF)5、ディジタル-アナログ変換器(Digital to Analog Converter: DAC)7に接続されている。DAC7は、直交変調器(RFアップコンバータ)Bに
接続されている。一方、入力端子2は、歪補償器Aを介して低域フィルタ(LPF)6、ディジタル-アナログ変換器(DAC)8に接続されている。DAC8は、直交変調器Bに接
続されている。
直交変調器Bは、DAC7に接続された変調器(ミキサ)9と、DAC8に接続された変調器(ミキサ)10と、変調器9及び変調器10に接続された加算器11とを備える。変調器9には、局部発振器(Local Oscillator: LO)15からの無線周波数の搬送波(RFキャリア)が入力される。変調器10には、LO15からの搬送波が90°移相器14によって90°移相された後に入力される。加算器11は、電力増幅器(power amplifier: PA)
12に接続され、PA12は結合器を介してアンテナ13に接続される。
また、カルテシアンフィードバック増幅器50は、PA12の出力(RF出力)の一部をフィードバック信号(帰還信号)として取り出す方向性結合器16と、方向性結合器16に信号線を介して接続された直交復調器(RFダウンコンバータ)Cとを備える。直交復調器Cは、フィードバック信号が入力される復調器17、18を備える。復調器17には、LO15からの搬送波が入力される。復調器18には、LO15からの搬送波が90°移相器14によって90°移相された後に入力される。復調器17、18は、アナログ-ディ
ジタル変換器(Analog to Digital Converter: ADC)19,20に接続され、ADC19,20は、歪補償器Aに接続されている。
入力端子1には、二つの直交移相ベースバンド信号中の同相成分信号I(I=Re[S(t)])が入力される。入力端子2には、ベースバンド信号の直交成分信号Q(Q=Im[S(t)])が入力される。同相成分信号I及び直交成分信号Qは、歪補償器AでPA12によって発生する非線形歪みが補償された後、LPF5,6で不要部分が除去され、DAC7,8でディジタル-アナログ変換され、直交変調器Bに入力される。
直交変調器Bでは、変調器9,10によって搬送波で変調された同相成分信号I及び直交成分信号Qが加算器11で加算され、変調信号S(t)として出力される。変調信号S(t)は、PA12にて所要電力まで増幅された後、無線周波数の送信信号(RF出力)とし
てアンテナ13から放射される。このとき、方向性結合器16は、RF出力の一部をフィードバック信号として取り出す。取り出されたRF出力は、復調器17、18に入力され
る。復調器17,18は、フィードバック信号を搬送波で復調する。復調器17の復調出力は、フィードバック同相成分信号I*として、ADC19によりアナログ-ディジタル変換された後、歪補償器Aに入力される。復調器18の復調出力は、フィードバック直交成分信号Q*として、ADC20によりアナログ-ディジタル変換された後、歪補償器Aに入力される。
歪補償器Aは、同相成分信号Iからフィードバック同相成分信号I*を減算した差分Δ
Iを出力する減算器3Aと、直交成分信号Qからフィードバック直交成分信号Q*を減算
した差分ΔQを出力する減算器4Aと、差分ΔI,ΔQをそれぞれ増幅する増幅器3B,4Bと、同相成分信号Iに増幅器3Bの出力を加算(減算)することで、PA12の歪み成分を同相成分信号Iに加える加算器3Cと、直交成分信号Qに増幅器4Bの出力を加算(
減算)することで、PA12の歪み成分を直交成分信号Qに加える加算器4Cとを備える
。信号I,Qにフィードバック信号I*,Q*の歪み成分が加えられることで、PA12で生じる歪みをキャンセルすることができる。すなわち、歪みが補償される。
カルテシアンフィードバック増幅器50によれば、PA12からのRF出力の一部が、直交復調器Cにて復調され、フィードバック信号I*及びQ*として歪補償器Aに入力される。これによって、入力信号と帰還信号の誤差ε(ε=S(t−Δ)−y(t))、すなわち、入力信号の位相及び大きさと、帰還信号の位相及び大きさとの誤差を測定することができる。差分ΔI及びΔQは、上述したように、以下の式1、式2で与えられる。
ΔI=I−I* ・・・(式1)
ΔQ=Q−Q* ・・・(式2)
但し、I=Re{S(t)},I*=Re*{y(t)},Q=Im{S(t)},Q*=Im{
y(t)}である。ここで、各信号I*及びQ*が歪みを含まない場合には、差分ΔI及びΔQはゼロとなり、以下の式3、式4で示すことができる。
I=I* ・・・(式3)
Q=Q* ・・・(式4)
しかし、カルテシアンフィードバック増幅器50では、方向性移相器16から復調器17及び18への信号遅延(電気遅延)21や、LO15から変調器9及び10までの距離とLO15から復調器17及び18までの距離との差による電気遅延などによって、直交変調器Bに供給される変調用搬送波(PA12から出力される送信信号)と、直交復調器Cに供給される復調用搬送波(直交復調器Cから出力されるフィードバック信号)との間に、搬送波位相シフト(位相誤差)Δφが生じることがある。ここで、三角恒等式を用いて、I*及びQ*は、以下の式5及び式6のように示すことができる。
*=I・cos(Δφ)+Q・sin(−Δφ) ・・・(式5)
*=I・sin(Δφ)+Q・cos(Δφ) ・・・(式6)
従って、位相誤差Δφを含むフィードバック信号I*及びQ*は、I≠I*,Q≠Q*となる。このような、位相誤差Δφ(非ゼロRF位相シフト:Δφ≠0)は、歪補償器Aでの適正な歪補償を阻害する。
特開2006−86928号公報 特開平6−62066号公報 特開平8−237323号公報
J.L. Dawson, T.H. Lee, "Automatic Phase Alignment for Fully Integrated CMOS Cartesian Feedback Power Amplifier System", Proc. ISSCC2003 (IEEE Intl. Solid-State Circuit Conference) Conference, 2003 J.L. Dawson, T.H. Lee, "Cartesian Feedback for RF Power Amplifier Linearization", Center for Integrated Systems, Stanford University
本発明の目的は、送信信号とフィードバック信号との位相差をなくして適正なカルテシアン歪補償を可能とする技術を提供することである。
本発明の一態様は、カルテシアンフィードバック増幅器のための位相弁別器である。カルテシアンフィードバック増幅器は、二つの直交変調入力ベースバンド信号に対する歪補償を行うカルテシアン歪補償器と、前記カルテシアン歪補償器から出力される前記二つの直交変調入力ベースバンド信号を変調用搬送波で変調した変調信号を出力する直交変調器と、前記直交変調器からの前記変調信号を増幅し送信信号として出力する電力増幅器と、フィードバック信号として取り出された前記送信信号の一部を復調用搬送波で復調し前記カルテシアン歪補償器に与えられる二つの直交復調ベースバンド信号を出力する直交復調器とを備える。
位相弁別器は、前記二つの直交変調入力ベースバンド信号と前記二つの直交復調ベースバンド信号とから前記送信信号と前記フィードバック信号との位相差の正弦信号を検出する正弦検出器と、
前記二つの直交変調入力ベースバンド信号と前記二つの直交復調ベースバンド信号とから前記送信信号と前記フィードバック信号との位相差の余弦信号を検出する余弦検出器と、
前記位相差の正弦信号及び前記位相差の余弦信号を用いて、局部発振器からの搬送波の位相が前記送信信号と前記フィードバック信号との位相差だけ移相した移相搬送波を出力する位相器とを備え、
前記搬送波と前記移相搬送波との一方が前記変調用搬送波として前記直交変調器に入力される一方、前記搬送波と前記移相搬送波との他方が前記復調用搬送波として前記直交復調器に入力される。
本発明の一態様によれば、送信信号とフィードバック信号との位相差をなくして適正なカルテシアン歪補償が可能となる。
カルテシアンフィードバック増幅器のための前置歪補償器の一例を示す図である。 カルテシアンフィードバック増幅器のための位相弁別器を含む送信回路の第1実施形態を示す図である。 カルテシアンフィードバック増幅器のための位相弁別器を含む送信回路の第2実施形態を示す図である。 位相弁別器によって出力される正弦信号及び余弦信号のシミュレーション結果を示す図であり、位相弁別器に対する入力信号(ベースバンド信号)が二つのトーン信号に基づく場合を示す。 位相弁別器によって出力される正弦信号及び余弦信号のシミュレーション結果を示す図であり、位相弁別器に対する入力信号(ベースバンド信号)がOFDM信号である場合を示す。 カルテシアンフィードバック増幅器の一例を示す図である。
以下、発明の実施形態について説明する。下記の実施形態の構成は例示であり、本発明は、実施形態の構成に限定されない。
<実施形態の経緯>
以下、実施形態の経緯を説明する。上記した式5及び式6より、位相誤差の正弦(si
n(Δφ))は、以下の式7により計算することができる。
sin(Δφ)=k・(I・Q*−Q・I*) ・・・(式7)
但し、式7中の“k”は、正規化定数k=1/(I・I*+Q・Q*)である。
位相誤差Δφをなくすために、例えば、図1に示すような、RF搬送波上のPLL(Phase Locked Loop)追跡ループ及び移相器として動作する直交変調器を含むカルテシアン前
置補償器(cartesian predistorter)をカルテシアンフィードバック増幅器に設けることを考えることができる。
図1において、PLL追跡ループは、PLL部(余弦検出器)24として、定数出力部25,加算器26,LPF27,自乗器28及び29,並びに加算器30を備える。一方、移相器としての直交変調器31は、局部発振器(LO)32,90°移相器33,変調器34及び35,並びに加算器36を備える。
PLL部24において、自乗器29には、位相差の正弦信号sin(Δφ)が入力され、sin(Δφ)の自乗値を出力する。sin(Δφ)は、式7に基づき、図6に示したようなカルテシアンフィードバック増幅器50中のI,Q,I*及びQ*から得ることができる。一方、自乗器28には、フィルタ27から出力される位相差の余弦信号cos(Δφ)が入力され、cos(Δφ)の自乗値を出力する。
sin(Δφ)の自乗値とcos(Δφ)の自乗値とは加算器30で加算され、加算器26に入力される。加算器26には、定数出力部25から、加算器30の出力(加算値:変調
器31の出力の自乗の和)と等しい定数“Mag”が入力され、“Mag”から加算器3
0の加算値を減算した値が加算器26から出力される。加算器26の出力は、LPF27で不要部分が除去され、位相差の余弦成分信号cos(Δφ)として出力される。PLL部24は、位相差の正弦信号sin(Δφ)から余弦信号cos(Δφ)を生成する。
LO32からは、搬送波である信号sin(ω・t)が出力される。信号sin(ω・t)は、変調器34に入力されるとともに、90°移相器33で90°移相された後、変調器35に入力される。変調器34は、余弦信号cos(Δφ)を搬送波sin(ω・t)で変調し、加算器36に入力する。変調器35は、正弦信号sin(Δφ)を、90°移相された搬送波sin(ω・t)で変調し、加算器36に入力する。これによって、加算器36の出力は、位相差φを含む搬送波、すなわち信号sin(ω・t+φ)となる。このようなカルテシアン前置補償器は、以下の式8に基づく。
LO・sin(ω・t)+QLO・cos(ω・t)=sin(ω・t+φ) ・・・(式8)但し、ILO=sin(Δφ)であり、QLO=sin(Δφ)である。
そして、このような信号sin(ω・t+φ)が、図6に示したような変調器9,10又は復調器17,18に対する搬送波として適用されることで、変調用搬送波(RF出力)と
復調用搬送波(フィードバック信号)との間の位相誤差Δφがゼロ(0)となるように、局部発信器(LO)15からの搬送波の位相を調整することができる。
しかしながら、上述したようなPLL部24(RF PLL)は、SoC(System On a Chip)やASIC(Application Specific Integrated Circuit)のような集積回路内に
統合することが困難で、高価且つ動作が不安定なスタンドアローンのRFデバイス(RF
アナログ回路)である。また、このようなRFアナログ回路を用いることは、カルテシア
ンフィードバック増幅器、ひいてはカルテシアンフィードバック増幅器を含む送信機の大型化を招来する。
実施形態では、PLL部24を適用するためのRFアナログ回路の適用を回避して小型化が可能な位相弁別器及びこの位相弁別器が適用された送信回路について説明する。
<第1実施形態>
図2は、第1実施形態に係る送信回路の一例を示す図である。図2に図示する送信回路100は、カルテシアンフィードバック増幅器(Cartesian Feedback Power Amplifier)101と、位相弁別器(phase discriminator)102と、アンテナ13とを備える。
カルテシアンフィードバック増幅器101は、直交移相ベースバンド信号(直交変調入力ベースバンド信号)I,Qが入力される入力端子1及び2を備える。入力端子1は、カルテシアン歪補償器103を介して低域フィルタ(LPF)5、ディジタル-アナログ変換
器(Digital to Analog Converter: DAC)7に接続されている。DAC7は、直交変調器(
RFアップコンバータ)104に接続されている。一方、入力端子2は、歪補償器103
を介して低域フィルタ(LPF)6、ディジタル-アナログ変換器(DAC)8に接続されて
いる。DAC8は、直交変調器104に接続されている。
直交変調器104は、DAC7に接続された変調器(ミキサ)9と、DAC8に接続された変調器(ミキサ)10と、変調器9及び変調器10に接続された加算器11とを備える。変調器9,10には、変調用搬送波として、局部発振器(Local Oscillator: LO)15からの無線周波数の搬送波(RFキャリア:sin(ω・t))が供給される。変調器9には、搬送波が直接に入力される。変調器10には、LO15からの搬送波が90°移相器14によって90°移相された後に入力される。加算器11は、電力増幅器(power amplifier: PA)12に接続され、PA12は図示しない結合器を介してアンテナ13に接続される
。PA12として、例えば、高出力増幅器(HPA)が適用される。
また、カルテシアンフィードバック増幅器101は、PA12の出力(RF出力)の一部をフィードバック信号(帰還信号)として取り出す方向性結合器16と、方向性結合器16に信号線を介して接続された直交復調器(RFダウンコンバータ)105とを備える。直交復調器105は、フィードバック信号が入力される復調器17,18を備える。復調器17には、復調用搬送波として、位相弁別器102から出力される補正搬送波sin(ω・
t+φ)が入力される。復調器18には、位相弁別器102からの補正搬送波が90°移
相器14によって90°移相された後に入力される。復調器17,18は、アナログ-デ
ィジタル変換器(Analog to Digital Converter: ADC)19,20に接続され、ADC19,20は、歪補償器103に接続されている。
入力端子1には、二つの直交移相ベースバンド信号中の同相成分信号Iが入力される。入力端子2には、ベースバンド信号の直交成分信号Qが入力される。同相成分信号I及び直交成分信号Qは、歪補償器103でPA12によって発生する非線形歪みが補償された後、LPF5,6で不要部分が除去され、DAC7,8でディジタル-アナログ変換され
、直交変調器104に入力される。
直交変調器104では、変調器9,10によって、変調用搬送波で変調された同相成分信号I及び直交成分信号Qが加算器11で加算され、変調信号として出力される。変調信号は、PA12にて所要電力まで増幅された後、無線周波数の送信信号(RF出力)としてアンテナ13から放射される。このとき、方向性結合器16は、RF出力の一部をフィードバック信号として取り出す。取り出されたRF出力は、復調器17,18に入力される。復調器17,18は、フィードバック信号を補正搬送波(後述)で復調する。復調器17の復調出力は、フィードバック同相成分信号I*として、ADC19によりアナログ-ディジタル変換された後、歪補償器103に入力される。復調器18の復調出力は、フィードバック直交成分信号Q*として、ADC20によりアナログ-ディジタル変換された後、歪補償器103に入力される。
歪補償器103は、同相成分信号Iからフィードバック同相成分信号I*を減算した差
分ΔIを出力する減算器3Aと、直交成分信号Qからフィードバック直交成分信号Q*
減算した差分ΔQを出力する減算器4Aと、差分ΔI,ΔQをそれぞれ増幅する増幅器3B,4Bとを備える。さらに歪補償器103は、同相成分信号Iに増幅器3Bの出力を加算(減算)することで、PA12の歪成分を同相成分信号Iに加える加算器3Cと、直交成分信号Qに増幅器4Bの出力を加算(減算)することで、PA12の歪み成分を直交成分信号Qに加える加算器4Cとを備える。信号I,Qにフィードバック信号I*,Q*の歪成分が加えられることで、PA12で生じる歪みをキャンセルすることができる。すなわち、歪みが補償される。
カルテシアンフィードバック増幅器101によれば、PA12からのRF出力の一部をフィードバック信号としてフィードバックすることで、PA12によって生じる非線形歪みを低減(補償)することができる。但し、フィードバック信号は、信号遅延21などによって、送信信号との位相誤差Δφを含む。この位相誤差Δφがゼロでない場合には、直交間位相干渉(cross quadrature interference)や位相差に依存する漏れ係数での漏れ
を生じる。このため、第1実施形態では、位相弁別器102が、LO15からの搬送波に位相差φを加えた移相搬送波(補正搬送波)を出力し、直交復調器105は、移相搬送波でフィードバック信号の復調処理を行い、復調出力の位相誤差Δφをゼロにする。
位相弁別器102は、位相差φを検出して、LO15からの搬送波を移相する。位相弁別器102は、位相誤差の正弦(sin(Δφ))を検出する正弦検出器(main phase detector: 主位相検出器)110と、位相誤差の余弦(cos(Δφ))を検出する余弦検出器(complementary phase detector: 相補位相検出器)120と、移相器(IQモジュレータ)13
0と、正弦検出器110と移相器130との間に介在する切替スイッチ141とを備える。さらに位相弁別器102は、余弦検出器120と移相器130との間に介在する切替スイッチ142とを備える。
正弦検出器110は、同相成分信号Iとフィードバック直交成分信号Q*とを乗算する
乗算器(ミキサ)111と、直交成分信号Qとフィードバック同相成分信号I*とを乗算す
る乗算器(ミキサ)112と、乗算器111の出力から乗算器112の出力を減算する減算器113とを備える。正弦検出器110は、上述した式7(sin(Δφ)=k・(I・Q*
−Q・I*))に基づき、位相誤差の正弦信号(主位相誤差信号)sin(Δφ)を減算器11
3から出力することができる。
余弦検出器120は、同相成分信号Iとフィードバック同相成分信号I*とを乗算する
乗算器(ミキサ)121と、直交成分信号Qとフィードバック直交成分信号Q*とを乗算す
る乗算器(ミキサ)112と、乗算器111の出力と乗算器112の出力とを加算する加算器123とを備える。
ここに、上述した式5及び式6より、位相誤差の余弦(cos(Δφ))は、以下の式9で算出することができる。
cos(Δφ)=k・(I・I*+Q・Q*) ・・・(式9)
但し、式9中の“k”は、正規化定数k=1/(I・I*+Q・Q*)である。
余弦検出器120は、上述した式9に基づき、位相誤差の余弦信号(相補位相誤差信号)cos(Δφ)を加算器133から出力することができる。
切替スイッチ141は、切替スイッチ141の出力を、正弦検出器110(減算器113)から出力される正弦信号sin(Δφ)と、所定電圧Vとの間で切り替えることができる。切替スイッチ142は、切替スイッチ142の出力を余弦検出器120(加算器123)から出力される余弦信号cos(Δφ)と、所定電圧Vとの間で切り替えることができる。切替スイッチ141,142の切替は、例えば、図示しないスイッチコントローラによって実施されることができる。
位相誤差、すなわちターゲット位相誤差Δφがゼロ付近の領域においては、余弦検出器120からの出力信号はほぼ一定、すなわちcos(Δφ)≒1又は或る定数Vに等しくなる。このため、上記領域では、切替スイッチ142の出力として、所定の定数を示す所定電圧Vが選択されるように、図示しないスイッチコントローラが切替スイッチ142の切替制御を実行する。
同様に、ターゲット位相誤差Δφがゼロ付近の領域においては、正弦検出器110からの出力信号はほぼ一定、すなわち、sin(Δφ) ≒0又は或る定数Vに等しくなる。こ
のため、上記領域では、切替スイッチ141の出力として、所定電圧Vが選択されるように、図示しないスイッチコントローラが切替スイッチ142の切替制御を実行する。切替スイッチ141及び142の切替タイミングは、同時刻でも異なる時刻でも良い。すなわち、正弦検出器110と余弦検出器120とのいずれか一方、又は双方をディスエーブル状態にすることができる。なお、切替スイッチ141及び142は、オプションであって、位相弁別器102の必須の構成要素ではない。また、上記したゼロ付近の領域以外では、切替スイッチ141,142が正弦信号、余弦信号を出力するように、スイッチコントローラが切替制御を実行することができる。
移相器130は、切替スイッチ141の出力が接続される変調器131と、切替スイッチ142の出力が接続される変調器132と、変調器131,132の出力を加算する加算器133と、90°移相器134とを備える。移相器130は、LO15からの搬送波sin(ω・t)が入力される入力ポート135を備えており、搬送波sin(ω・t)は、90°移相器134によって90°移相された後に変調器131に入力される一方で、変調器132に直接に入力される。
これによって、変調器131で、正弦信号sin(Δφ)が搬送波sin(ω・t)で変調される。一方、変調器132で、余弦信号cos(Δφ)が搬送波sin(ω・t)で変調される。その後、変調器131,132の変調出力が加算器133で加算されることによって、加算器133は、搬送波sin(ω・t)が移相分φだけ進んだ搬送波sin(ω・t
+φ)を出力ポート136から出力することができる(式8参照)。このような、位相差
φを含む搬送波sin(ω・t+φ)を補正搬送波(移相搬送波)と称する。
補正搬送波の信号は、復調用搬送波として、直交復調器105の復調器17及び90°移相器14Aに接続される。これによって、直交復調器105の復調出力I*及びQ*は、位相差φを含んだ状態となる。従って、直交変調器104(PA12)から出力される送信
信号とフィードバック信号との位相差、すなわち、同相成分信号Iとフィードバック同相成分信号I*との差分ΔI、及び直交成分信号Qとフィードバック直交成分信号Q*との差分ΔQとがゼロになるようにすることが可能となる。従って、歪補償器103において、PA12によって生じる非線形歪みを適正に補償することが可能となる。
第1実施形態によれば、図1に示したようなPLL部24を適用しなくても、位相弁別器102によって位相差φを含んだ搬送波sin(ω・t+φ)を得ることができる。このため、図1に示したようなPLL部24(RFアナログ回路)の適用を回避することができる。また、位相弁別器102は、簡易な構成であるので、位相弁別器102自体の小型化が可能である。また、位相弁別器102は、ASICやSoCのような集積回路内に容易に統合することができる。例えば、カルテシアンフィードバック増幅器101の一部又は全部との統合が可能である。従って、送信回路100の小型化を図ることが可能となる。
<第2実施形態>
図3は、第2実施形態に係る送信回路の一例を示す図である。図3に示す送信回路100Aは、以下の点で図2に図示した送信回路100と異なっている。すなわち、直交復調器105に対し、復調用搬送波として、LO15からの搬送波sin(ω・t)が直接に入力される。一方、位相弁別器120の移相器130の入力ポート135がLO15に接続され、入力ポート135にLO15からの搬送波が入力される。また、移相器130の出力ポート136は直交変調器104の入力ポートに接続されており、変調器9,10に対し、変調用搬送波として、移相器130から出力される補正搬送波sin(ω・t+φ)が供給される。以上の点を除き、送信回路100Aの構成は、送信回路100の構成と同じである。このため、同一の構成については説明を省略する。但し、同一の構成については、同一の符号が付されている。
第2実施形態では、直交変調器104において、ベースバンド信号I,Qのための変調用搬送波として、位相弁別器102からの補正搬送波sin(ω・t+φ)が適用される。一方、方向性結合器16からのフィードバック信号I*,Q*のための復調用搬送波として、LO15からの搬送波sin(ω・t)が適用される。これによって、信号I,Qと、フィードバック信号I*,Q*との差分ΔI,ΔQをゼロにすることが可能となる。よって、第1実施形態と同様に、歪補償器103による歪補償を適正に実施することが可能となる。また、第2実施形態において、位相弁別器102自体の構成は、第1実施形態と同じである。従って、第1実施形態と同様の効果を得ることができる。すなわち、位相弁別器102、送信回路100Aの小型化を図ることができる。
図4及び図5は、第1及び第2実施形態で図示した位相弁別器102によって出力される正弦信号及び余弦信号のシミュレーション結果を示す図である。図4は、位相弁別器102(正弦検出器110、余弦検出器120)に対する入力信号(ベースバンド信号)が二つのトーン信号に基づく場合を示し、図5は、位相弁別器102(正弦検出器110、余弦
検出器120)に対する入力信号(ベースバンド信号)がOFDM信号である場合を示す。
上述した第1及び第2の実施形態によれば、送信回路100,100Aは、カルテシアンフィードバック増幅器101と、位相弁別器102とを備える。カルテシアンフィードバック増幅器101は、二つの直交変調入力ベースバンド信号I,Qに対する歪補償を行うカルテシアン歪補償器103と、カルテシアン歪補償器103から出力される直交変調ベースバンド信号I,Qを変調用搬送波で変調した変調信号を出力する直交変調器104と、直交変調器104から出力される変調信号を増幅し送信信号として出力する電力増幅器(PA12)と、フィードバック信号として取り出された送信信号の一部を復調用搬送波で復調しカルテシアン歪補償器103に与えられる二つの直交復調ベースバンド信号I*
,Q*を出力する直交復調器105とを備える。
位相弁別器102は、二つの直交変調入力ベースバンド信号I,Qと二つの直交復調ベースバンド信号I*,Q*から送信信号と前記フィードバック信号との位相差の正弦信号sin(Δφ)を検出する正弦検出器110と、二つの直交変調入力ベースバンド信号I,Qと二つの直交復調ベースバンド信号I*,Q*から送信信号とフィードバック信号との位相差の余弦信号cos(Δφ)を検出する余弦検出器120と、信号sin(Δφ)及びcos(Δφ)とを用いて、局部発振器(LO15)からの搬送波の位相が送信信号とフィードバック信号との位相差だけ移相した移相搬送波(補正搬送波)を出力する位相器130とを備える。
そして、第1実施形態では、搬送波sin(ω・t)が変調用搬送波として直交変調器104に入力され、移相搬送波(補正搬送波)sin(ω・t+φ)が復調用搬送波として直交復調器105に入力される。これに対し、第2実施形態では、移相搬送波(補正搬送波)sin(ω・t+φ)が変調用搬送波として直交変調器104に入力され、搬送波sin(ω・t)が復調用搬送波として直交復調器105に入力される。
これによって、送信信号(信号I,Q)とフィードバック信号(I*,Q*)との差分ΔI,ΔQをゼロにすることができ、PA12によって生じる歪みを歪補償器103で適正に補償(キャンセル)することができる。位相弁別器102は、簡易な構成であるので、送信回路の集積化を図り、送信回路100、100Aを小型化できる。なお、図2,3に図示したカルテシアン歪補償器103は、カルテシアン歪補償器の一例を示したものであり、位相弁別器102は、他の構成を有する歪補償器についても適用が可能である。
また、第1及び第2実施形態における送信回路100、100Aでは、位相器130に入力されるべき正弦信号sin(Δφ)と余弦信号cos(Δφ)との少なくとも一方に代えて、所定の定数Vを示す信号を位相器130に入力する二つの切替スイッチ141,142をさらに備える。これによって、ターゲット位相差Δφがゼロに近い領域で、所定の電圧Vを示す信号を入力することで、搬送波の位相を調整することができる。
16・・・方向性結合器
100,100A・・・送信回路
102・・・位相弁別器
103・・・カルテシアン歪補償器
104・・・直交変調器
105・・・直交復調器
110・・・正弦検出器
120・・・余弦検出器
130・・・移相器(IQモジュレータ)
141,142・・・切替スイッチ

Claims (2)

  1. 二つの直交変調入力ベースバンド信号に対する歪補償を行うカルテシアン歪補償器と、前記カルテシアン歪補償器から出力される前記二つの直交変調入力ベースバンド信号を変調用搬送波で変調した変調信号を出力する直交変調器と、前記直交変調器からの前記変調信号を増幅し送信信号として出力する電力増幅器と、フィードバック信号として取り出された前記送信信号の一部を復調用搬送波で復調し前記カルテシアン歪補償器に与えられる二つの直交復調ベースバンド信号を出力する直交復調器とを備えるカルテシアンフィードバック増幅器のための位相弁別器であって、
    前記二つの直交変調入力ベースバンド信号と前記二つの直交復調ベースバンド信号とから前記送信信号と前記フィードバック信号との位相差の正弦信号を検出する正弦検出器と、
    前記二つの直交変調入力ベースバンド信号と前記二つの直交復調ベースバンド信号とから前記送信信号と前記フィードバック信号との位相差の余弦信号を検出する余弦検出器と、
    前記位相差の正弦信号及び前記位相差の余弦信号を用いて、局部発振器からの搬送波の位相が前記送信信号と前記フィードバック信号との位相差だけ移相した移相搬送波を出力する位相器と、
    前記送信信号と前記フィードバック信号との位相差がゼロ付近の領域にある場合に、前記位相器に入力される前記正弦信号と前記余弦信号との少なくとも一方に代えて、所定の定数を示す信号を前記位相器に入力する二つの切替スイッチとを備え、
    前記移相搬送波が前記直交変調器に入力され、前記局部発振器からの搬送波が前記直交復調器に入力される
    カルテシアンフィードバック増幅器のための位相弁別器。
  2. カルテシアンフィードバック増幅器と、
    前記カルテシアンフィードバック増幅器のための位相弁別器とを備え、
    前記カルテシアンフィードバック増幅器は、
    二つの直交変調入力ベースバンド信号に対する歪補償を行うカルテシアン歪補償器と、
    前記カルテシアン歪補償器から出力される前記二つの直交変調入力ベースバンド信号
    を変調用搬送波で変調した変調信号を出力する直交変調器と、
    前記直交変調器からの前記変調信号を増幅し送信信号として出力する電力増幅器と、
    フィードバック信号として取り出された前記送信信号の一部を復調用搬送波で復調し前記カルテシアン歪補償器に与えられる二つの直交復調ベースバンド信号を出力する直交復調器とを含み、
    前記位相弁別器は、
    前記二つの直交変調入力ベースバンド信号と前記二つの直交復調ベースバンド信号とから前記送信信号と前記フィードバック信号との位相差の正弦信号を検出する正弦検出器と、
    前記二つの直交変調入力ベースバンド信号と前記二つの直交復調ベースバンド信号とから前記送信信号と前記フィードバック信号との位相差の余弦信号を検出する余弦検出器と、
    前記位相差の正弦信号及び前記位相差の余弦信号を用いて、局部発振器からの搬送波の位相が前記送信信号と前記フィードバック信号との位相差だけ移相した移相搬送波を出力する位相器と、
    前記送信信号と前記フィードバック信号との位相差がゼロ付近の領域にある場合に、前記位相器に入力される前記正弦信号と前記余弦信号との少なくとも一方に代えて、所定の定数を示す信号を前記位相器に入力する二つの切替スイッチとを含み、
    前記移相搬送波が前記直交変調器に入力され、前記局部発振器からの搬送波が前記直交復調器に入力される
    送信回路。
JP2009008151A 2009-01-16 2009-01-16 カルテシアンフィードバック増幅器のための位相弁別器 Expired - Fee Related JP5387001B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009008151A JP5387001B2 (ja) 2009-01-16 2009-01-16 カルテシアンフィードバック増幅器のための位相弁別器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009008151A JP5387001B2 (ja) 2009-01-16 2009-01-16 カルテシアンフィードバック増幅器のための位相弁別器

Publications (2)

Publication Number Publication Date
JP2010166433A JP2010166433A (ja) 2010-07-29
JP5387001B2 true JP5387001B2 (ja) 2014-01-15

Family

ID=42582232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009008151A Expired - Fee Related JP5387001B2 (ja) 2009-01-16 2009-01-16 カルテシアンフィードバック増幅器のための位相弁別器

Country Status (1)

Country Link
JP (1) JP5387001B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63318611A (ja) * 1987-06-23 1988-12-27 Fuji Photo Film Co Ltd モ−タ・サ−ボ回路
JP2746133B2 (ja) * 1994-08-30 1998-04-28 日本電気株式会社 負帰還増幅器
JPH0983258A (ja) * 1995-09-12 1997-03-28 Hitachi Denshi Ltd リニアライザ回路
JP2002077286A (ja) * 2000-09-05 2002-03-15 Kenwood Corp カーテシアンフィードバック送信機
JP2002111759A (ja) * 2000-09-29 2002-04-12 Hitachi Kokusai Electric Inc 位相制御方法及び送信機
JP4394296B2 (ja) * 2001-02-07 2010-01-06 株式会社日立国際電気 自動位相制御方法及び送信機
JP3910106B2 (ja) * 2002-05-31 2007-04-25 株式会社日立国際電気 カーテシアン方式送信機
JP2004104580A (ja) * 2002-09-11 2004-04-02 Hitachi Kokusai Electric Inc ディジタル無線機

Also Published As

Publication number Publication date
JP2010166433A (ja) 2010-07-29

Similar Documents

Publication Publication Date Title
US9054642B2 (en) Systems and methods to provide compensated feedback phase information
US7881401B2 (en) Transmitter arrangement and signal processing method
KR100972404B1 (ko) 송신기의 엔벨로프 지연 교정을 위한 방법 및 시스템
US6993091B2 (en) Correction of DC-offset of I/Q modulator
JP3910167B2 (ja) 増幅回路
RU2008152807A (ru) Быстрая калибровка синфазно-квадратурного дисбаланса
JPH0964932A (ja) 電力増幅器の非線形補償回路
US20100195706A1 (en) Signal processing circuit and signal processing method
JP4901679B2 (ja) 無線送受信装置及び無線送信方法
WO2005039043A1 (ja) 増幅回路
JP4686412B2 (ja) 無線通信装置
US8798191B2 (en) Transmission apparatus, radio communication apparatus, and transmission method
US7911254B2 (en) Offset correction device and method
JP4211019B2 (ja) 無線装置及びその送信波の歪補償方法
WO2012083546A1 (en) Signal processing arrangement and signal processing method
US9231523B2 (en) Modulating device and modulation method
JPH05175743A (ja) 電力増幅器
JP5387001B2 (ja) カルテシアンフィードバック増幅器のための位相弁別器
JP2004040678A (ja) 復調装置
US8494069B2 (en) Phase correcting apparatus and distortion compensating apparatus for radio transmitter
JPH1079693A (ja) 送信装置
JP2001007869A (ja) キャリアリーク抑制回路
JP6148728B2 (ja) 送信機
EP2002537A2 (en) Transmitter architecture
JP4068999B2 (ja) カーテシアン型送信機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120814

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130611

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130923

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees