JP2010081406A - 送信機および信号処理方法 - Google Patents

送信機および信号処理方法 Download PDF

Info

Publication number
JP2010081406A
JP2010081406A JP2008248937A JP2008248937A JP2010081406A JP 2010081406 A JP2010081406 A JP 2010081406A JP 2008248937 A JP2008248937 A JP 2008248937A JP 2008248937 A JP2008248937 A JP 2008248937A JP 2010081406 A JP2010081406 A JP 2010081406A
Authority
JP
Japan
Prior art keywords
amplifier
signal
input signal
output signal
distortion amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008248937A
Other languages
English (en)
Other versions
JP5371354B2 (ja
Inventor
Hiromi Yasujima
弘美 安島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2008248937A priority Critical patent/JP5371354B2/ja
Publication of JP2010081406A publication Critical patent/JP2010081406A/ja
Application granted granted Critical
Publication of JP5371354B2 publication Critical patent/JP5371354B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

【課題】増幅器の非線形性(歪み)を予め推定し、推定した非線形性(歪み)を利用して、増幅器への入力過程において積極的に非線形性を打ち消すことで、非線形補償(リニアライズ)をする送信機を提供する。
【解決手段】第1の入力信号(u)を増幅して第1の出力信号(y)を生成する増幅器(11)と、前記第1の入力信号に利得を与えて第2の出力信号を生成する利得設定部(12)と、前記第1の出力信号と、前記第2の出力信号とを比較し、比較信号を生成する比較器(13)と、第2の入力信号と、前記比較信号とを加算し、前記第1の入力信号を生成する加算器(15)と、を備え、前記増幅器は、増幅特性が非線形であり、前記第1の出力信号は、前記増幅器の理想的な線形特性からの歪み量(d)を含み、前記利得設定部の前記利得は、前記増幅器の理想的な線形特性に従うものであり、前記比較信号は、前記増幅器の歪み量の推定歪み量(d')を含む、ことを特徴とする送信機。
【選択図】図1

Description

この発明は、非線形特性を有する増幅器の歪みを推定し、非線形補償(リニアライズ)を行う送信機、および当該送信機における信号処理方法に関する。
携帯電話等の無線通信端末においては、省電性に優れ、かつ歪みの少ない増幅器が求められる。しかし、一般に、増幅器をいわゆる非線形領域(飽和領域)で動作させると省電性が高まるが、歪み特性が劣化してしまうという問題がある。図10は、増幅器のAM−AM特性(入力振幅に対する出力振幅の特性)における非線形の一例を示す図であり、図11は、増幅器のAM−PM特性(入力振幅に対する出力位相の特性)における非線形の一例を示す図である。
増幅器による歪みを緩和し、増幅特性の線形化を行う方式には、DPD(Digital Pre Distortion)方式のようなLUT(Look Up Table)を用いた方式や、カーテシアンループ方式のようなフィードバック制御を利用した方式がある。
図12は、DPD方式による非線形補償の概要を示す図であり、図13はDPD方式の概略回路構成を示す図である。DPD方式のLUTには、例えば、入力された信号の振幅又は(I,Q)の値をインデックスとした補正係数が記入されている。当該LUTを用いて、入力された信号の値を補正することで、電力増幅器で発生する歪みを打ち消すような歪みを発生させることができる。図14は、DPD方式による具体的回路構成を示す図である。すなわち、LUT110を用いて、この電力増幅器118の歪みと相殺するための信号を送信装置への入力信号にミキサ113で印加することにより、電力増幅器118の出力信号が送信装置への入力信号と線形になるように制御するものである(例えば、特許文献1乃至4参照)。
図15は、フィードバック制御の概要を示す図であり、図16は、IQ入力信号に対するフィードバック方式の概略回路構成を示す図である。カーテシアンループ方式では、増幅器の出力信号を復調装置で復調して送信装置の入力側に入力することにより、増幅特性の線形化制御が行われる。図17は、カーテシアンループ方式による具体的回路構成を示す図である。すなわち、送信装置への入力信号と電力増幅器119の出力信号とを可変利得減衰器123を介して取り込み、この信号を直交復調器117で復調した信号とを比較して振幅や位相の誤差を最小にするように制御回路125で可変利得減衰器123を制御するものである(例えば、特許文献5および6参照)。
特開2007−221245号公報 特開2005−151119号公報 特開2006−197545号公報 特開2006−340181号公報 特開平6−268550号公報 特許第2811961号公報
しかしながら、従来のDPD方式のLUTは増幅器毎の特性の違いを考慮しておらず、各増幅器に対して共通のLUTを用いるが、歪み補償精度は増幅器毎に異なるものであるため、一定の歪み補償精度を得ることは困難である。また、歪み特性は温度変化等により影響を受けるものであるが、従来のDPD方式では、かかる歪み特性の変化に対応することが難しい。また、LUTを随時書き換えるアダプティブなDPD方式も提案されているが、LUTを随時書き換えるための最適な更新アルゴリズムを見出すことは困難である。
カーテシアンループ方式では、例えば、AM−PM特性に非線形位相歪みがあると、制御系の動作を安定させることが困難であるという問題がある。
本発明は、このような課題に鑑みて創案されたもので、増幅器の非線形性(歪み)を予め推定し、推定した非線形性(歪み)を利用して、増幅器への入力過程において積極的に非線形性を打ち消すことで、AM−AM、AM−PM特性などの非線形補償(リニアライズ)をする送信機および信号処理方法を提供することである。
上述した諸課題を解決すべく、本発明の送信機は、
第1の入力信号を増幅して第1の出力信号を生成する増幅器と、
前記第1の入力信号に利得を与えて第2の出力信号を生成する利得設定部と、
前記第1の出力信号と、前記第2の出力信号とを比較し、比較信号を生成する比較器と、
第2の入力信号と、前記比較信号とを加算し、前記第1の入力信号を生成する加算器と、
を備え、
前記増幅器は、増幅特性が非線形であり、前記第1の出力信号は、前記増幅器の理想的な線形特性からの歪み量を含み、
前記利得設定部の前記利得は、前記増幅器の理想的な線形特性に従うものであり、
前記比較信号は、前記増幅器の歪み量の推定歪み量を含む、
ことを特徴とする。
また、前記送信機は、減算器を備え、前記減算器は、第3の入力信号と第1の出力信号とを減算処理して前記第2の入力信号を生成することが望ましい。
また、前記送信機は、DPD(Digital Pre Distortion)回路を備え、前記DPD回路は、予め用意したLUT(Look Up Table)に従い、前記第1の入力信号に対し、前記増幅器の前記歪み量を打ち消すための相殺信号を印加し、前記相殺信号を印加した前記第1の入力信号を前記増幅器に供給することが望ましい。
また、前記増幅器は、EER(Envelop Elimination and Restoration)ポーラ変調に対応したものであることが望ましい。
また、前記第2の入力信号は、IQ信号であることが望ましい。
また、上述した諸課題を解決すべく、本発明の信号処理方法は、
第1の入力信号を増幅して第1の出力信号を生成する増幅ステップと、
前記第1の入力信号に利得を与えて第2の出力信号を生成する利得設定ステップと、
前記第1の出力信号と、前記第2の出力信号とを比較し、比較信号を生成する比較ステップと、
第2の入力信号と、前記比較信号とを加算し、前記第1の入力信号を生成する加算ステップと、
を備え、
前記増幅ステップは、増幅特性が非線形であり、前記第1の出力信号は、前記増幅器の理想的な線形特性からの歪み量を含み、
前記利得設定ステップの前記利得は、前記増幅器の理想的な線形特性に従うものであり、
前記比較信号は、前記増幅器の歪み量の推定歪み量を含む、
ことを特徴とする。
本発明によれば、非線形特性をもつ増幅器の出力信号と、増幅器の理想特性をもつ利得設定部の出力信号とを比較し、増幅器の推定歪み量を算出し、当該推定歪み量を増幅器への入力に加算させることによって、増幅器の非線形性(歪み)を予め推定し、推定した非線形性(歪み)を利用して増幅器への入力過程において積極的に非線形性を打ち消すことで、AM−AM、AM−PM特性などの非線形補償(リニアライズ)をすることができる。
以降、諸図面を参照しながら、本発明の実施態様を詳細に説明する。
(第1の実施形態)
図1は、本発明の一実施形態に係る送信機の回路構成を示す図である。送信機10は、増幅器11と、利得設定部12と、比較器13と、調整部14と、加算器15とを備える。増幅器11は、入力信号uを増幅して出力信号yを出力するものであるが、AM−AM/AM−PMといった増幅特性が非線形であり、理想的な線形特性(以下、「理想特性」という。)からの歪み量dを生じるものである。利得設定部12は、入力信号uに対し、増幅器11に歪みがない場合の理想特性に従った利得を与えるものである。比較器13は、増幅器11からの出力信号yと、利得設定部12からの出力信号を比較するものであり、当該比較により、増幅器11の非線形特性による歪み量dを推定し、推定歪み量d’を算出するものである。調整部14は、比較器13が算出した推定歪み量d’のレベルを調整するため、推定した歪み量d’所定の係数を乗じるものである。加算器15は、入力信号rと、調整部14から供給された信号とを加算するものであり、増幅器11の非線形特性による歪み量dを打ち消すように、入力信号uを生成するものである。
当該送信機10における制御の流れを、加算器15から増幅器11への入力信号uを起点として説明する。加算器15は、入力信号uを生成し、生成した入力信号uを増幅器11に供給する。増幅器11は、供給された入力信号uを増幅し、歪み量dを含む出力信号yを生成する。また、加算器15は、生成した入力信号uを利得設定部12に供給する。利得設定部12は、入力信号uに対し、増幅器11に歪みがない場合の理想特性に従った利得を与え、生成した信号を比較器13に供給する。比較器13は、増幅器11からの出力信号yと、利得設定部12からの出力信号を比較し、増幅器11の非線形特性による歪み量dを推定し、推定歪み量d’を算出する。比較器13は、算出した推定歪み量d’を、調整部14に供給する。調整部14は、比較器13が算出した推定歪み量d’のレベルを調整するため、推定した歪み量d’所定の係数を乗じ、生成した信号を加算器15に供給する。加算器15は、入力信号rと、調整部14から供給された信号とを加算し、増幅器11の非線形特性による歪み量dを打ち消すように、入力信号uを生成する。
図2は、増幅器の非線形特性の一例を表した回路構成を示す図である。図2に示すとおり、増幅器の非線形特性をy=uでモデル化している。図3(a)は、当該回路構成における歪み量を示す図である。線aは増幅器の理想特性(線形特性)を表し、線bは増幅器の非線形特性(y=u)を表し、線cは理想特性と非線形特性との差分(歪み量)を表す。図3(b)は、図2の回路構成により、増幅器の特性の線形化(リニアライズ)を行った後の歪み量を示す図である。線aは増幅器の理想特性(線形特性)を表し、線bはリニアライズ後の増幅器の特性を表し、線cは理想特性とリニアライズ後の特性との差分(歪み量)を表す。図3(b)に示すとおり、増幅器の特性の線形化(リニアライズ)により、理想特性と増幅器の特性が近い値になり、歪み量を減少させることができる。図4は、図3(b)より、より細かい演算ステップで、増幅器特性の線形化(リニアライズ)を行った場合の歪み量を示す図である。図3(b)と同様に、線aは増幅器の理想特性(線形特性)を表し、線bはリニアライズ後の増幅器の特性を表し、線cは理想特性とリニアライズ後の特性との差分(歪み量)を表す。図4に示すとおり、増幅器特性の線形化(リニアライズ)をより細かい演算ステップで行うほど、歪み量をより減少させることが出来る。
このように、本実施形態によれば、非線形特性をもつ増幅器の出力信号と、増幅器の理想特性をもつ利得設定部の出力信号とを比較し、増幅器の推定歪み量を推定し、当該推定歪み量を増幅器への入力に加算させることによって、増幅器の非線形性(歪み)を予め推定し、推定した非線形性(歪み)を利用して、増幅器への入力過程において積極的に非線形性を打ち消すことで、AM−AM、AM−PM特性などの非線形補償(リニアライズ)をすることができる。
(第2の実施形態)
図5は、本発明の一実施形態に係る送信機の回路構成を示す図である。送信機20は、図1の構成に加え、減算器16を備えるものである。減算器16は、入力信号rと増幅器11の出力信号yとを減算処理し、生成した信号を加算器15に供給するものである。なお、増幅器11と、利得設定部12と、比較器13と、調整部14と、加算器15とについては、図1の構成と同等の機能を有するものとし、説明を省略する。
当該送信機20における制御の流れを、加算器15から増幅器11への入力信号uを起点として説明する。加算器15は、入力信号uを生成し、生成した入力信号uを増幅器11に供給する。増幅器11は、供給された入力信号uを増幅し、歪み量dを含む出力信号yを生成する。また、加算器15は、生成した入力信号uを利得設定部12に供給する。利得設定部12は、入力信号uに対し、増幅器11に歪みがない場合の理想特性に従った利得を与え、生成した信号を比較器13に供給する。比較器13は、増幅器11からの出力信号yと、利得設定部12からの出力信号を比較し、増幅器11の非線形特性による歪み量dを推定し、推定歪み量d’を算出する。比較器13は、算出した推定歪み量d’を、調整部14に供給する。調整部14は、比較器13が算出した推定歪み量d’のレベルを調整するため、推定した歪み量d’所定の係数を乗じ、生成した信号を加算器15に供給する。減算器16は、入力信号rと増幅器11の出力信号yとを減算処理し、生成した信号を加算器15に供給する。加算器15は、減算器16から供給された信号と、調整部14から供給された信号とを加算し、増幅器11の非線形特性による歪み量dを打ち消すように、入力信号uを生成する。
このように、本実施形態によれば、増幅器の出力信号を入力信号にフィードバックすることにより、より高い精度で、増幅器の非線形補償(リニアライズ)を行うことができる。
(第3の実施形態)
図6は、本発明の一実施形態に係る送信機の回路構成を示す図である。送信機30は、図5の構成に加え、DPD回路17を備えるものである。DPD回路17は、増幅器11の歪みと相殺するための信号を入力信号uに印加し、生成した信号を増幅器11に供給するものである。なお、増幅器11と、利得設定部12と、比較器13と、調整部14と、加算器15と、減算器16とについては、図1および図4の構成と同等の機能を有するものとし、説明を省略する。
当該送信機30における制御の流れを、加算器15から増幅器11への入力信号uを起点として説明する。加算器15は、入力信号uを生成し、生成した入力信号uをDPD回路17に供給する。DPD回路17は、増幅器11の歪みと相殺するための信号を入力信号uに印加し、生成した信号を増幅器11に供給する。増幅器11は、DPD回路から供給された信号を増幅し、歪み量dを含む出力信号yを生成する。また、加算器15は、生成した入力信号uを利得設定部12に供給する。利得設定部12は、入力信号uに対し、増幅器11に歪みがない場合の理想特性に従った利得を与え、生成した信号を比較器13に供給する。比較器13は、増幅器11からの出力信号yと、利得設定部12からの出力信号を比較し、増幅器11の非線形特性による歪み量dを推定し、推定歪み量d’を算出する。比較器13は、算出した推定歪み量d’を、調整部14に供給する。調整部14は、比較器13が算出した推定歪み量d’のレベルを調整するため、推定した歪み量d’所定の係数を乗じ、生成した信号を加算器15に供給する。減算器16は、入力信号rと増幅器11の出力信号yとを減算処理し、生成した信号を加算器15に供給する。加算器15は、減算器16から供給された信号と、調整部14から供給された信号とを加算し、増幅器11の非線形特性による歪み量dを打ち消すように、入力信号uを生成する。
このように、本実施形態によれば、DPD回路が増幅器への入力信号に増幅器の非線形特性と相殺するような信号を印加することによって、より高い精度で、増幅器の非線形補償(リニアライズ)を行うことができる。
(第4の実施形態)
図7は、本発明の一実施形態に係る送信機の回路構成を示す図である。送信機40は、増幅器41と、IQ変調部42と、IQ復調部43と、第1振幅位相算出部44と、第2振幅位相算出部45と、第1比較器46と、第2比較器47と、IQ計算部48と、第1調整部49と、第2調整部50と、第1加算器51と、第2加算器52とを備える。増幅器41は、入力信号uを増幅して出力信号yを出力するものであるが、AM−AM/AM−PMといった増幅特性が非線形であり、理想特性からの歪み量dを生じるものである。IQ変調部42およびIQ復調部43は、それぞれIQ変調およびIQ復調に必要となる所定の処理を行うものである。第1振幅位相算出部44および第2振幅位相算出部45は、それぞれ、入力されるIQ信号から、振幅および位相を算出するものである。なお、入力信号のI,Q成分に対し、振幅はSQRT(I×I+Q×Q)、位相はarctan(Q/I)により算出することができる。第1比較器46および第2比較器47は、それぞれ、第1振幅位相算出部44および第2振幅位相算出部45からの供給される振幅G1、G2および位相θ1、θ2を比較するものであり、当該比較により、増幅器11の非線形特性による歪み量dを推定し、ΔGおよびΔθを算出するものである。IQ計算部48は、第1比較器46および第2比較器47が算出したΔGおよびΔθを、推定歪み量として、IQ信号のΔIおよびΔQに変換し、ΔIを第1調整部49に、ΔQを第2調整部50に供給するものである。なお、ΔGおよびΔθに対し、ΔIはΔG×cosΔθ、ΔQはΔG×sinΔθにより算出することが出来る。第1調整部49および第2調整部50は、IQ計算部48から供給されたΔIおよびΔQのレベルを調整するため、それぞれ、ΔIおよびΔQに所定の係数を乗じるものである。第1加算器51および第2加算器52は、それぞれ、入力信号のI、Q成分と、第1調整部49および第2調整部50からの信号とを加算するものであり、増幅器11の非線形特性による歪み量dを打ち消すように、入力信号uを生成するものである。
当該送信機40における制御の流れを、第1加算器51および第2加算器52からIQ変調器42を経た増幅器41への入力信号を起点として説明する。IQ変調器42は、入力信号をIQ変調して入力信号を生成し、生成した入力信号を増幅器41に供給する。増幅器41は、供給された入力信号を増幅し、歪み量dを含む出力信号を生成する。また、第1加算器51および第2加算器52は、入力信号を第1振幅位相算出部44に供給する。第1振幅位相算出部44は、入力信号に対し、増幅器11に歪みがない場合の理想特性に従った利得を入力信号に与えた場合の、振幅および位相を算出し、算出した振幅および位相を、それぞれ第1比較器46および第2比較器47に供給する。IQ復調部43は、出力信号yをIQ復調し、復調した信号を第2振幅位相算出部に供給する。第2振幅位相算出部45は、IQ復調部43からの入力信号の振幅および位相を算出し、算出した振幅および位相を、それぞれ第1比較器46および第2比較器47に供給する。第1比較器46および第2比較器47は、それぞれ、第1振幅位相算出部44および第2振幅位相算出部45から供給された、振幅および位相を比較し、増幅器41の非線形特性による歪み量dを推定し、ΔGおよびΔθを算出する。第1比較器46および第2比較器47は、それぞれ、算出した推定歪み量ΔGおよびΔθを、IQ計算部48に供給する。IQ計算部48は、第1比較器46および第2比較器47が算出した推定歪み量ΔGおよびΔθを、推定歪み量として、IQ信号のΔIおよびΔQに変換し、ΔIを第1調整部49に、ΔQを第2調整部50に供給する。第1調整部49および第2調整部50は、IQ計算部48から供給されたΔIおよびΔQのレベルを調整するため、それぞれ、ΔIおよびΔQに所定の係数を乗じ、生成した信号を第1加算器51および第2加算器52に供給する。第1加算器51および第2加算器52は、それぞれ、入力信号のI、Q成分と、第1調整部49および第2調整部50からの信号とを加算するものであり、増幅器11の非線形特性による歪み量dを打ち消すように、入力信号uを生成するものである。
このように、本実施形態によれば、IQ変調された入力信号に対応して、増幅器の非線形補償(リニアライズ)を行うことができる。
(第5の実施形態)
図8は、本発明をEER(Envelop Elimination and Restoration)ポーラ変調に適用した場合の回路構成を示す。なお、EERとは、増幅器の効率を向上させる方法の1つであり、増幅器を常に飽和動作させるものである。送信機60は、第1増幅器61と、第2増幅器62と、検波部63と、リミッタ部64と、包絡線検波部65と、減算器66と、加算器67とを備える。第1増幅器61は、入力信号を増幅して出力信号を出力するものであるが、AM−AM/AM−PMといった増幅特性が非線形であり、理想特性からの歪み量を生じるものである。第2増幅器62は、低周波増幅器であり、第1増幅器61に供給するバイアス信号を供給するものである。検波部63は、入力信号の包絡線(エンベロープ成分)を抽出し、当該包絡線の信号を第2増幅器62に供給する。リミッタ部64は、入力信号の振幅と変動を取り除いて定振幅で位相が変化する信号を生成し、当該信号を第1増幅器62に供給する。包絡線検波部65は、第1増幅器61の出力信号の包絡線を抽出し、当該信号を減算器66に供給する。減算器66は、第2増幅器62からのバイアス信号と、包絡線検波部65からの包絡線信号とを減算処理し、生成した信号を加算器67に供給する。加算器67は、第2増幅器62からのバイアス信号と、減算器66から供給される信号とを加算し、生成した信号を第1増幅器61に供給する。
このように、本実施形態によれば、EERポーラ変調に対応し、増幅器を常に飽和状態で動作させながら、増幅器の非線形補償(リニアライズ)を行うことができる。
(第6の実施形態)
図9は、本発明をデジタル方式のEERポーラ変調に適用した場合の回路構成を示す。送信機70は、第1増幅器71と、第2増幅器72と、信号処理部73と、DA変換部74と、IQ位相補償部75と、デジタル変調器76と、周波数シンセサイザ77と、IQ復調部78と、包絡線位相計算部79と、減算部80と、加算部81とを備える。第1増幅器71は、入力信号を増幅して出力信号を出力するものであるが、AM−AM/AM−PMといった増幅特性が非線形であり、理想特性からの歪み量を生じるものである。第2増幅器72は、低周波増幅器であり、第1増幅器61に供給するバイアス信号を供給するものである。DA変換部74は、入力信号の包絡線(エンベロープ成分)を抽出し、当該包絡線の信号を加算器81に供給する。IQ位相補償部73から供給される信号への位相補償を行い、生成した信号をデジタル変調器76に供給する。デジタル変調器76は、周波数シンセサイザ77からの信号に応じ、IQ位相補償器75から供給される信号のデジタル変調を行い、生成した信号を第1増幅器71に供給する。IQ復調部78は、第1増幅器71の出力信号をIQ復調し、生成した信号を包絡線位相計算部79に供給する。包絡線位相計算部79は、IQ復調部から供給された信号の包絡線および位相を計算し、当該計算値を減算器80に供給する。減算器80は、DA変換部74からの信号と、包絡線位相計算部79からの包絡線計算値とを減算処理し、生成した信号を加算器81に供給する。加算器81は、DA変換器74からの信号と、減算器80から供給される信号とを加算し、生成した信号を第2増幅器72に供給する。
このように、本実施形態によれば、EERポーラ変調に対応し、増幅器を常に飽和状態で動作させながら、かつ、IQ信号の入力に対応して、増幅器の非線形補償(リニアライズ)を行うことができる。
本発明を諸図面や実施例に基づき説明してきたが、当業者であれば本開示に基づき種々の変形や修正を行うことが容易であることに注意されたい。
なお、例えば、DPD方式とフィードバック制御による非線形補償を行う方式として、図18に示すように、DPD回路は位相のリニアライズのみ行い、振幅については、フィードバックループによって補償する形態も考えられる。通常、非線形歪みを線形な補償回路で補償しようとすると系が不安定になりやすい(発振しやすい)が、位相の非線形歪みをDPD回路で行うことにより、もう一方の振幅の非線形歪みについては、線形な補償回路でも安定した制御が行うことができるためである。本実施形態によれば、DPD回路は位相補償のみを行えばよいため、従来のDPD方式およびカーテシアン法の組み合わせに比べ構成が簡易になり、かつ、省電力性を高めることができる。
本発明の一実施形態に係る送信機の回路構成を示す図である。 増幅器の非線形特性の一例を表した回路構成を示す図である。 本発明の一実施形態に係る回路構成の歪み量の一例を示す図である。 本発明の一実施形態に係る回路構成の歪み量の一例を示す図である。 本発明の一実施形態に係る送信機の回路構成を示す図である。 本発明の一実施形態に係る送信機の回路構成を示す図である。 本発明の一実施形態に係る送信機の回路構成を示す図である。 本発明をEERポーラ変調に適用した場合の回路構成を示す図である。 本発明をデジタル方式のEERポーラ変調に適用した場合の回路構成を示す。 増幅器のAM−AM特性における非線形の一例を示す図である。 増幅器のAM−PM特性における非線形の一例を示す図である。 DPD方式による非線形補償の概要を示す図である。 DPD方式の概略回路構成を示す図である。 DPD方式による具体的回路構成を示す図である。 フィードバック制御の概要を示す図である。 IQ入力信号に対するフィードバック方式の概略回路構成を示す図である。 カーテシアンループ方式による具体的回路構成を示す図である。 DPD方式とフィードバック制御による非線形補償の一例を示す図である。
符号の説明
10、20、30、40、60、70 送信機
11、41 増幅器
12 利得設定部
13 比較器
14 調整部
15、67、81 加算器
16、66、80 減算器
17 DPD回路
44 第1振幅位相算出部
45 第2振幅位相算出部
46 第1比較器
47 第2比較器
49 第1調整部
50 第2調整部
51 第1加算器
52 第2加算器
61、71 第1増幅器
62、72 第2増幅器
65 包絡線検波部
79 包絡線位相計算部

Claims (6)

  1. 第1の入力信号を増幅して第1の出力信号を生成する増幅器と、
    前記第1の入力信号に利得を与えて第2の出力信号を生成する利得設定部と、
    前記第1の出力信号と、前記第2の出力信号とを比較し、比較信号を生成する比較器と、
    第2の入力信号と、前記比較信号とを加算し、前記第1の入力信号を生成する加算器と、
    を備え、
    前記増幅器は、増幅特性が非線形であり、前記第1の出力信号は、前記増幅器の理想的な線形特性からの歪み量を含み、
    前記利得設定部の前記利得は、前記増幅器の理想的な線形特性に従うものであり、
    前記比較信号は、前記増幅器の歪み量の推定歪み量を含む、
    ことを特徴とする送信機。
  2. 減算器を備え、
    前記減算器は、第3の入力信号と第1の出力信号とを減算処理して前記第2の入力信号を生成する、
    請求項1記載の送信機。
  3. DPD(Digital Pre Distortion)回路を備え、
    前記DPD回路は、予め用意したLUT(Look Up Table)に従い、前記第1の入力信号に対し、前記増幅器の前記歪み量を打ち消すための相殺信号を印加し、前記相殺信号を印加した前記第1の入力信号を前記増幅器に供給する、
    請求項1又は2記載の送信機。
  4. 前記増幅器は、EER(Envelop Elimination and Restoration)ポーラ変調に対応したものである、請求項1乃至3の何れか一項に記載された送信機。
  5. 前記第2の入力信号は、IQ信号である、請求項1乃至4の何れか一項に記載された送信機。
  6. 第1の入力信号を増幅して第1の出力信号を生成する増幅ステップと、
    前記第1の入力信号に利得を与えて第2の出力信号を生成する利得設定ステップと、
    前記第1の出力信号と、前記第2の出力信号とを比較し、比較信号を生成する比較ステップと、
    第2の入力信号と、前記比較信号とを加算し、前記第1の入力信号を生成する加算ステップと、
    を備え、
    前記増幅ステップは、増幅特性が非線形であり、前記第1の出力信号は、前記増幅器の理想的な線形特性からの歪み量を含み、
    前記利得設定ステップの前記利得は、前記増幅器の理想的な線形特性に従うものであり、
    前記比較信号は、前記増幅器の歪み量の推定歪み量を含む、
    ことを特徴とする信号処理方法。
JP2008248937A 2008-09-26 2008-09-26 送信機 Expired - Fee Related JP5371354B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008248937A JP5371354B2 (ja) 2008-09-26 2008-09-26 送信機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008248937A JP5371354B2 (ja) 2008-09-26 2008-09-26 送信機

Publications (2)

Publication Number Publication Date
JP2010081406A true JP2010081406A (ja) 2010-04-08
JP5371354B2 JP5371354B2 (ja) 2013-12-18

Family

ID=42211314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008248937A Expired - Fee Related JP5371354B2 (ja) 2008-09-26 2008-09-26 送信機

Country Status (1)

Country Link
JP (1) JP5371354B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012015611A (ja) * 2010-06-29 2012-01-19 Nippon Telegr & Teleph Corp <Ntt> 高出力増幅回路
JP2013124993A (ja) * 2011-12-15 2013-06-24 Furuno Electric Co Ltd レーダ受信機及びレーダ装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5237750A (en) * 1975-09-16 1977-03-23 Nippon Telegr & Teleph Corp <Ntt> Disturbance eliminating control system
JPH03174810A (ja) * 1989-09-29 1991-07-30 Nippon Telegr & Teleph Corp <Ntt> 線形送信装置
JPH04369105A (ja) * 1991-06-17 1992-12-21 Pioneer Electron Corp 増幅器
JP2007221244A (ja) * 2006-02-14 2007-08-30 Fujitsu Ltd 歪補償装置及び歪補償方法
WO2008072700A1 (ja) * 2006-12-14 2008-06-19 Panasonic Corporation 送信装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5237750A (en) * 1975-09-16 1977-03-23 Nippon Telegr & Teleph Corp <Ntt> Disturbance eliminating control system
JPH03174810A (ja) * 1989-09-29 1991-07-30 Nippon Telegr & Teleph Corp <Ntt> 線形送信装置
JPH04369105A (ja) * 1991-06-17 1992-12-21 Pioneer Electron Corp 増幅器
JP2007221244A (ja) * 2006-02-14 2007-08-30 Fujitsu Ltd 歪補償装置及び歪補償方法
WO2008072700A1 (ja) * 2006-12-14 2008-06-19 Panasonic Corporation 送信装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012015611A (ja) * 2010-06-29 2012-01-19 Nippon Telegr & Teleph Corp <Ntt> 高出力増幅回路
JP2013124993A (ja) * 2011-12-15 2013-06-24 Furuno Electric Co Ltd レーダ受信機及びレーダ装置

Also Published As

Publication number Publication date
JP5371354B2 (ja) 2013-12-18

Similar Documents

Publication Publication Date Title
US7349490B2 (en) Additive digital predistortion system employing parallel path coordinate conversion
US7197286B2 (en) Radio with a distortion compensation capability
JP5121691B2 (ja) 歪補償器、送信機、歪補償方法
KR100421145B1 (ko) 비선형 왜곡 보상 방법 및 비선형 왜곡 보상 회로
US20050253652A1 (en) Digital predistortion apparatus and method in power amplifier
KR100438445B1 (ko) 비선형 왜곡 보상 방법 및 비선형 왜곡 보상 회로
JP2002522989A (ja) 移動通信システムの電力増幅線形化装置及び方法
WO2007004252A1 (ja) 歪補償回路を有する電力増幅器
WO2012086830A1 (ja) 増幅装置およびその制御方法
JP5233444B2 (ja) 歪補償増幅器および前置歪補償増幅装置
JP5371354B2 (ja) 送信機
JP2001060883A (ja) 送信機及びデータ伝送装置
JP5258545B2 (ja) 送信機および信号処理方法
JP5258621B2 (ja) 送信機および信号処理方法
KR100827151B1 (ko) 비선형 왜곡 보상회로 및 비선형 왜곡 보상방법
JP2002176321A (ja) 無線装置における送信信号の歪補正方法及び歪補正機能を有する無線装置
JP2001057578A (ja) 線形補償回路
JP3389142B2 (ja) 負帰還型歪み補償回路
JP2000101663A (ja) 高周波電力増幅装置及び増幅方法並びに高周波送信装置
KR100414075B1 (ko) Aqm의 에러보상장치 및 방법
JP2012065154A (ja) 歪み補償の装置および方法
JP5195151B2 (ja) デジタル歪み補償装置
JP4637331B2 (ja) 非線形歪み補償回路及び非線形歪み補償方法
JP2005236715A (ja) 歪補償回路
WO2018109862A1 (ja) 電力増幅回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130917

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees