JP5190759B2 - 電源システム - Google Patents

Description

本発明は、負荷の動作状況に応じて、その動作状況に適応する制御方式の電源を選択する電源システムに関する。

負荷の消費電流（負荷電流）に対応する負荷信号を負荷回路から発生させ、この負荷信号に基づいて出力電圧のアンダーシュートや上記負荷への過剰な電力供給を抑制するように構成された電源システムが、例えば特許文献１によって提案されている。
この電源システムにおいて、上記負荷回路から発生される負荷信号は、上記消費電流の増加量および増加のタイミングに関する情報を含みかつ上記負荷電流の増加のタイミングより所定の時間だけ早く変化するように形成される。そして、この電源システムに含まれたＤＣ−ＤＣコンバータは、上記負荷信号に基づいてその出力電圧を制御する。
特開２００５−１３０６１６号公報

しかし、上記従来の電源システムは、上記負荷信号を発生する機能を有した特殊な構成の負荷回路を負荷とした場合にのみしか負荷電流の変化に対応することができないという欠点、つまり、汎用性に欠けるという問題点を有する。
そこで、本発明の目的は、汎用の負荷に対して該負荷の変動に即した適正な電源の供給を実現することができる実用性の高い電源システムを提供することにある。

本発明の電源システムは、負荷に接続され、外部から取り込まれる制御動作変更情報に基づいて制御動作を変更するように構成された電源供給手段と、前記負荷の動作状況を変える制御信号を監視して、該負荷の次の動作を予測する動作予測手段と、を備える。前記電源供給手段は、前記予測結果に基づいて規定される情報を前記制御動作変更情報として取り込むことによって、前記負荷の次の動作に適応するように前記制御動作を変更し、この制御動作の変更は、前記負荷がＯＮ状態からＯＦＦ状態に切替わるときの制御動作変更の待ち時間である第1のウェイト期間と、前記負荷がＯＦＦ状態からＯＮ状態に切替わるときの制御動作変更の待ち時間である第２のウェイト期間とを個別に設定して実行される。
したがって、負荷の動作状況の変更に対応した電源の供給が速やかに実行される。

前記負荷の動作状況を変える制御信号の発生源は、例えば、ＣＰＵである。
一実施形態では、前記電源供給手段はスイッチングレギュレータを内蔵し、前記制御動作の変更が、前記スイッチングレギュレータのスイッチング形態を規定するパルス信号の変調方式の変更によってなされる。
前記変調方式としては、例えば、パルス幅変調方式およびパルス周波数変調方式が適用される。

前記予測結果に基づいて規定される情報を前記制御動作変更情報として格納した記憶手段をさらに備えることができる。この場合、前記電源供給手段は、前記予測結果に基づいて前記記憶手段から前記負荷の次の動作に適応する前記制御動作変更情報を取り込むように構成される。

前記負荷が複数である場合には、前記電源供給手段が前記複数の負荷のそれぞれに対応して設けられる。この場合、前記各電源供給手段が前記記憶手段に格納された前記制御動作変更情報を共用するようにしても良い。

本発明に係る電源システムよれば、負荷の次の動作が予測され、その動作に適応するように電源供給手段の制御動作が変更される。したがって、負荷の動作状況の変動に対応した電源の供給が速やかに実行されて、負荷を安定に動作させることができる。また、汎用の負荷に適用することができるので、実用性が高い。

以下、図面を参照しながら、本発明に係る電源システムの実施形態について説明する。
図１は、負荷システム１０の電源を管理する本実施形態に係る電源システム２０を示している。
負荷システム１０は、システム全体を制御するシステム制御装置１１と、アドレスライン１２、データライン１３および制御信号ライン１４を介してシステム制御装置１１に接続されたプログラムメモリ１５と、上記各ライン１２、１３および１４を介してシステム制御装置１１に接続されたシステム制御装置１６と、制御信号ライン１７を介してシステム制御装置１６に接続された負荷装置１８と、を備えている。なお、この負荷システム１０は、例えば携帯端末機器である。
この負荷システム１０において、システム制御装置１１は、ＣＰＵを内蔵し、ライン１２、１３および１４に入出力されるアドレス、データおよび制御信号を利用してシステム制御装置１６に命令を送信する。また、システム制御装置１６は、ライン１７に出力される制御信号を利用して負荷装置１８に命令を送る。

一方、電源システム２０は、電源供給ライン３１を介して上記システム制御装置１１に電源を供給する電源制御回路２１と、電源供給ライン３２を介して上記システム制御装置１６に電源を供給する電源制御回路２２と、電源供給ライン３３を介して上記負荷装置１８に電源を供給する電源制御回路２３と、上記アドレスライン１２、データライン１３、制御信号ライン１４および上記各電源制御回路２１〜２３に接続されたアドレス／データ解析処理回路２４と、各電源制御回路２１〜２３に接続された制御方式格納メモリ２５と、アドレス／データ解析処理回路２４に接続された制御方式切替条件格納メモリ２６と、を有している。

本実施形態に係る電源システム２０において、電源制御回路２１、２２および２３は、スイッチング制御方式の変更が可能なスイッチングレギュレータを内蔵している。上記スイッチング制御方式としては、例えば、ＰＷＭ（パルス幅変調）方式、ＰＦＭ（パルス周波数変調）方式がある。ＰＷＭ方式は、重負荷時の電力変換効率が高いという特徴を有するが、軽負荷時は電力変換効率が低下する。一方、ＰＦＭ方式は、軽負荷時の消費電流を低減することができるという特長を有するが、重負荷時の電力変換効率はＰＷＭ方式に劣る。したがって、軽負荷に対してはＰＦＭ方式を採用し、非軽負荷時に対してはＰＷＭ方式を採用することが望ましいことになる。
制御方式格納メモリ２５は、電源制御回路２１、２２および２３のスイッチング制御方式を個別に変更するために必要な制御データを格納している。また、制御方式切替条件格納メモリ２６は、上記スイッチング制御方式の切替条件を格納している。

以下、上記電源システム２０の動作を説明する。
上記アドレス／データ解析処理回路２４は、ライン１２上のアドレス、ライン１３上のデータおよびライン１７上の制御信号を常時監視し、これらが変化した場合にその変化を解析する。そして、ライン１２上のアドレスおよびライン１３上のデータの値が予め決められた値（制御方式切替条件格納メモリ２６に格納された所定の制御方式切替条件を満たす値）になったことを検出すると、次に起こりうる電源制御回路２１の負荷（システム制御装置１１）の変動および／または電源制御回路２２の負荷（システム制御装置１６）の変動に備えるために、前記スイッチングレギュレータのスイッチング制御方式を切替えるためのデータを電源制御回路２１および／または２２に出力する。

同様に、アドレス／データ解析処理回路２４は、ライン１７上の制御信号の値が予め決められた値（メモリ２６に予め格納された後述の制御方式切替条件を満たす値）になったことを検出すると、次に起こりうる電源制御回路２３の負荷（負荷装置１８）の変動に備えるために、上記スイッチング制御方式を切替えるためのデータを電源制御回路２３に出力する。

電源制御回路２１、２２は、アドレス／データ解析処理回路２４から受け取った制御方式切替データに基づいて、制御方式格納メモリ２５から次に適用すべきスイッチング制御方式を指示するデータを読み出し、このデータを用いてスイッチング制御方式を指示された方式、つまり、負荷の変動に適応する方式に変更する。同様に、電源制御回路２３は、アドレス／データ解析処理回路２４から受け取った制御方式切替データに基づいて、スイッチング制御方式を負荷の変動に適応する方式に変更する。

以上の説明から明らかなように、本実施形態に係る電源システム２０によれば、電源制御回路２１〜２３に対する負荷の変動（軽→重、重→軽）をその変動の前に予測して、該電源制御回路２１〜２３のスイッチングレギュレータのスイッチング制御方式をその変動に適応する方式に変更するので、負荷変動に伴う電力変換効率の低下や電源電圧の変動を効果的に抑制することができる。

次に、図２を参照して本実施形態に係る電源システム２０の動作をより詳細に説明する。
この図２において、ＣＰＵ１１０は図１のシステム制御装置１１に内蔵されたものである。また、メモリ１５および負荷１６はそれぞれ図１に示すプログラムメモリ１５およびシステム制御装置１６である。
ＣＰＵ１１０は、図１では省略されているＡＬＥ（アドレス・ラッチ・イネーブル）ライン１９、前記アドレスライン１２、前記データライン１３および前記制御信号ライン１４（書込信号ライン１４ａおよび読出信号ライン１４ｂを含む）を介してメモリ１５に接続されている。また、負荷１６および電源システム２０は、ライン１９、１２、１３および１４ａに接続されるとともに、前記電源供給ライン３２を介して相互に接続されている。

負荷１６は、ＣＰＵ１１０が管理するアドレス空間Ｏ_X１Ｆに割り付けられている。また、データ（ＤＡＴＡ［７：０］）の０ビット目の値が負荷１６のＯＮ／ＯＦＦ信号に割り当てられており、ＤＡＴＡ［０］=０のときＯＦＦ状態、ＤＡＴＡ［０］=１のときＯＮ状態になる。なお、電源投入時のデフォルト状態はＯＦＦ状態である。

ＣＰＵ１１０が負荷１６をＯＦＦ状態からＯＮ状態にするときの動作タイムチャートを図３に示す。この図３に示すように、ＣＰＵ１１０は、
ＡＬＥ信号、アドレス（ＡＤＲ［７：０］）、データ（ＤＡＴＡ［７：０］）、書込信号ＷＥおよび読出信号ＲＥを利用して負荷１６宛のデータ（負荷１６をＯＮ状態にさせるデータ）を送出する。

上記データは、負荷１６において受信され、それに伴って、該負荷１６が図３に示す時点でＯＦＦ状態からＯＮ状態に変化することになる。
一方、電源システム２０のアドレス／データ解析処理回路２４（図１参照）は、自身がモニタした情報である上記アドレスおよびデータ（上記負荷１６宛のデータ）をラッチするとともに、アドレスのラッチ時点から解析処理を実行する。なお、アドレスのラッチは前記ＡＬＥ信号に基づいて実行され、また、データのラッチは前記書込信号に基づいて実行される。

ここで、上記解析処理の説明に先立って、前記制御方式切替条件格納メモリ２６と前記制御方式格納メモリ２５について説明する。
制御方式切替条件格納メモリ２６には、前記スイッチング制御方式を切替える必要があることを検出するための条件が格納されている。すなわち、制御方式切替条件格納メモリ２６の記憶内容を例示した図４において、上側の条件は負荷１６が軽負荷状態にあることを検出するための条件（スイッチング制御方式をＰＦＭ方式に切替える必要があることを検出するための条件）を示し、また、下側の条件は負荷１６が非軽負荷状態にあることを検出するための条件（スイッチング制御方式をＰＷＭ方式に切替える必要があることを検出するための条件）を示している。
なお、上記各条件の構成要素には、アドレス値、データ値、切替プログラムの種別の他に、後述のウェイト期間も含まれている。
また、制御方式切替条件格納メモリ２６には、他の負荷１１、１８についての同様の条件も格納されている。

一方、制御方式格納メモリ２５には、図５に示すように、プログラム種別ＰＲＧ＝０に対応するスイッチング制御方式切替用プログラムデータとプログラム種別ＰＲＧ＝１に対応するスイッチング制御方式切替用プログラムデータがそれぞれ別のアドレスバンクに格納されている。

図６は、上記アドレス／データ解析処理回路２４による解析処理の手順を示したものであり、この手順は図３に示すアドレスラッチ時点から実行される
この解析処理では、まず、上記ラッチしたアドレスの値と前記制御方式切替条件格納メモリ２６に格納されている各アドレスの値とが比較され（ステップ５１）、ラッチしたアドレスの値と比較対象のアドレス値が一致している場合には、上記ラッチしたデータの値と上記制御方式切替条件格納メモリ２６に格納されている各データの値とが比較される（ステップ５２）。

なお、上記ラッチしたデータ値は、負荷１６をＯＮ状態にさせるデータ値（ＤＡＴＡ［０］=１）であるので、当該データ値に一致する制御方式切替条件格納メモリ２６内のデータ値は、図４に示す下側の条件（非軽負荷状態にあることを検出するための条件）に含まれるデータ値である。それゆえ、ステップ５１、５２の比較処理によって、スイッチング制御方式を非軽負荷に適合するＰＷＭ方式に切替える必要があることが検出される。

次に、制御方式切替条件格納メモリ２６に格納されているウェイト期間、つまり、上記下側の条件に含まれるウェイト期間（ＷＡＩＴ＝８）が経過するのを待つ処理が実行される（ステップ５３）。そして、上記ウェイト期間が経過すると、電源制御回路２２にスイッチング制御方式をＰＷＭ方式に切替えることを指示するデータ（図５のＰＲＧ＝１のプログラムデータを指定するアドレスデータ）が電源制御回路２２に与えられ、その結果、制御方式格納メモリ２５からＰＲＧ＝１のプログラムデータが読み出されて、該電源制御回路２２のスイッチング制御方式がＰＷＭ制御方式に切替えられる（ステップ５４）。

ところで、負荷１６は、ＣＰＵ１１０からのデータ（ＯＮ状態への切替えを指示するデータ）を受信した後、ある過渡的な時間を経てＯＦＦ状態からＯＮ状態に切替わる。上記ウェイト期間は、負荷１６がＯＮ状態に切替わるタイミングで上記スイッチング制御方式を切替えるための待ち時間である。なお、図４に示すＷＡＩＴ＝５、ＷＡＩＴ＝８は、負荷１６がＯＮ状態からＯＦＦ状態に切替わる場合と、ＯＦＦ状態からＯＮ状態に切替わる場合とで上記ウェイト期間が異なることを示している。

以上の処理により、負荷１６がＯＦＦ状態からＯＮ状態に切替わるタイミングで電源制御回路２２のスイッチング制御方式が非軽負荷状態に適合するＰＷＭ制御方式に切替えられるので、負荷１６に適正な電力を効率よく供給することができる。なお、負荷１６がＯＮ状態からＯＦＦ状態に切替わる場合には、上記とは逆に、電源制御回路２２のスイッチング制御方式を軽負荷状態に適合するＰＦＭ制御方式に切替える処理が実行されることになる。

以上においては、図１に示す電源制御回路２２に対する負荷（システム制御装置１６）の変動に対応した該電源制御回路２２のスイッチング制御方式切替処理について説明したが、電源制御回路２１に対する負荷（システム制御装置１１）の変動および電源制御回路２３に対する負荷（負荷装置１８）の変動に対しても上記に準じたスイッチング制御方式切替処理が実行される。

本発明に係る電源システムの一実施形態を示すブロック図である。 本発明に係る電源システムの作用をより具体的に説明するために示したブロック図である。 本発明に係る電源システムの作用を示したタイムチャートである。 制御方式切替条件格納メモリの記憶内容を示す図である。 制御方式格納メモリの記憶内容を示す図である。 アドレス／データ解析処理回路において実行される解析処理手順を示したフローチャートである。

符号の説明

１０ 負荷システム
１１ システム制御装置
１２ アドレスライン
１３ データライン
１４ 制御信号ライン
１５ プログラムメモリ
１６ システム制御装置
１７ 制御信号ライン
１８ 負荷装置
２０ 電源システム
２１〜２３ 電源制御回路
２４ アドレス／データ解析処理回路
２５ 制御方式格納メモリ
２６ 制御方式切替条件格納メモリ
３１〜３３ 電源供給ライン
１１０ ＣＰＵ

Claims (6)

1. 負荷に接続され、外部から取り込まれる制御動作変更情報に基づいて制御動作を変更するように構成された電源供給手段と、
   前記負荷の動作状況を変える制御信号を監視して、該負荷の次の動作を予測する動作予測手段と、を備え、
   前記電源供給手段は、前記予測結果に基づいて規定される情報を前記制御動作変更情報として取り込むことによって、前記負荷の次の動作に適応するように前記制御動作を変更し、この制御動作の変更は、前記負荷がＯＮ状態からＯＦＦ状態に切替わるときの制御動作変更の待ち時間である第１のウェイト期間と、前記負荷がＯＦＦ状態からＯＮ状態に切替わるときの制御動作変更の待ち時間である第２のウェイト期間とを個別に設定して実行される
   ことを特徴とする電源システム。
2. 前記負荷の動作状況を変える制御信号の発生源がＣＰＵであることを特徴とする請求項１に記載の電源システム。
3. 前記電源供給手段はスイッチングレギュレータを内蔵し、前記制御動作の変更が、前記スイッチングレギュレータのスイッチング形態を規定するパルス信号の変調方式の変更によってなされることを特徴とする請求項１に記載の電源システム。
4. 前記変調方式は、パルス幅変調方式およびパルス周波数変調方式であることを特徴とする請求項３に記載の電源システム。
5. 前記予測結果に基づいて規定される情報を前記制御動作変更情報として格納した記憶手段をさらに備え、
   前記電源供給手段は、前記予測結果に基づいて前記記憶手段から前記負荷の次の動作に適応する前記制御動作変更情報を取り込むように構成されていることを特徴とする請求項１に記載の電源システム。
6. 前記負荷が複数である場合において、前記電源供給手段が前記複数の負荷のそれぞれに対応して設けられ、前記各電源供給手段が前記記憶手段に格納された前記制御動作変更情報を共用するように構成されていることを特徴とする請求項５に記載の電源システム。

Images