JP2009273249A - 電子機器およびその制御方法 - Google Patents

Abstract

【課題】本発明は、給電切り換えする電圧を低く抑えて、昇圧変換回路での無駄な変換損失を低減して省電力効果を向上させることができる電子機器を提供する。
【解決手段】電子機器は、負荷６０の電源である電池１０と、電圧を昇圧する昇圧変換回路２０と、電圧を降圧する降圧変換回路５０と、電圧を切り換える切換回路４０と、ＯＮ時比率検出部３６と、切換回路４０を制御する切換ＳＷ制御部３７とを備え、昇圧変換回路２０内のスイッチング素子であるＭＯＳＦＥＴ２３のゲート駆動制御信号の１周期におけるＯＮ時比率をＯＮ時比率検出部３６により検出し、その結果に応じて切換ＳＷ制御部３７により切換回路４０を制御し、電池電圧ＶＢＡＴＴによる降圧変換から昇圧電圧ＶＣによる降圧変換に切り換える。
【選択図】図３

Description

本発明は、電子機器およびその制御方法に関し、特に、電源から負荷に供給する電圧を制御する制御回路を備える電子機器およびその制御方法に関する。

電池駆動の電子機器における電源供給回路において、電子機器の駆動に必要な電圧が、電池電圧の変動範囲内にある場合、昇降圧変換回路が必要になる。その一つに、電池電圧を一度昇圧してから、その電圧を降圧するダブルコンバート方式の昇降圧変換回路がある。従来の昇降圧変換回路は、電池電圧が電子機器の駆動に必要な電圧より高い場合であっても電池電圧を一度昇圧変換するので、無駄な変換損失が発生してしまう。そこで、電子機器の駆動電圧よりも電池電圧が高い場合は、電池電圧を直接降圧するように給電切換制御を行うことで、電池の寿命を延ばす回路方式が先行技術として提案されている（例えば、特許文献１〜３参照）。

上記先行技術では、電源供給回路として図９に示すような回路構成がとられており、電池１００の電池電圧ＶＢＡＴＴを昇圧変換回路２０により昇圧電圧ＶＣに変換し、負荷６００に供給する。また、降圧変換回路５００は、切換回路４００からの電圧を降圧電圧ＶＤに変換し、負荷６００に供給する。ここで、電圧検出手段としての電圧検出回路７００が電池電圧ＶＢＡＴＴを検出し、電池電圧ＶＢＡＴＴが所定値以下であれば電池電圧ＶＢＡＴＴを昇圧した電圧ＶＣが選択される。一方、電池電圧ＶＢＡＴＴが所定値以上であれば電池電圧ＶＢＡＴＴが選択されて、後段にある降圧変換回路５００への入力給電を行う。このときの電池電圧ＶＢＡＴＴの垂下特性は、図１０のようになり、給電を切り換えるまでの電池電圧の垂下カーブの傾きが切り換えない場合と比較して緩やかになる。垂下カーブの傾きが緩やかになった分だけ電池の寿命を延ばすことができる。
特開平６−５４４５７号公報 特開２００６−２４６６０２号公報 特許第３７４７３８１号公報

しかしながら、上記従来の構成では、入力側の電池電圧のみを検出して給電を切り換えるため、降圧変換回路の最大消費直流による電圧降下分を考慮して、給電を切り換える切り換え電圧値を高く設定する必要がある。切り換え電圧値が高くなる程、昇圧変換回路での無駄な変換損失が増加するため、給電切換を行うことで享受できる省電効果が少なくなる。

そこで、本発明は、給電切り換えする電圧を低く抑えて、昇圧変換回路での無駄な変換損失を低減して省電力効果を向上させることができる電子機器およびその制御方法を提供することを目的とする。

上記目的を達成するために、本発明の電子機器は、電源から負荷に供給される電圧を変換する変換手段を少なくとも１つ備える電子機器において、前記変換手段を駆動制御する信号の１周期におけるＯＮ時比率を検出する検出手段と、前記検出手段の検出結果に応じて、前記電源から前記負荷への給電を切り換える切換手段とを備えることを特徴とする。

上記目的を達成するために、本発明の電子機器の制御方法は、電源から負荷に供給される電圧を変換する変換手段を少なくとも１つ備える電子機器の制御方法において、前記変換手段を駆動制御する信号の１周期におけるＯＮ時比率を検出する検出工程と、前記検出工程における検出結果に応じて、前記電源から前記負荷への給電を切り換える切換工程とを備えることを特徴とする。

本発明によれば、給電切り換えする電圧を低く抑えることができ、昇圧変換回路での無駄な変換損失を低減して省電力効果を向上させることが可能となる。

以下、本発明の実施の形態を図面を参照して詳細に説明する。

［第１の実施形態］
図１は、本発明の第１の実施形態に係る電子機器の電源供給回路の概略構成を示すブロック図である。図２は、図１の電源供給回路の回路構成図である。図３は、図１の電子機器における電池電圧ＶＢＡＴＴの垂下特性を示す電圧波形図である。

図１において、電子機器は、電源供給回路として、電源としての電池１０と、電圧を昇圧する昇圧変換回路２０と、制御回路３０と、負荷６０に供給する電圧を切り換える切換手段としての切換回路４０と、電圧を降圧する降圧変換回路５０と、負荷６０とを備える。電池１０は、例えば、１セルのＬｉ二次電池から成り、駆動電圧範囲が２．８Ｖ〜４．２Ｖとする。電池１０は、昇圧変換回路２０および切換回路４０に接続され、これらに電池電圧ＶＢＡＴＴを給電する。昇圧変換回路２０は、電池１０の電池電圧ＶＢＡＴＴを昇圧電圧ＶＣに変換し、負荷６００に供給する。降圧変換回路５０は、切換回路４０に接続し、切換回路４０を介して給電される電圧を降圧電圧ＶＤに変換し、負荷６０に供給する。

制御回路３０は、昇圧変換回路２０に送信された駆動信号のＯＮ時比率を検出するＯＮ時比率検出部３６と、切換回路４０を制御する切換ＳＷ制御部３７とを備える。制御回路３０は、昇圧変換回路２０および降圧変換回路５０を制御する。

図２において、昇圧変換回路２０は、コンデンサ２１と、平滑用コンデンサ２５と、インダクタ２２とを備える。また、昇圧変換回路２０は、電圧を昇圧するためのスイッチング素子であるＮｃｈのＭＯＳＦＥＴ２３（第１のスイッチング手段）と、出力からの放電阻止用のためのスイッチング素子であるＰｃｈのＭＯＳＦＥＴ２４とを備える。昇圧変換回路２０では、ＭＯＳＦＥＴ２３とＭＯＳＦＥＴ２４が、ゲートにパルス電圧を入力してＯＮ／ＯＦＦ制御するためのゲート駆動制御信号によりスイッチングする。

ＭＯＳＦＥＴ２３とＭＯＳＦＥＴ２４は、同時にＯＮしないように制御されている。ＭＯＳＦＥＴ２３がＯＮし、ＭＯＳＦＥＴ２４がＯＦＦしている際に、インダクタ２２に電池１０からの励磁エネルギーが蓄積される。一方、ＭＯＳＦＥＴ２３がＯＦＦし、ＭＯＳＦＥＴ２４がＯＮした際に、電池電圧ＶＢＡＴＴとインダクタ２２の励磁エネルギーにより発生した電圧とが重畳した電圧が平滑用コンデンサ２５に印加される。平滑用コンデンサ２５は、ＭＯＳＦＥＴ２４がスイッチングすることで印加されるパルス電圧を平滑し、電池電圧ＶＢＡＴＴを昇圧電圧ＶＣに変換する。昇圧電圧ＶＣとしては、例えば５Ｖである。昇圧電圧ＶＣは負荷６０に給電される。

降圧変換回路５０は、コンデンサ５１、平滑用コンデンサ５５、インダクタ５４、電圧を降圧するためのスイッチング素子であるＰｃｈのＭＯＳＦＥＴ５２（第２のスイッチング手段）、及び整流用のスイッチング素子であるＮｃｈのＭＯＳＦＥＴ５３を備える。降圧変換回路５０では、ＭＯＳＦＥＴ５２とＭＯＳＦＥＴ５３が、ゲートにパルス電圧を入力してＯＮ／ＯＦＦ制御するためのゲート駆動制御信号によりスイッチングする。

ＭＯＳＦＥＴ５２とＭＯＳＦＥＴ５３は、同時にＯＮしないように制御されている。ＭＯＳＦＥＴ５２がＯＮし、ＭＯＳＦＥＴ５３がＯＦＦしている際に、インダクタ５４に入力側から励磁エネルギーが蓄積され、平滑用コンデンサ５５には電圧が印加される。一方、ＭＯＳＦＥＴ５２がＯＦＦし、ＭＯＳＦＥＴ５３がＯＮした際に、平滑用コンデンサ５５には、インダクタ５４の励磁エネルギーにより発生した電圧が印加される。平滑用コンデンサ５５は、インダクタ５４による電圧と電流の脈流を平滑し、電池電圧ＶＢＡＴＴを降圧電圧ＶＤに変換する。降圧電圧ＶＤとしては、例えば３．３Ｖである。降圧電圧ＶＤは、負荷６０に給電される。

切換回路４０は、各ゲートが制御回路３０内の切換ＳＷ制御部３７に接続されたＭＯＳＦＥＴ４１，４２を備える。制御回路３０は、ゲート駆動用のロジックコントローラ（Ｌｏｇｉｃ Ｃｏｎｔ．）３１，３３と、ＡＳＴ３２，３４と、ＯＳＣ３５と、ＯＮ時比率検出部３６と、切換ＳＷ制御部３７とを備える。制御回路３０は、エラーアンプとして、昇圧変換回路２０のＦＢ１から昇圧電圧ＶＣを入力する回路と、降圧変換回路５０のＦＢ２から降圧電圧ＶＤを入力する回路を備える。

次に、給電の切換制御について説明する。

制御回路３０では、昇圧電圧ＶＣを定電圧制御するため、昇圧電圧ＶＣをＦＢ１から抵抗分圧してエラーアンプに入力している。エラーアンプは、ＦＢ１からの分圧した電圧と内部の基準電圧とを比較し、昇圧電圧ＶＣが上がるとＬレベルを、昇圧電圧ＶＣが下がるとＨレベルを出力する。その出力信号は、ゲート駆動用のロジックコントローラ３１に入力される。

ロジックコントローラ３１は、ＯＳＣ３５からの基準クロック信号とエラーアンプからの出力信号が入力され、昇圧電圧ＶＣを定電圧化するためにパルス幅が制御されたＭＯＳＦＥＴのゲート駆動制御信号を生成し、ＡＳＴ３２に出力する。ＡＳＴ３２は、ロジックコントローラ３１から入力されたゲート駆動制御信号に基づいて、ＭＯＳＦＥＴ２３とＭＯＳＦＥＴ２４が同時にＯＮしないように制御する。

本第１の実施形態では、ＡＳＴ３２から出力された、ＭＯＳＦＥＴ２３をＯＮ／ＯＦＦさせるゲート駆動制御信号の１周期におけるＯＮ時間（ＤＯＮ）の比率をＯＮ時比率と定義する。昇圧変換回路２０におけるＭＯＳＦＥＴ２３のＯＮ時比率は、昇圧電圧ＶＣの電池電圧ＶＢＡＴＴに対する昇圧比を決める時間比率である。このＯＮ時比率は、昇圧変換回路２０の消費電流によっても変化する。これは消費電流が増加することで、昇圧変換回路２０で消費する直流損失分（銅損）により出力電圧が降下するためである。よって、ＭＯＳＦＥＴ２３のＯＮ時比率は、電池電圧ＶＢＡＴＴの電圧値と消費電流に依存して変化することになる。

ＡＳＴ３２からＭＯＳＦＥＴ２３に出力されたゲート駆動制御信号は、ＯＮ時比率検出部３６に入力される。入力されたＭＯＳＦＥＴ２３のゲート駆動制御信号は、図２に示すように、ＲＣ積分回路に入力され、得られた直流電圧値が所定の閾値と比較される。この所定の閾値は、予め設定されている基準電圧値であり、例えば、降圧変換回路５０が最小の消費電流で正常に動作する入力制御限界電圧値である。

ＯＮ時比率検出部３６は、ＡＳＴ３２からＭＯＳＦＥＴ２３にから出力されたゲート駆動制御信号のＯＮ時比率が小さくなると、ＲＣ積分回路による直流電圧値が低くなり、Ｈレベルの信号を出力する。一方、ＭＯＳＦＥＴ２３のＯＮ時比率が高くなると、ＲＣ積分回路による直流電圧値が大きくなり、Ｌレベルの信号を出力する。

切換ＳＷ制御部３７は、ＯＮ時比率検出部３６から出力される信号のレベルに応じて、切換回路４０を制御する。例えば、切換ＳＷ制御部３７は、ＯＮ時比率検出部３６からＨレベルの信号を入力すると、切換回路４０内のＭＯＳＦＥＴ４１をＯＦＦに、ＭＯＳＦＥＴ４２をＯＮに制御する。その結果、降圧変換回路５０には電池電圧ＶＢＡＴＴが給電される。一方、切換ＳＷ制御部３７は、ＯＮ時比率検出部３６からＬレベルの信号を入力すると、切換回路４０内のＭＯＳＦＥＴ４１をＯＮに、ＭＯＳＦＥＴ４２をＯＦＦに制御する。その結果、降圧変換回路５０には昇圧電圧ＶＣが給電される。

本第１の実施形態によれば、ＭＯＳＦＥＴ２３のゲート駆動制御信号の１周期におけるＯＮ時比率をＯＮ時比率検出部３６により検出する。その検出結果に応じて切換ＳＷ制御部３７により切換回路４０を制御し、電池電圧ＶＢＡＴＴによる降圧変換から昇圧電圧ＶＣによる降圧変換に切り換える。これにより、図３に示すように、切換回路４０から降圧変換回路５０に給電される電圧値と降圧電圧ＶＤとの電圧差すなわち降圧変換回路５０の入出力電圧差を小さく抑えることができる。また、降圧変換回路５０の入出力間電圧差が小さい程、昇圧変換回路２０での無効損失を削減することができるため、電池寿命の延長が可能となる効果が得られる。

特にダブルコンバート方式の電源を必要とする電子機器において、給電電圧を切り換える際の電圧値を低く抑えることで消費電力を低減する効果がある。また、負荷の各モードに応じて比較する閾値電圧を変化させることで、負荷に給電する電源電圧を精度良く切り換えることが可能となる。

上記第１の実施形態において、昇圧変換回路２０や降圧変換回路５０はＭＯＳＦＥＴ以外のスイッチング素子で構成されていてもよい。また、２つのスイッチング素子を同期させて動かす同期整流方式による制御でなく、ＭＯＳＦＥＴ２４やＭＯＳＦＥＴ５３をゲート駆動制御信号を必要としないダイオード素子に置き換えてもよい。また、全てのスイッチング素子を制御回路３０に内蔵するように構成してもよい。

また、出力電圧の定電圧制御には電圧帰還制御に限らず、電流制御を用いてもよい。また、インダクタを使用したコンバータに限らず、インダクタなしのスイッチングによる電圧変換回路であってもよい。特に、降圧変換回路５０はシリーズレギュレータであってもよい。

［第２の実施形態］
図４は、本発明の第２の実施形態に係る電子機器の電源供給回路の回路構成図である。なお、上記第１の実施形態で説明した同一の構成要素については同一の符号付してその説明を省略する。

本第２の実施形態では、制御回路３０１は、図２に示したＯＮ時比率検出部３６に代えて、ＰＬＬ３１０とＤｕｔｙ検出用Ｌｏｇｉｃ３１２を備える。すなわち、ＯＮ時比率検出部３６へのＭＯＳＦＥＴ２３のゲート駆動制御信号の入力に代えて、ＯＳＣ３５からＰＬＬ３１０で周波数を上げて、そのクロック信号とゲート駆動制御信号をＤｕｔｙ検出用Ｌｏｇｉｃ３１２に入力する方法に置き換えている。

ＰＬＬ３１０では、ゲート駆動制御信号が最も短いＯＮ時間であってもサンプリングできるように、周波数が設定されている。Ｄｕｔｙ検出用Ｌｏｇｉｃ３１２は、ＭＯＳＦＥＴ２３のゲート駆動制御信号の立ち上がり、立下りを１周期毎に検出し、そこで得られたＭＯＳＦＥＴ２３のＯＮ時比率を所定の閾値と比較する。なお、Ｄｕｔｙ検出用Ｌｏｇｉｃ３１２は、ゲート駆動制御信号から検出したＭＯＳＦＥＴ２３のＯＮ時比率に対して所定の演算処理を行ない、その演算結果と所定の閾値を比較する処理を行ってもよい。

Ｄｕｔｙ検出用Ｌｏｇｉｃ３１３は、Ｄｕｔｙ検出用Ｌｏｇｉｃ３１２での方法と同様に、ＭＯＳＦＥＴ５２のＯＮ時比率を所定の閾値と比較している。すなわち、Ｄｕｔｙ検出用Ｌｏｇｉｃ３１３は、ＭＯＳＦＥＴ５２のゲート駆動制御信号を入力し、ゲート駆動制御信号の立上り、立下りを１周期毎に検出し、そこで得られたＭＯＳＦＥＴ５２のＯＮ時比率を所定の閾値を比較する。なお、同様に、Ｄｕｔｙ検出用Ｌｏｇｉｃ３１３は、ゲート駆動制御信号から検出したＭＯＳＦＥＴ５２のＯＮ時比率に対して所定の演算処理を行ない、その演算結果と所定の閾値を比較する処理を行ってもよい。

Ｄｕｔｙ検出用Ｌｏｇｉｃ３１２およびＤｕｔｙ検出用Ｌｏｇｉｃ３１３から出力された信号は、切換ＳＷ制御部３０２に入力される。

降圧変換回路５０におけるＭＯＳＦＥＴ５２のＯＮ時比率は、降圧電圧ＶＤの切換回路４０から給電される電圧に対する降圧比を決める時間比率である。このＯＮ時比率は、ＡＳＴ３４から出力された、ＭＯＳＦＥＴ５２をＯＮ／ＯＦＦさせるゲート駆動制御信号の１周期におけるＯＮ時間の比率をＯＮ時比率と定義する。

負荷電流検出部３８，３９は、昇圧変換回路２０と降圧変換回路５０内で負荷に流れる電流を検出するための負荷電流検出手段である。負荷電流検出部３８は、昇圧変換回路２０を流れる電流を検出する手段として、ＭＯＳＦＥＴ２４でのＲＯＮによる電圧ドロップを検出する。一方、負荷電流検出部３９は、降圧変換回路５０を流れる電流を検出する手段として、ＭＯＳＦＥＴ５２でのＲＯＮによる電圧ドロップを検出する。なお、電圧ドロップは回路に直列に接続された電流検出用の抵抗素子から検出してもよく、電流制御方式を用いたコンバータであれば、その電流値であってもよい。

負荷電流検出部３８，３９では、検出した電流値と所定の閾値を比較している。負荷電流検出部３８，３９から出力された信号は、切換ＳＷ制御部３０２に入力される。

次に、切換ＳＷ制御部３０２による給電切換制御処理を図５のフローチャートを用いて説明する。

図５は、第２の実施形態における切換ＳＷ制御部３０２の給電切換制御処理を示すフローチャートである。

まず、Ｄｕｔｙ検出用Ｌｏｇｉｃ３１２は、昇圧変換回路２０におけるＭＯＳＦＥＴ２４のＯＮ時比率（ＤＯＮ）を検出した後（ステップＳ７０１）、そのＯＮ時比率（ＤＯＮ）を所定の閾値Ａと比較する（ステップＳ７０２）。ＯＮ時比率（ＤＯＮ）が所定の閾値Ａよりも低い場合は（ステップＳ７０２でＹＥＳ）、切換ＳＷ制御部３０２が負荷電流検出部３８からの出力（負荷電流）を所定の閾値Ｂと比較する（ステップＳ７０３）。負荷電流が所定の閾値Ｂよりも高い場合は（ステップＳ７０３でＹＥＳ）、切換回路４０により電池電圧ＶＢＡＴＴによる給電に切り換える。

次に、Ｄｕｔｙ検出用Ｌｏｇｉｃ３１３は、降圧変換回路５０におけるＭＯＳＦＥＴ５２のＯＮ時比率（ＤＯＮ）を所定の閾値Ｃと比較する（ステップＳ７０５）。ＯＮ時比率（ＤＯＮ）が閾値Ｃよりも高い場合（ステップＳ７０５でＹＥＳ）、負荷電流検出部３９からの出力（負荷電流）を所定の閾値Ｄと比較する（ステップＳ７０６）。負荷電流が所定の閾値Ｄよりも高い場合は（ステップＳ７０６でＹＥＳ）、電池電圧ＶＢＡＴＴによる給電を維持する（ステップＳ７０４）。

一方、ステップＳ７０５において、降圧変換回路５０におけるＭＯＳＦＥＴ５２のＯＮ時比率（ＤＯＮ）が閾値Ｃ以下の場合（ステップＳ７０５でＮＯ）、負荷電流検出部３９からの出力（負荷電流）を所定の閾値Ｄと比較する（ステップＳ７０７）。負荷電流が所定の閾値Ｄよりも高い場合は（ステップＳ７０７でＹＥＳ）、切換回路４０により昇圧電圧ＶＣによる給電に切り換える（ステップＳ７０９）。一方、ステップＳ７０６において、負荷電流検出部３９からの負荷電流が所定の閾値Ｄ以下の場合（ステップＳ７０６でＮＯ）、ステップＳ７０１に戻る。

ステップＳ７０２において、昇圧変換回路２０におけるＭＯＳＦＥＴ２４のＯＮ時比率（ＤＯＮ）が所定の閾値Ａ以上である場合（ステップＳ７０２でＮＯ）、負荷電流検出部３８からの出力（負荷電流）を所定の閾値Ｂと比較する（ステップＳ７０８）。負荷電流が所定の閾値Ｂ以下の場合は（ステップＳ７０８でＮＯ）、ステップＳ７０１へ戻る一方、負荷電流が所定の閾値Ｂよりも高い場合は（ステップＳ７０８でＹＥＳ）、切換回路４０により昇圧電圧ＶＣによる給電に切り換える（ステップＳ７０９）。続いて、電源がＯＦＦされると（ステップＳ７１０でＹＥＳ）、ゲート駆動制御信号をＯＦＦして本処理を終了する。

本第２の実施形態によれば、昇圧変換回路２０を流れる負荷電流が所定の閾値Ｂより大きい場合に、降圧変換回路５０におけるＭＯＳＦＥＴ５２のＯＮ時比率に基づき切換回路４０により電池電圧ＶＢＡＴＴによる給電または昇圧電圧ＶＣによる給電に切り換える。これにより、切換回路４０の制御に降圧変換回路５０の動作状態をフィードバックすることができると共に、昇圧変換回路２０と降圧変換回路５０でのデュアル制御を行うことが可能となる。

また、昇圧変換回路２０から負荷６０への消費電流に依存せず切換制御が可能になる。また、昇圧変換回路２０での検出誤差を無視することができるため、降圧変換回路の入出力間電圧差を、より小さくすることが可能となる。また、電池電圧ＶＢＡＴＴ給電に切り換えた後に、降圧変換回路５０でのＯＮ時比率検出のみによるシングル制御にはなるが、昇圧変換回路２０を停止することもできる。

上記第２の実施形態において、昇圧変換回路２０や降圧変換回路５０はＭＯＳＦＥＴ以外のスイッチング素子で構成されていてもよい。また、２つのスイッチング素子を同期させて動かす同期整流方式による制御でなく、ＭＯＳＦＥＴ２４やＭＯＳＦＥＴ５３をゲート駆動制御信号を必要としないダイオード素子と置き換えてもよい。また、全てのスイッチング素子を制御回路３０に内蔵するようにしてもよい。

また、出力電圧の定電圧制御には電圧帰還制御に限らず、電流制御を用いてもよい。また、インダクタを使用したコンバータに限らず、インダクタなしのスイッチングによる電圧変換回路であってもよい。

また、昇圧変換回路２０と降圧変換回路５０が入れ替わった回路構成であってもよい。また、昇圧変換回路２０と降圧変換回路５０については、２つに独立した回路構成に限定せず、複数のスイッチング素子を制御して一つの出力から電池電圧ＶＢＡＴＴを昇圧した電圧と降圧した電圧が取り出せる回路構成でもよい。このような回路構成と制御をすることにより、降圧変換回路の入出力間電圧差を小さく抑えることができる。その結果、昇圧変換回路２０での無効損失を削減することができることから、電池寿命を延ばすことが可能となる。

［第３の実施形態］
図６は、本発明の第３の実施形態に係る電子機器の電源供給回路の回路構成図である。図７は、第３の実施形態における閾値設定制御処理のフローチャートである。図８は、図６の電子機器における駆動モード毎の負荷電流と、その際に必要とする降圧変換回路での入出力間電圧差を比較した波形図である。なお、上記第１の実施形態で説明した同一の構成要素については同一の符号付してその説明を省略する。

図６において、本第３の実施形態における電子機器は、図２に示す電子機器に対して、基準電圧レジスタ８０と、ＣＰＵ９０と、通信Ｉ／Ｆ１１０と、電子機器の駆動状態としての駆動モードを設定する設定部１２０を備える点で異なる。基準電圧レジスタ８０は、ＯＮ時比率検出部３０６に接続される。ＣＰＵ９０は、通信Ｉ／Ｆ１１０を介して基準電圧レジスタ８０、設定部１２０、および負荷６０に接続される。本第３の実施形態では、ＯＮ時比率検出部３０６の所定の閾値は、設定部１２０におけるユーザ操作に応じて基準電圧レジスタ８０により設定される。なお、ＯＮ時比率検出部３０６を含む他の構成要素およびその動作について上記第１の実施形態で説明した内容と同じである。

図７において、まず、ユーザが設定部１２０への操作を行うと、ＣＰＵ９０が通信Ｉ／Ｆ１１０を介して負荷６０の駆動モードを認識し、駆動モードの設定切り換え操作があったか否かを判断する（ステップＳ８０１）。ここで、駆動モードとは、図８に示すＭｏｄｅ１〜Ｍｏｄｅ４のように、電子機器が消費する電流が異なる状態のこととする。消費電流の差異は、降圧変換回路５０で消費する直流損失分（銅損）と比例関係にあるため、降圧変換回路５０で必要とする入出力間電圧差の差異となる。

駆動モードの設定切り換え操作があった場合、ＣＰＵ９０は、認識した駆動モードに最適な入出力間電圧差をＯＮ時比率検出部３０６の閾値により設定するため、通信Ｉ／Ｆ１１０を介して基準電圧レジスタ８０を制御する（ステップＳ８０２）。次に、基準電圧レジスタ８０がＯＮ時比率検出部３０６の閾値を設定した後（ステップＳ８０３でＹＥＳ）、ＣＰＵ９０は通信Ｉ／Ｆ１１０を介して負荷６０を設定部１２０にて設定された駆動モードに切り換える（ステップＳ８０４）。

本第３の実施形態によれば、ＭＯＳＦＥＴ２３のゲート駆動制御信号の１周期におけるＯＮ時比率をＯＮ時比率検出部３０６により検出する。そして、その検出結果に応じて切換ＳＷ制御部３７により切換回路４０を制御する際に、入力されたＭＯＳＦＥＴ２３のゲート駆動制御信号から得られたＯＮ時比率と比較する閾値を負荷６０の駆動モードに応じて設定する。これにより、電子機器の駆動モードに応じて降圧変換回路５０の入出力電圧差が小さく抑えること可能となり、切り換え電圧を精度良く制御することができる。

また、本発明の目的は、以下の処理を実行することによって達成される。即ち、上述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）が記憶媒体に格納されたプログラムコードを読み出す処理である。この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施の形態の機能を実現することになり、そのプログラムコードおよび該プログラムコードを記憶した記憶媒体は本発明を構成することになる。

また、プログラムコードを供給するための記憶媒体としては、次のものを用いることができる。例えば、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ、磁気テープ、不揮発性のメモリカード、ＲＯＭ等である。または、プログラムコードをネットワークを介してダウンロードしてもよい。

また、コンピュータが読み出したプログラムコードを実行することにより、上記実施の形態の機能が実現される場合も本発明に含まれる。加えて、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれる。

更に、前述した実施形態の機能が以下の処理によって実現される場合も本発明に含まれる。即ち、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれる。その後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部または全部を行う場合である。

本発明の第１の実施形態に係る電子機器の電源供給回路の概略構成を示すブロック図である。 図１の電源供給回路の回路構成図である。 図１の電子機器における電池電圧ＶＢＡＴＴの垂下特性を示す電圧波形図である。 本発明の第２の実施形態に係る電子機器の電源供給回路の回路構成図である。 第２の実施形態における切換ＳＷ制御部３０２の給電切換制御処理を示すフローチャートである。 本発明の第３の実施形態に係る電子機器の電源供給回路の回路構成図である。 第３の実施形態における閾値設定制御処理のフローチャートである。 図６の電子機器における駆動モード毎の負荷電流と、その際に必要とする降圧変換回路での入出力間電圧差を比較した波形図である。 従来の電子機器の概略構成を示すブロック図である。 従来の電子機器における電池電圧の垂下特性の電圧波形図である。

符号の説明

１０ 電池
２０ 昇圧変換回路
３０ 制御回路
３６ ＯＮ時比率検出部
３７ 切換ＳＷ制御部
４０ 切換回路
５０ 降圧変換回路
６０ 負荷

Claims (12)

1. 電源から負荷に供給される電圧を変換する変換手段を少なくとも１つ備える電子機器において、
   前記変換手段を駆動制御する信号の１周期におけるＯＮ時比率を検出する検出手段と、
   前記検出手段の検出結果に応じて、前記電源から前記負荷への給電を切り換える切換手段とを備えることを特徴とする電子機器。
2. 前記変換手段は、前記電源から前記負荷に供給される電圧を第１のスイッチング手段を駆動制御することにより昇圧する昇圧変換手段と、前記電源から前記負荷に供給される電圧を第２のスイッチング手段を駆動制御することにより降圧する降圧変換手段とを備え、
   前記検出手段は、前記第１のスイッチング手段を駆動制御する信号の１周期におけるＯＮ時比率を検出し、
   前記切換手段は、前記検出手段により検出されたＯＮ時比率に基づいて前記電源から前記負荷への給電電圧を電源電圧または電源電圧を変換した電圧に切り換えることを特徴とする請求項１記載の電子機器。
3. 前記検出手段による検出結果から得られた値を予め設定された所定の閾値と比較する比較手段と、
   前記比較手段による結果に応じて前記切り換えを行うように前記切換手段を制御する切換制御手段とを更に備えることを特徴とする請求項２記載の電子機器。
4. 前記電子機器の駆動状態を設定する設定手段と、
   前記所定の閾値を設定する閾値設定手段と、
   前記設定手段により設定される前記電子機器の駆動状態に応じて、前記閾値設定手段により前記所定の閾値を設定させる制御手段とを更に備えることを特徴とする請求項３記載の電子機器。
5. 前記電源から前記負荷に流れる電流を検出する電流検出手段と、
   前記電流検出手段による検出結果から得られた値を予め設定された所定の閾値と比較する比較手段と、
   前記比較手段による結果に応じて前記切り換えを行うように前記切換手段を制御する切換制御手段とを更に備えることを特徴とする請求項２記載の電子機器。
6. 前記電流検出手段は、前記電源から前記昇圧変換手段および前記降圧変換手段の少なくとも１つを流れる電流を検出し、
   前記切換制御手段は、前記昇圧変換手段を流れる電流値が前記所定の閾値より大きい場合に、前記検出手段により検出されたＯＮ時比率に基づく前記切換手段による切り換えを行わせることを特徴とする請求項５記載の電子機器。
7. 電源から負荷に供給される電圧を変換する変換手段を少なくとも１つ備える電子機器の制御方法において、
   前記変換手段を駆動制御する信号の１周期におけるＯＮ時比率を検出する検出工程と、
   前記検出工程における検出結果に応じて、前記電源から前記負荷への給電を切り換える切換工程とを備えることを特徴とする制御方法。
8. 前記変換手段は、前記電源から前記負荷に供給される電圧を第１のスイッチング手段を駆動制御することにより昇圧する昇圧変換手段と、前記電源から前記負荷に供給される電圧を第２のスイッチング手段を駆動制御することにより降圧する降圧変換手段とを備え、
   前記検出工程は、前記第１のスイッチング手段を駆動制御する信号の１周期におけるＯＮ時比率を検出し、
   前記切換工程は、前記検出工程にて検出されたＯＮ時比率に基づいて前記電源から前記負荷への給電電圧を電源電圧または電源電圧を変換した電圧に切り換えることを特徴とする請求項７記載の制御方法。
9. 前記検出工程における検出結果から得られた値を予め設定された所定の閾値と比較する比較工程と、
   前記比較工程における結果に応じて前記切り換えを行うように前記切り換えを制御する切換制御工程とを更に備えることを特徴とする請求項８記載の制御方法。
10. 前記電子機器の駆動状態を設定する設定工程と、
    前記所定の閾値を設定する閾値設定工程と、
    前記設定工程にて設定される前記電子機器の駆動状態に応じて、前記閾値設定工程にて前記所定の閾値を設定させる制御工程とを更に備えることを特徴とする請求項９記載の制御方法。
11. 前記電源から前記負荷に流れる電流を検出する電流検出工程と、
    前記電流検出工程における検出結果から得られた値を予め設定された所定の閾値と比較する比較工程と、
    前記比較工程における結果に応じて前記切り換えを行うように制御する切換制御工程とを更に備えることを特徴とする請求項８記載の制御方法。
12. 前記電流検出工程は、前記電源から前記昇圧変換手段および前記降圧変換手段の少なくとも１つを流れる電流を検出し、
    前記切換制御工程は、前記昇圧変換手段を流れる電流値が前記所定の閾値より大きい場合に、前記検出工程にて検出されたＯＮ時比率に基づく前記切り換えを行わせることを特徴とする請求項１１記載の制御方法。

Images