JP7259600B2 - 電子回路及び制御システム、並びに電子回路の制御方法 - Google Patents

電子回路及び制御システム、並びに電子回路の制御方法 Download PDF

Info

Publication number
JP7259600B2
JP7259600B2 JP2019125480A JP2019125480A JP7259600B2 JP 7259600 B2 JP7259600 B2 JP 7259600B2 JP 2019125480 A JP2019125480 A JP 2019125480A JP 2019125480 A JP2019125480 A JP 2019125480A JP 7259600 B2 JP7259600 B2 JP 7259600B2
Authority
JP
Japan
Prior art keywords
circuit
mode
control
signal
electronic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019125480A
Other languages
English (en)
Other versions
JP2021013227A (ja
Inventor
宏一 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Priority to JP2019125480A priority Critical patent/JP7259600B2/ja
Priority to US16/916,971 priority patent/US11404963B2/en
Publication of JP2021013227A publication Critical patent/JP2021013227A/ja
Application granted granted Critical
Publication of JP7259600B2 publication Critical patent/JP7259600B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、電子回路及び制御システム、並びに電子回路の制御方法に関する。
ＳｏＣ（System on a Chip）等の電子回路に電力を供給するために使用されるＤＣ－ＤＣコンバータは（ＤＣ：Direct Current）、動作の効率化を図るため、電子回路側の消費電力に応じて、その動作モードを切り替える機能を有する場合がある。例えば、軽負荷時には、軽負荷時の電力変換効率が良いＰＦＭ（パルス周波数変調）方式に切り替えられ、重負荷時には、重負荷時の電力変換効率がＰＦＭ方式よりも良いＰＷＭ（パルス幅変調）方式に切り替えられる（例えば、特許文献１，２参照）。
特開２００４－０３２８７５号公報 特開２００９－１６５２８３号公報
ＤＣ－ＤＣコンバータは、ＰＷＭ動作時よりもＰＦＭ動作時の方が、負荷変動時の応答性が悪い。そのため、例えば、ＤＣ－ＤＣコンバータから直流電力が供給される電子回路の負荷電流がＰＦＭ動作時に急激に上昇すると、ＤＣ－ＤＣコンバータの出力電圧が急激に低下することがある。
そこで、本開示は、負荷変動に伴うＤＣ－ＤＣコンバータの出力電圧の変動を抑制可能な電子回路及び制御システム、並びに電子回路の制御方法を提供する。
本開示は、
ＤＣ－ＤＣコンバータから直流電力が供給される電子回路であって、
出力信号の位相をクロック信号の位相に同期させるＰＬＬ回路と、
前記出力信号に従って動作するロジック回路と、
前記ＰＬＬ回路への前記クロック信号の入力を検出すると、前記ＤＣ－ＤＣコンバータの動作モードをＰＦＭモードからＰＷＭモードに切り替える制御信号を出力する制御回路とを備える、電子回路を提供する。
また、本開示は、
ＤＣ－ＤＣコンバータと、
前記ＤＣ－ＤＣコンバータから直流電力が供給される電子回路とを有し、
前記電子回路は、
出力信号の位相をクロック信号の位相に同期させるＰＬＬ回路と、
前記出力信号に従って動作するロジック回路と、
前記ＰＬＬ回路への前記クロック信号の入力を検出すると、前記ＤＣ－ＤＣコンバータの動作モードをＰＦＭモードからＰＷＭモードに切り替える制御信号を出力する制御回路とを備える、制御システムを提供する。
本開示は、
ＤＣ－ＤＣコンバータから直流電力が供給される電子回路であって、出力信号の位相をクロック信号の位相に同期させるＰＬＬ回路と、前記出力信号に従って動作するロジック回路とを備える電子回路の制御方法であって、
前記ＰＬＬ回路への前記クロック信号の入力を検出すると、前記ＤＣ－ＤＣコンバータの動作モードをＰＦＭモードからＰＷＭモードに切り替える制御信号を出力する、電子回路の制御方法を提供する。
本開示の技術によれば、負荷変動に伴うＤＣ－ＤＣコンバータの出力電圧の変動を抑制可能な電子回路及び制御システム、並びに電子回路の制御方法を提供できる。
第１の実施形態における制御システムの構成例を示す図である。 複数のクロック信号の各々の入力有無を表す複数の入力パターンを例示する図である。 第１の実施形態における制御システムの動作例を示すタイミングチャートである。 一比較形態と一実施形態とを比較説明するための図である。 第２の実施形態における制御システムの構成例を示す図である。
図１は、第１の実施形態における制御システムの構成例を示す図である。図１に示す制御システム１０１は、例えば、スーパーコンピュータ、サーバ、パーソナルコンピュータ、携帯端末装置などの電子装置に搭載される。なお、制御システム１０１が搭載される電子装置は、これらの装置に限られない。
制御システム１０１は、ＤＣ－ＤＣコンバータ１０、電子回路３０及びシステム制御部５０を有する。
ＤＣ－ＤＣコンバータ１０は、ＰＦＭモードとＰＷＭモードで動作可能なＤＣ－ＤＣコンバータの一例である。ＤＣ－ＤＣコンバータ１０は、高電源電位部１４と低電源電位部１５との間に供給される直流の入力電力を、出力電圧Ｖｏｕｔの直流電力に変換して出力する装置である。より具体的には、ＤＣ－ＤＣコンバータ１０は、出力電圧Ｖｏｕｔが所定の目標電圧に収束するように動作するスイッチングレギュレータである。ＤＣ－ＤＣコンバータ１０は、電源ＩＣ（Integrated Circuit）１１、インダクタ１２、コンデンサ１３及びフィードバック回路１８とを有する。なお、ＩＣ化される範囲は、図１に示す範囲に限られない。
インダクタ１２は、電源ＩＣ１１のトランジスタ１６，１７に接続される一端と、電子回路３０の電源３１に接続される他端とを有する。コンデンサ１３は、インダクタ１２の他端に接続される一端と、グランド等の低電源電位部１５に接続される他端とを有する。インダクタ１２の他端及びコンデンサ１３の一端が接続される出力端から出力電圧Ｖｏｕｔが出力され、当該出力端は、フィードバック回路１８に接続される。フィードバック回路１８は、出力電圧Ｖｏｕｔを電源ＩＣ１１にフィードバックする。例えば、フィードバック回路１８は、出力電圧Ｖｏｕｔを分圧し、分圧後の電圧をフィードバック出力電圧Ｖｆとして電源ＩＣ１１に供給する。
電源ＩＣ１１は、フィードバック回路１８によりフィードバックされた出力電圧Ｖｏｕｔ（フィードバック出力電圧Ｖｆ）に基づいて、出力電圧Ｖｏｕｔが所定の目標電圧に収束するようにインダクタ１２に流れる電流を制御する電源制御部である。電源ＩＣ１１は、ハイサイドのトランジスタ１６、ローサイドのトランジスタ１７、エラーアンプ１９、モード切替部２１、発振器（ＯＳＣ）２２、スイッチング制御部２０及びモード設定端子２３を有する。
トランジスタ１６，１７は、スイッチング制御部２０から供給される駆動制御信号に従って、オン及びオフするスイッチング素子であり、例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。Ｐチャネル型のトランジスタ１６は、高電源電位部１４に接続されるソースと、トランジスタ１７のドレインに接続されるドレインと、スイッチング制御部２０に接続されるゲートとを有する。Ｎチャネル型のトランジスタ１７は、低電源電位部１５に接続されるソースと、トランジスタ１６のドレインに接続されるドレインと、スイッチング制御部２０に接続されるゲートとを有する。トランジスタ１６のドレインとトランジスタ１７のドレインとが接続される接続ノードには、インダクタ１２の一端が接続される。高電源電位部１４と低電源電位部１５との間に直流の入力電源電圧が印加される。
エラーアンプ１９は、フィードバック出力電圧Ｖｆと所定の基準電圧Ｖｒとの電圧差に応じたエラー電圧Ｖｅを出力する。エラーアンプ１９は、例えば、フィードバック出力電圧Ｖｆが入力される反転入力端子と、所定の基準電圧Ｖｒが入力される非反転入力端子と、エラー電圧Ｖｅを出力する出力端子とを有する。エラー電圧Ｖｅは、モード切替部２１及びスイッチング制御部２０に供給される。
トランジスタ１６，１７のスイッチング時のデューティ比を一定のスイッチング周波数で調整することで出力電圧Ｖｏｕｔを調整するＰＷＭモードの場合、負荷電流が比較的小さい軽負荷時では、スイッチング損失が増加し、電力変換効率が低下する。これに対して、ＰＦＭモードの場合、負荷電流が比較的小さい軽負荷時には、スイッチング周波数が低くなるので、スイッチング損失の増加による電力変換効率の低下を抑制できる。
そこで、モード切替部２１は、負荷電流が比較的大きい重負荷時には、ＤＣ－ＤＣコンバータ１０の動作モードをＰＷＭモードに切り替え、負荷電流が比較的小さい軽負荷時には、ＤＣ－ＤＣコンバータ１０の動作モードをＰＦＭモードに切り替える機能を有する。このモード切り替え機能により、軽負荷時での電力変換効率の低下を抑制できる。
モード切替部２１は、モード設定端子２３が非アクティブレベル（例えば、ローレベル）の場合、エラー電圧Ｖｅが所定の切替電圧Ｖｓよりも低下すると、ＤＣ－ＤＣコンバータ１０の動作モードをＰＷＭモードからＰＦＭモードに自動的に切り替える。また、モード切替部２１は、モード設定端子２３が非アクティブレベルの場合、エラー電圧Ｖｅが所定の切替電圧Ｖｓよりも上昇すると、ＤＣ－ＤＣコンバータ１０の動作モードをＰＦＭモードからＰＷＭモードに自動的に切り替える。
一方、モード切替部２１は、モード設定端子２３がアクティブレベル（例えば、ハイレベル）の場合、エラー電圧Ｖｅが所定の切替電圧Ｖｓよりも低くても、ＤＣ－ＤＣコンバータ１０の動作モードをＰＦＭモードからＰＷＭモードに切り替える。つまり、ＤＣ－ＤＣコンバータ１０外部の電子回路３０が、モード設定端子２３をアクティブレベルに設定することで、ＤＣ－ＤＣコンバータ１０の動作モードをＰＦＭモードからＰＷＭモードに強制的に切り替えできる。
モード切替部２１は、ＤＣ－ＤＣコンバータ１０の動作モードをＰＦＭモード又はＰＷＭモードに設定する切替信号Ｓｓを出力する。例えば、モード切替部２１は、エラー電圧Ｖｅが入力される反転入力端子と、所定の切替電圧Ｖｓが入力される非反転入力端子と、エラー電圧Ｖｅと切替電圧Ｖｓとの比較結果を表す切替信号Ｓｓを出力する出力端子とを有するコンパレータを備える。
発振器２２は、モード切替部２１から出力される切替信号Ｓｓに応じて、三角波信号を出力する。発振器２２は、ＤＣ－ＤＣコンバータ１０の動作モードがモード切替部２１によりＰＷＭモードに切り替えられている場合、三角波信号の周波数を一定値に固定する。発振器２２は、ＤＣ－ＤＣコンバータ１０の動作モードがモード切替部２１によりＰＦＭモードに切り替えられている場合、ＰＷＭモードに切り替えられている場合に比べて、三角波信号の周波数を低減させる。このとき、発振器２２は、フィードバック出力電圧Ｖｆが基準電圧Ｖｒに等しくなるまで、三角波信号の周波数を低減させる。
スイッチング制御部２０は、エラーアンプ１９から出力されるエラー電圧Ｖｅと発振器２２から出力される三角波信号とを比較し、その比較結果に応じて、トランジスタ１６，１７のスイッチングを制御する。これにより、ＤＣ－ＤＣコンバータ１０の動作モードがモード切替部２１によりＰＦＭモードに設定されている場合、トランジスタ１６，１７は、ＰＦＭ制御でスイッチング制御部２０によりスイッチング駆動される。一方、ＤＣ－ＤＣコンバータ１０の動作モードがモード切替部２１によりＰＷＭモードに設定されている場合、トランジスタ１６，１７は、ＰＷＭ制御でスイッチング制御部２０によりスイッチング駆動される。
電子回路３０は、ＤＣ－ＤＣコンバータ１０から出力電圧Ｖｏｕｔの直流電力が供給される負荷回路である。電子回路３０は、例えば、ＳｏＣ等の半導体回路である。電子回路３０は、電源３１、複数のＰＬＬ（Phase Locked Loop）回路３２１～３２ｎ、複数のロジック回路３３１～３３ｎ及び制御回路３４を備える。
電源３１は、ＤＣ－ＤＣコンバータ１０から供給される出力電圧Ｖｏｕｔを電子回路３０の内部電源電圧に変換する電源回路である。複数のＰＬＬ回路３２１～３２ｎ、複数のロジック回路３３１～３３ｎ及び制御回路３４は、電源３１により生成された内部電源電圧で動作する。
複数のＰＬＬ回路３２１～３２ｎは、それぞれ、複数の出力信号Ｆ１～Ｆｎのうち対応する出力信号の位相を、複数のクロック信号ＣＬＫ１～ＣＬＫｎのうち対応するクロック信号の位相に同期させる。例えば、ＰＬＬ回路３２１は、出力信号Ｆ１の位相を、クロック信号ＣＬＫ１の位相に同期させる。他のＰＬＬ回路３２２～３２ｎも同様である。
複数のロジック回路３３１～３３ｎは、それぞれ、複数の出力信号Ｆ１～Ｆｎのうち対応する出力信号に従って動作する。例えば、ロジック回路３３１は、出力信号Ｆ１に従って動作する。他のロジック回路３３２～３３ｎも同様である。
ロジック回路３３１は、出力信号Ｆ１のクロック周期で動作する。出力信号Ｆ１がロジック回路３３１に入力されると、ロジック回路３３１が動作し始めるので、ロジック回路３３１の消費電力は増大する。一方、出力信号Ｆ１の入力が停止すると、ロジック回路３３１の動作は停止するので、ロジック回路３３１の消費電力は減少する。他のロジック回路３３２～３３ｎも同様である。
つまり、クロック信号ＣＬＫ１がＰＬＬ回路３２１に入力されると、ＰＬＬ回路３２１が動作し始めるので、ＰＬＬ回路３２１の消費電力は増大し、ＰＬＬ回路３２１に対応するロジック回路３３１の消費電力も増大する。一方、ＰＬＬ回路３２１へのクロック信号ＣＬＫ１の入力が停止すると、ＰＬＬ回路３２１の動作は停止するので、ＰＬＬ回路３２１の消費電力は減少し、ＰＬＬ回路３２１に対応するロジック回路３３１の消費電力も減少する。他のＰＬＬ回路３２２～３２ｎ及び他のロジック回路３３２～３３ｎも同様である。したがって、複数のＰＬＬ回路３２１～３２ｎへの複数のクロック信号ＣＬＫ１～ＣＬＫｎの各々の入力有無と、電子回路３０の負荷変動の大きさとは相関すると考えられる。
この点に着目し、制御回路３４は、複数のＰＬＬ回路３２１～３２ｎへの複数のクロック信号ＣＬＫ１～ＣＬＫｎの各々の入力有無又はクロックモードに基づいて、ＤＣ－ＤＣコンバータ１０の動作モードをＰＦＭモードからＰＷＭモードに切り替える制御信号ＣＮＴＬを出力する。クロックモードの詳細については後述する。アクティブレベル（例えば、ハイレベル）の制御信号ＣＮＴＬがモード設定端子２３に入力されると、ＤＣ－ＤＣコンバータ１０の動作モードは、負荷変動時の応答性がＰＦＭモードに比べて優れたＰＷＭモードにモード切替部２１により切り替わる。その結果、複数のＰＬＬ回路３２１～３２ｎへ入力されるクロック信号の増加によって、電子回路３０の負荷電流が急増しても、出力電圧Ｖｏｕｔの急激な低下を抑制できる。
また、ＤＣ－ＤＣコンバータ１０が制御信号ＣＮＴＬを受信してからＤＣ－ＤＣコンバータ１０の動作モードがＰＷＭモードに実際に切り替わるまでには、ある程度の時間（以下、切り替え時間Ｔとも称する）が必要である。そこで、制御回路３４は、複数のＰＬＬ回路３２１～３２ｎのうちクロック信号の入力が検出されたＰＬＬ回路のロックアップ時間の経過前に、制御信号ＣＮＴＬを出力することが好ましい。これにより、ＰＬＬ回路のロックアップ時間を、切り替え時間Ｔの一部又は全部に充てることができる。つまり、ロックアップ時間の経過によってロジック回路が起動して消費電力が増加する前に、ＰＷＭモードへの切り替えを開始できる。なお、ロックアップ時間とは、ＰＬＬ回路の出力信号の周波数が所定の周波数（具体的には、後段のロジック回路を正常に動作させるのに入力すべき出力信号Ｆの周波数）にロックされるまでの時間を表す。
ロジック回路３３１～３３ｎは、ロックアップ時間の経過による起動後、ウェイト時間Ｗの経過を待って、所定の動作を実行してもよい。より好ましくは、ロジック回路３３１～３３ｎは、ＤＣ－ＤＣコンバータ１０の動作モードがＰＷＭモードに切り替わる前に所定の動作を実行しないように、ロックアップ時間の経過による起動後、ウェイト時間Ｗの経過を待って、当該所定の動作を実行してもよい。このようなウェイト時間Ｗを設けることによって、出力信号Ｆの入力によるロジック回路の起動後、動作モードがＰＷＭモードに切り替わるまで、当該所定の動作の実行が延期される。よって、当該所定の動作の実行による消費電力の増加がＰＷＭモードに切り替わる前に生じることを防止できる。
あるいは、ＰＬＬ回路３２１～３２ｎは、自身のロックアップ時間の経過後、ウェイト時間Ｗの経過を待って、出力信号Ｆ１～Ｆｎの出力を開始してもよい。より好ましくは、ＰＬＬ回路３２１～３２ｎは、ＤＣ－ＤＣコンバータ１０の動作モードがＰＷＭモードに切り替わる前にロジック回路３３１～３３ｎが所定の動作を実行しないように、自身のロックアップ時間の経過後、ウェイト時間Ｗの経過を待って、出力信号Ｆ１～Ｆｎの出力を開始してもよい。このようなウェイト時間Ｗを設けることによって、動作モードがＰＷＭモードに切り替わるまで、当該所定の動作の実行が延期される。よって、当該所定の動作の実行による消費電力の増加がＰＷＭモードに切り替わる前に生じることを防止できる。
システム制御部５０は、複数のクロック信号ＣＬＫ１～ＣＬＫｎを電子回路３０に供給する。システム制御部５０は、制御部５１と、複数のクロックジェネレータ５２１～５２ｎとを有する。
制御部５１は、システム制御部５０の外部デバイスからの外部信号５３に基づいて、複数のクロックジェネレータ５２１～５２ｎのうちどのクロックジェネレータを活性化させるか否かを判定する。外部信号５３は、制御システム１０１が搭載される電子装置に対する操作内容に応じてシステム制御部５０に供給される信号である。制御部５１は、活性化させると判定したクロックジェネレータを活性化させる活性化信号５４１～５４ｎを出力する。外部信号５３をシステム制御部５０に供給する外部デバイスは、例えば、制御システム１０１が搭載される電子装置に備えられたセンサやスイッチなどである。
クロックジェネレータ５２１～５２ｎは、それぞれ、制御部５１の制御状態（この例では、どのクロックジェネレータを活性化させるか否かを判定した結果）に応じて、クロック信号を電子回路３０の各ＰＬＬ回路に供給するか否かを切り替える。クロックジェネレータ５２１～５２ｎは、それぞれ、制御部５１から活性化信号５４１～５４ｎが入力されると、複数のクロック信号ＣＬＫ１～ＣＬＫｎのうち対応するクロック信号を出力する。例えば、クロックジェネレータ５２１は、制御部５１からの活性化信号５４１が入力されると、クロック信号ＣＬＫ１を出力する。他のクロックジェネレータ５２２～５２ｎも同様である。
制御回路３４は、例えば、クロック検出部３５及び負荷変動判定部３６を備える。
クロック検出部３５は、複数のＰＬＬ回路３２１～３２ｎへの複数のクロック信号ＣＬＫ１～ＣＬＫｎの各々の入力有無又はクロックモードを検出する。負荷変動判定部３６は、クロック検出部３５により検出される複数のクロック信号ＣＬＫ１～ＣＬＫｎの各々の入力有無又はクロックモードに基づいて、電子回路３０の負荷変動を予測する。負荷変動判定部３６は、複数のクロック信号ＣＬＫ１～ＣＬＫｎの各々の入力有無又はクロックモードに基づいて予測される負荷変動に応じて、制御信号ＣＮＴＬを出力する。これにより、電子回路３０の負荷変動が実際に生じる前に、ＤＣ－ＤＣコンバータ１０の動作モードをＰＷＭモードに切り替えできる。
制御回路３４の負荷変動判定部３６は、クロック検出部３５により検出される複数のクロック信号ＣＬＫ１～ＣＬＫｎの各々の入力有無又はクロックモードに基づいて負荷変動の大きさを予測し、その大きさに対応するデータを導出してもよい。負荷変動判定部３６は、その導出データに応じて、制御信号ＣＮＴＬを出力する。これにより、予測される負荷変動の大きさに合わせて、ＤＣ－ＤＣコンバータ１０の動作モードをＰＷＭモードに切り替えできる。
例えば、負荷変動判定部３６は、クロック検出部３５により検出される複数のクロック信号ＣＬＫ１～ＣＬＫｎの各々の入力有無又はクロックモードに基づいて予測される負荷変動の大きさに対応する消費電力データを導出する。負荷変動判定部３６は、導出された消費電力データが所定の閾値Ｔｈよりも高いと予測される場合、制御信号ＣＮＴＬを出力する。これにより、ＤＣ－ＤＣコンバータ１０の動作モードをＰＷＭモードに切り替えできる。一方、負荷変動判定部３６は、導出された消費電力データが所定の閾値Ｔｈよりも低いと予測される場合、制御信号ＣＮＴＬの出力を停止する。これにより、ＤＣ－ＤＣコンバータ１０の動作モードをＰＷＭモードへ強制的に切り替えることを解除できる。
図２は、複数のクロック信号の各々の入力有無とクロックモードを表す複数の入力パターン（活性化パターン＃１～＃５）を例示する図である。クロック信号ＣＬＫ１～ＣＬＫｎの各々の入力に対して動作するロジック回路の消費電力は、シミュレーション等で予め算出可能である。ＣＬＫ Ａ，ＣＬＫ Ａ'，ＣＬＫ Ｂ，ＣＬＫ Ｃは、クロック信号ＣＬＫ１～ＣＬＫｎのいずれかに対応する。例えば、ＣＬＫ ＡはＣＬＫ１の高速モードクロックであり、ＣＬＫ Ａ'はＣＬＫ１の低速モードクロックである。ＣＬＫ１は、クロックモードを２種類もつクロックである。ＣＬＫ Ｂは、ＣＬＫ２に対応し、クロックモードを１種類もつクロックである。また、図２において、"○"は、ＰＬＬ回路への入力が検出されるクロック信号を表し、"－"は、ＰＬＬ回路への入力が検出されないクロック信号を表す。
負荷変動判定部３６は、図２に示すテーブルを表す論理記述式により表現された組み合わせ論理回路によって構成される。例えば、各ロジック回路の消費電力データの合計と比較される閾値Ｔｈを閾値Ｔｈ１（＝０．５Ｗ）とする場合、負荷変動判定部３６は、論理式「Ｘ＝（Ａ・Ｂ・Ｃ）＋Ａ＋（Ａ'・Ｂ・Ｃ）」のＸが１になる場合、制御信号ＣＮＴＬを出力する。一方、負荷変動判定部３６は、Ｘが０になる場合、制御信号ＣＮＴＬを出力しない。これにより、複数のクロック信号の各々の入力有無が活性化パターン＃１～＃３のいずれかに該当すると、ＤＣ－ＤＣコンバータ１０の動作モードをＰＷＭモードに切り替えできる。
なお、論理式において、"・"は論理積を表し、"＋"は論理和を表す。また、論理式において、Ａ，Ａ'，Ｂ，Ｃ，は、該当するクロック信号が入力されると１になる変数を表す。また、図２には、複数のＰＬＬ回路への複数のクロック信号の各々の入力有無とクロックモードと表す入力パターンが示されている。しかしながら、入力パターンは、複数のクロック信号の各々の入力有無のみを表すパターンでもよいし、複数のクロック信号の各々のクロックモードのみを表すパターンでもよい。
図３は、第１の実施形態における制御システムの動作例を示すフローチャートであり、図１に示す制御システム１０１における電子回路３０の制御方法の一例を示す。
電子回路３０は、複数のＰＬＬ回路３２１～３２ｎにクロック信号ＣＬＫ１～ＣＬＫｎが入力されずに出力電圧Ｖｏｕｔの直流電力が供給されている待機状態（このとき、ＤＣ－ＤＣコンバータの動作状態は、ＰＦＭモード）で待機している（ステップＳ１１）。複数のＰＬＬ回路３２１～３２ｎのうちクロック信号ＣＬＫが入力されるＰＬＬ回路が活性化する（ステップＳ１３）。ＰＬＬ回路は、クロック信号ＣＬＫの入力により活性化すると、ＰＬＬ動作を開始する（ステップＳ１５）。
ロジック回路３３１～３３ｎは、ロックアップ時間の経過後（ステップＳ１７）、ウェイト時間Ｗの経過を待って（ステップＳ１９）、所定の動作を実行する。所定の動作の実行により、負荷変動が発生する（ステップＳ２１）。ロックアップ時間が切り替え時間Ｔよりも短い場合、ウェイト時間Ｗは、切り替え時間Ｔがロックアップ時間の経過後に終了する長さに、予め設定される。
一方、ステップＳ２３にて、制御回路３４は、複数のＰＬＬ回路３２１～３２ｎへの複数のクロック信号ＣＬＫ１～ＣＬＫｎの各々の入力有無に基づいて、電子回路３０の負荷変動の大きさを検出する。制御回路３４は、負荷変動の大きさが所定の閾値Ｔｈよりも大きいか否かを予測する（ステップＳ２５）。制御回路３４は、負荷変動の大きさが所定の閾値Ｔｈよりも大きいと予測した場合、ＤＣ－ＤＣコンバータ１０の動作モードをＰＷＭモードに切り替えるモード切替信号（制御信号ＣＮＴＬ）を出力する（ステップＳ２７）。制御回路３４は、負荷変動の大きさが所定の閾値Ｔｈよりも小さいと予測した場合、ＤＣ－ＤＣコンバータ１０の動作モードをＰＷＭモードに切り替えるモード切替信号（制御信号ＣＮＴＬ）を出力しない。
一方、ＤＣ－ＤＣコンバータ１０のモード切替部２１は、ＰＦＭモードで動作しているとき（ステップＳ３１）、モード切替信号（制御信号ＣＮＴＬ）が入力されるか否かをモニタしている。モード切替部２１は、モード切替信号の入力が検出された場合（ステップＳ３３），ＤＣ－ＤＣコンバータ１０の動作モードをＰＦＭモードからＰＷＭモードに切り替える（ステップＳ３５）。モード切替部２１は、モード切替信号の入力が検出されない場合（ステップＳ３７），ＤＣ－ＤＣコンバータ１０の動作モードをＰＦＭモードで継続する（ステップＳ３９）。
このように、電子回路３０は、制御信号ＣＮＴＬが制御回路３４から出力された後、ＰＬＬ回路のロックアップ時間の経過を待って、アクティブ待機状態からアクティブ状態に移行する。電子回路３０が待機状態からアクティブ状態に移行する前に、ＤＣ－ＤＣコンバータ１０の動作モードがＰＦＭモードからＰＷＭモードに切り替わるので、その移行に伴う出力電圧Ｖｏｕｔの低下を抑制できる。なお、アクティブ待機状態が第１の状態とすると、アクティブ状態は、消費電力が当該第１の状態よりも高い第２の状態に相当する。
図４は、一比較形態と一実施形態とを比較説明するための図である。
一比較形態では、ＤＣ－ＤＣコンバータ１１０のモード設定端子１２３は、非アクティブレベル（この例では、ローレベル）に固定されている。この場合、負荷回路である電子回路１３０の負荷電流が大きくなると、ＤＣ－ＤＣコンバータ１１０は、その動作モードをＰＦＭモードからＰＷＭモードに自動的に切り替える。
したがって、一比較形態では、負荷電流が比較的小さいとき、ＤＣ－ＤＣコンバータ１１０の動作モードはＰＦＭモードで動作する。しかしながら、ＤＣ－ＤＣコンバータ１１０がＰＦＭモードで動作中に、電子回路１３０内のロジック回路の動作開始により負荷電流が急増すると、ＰＦＭモードは応答性が悪いため、出力電圧Ｖｏｕｔが急激に低下し、その低下量は増大する。その後、負荷電流の急増に遅れて、動作モードはＰＷＭモードに切り替わる。
一方、一実施形態では、ＤＣ－ＤＣコンバータ１０のモード設定端子２３は、負荷回路である電子回路３０から出力される制御信号ＣＮＴＬが入力されるように構成されている。この場合、クロック信号の入力検出により負荷電流が大きくなることが予測されると、制御信号ＣＮＴＬが出力される。ＤＣ－ＤＣコンバータ１０は、制御信号ＣＮＴＬを受信すると、その動作モードをＰＦＭモードからＰＷＭモードに切り替える。
したがって、一実施形態では、制御回路３４がクロック信号の入力数の増加とクロックモードを検出することにより制御信号ＣＮＴＬが出力されると、ロジック回路の動作開始に伴う負荷電流の増大に先立って、ＰＦＭモードからＰＷＭモードに切り替えできる。
また、図４に示すＶｍｉｎは、テクノロジーとしての電子回路３０の動作下限電圧を表す。一比較形態では、ＰＦＭモード（バーストモード）時に負荷急変が生じると、出力電圧Ｖｏｕｔの低下量が大きくなる。これに対して、一実施形態では、負荷変動が生じるまでに、ＰＦＭモードからＰＷＭモードに切り替わるので、負荷変動に伴う出力電圧Ｖｏｕｔの低下量が小さくなる。よって、一実施形態では、出力電圧Ｖｏｕｔの低下量が小さくなる分、出力電圧Ｖｏｕｔの中心電圧Ｖｔｙｐを下げることができるので、電子回路３０を、より低電力で動作させることができ、ひいては、制御システム１０１全体の消費電力を削減できる。
また、ＰＦＭモードでは、スイッチング周波数が一定でないため、出力電圧Ｖｏｕｔの低下度合いをシミュレーションで解析することが難しい。そのため、電圧低下分を考慮したマージンを過剰に見積もって、中心電圧Ｖｔｙｐを設定することが求められる。これに対し、ＰＷＭモードでは、スイッチング周波数が一定のため、出力電圧Ｖｏｕｔの低下度合いを、シミュレーションで、より正しく見積もることができる。そのため、中心電圧Ｖｔｙｐを、より適切な値に設定できる。
図５は、第２の実施形態における制御システムの構成例を示す図である。第１の実施形態と同様の構成及び効果についての説明は、上述の説明を援用することで、省略又は簡略する。図５に示す制御システム１０２は、システム制御部５０が特性設定部５５を備える点で、上述の制御システム１０１と相違する。
特性設定部５５は、複数のクロック信号の各々の入力有無を表す複数の入力パターンのうち制御信号ＣＮＴＬを出力するときの入力パターンを変更するための設定信号５６を出力する。制御回路３４の負荷変動判定部３６は、特性設定部５５から供給される設定信号５６に応じて、制御信号ＣＮＴＬを出力するときの入力パターンを変更する。これにより、例えば図２において、制御信号ＣＮＴＬを出力するときの入力パターンを、活性化パターン＃１～＃３から、活性化パターン＃１～＃４に変更できる。これにより、ＤＣ－ＤＣコンバータ１０の仕様変更によってＤＣ－ＤＣコンバータ１０の負荷応答性が変わっても、制御信号ＣＮＴＬを出力するときの入力パターンを、変更後の負荷応答性に適したパターンに変更できる。
例えば、制御回路３４の負荷変動判定部３６は、特性設定部５５から供給される設定信号５６に応じた設定値に、閾値Ｔｈを変更する。これにより、例えば図２において、各ロジック回路の消費電力データの合計と比較される閾値Ｔｈを、閾値Ｔｈ１（＝０．５Ｗ）から閾値Ｔｈ２（＝０．４Ｗ）に変更できる。閾値Ｔｈを閾値Ｔｈ２（＝０．４Ｗ）とする場合、負荷変動判定部３６は、論理式「Ｘ＝（Ａ・Ｂ・Ｃ）＋Ａ＋（Ａ'・Ｂ・Ｃ）＋（Ｂ・Ｃ）」のＸが１になる場合、制御信号ＣＮＴＬを出力する。一方、負荷変動判定部３６は、Ｘが０になる場合、制御信号ＣＮＴＬを出力しない。これにより、複数のクロック信号の各々の入力有無が活性化パターン＃１～＃４のいずれかに該当すると、ＤＣ－ＤＣコンバータ１０の動作モードをＰＷＭモードに切り替えできる。
ＤＣ－ＤＣコンバータ１０の負荷応答性は、カタログシート等に記載の特性データで事前に把握可能であり、その特性データに応じた設定値が特性設定部５５に設定される。特性設定部５５は、例えば、その特性データに応じてジャンパ素子やスイッチ素子により設定された設定値に応じた固定の設定信号５６を電子回路３０の制御回路３４に出力する。例えば、４ビットの設定値を設定可能なスイッチ素子を使用することで、１６段階の閾値Ｔｈを設定できる。この場合、下限０．３Ｗから上限０．６２Ｗまでの０．３２Ｗ（＝負荷０．０２Ｗの刻み×１６段階）の範囲で、閾値Ｔｈを設定できる。ＰＦＭモード時のＤＣ－ＤＣコンバータ１０の出力電圧Ｖｏｕｔが負荷変動に対してどこまで耐えられるかに合わせて、閾値Ｔｈは、設定される。
以上、電子回路及び制御システム、並びに電子回路の制御方法を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。
例えば、システム制御部５０を電子回路３０のチップ上に設けてもよい。また、ＤＣ－ＤＣコンバータ１０の一部又は全部を電子回路３０のチップ上に設けてもよい。
１０ ＤＣ－ＤＣコンバータ
１１ 電源ＩＣ
３０ 電子回路
３２１～３２ｎ ＰＬＬ回路
３３１～３３ｎ ロジック回路
３４ 制御回路
５０ システム制御部
５１ 制御部
５２１～５２ｎ クロックジェネレータ
５３ 外部信号
５４１～５２ｎ 活性化信号
５６ 設定信号
１０１，１０２ 制御システム

Claims (15)

  1. ＤＣ－ＤＣコンバータから直流電力が供給される電子回路であって、
    出力信号の位相をクロック信号の位相に同期させるＰＬＬ回路と、
    前記出力信号に従って動作するロジック回路と、
    前記ＰＬＬ回路への前記クロック信号の入力を検出すると、前記ＤＣ－ＤＣコンバータの動作モードをＰＦＭモードからＰＷＭモードに切り替える制御信号を出力する制御回路とを備える、電子回路。
  2. 前記制御回路は、前記ＰＬＬ回路のロックアップ時間の経過前に、前記制御信号を出力する、請求項１に記載の電子回路。
  3. 前記ロジック回路は、前記動作モードがＰＷＭモードに切り替わる前に所定の動作を実行しないように、前記ロックアップ時間の経過後、ウェイト時間の経過を待って、前記所定の動作を実行する、請求項２に記載の電子回路。
  4. 複数の前記ＰＬＬ回路は、それぞれ、複数の前記出力信号のうち対応する出力信号の位相を、複数の前記クロック信号のうち対応するクロック信号の位相に同期させ、
    複数の前記ロジック回路は、それぞれ、前記対応する出力信号に従って動作し、
    前記制御回路は、複数の前記ＰＬＬ回路への複数の前記クロック信号の各々の入力有無又はクロックモードに基づいて、前記制御信号を出力する、請求項１から３のいずれか一項に記載の電子回路。
  5. 前記制御回路は、前記各々の入力有無又はクロックモードに基づいて予測される負荷変動に応じて、前記制御信号を出力する、請求項４に記載の電子回路。
  6. 前記制御回路は、前記各々の入力有無又はクロックモードに基づいて予測される負荷変動の大きさに対応するデータを導出し、その導出データに応じて、前記制御信号を出力する、請求項５に記載の電子回路。
  7. 前記導出データは、消費電力データである、請求項６に記載の電子回路。
  8. 前記制御回路は、前記導出データが閾値よりも高い場合、前記制御信号を出力する、請求項６又は７に記載の電子回路。
  9. 前記制御回路は、外部から供給される設定信号に応じた設定値に、前記閾値を変更する、請求項８に記載の電子回路。
  10. 前記制御回路は、前記導出データが前記閾値よりも低い場合、前記制御信号の出力を停止する、請求項８又は９に記載の電子回路。
  11. 前記制御回路は、前記各々の入力有無又はクロックモードを表す複数の入力パターンのうち前記制御信号を出力するときの入力パターンを、外部から供給される設定信号に応じて変更する、請求項４から１０のいずれか一項に記載の電子回路。
  12. ＤＣ－ＤＣコンバータと、
    前記ＤＣ－ＤＣコンバータから直流電力が供給される電子回路とを有し、
    前記電子回路は、
    出力信号の位相をクロック信号の位相に同期させるＰＬＬ回路と、
    前記出力信号に従って動作するロジック回路と、
    前記ＰＬＬ回路への前記クロック信号の入力を検出すると、前記ＤＣ－ＤＣコンバータの動作モードをＰＦＭモードからＰＷＭモードに切り替える制御信号を出力する制御回路とを備える、制御システム。
  13. 前記電子回路は、前記制御信号が前記制御回路から出力された後、前記ＰＬＬ回路のロックアップ時間の経過を待って、第１の状態から、消費電力が前記第１の状態よりも高い第２の状態に移行する、請求項１２に記載の制御システム。
  14. 制御部と、
    前記制御部の制御状態に応じて、前記クロック信号を前記電子回路に供給するか否かを切り替えるクロックジェネレータとを有する、請求項１２又は１３に記載の制御システム。
  15. ＤＣ－ＤＣコンバータから直流電力が供給される電子回路であって、出力信号の位相をクロック信号の位相に同期させるＰＬＬ回路と、前記出力信号に従って動作するロジック回路とを備える電子回路の制御方法であって、
    前記ＰＬＬ回路への前記クロック信号の入力を検出すると、前記ＤＣ－ＤＣコンバータの動作モードをＰＦＭモードからＰＷＭモードに切り替える制御信号を出力する、電子回路の制御方法。
JP2019125480A 2019-07-04 2019-07-04 電子回路及び制御システム、並びに電子回路の制御方法 Active JP7259600B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019125480A JP7259600B2 (ja) 2019-07-04 2019-07-04 電子回路及び制御システム、並びに電子回路の制御方法
US16/916,971 US11404963B2 (en) 2019-07-04 2020-06-30 Electronic circuit with minimized variation in output voltage of DC-DC converter, control system with electronic circuit and method for controlling electronic circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019125480A JP7259600B2 (ja) 2019-07-04 2019-07-04 電子回路及び制御システム、並びに電子回路の制御方法

Publications (2)

Publication Number Publication Date
JP2021013227A JP2021013227A (ja) 2021-02-04
JP7259600B2 true JP7259600B2 (ja) 2023-04-18

Family

ID=74065861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019125480A Active JP7259600B2 (ja) 2019-07-04 2019-07-04 電子回路及び制御システム、並びに電子回路の制御方法

Country Status (2)

Country Link
US (1) US11404963B2 (ja)
JP (1) JP7259600B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4084583B1 (en) 2021-04-29 2024-09-11 Tridonic GmbH & Co. KG Circuitry and method for determining a mains voltage in an isolated switched driver device
KR102561778B1 (ko) 2021-05-28 2023-07-31 울산과학기술원 Pwm/pfm 듀얼 모드 dc-dc 벅 컨버터 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007129306A (ja) 2005-11-01 2007-05-24 Nec Corp Ｐｌｌ制御回路
JP2016175617A (ja) 2015-03-23 2016-10-06 日本精機株式会社 車両用表示装置
JP2017099162A (ja) 2015-11-25 2017-06-01 京セラドキュメントソリューションズ株式会社 画像形成装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4106979B2 (ja) 2002-06-25 2008-06-25 ソニー株式会社 電子装置
JP5190759B2 (ja) 2008-01-08 2013-04-24 富士電機株式会社 電源システム
US7667545B2 (en) * 2008-03-04 2010-02-23 Freescale Semiconductor, Inc. Automatic calibration lock loop circuit and method having improved lock time
US10013007B2 (en) * 2014-04-01 2018-07-03 Virginia Tech Intellectual Properties, Inc. Hybrid interleaving structure with adaptive phase locked loop for variable frequency controlled switching converter
JP6368535B2 (ja) * 2014-05-07 2018-08-01 ローム株式会社 Ｄｃ／ｄｃコンバータおよびその制御回路、制御方法、ならびに電子機器
US10404152B2 (en) * 2017-09-29 2019-09-03 Intel Corporation Voltage regulator circuitry including module for switching frequency self-optimization

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007129306A (ja) 2005-11-01 2007-05-24 Nec Corp Ｐｌｌ制御回路
JP2016175617A (ja) 2015-03-23 2016-10-06 日本精機株式会社 車両用表示装置
JP2017099162A (ja) 2015-11-25 2017-06-01 京セラドキュメントソリューションズ株式会社 画像形成装置

Also Published As

Publication number Publication date
US11404963B2 (en) 2022-08-02
US20210006161A1 (en) 2021-01-07
JP2021013227A (ja) 2021-02-04

Similar Documents

Publication Publication Date Title
US9293988B2 (en) Current mode PWM boost converter with frequency dithering
US9584019B2 (en) Switching regulator and control method thereof
JP4640985B2 (ja) Ｄｃ−ｄｃコンバータの制御回路および制御方法
US8513933B2 (en) DC-DC converter with low side switch control
US8330442B2 (en) DC to DC converter and method for reducing overshoot
EP1926199B1 (en) Buck converter with inductor pre-energizing
CN100492861C (zh) 形成电源控制的方法及其设备
US7872458B2 (en) DC-to-DC converter
US9391514B2 (en) Device for controlling a switching mode power supply
US8436598B2 (en) Output-voltage control device, output-voltage control method, and electronic apparatus
JP6382002B2 (ja) Ｄｃ−ｄｃコンバータ
US20110101946A1 (en) Voltage converters
US10158281B2 (en) Reducing a drop in a residual supply signal level on start up or restart of a power supply
TW202103423A (zh) 功率轉換器的輕載模式進入或退出
EP3499696B1 (en) Switching power supply and method for operating a switched-mode power supply
JP7259600B2 (ja) 電子回路及び制御システム、並びに電子回路の制御方法
JP2005354860A (ja) 昇降圧型ｄｃ−ｄｃコンバータの制御装置
JP2009225642A (ja) 電源装置および半導体集積回路装置
JP2008022695A (ja) 昇降圧型ｄｃ−ｄｃコンバータ、昇降圧型ｄｃ−ｄｃコンバータの制御回路および昇降圧型ｄｃ−ｄｃコンバータの制御方法
CN114793061A (zh) Dc/dc转换器的控制电路及控制方法、电源管理电路
JP2019017186A (ja) 電源装置および電子制御装置
US9178425B2 (en) Power supply device
JP4686285B2 (ja) スイッチング制御回路、ｄｃ−ｄｃコンバータ
KR102184479B1 (ko) 적응제어 영 전류 검출회로를 이용한 직류-직류 변환기
JP2015216779A (ja) Ｄｃ／ｄｃコンバータ及び電源装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220609

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230320

R150 Certificate of patent or registration of utility model

Ref document number: 7259600

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150