JP5188188B2 - 容量型超音波トランスデューサの製造方法 - Google Patents
容量型超音波トランスデューサの製造方法 Download PDFInfo
- Publication number
- JP5188188B2 JP5188188B2 JP2008005274A JP2008005274A JP5188188B2 JP 5188188 B2 JP5188188 B2 JP 5188188B2 JP 2008005274 A JP2008005274 A JP 2008005274A JP 2008005274 A JP2008005274 A JP 2008005274A JP 5188188 B2 JP5188188 B2 JP 5188188B2
- Authority
- JP
- Japan
- Prior art keywords
- membrane
- etching
- manufacturing
- hole
- cmut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
- B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
- B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
- B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
- B06B1/0292—Electrostatic transducers, e.g. electret-type
Description
本発明は、マイクロマシン加工を用いた容量型超音波トランスデューサの製造方法に関する。
超音波トランスデューサ（超音波変換器ともいう）は、電気信号から超音波への変換、又は超音波から電気信号の変換を行うものである。医用イメージング、非破壊検査用の探触子として用いられている。
超音波トランスデューサの一形態に、マイクロマシン加工を用いた容量型（容量性ともいう）超音波トランスデューサ（ＣＭＵＴ；Ｃａｐａｃｉｔｉｖｅ Ｍｉｒｏｍａｃｈｉｎｅｄ Ｕｌｔｒａｓｕｏｕｎｄ Ｔｒａｎｓｄｕｃｅｒ）がある。
以下の説明において、この容量型超音波トランスデューサをＣＭＵＴと記す。
このようなＣＭＵＴは、一般に、下部電極を有する基板と、この基板上に形成された支持部によって支えられたメンブレンと、上部電極とで構成されている。
また、一つのキャビティは下部電極、メンブレン（振動膜ともいう）、上部電極で構成されている。容量型超音波トランスデューサは、下部電極と上部電極の間に印加する電圧によってメンブレンを振動させ音波を放出させる。
また、受け取った音波によってメンブレンを振動させ、その容量変化により音波を検出する。
超音波トランスデューサの一形態に、マイクロマシン加工を用いた容量型（容量性ともいう）超音波トランスデューサ（ＣＭＵＴ；Ｃａｐａｃｉｔｉｖｅ Ｍｉｒｏｍａｃｈｉｎｅｄ Ｕｌｔｒａｓｕｏｕｎｄ Ｔｒａｎｓｄｕｃｅｒ）がある。
以下の説明において、この容量型超音波トランスデューサをＣＭＵＴと記す。
このようなＣＭＵＴは、一般に、下部電極を有する基板と、この基板上に形成された支持部によって支えられたメンブレンと、上部電極とで構成されている。
また、一つのキャビティは下部電極、メンブレン（振動膜ともいう）、上部電極で構成されている。容量型超音波トランスデューサは、下部電極と上部電極の間に印加する電圧によってメンブレンを振動させ音波を放出させる。
また、受け取った音波によってメンブレンを振動させ、その容量変化により音波を検出する。
従来、ＣＭＵＴはサーフェスマイクロマシニングを利用して作製されてきた（例えば、特許文献１参照）。
具体的には、シリコン窒化膜をメンブレンとして成膜し、エッチングホールを形成する。
このエッチングホールよりポリシリコン層を犠牲層エッチングし、キャビティを形成する。
最後に、エッチングホールをシリコン窒化膜で埋めることにより真空のキャビティを形成している。
具体的には、シリコン窒化膜をメンブレンとして成膜し、エッチングホールを形成する。
このエッチングホールよりポリシリコン層を犠牲層エッチングし、キャビティを形成する。
最後に、エッチングホールをシリコン窒化膜で埋めることにより真空のキャビティを形成している。
また、別の作製方法として、シリコン基板上にキャビティ構造を形成し、ＳＯＩ（Ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ）基板を接合させるバルクマイクロマシニングを利用した方法がある（例えば、特許文献２参照）。
この方法によれば、シリコン単結晶をメンブレンとして用いることにより、メンブレンの機械的特性を向上させることが可能となる。
また、別の作製方法として、ＳＯＩ基板の埋め込み酸化膜層を犠牲層エッチングして、メンブレンとキャビティを形成する方法がある（例えば、特許文献３参照）。
この方法は、静電容量型圧力センサの製造方法として知られているものであるが、これによるとメンブレンの形成に接合工程を用いないため、ガスやパーティクルによる歩留まり低下を防止することが可能となる。
また、ＳＯＩ基板のシリコン単結晶膜をメンブレンとして用いるため、高い機械的特性を得ることが可能となる。
米国特許第５６１９４７６号明細書
米国特許第６９５８２５５号明細書
米国特許第５３６９５４４号明細書
この方法によれば、シリコン単結晶をメンブレンとして用いることにより、メンブレンの機械的特性を向上させることが可能となる。
また、別の作製方法として、ＳＯＩ基板の埋め込み酸化膜層を犠牲層エッチングして、メンブレンとキャビティを形成する方法がある（例えば、特許文献３参照）。
この方法は、静電容量型圧力センサの製造方法として知られているものであるが、これによるとメンブレンの形成に接合工程を用いないため、ガスやパーティクルによる歩留まり低下を防止することが可能となる。
また、ＳＯＩ基板のシリコン単結晶膜をメンブレンとして用いるため、高い機械的特性を得ることが可能となる。
上記従来例の特許文献１のようにサーフェスマイクロマシニングを用いる場合、シリコン窒化膜の残留応力によりメンブレン特性が不均一になり、また歩留まりを向上させる上においても、課題を有している。
また、上記従来例の特許文献２のようにＳＯＩ基板の接合を利用する場合、パーティクルを完全に除去することができず、また接合界面にガスが発生し、ウエハ面内のメンブレン特性に不均一が生じ、歩留まりを向上させる上において、課題を有している。
また、上記従来例の特許文献３のようなＳＯＩ基板の絶縁層を犠牲層エッチングする製造方法を、そのままＣＭＵＴの作製方法に転用した場合、寄生容量の増加につながってしまうこととなる。
また、上記従来例の特許文献２のようにＳＯＩ基板の接合を利用する場合、パーティクルを完全に除去することができず、また接合界面にガスが発生し、ウエハ面内のメンブレン特性に不均一が生じ、歩留まりを向上させる上において、課題を有している。
また、上記従来例の特許文献３のようなＳＯＩ基板の絶縁層を犠牲層エッチングする製造方法を、そのままＣＭＵＴの作製方法に転用した場合、寄生容量の増加につながってしまうこととなる。
本発明は、上記課題に鑑み、メンブレンの機械的特性を向上させると共に、歩留まりを向上させることができ、また寄生容量の増加を抑制することが可能となる容量型超音波トランスデューサの製造方法を提供することを目的とするものである。
本発明は、つぎのように構成した容量型超音波トランスデューサの製造方法を提供するものである。
本発明の容量型超音波トランスデューサの製造方法は、
支持基板上に、絶縁層を介して活性層を備えたＳＯＩ基板を用意する工程と、
前記活性層もしくは前記支持基板に貫通孔を形成する工程と、
前記活性層もしくは前記支持基板に形成された前記貫通孔から、前記絶縁層をエッチングする流体を導入し、該絶縁層をエッチングしてキャビティを形成する工程と、
前記絶縁層をエッチングして形成されたキャビティの内部に絶縁膜を形成する工程と、
前記キャビティの内部に絶縁膜を形成した後、前記貫通孔を封止する工程と、
を含むことを特徴とする。
また、本発明の容量型超音波トランスデューサの製造方法は、
前記ＳＯＩ基板を用意する工程と前記貫通孔を形成する工程との間に、
前記支持基板上における前記ＳＯＩ基板の前記活性層と前記絶縁層をメンブレンの形状にパターニングする工程を更に含むことを特徴とする。
また、本発明の容量型超音波トランスデューサの製造方法は、
前記ＳＯＩ基板の前記活性層と前記絶縁層をメンブレンの形状にパターニングする工程の後に、
前記支持基板上における前記メンブレンの形状にパターニングされた領域の外周を含み前記ＳＯＩ基板上の活性層側を覆うように、前記ＳＯＩ基板における前記絶縁層のエッチングストップ層として機能するさらなる絶縁膜を成膜する工程と、
前記さらなる絶縁膜を成膜する工程の後に、前記メンブレンの形状にパターニングされた領域の外周と前記支持基板の一部の領域と接する前記さらなる絶縁膜の領域を残して、該領域以外の領域と接する前記さらなる絶縁膜の領域をエッチングする工程と、
を更に含むことを特徴とする。
また、本発明の容量型超音波トランスデューサの製造方法は、
前記絶縁膜をエッチングする工程の後に、
前記活性層上に低誘電率材料を成膜する工程を、更に含むことを特徴とする。
また、本発明の容量型超音波トランスデューサの製造方法は、
前記ＳＯＩ基板を用意する工程と前記貫通孔を形成する工程との間に、
前記活性領域において前記メンブレンが形成される領域に対応して位置する前記支持基板の裏面側の領域を、所定の深さをエッチングする工程を、更に含むことを特徴とする。
本発明の容量型超音波トランスデューサの製造方法は、
支持基板上に、絶縁層を介して活性層を備えたＳＯＩ基板を用意する工程と、
前記活性層もしくは前記支持基板に貫通孔を形成する工程と、
前記活性層もしくは前記支持基板に形成された前記貫通孔から、前記絶縁層をエッチングする流体を導入し、該絶縁層をエッチングしてキャビティを形成する工程と、
前記絶縁層をエッチングして形成されたキャビティの内部に絶縁膜を形成する工程と、
前記キャビティの内部に絶縁膜を形成した後、前記貫通孔を封止する工程と、
を含むことを特徴とする。
また、本発明の容量型超音波トランスデューサの製造方法は、
前記ＳＯＩ基板を用意する工程と前記貫通孔を形成する工程との間に、
前記支持基板上における前記ＳＯＩ基板の前記活性層と前記絶縁層をメンブレンの形状にパターニングする工程を更に含むことを特徴とする。
また、本発明の容量型超音波トランスデューサの製造方法は、
前記ＳＯＩ基板の前記活性層と前記絶縁層をメンブレンの形状にパターニングする工程の後に、
前記支持基板上における前記メンブレンの形状にパターニングされた領域の外周を含み前記ＳＯＩ基板上の活性層側を覆うように、前記ＳＯＩ基板における前記絶縁層のエッチングストップ層として機能するさらなる絶縁膜を成膜する工程と、
前記さらなる絶縁膜を成膜する工程の後に、前記メンブレンの形状にパターニングされた領域の外周と前記支持基板の一部の領域と接する前記さらなる絶縁膜の領域を残して、該領域以外の領域と接する前記さらなる絶縁膜の領域をエッチングする工程と、
を更に含むことを特徴とする。
また、本発明の容量型超音波トランスデューサの製造方法は、
前記絶縁膜をエッチングする工程の後に、
前記活性層上に低誘電率材料を成膜する工程を、更に含むことを特徴とする。
また、本発明の容量型超音波トランスデューサの製造方法は、
前記ＳＯＩ基板を用意する工程と前記貫通孔を形成する工程との間に、
前記活性領域において前記メンブレンが形成される領域に対応して位置する前記支持基板の裏面側の領域を、所定の深さをエッチングする工程を、更に含むことを特徴とする。
本発明によれば、メンブレンにシリコン単結晶膜を用いるため、メンブレンの機械的特性を向上させることができ、また、接合工程が不要となるため、従来のパーティクルや接合界面に発生するガスの影響が無くなり、歩留まりを向上させることができる。
また、本発明によれば、寄生容量の増加を抑制することが可能となる。
また、本発明によれば、寄生容量の増加を抑制することが可能となる。
本発明を実施するための最良の形態を、以下の実施例により説明する。
［実施例１］
実施例１では、ＳＯＩ基板の支持基板に貫通孔を形成し、該貫通孔より流体を導入し、絶縁層をエッチングするＣＭＵＴの製造方法について説明する。
図１から図４に、本実施例におけるＣＭＵＴの製造方法を説明する図を示す。
これらのうち、図１は本実施例におけるＣＭＵＴ製造方法を用いて作製したＣＭＵＴ全体を説明するための上面図である。
また、図２は本実施例におけるＣＭＵＴの製造方法によって作製されたＣＭＵＴの１エレメントを説明するための図であり、図２（ａ）は図１の１エレメントを拡大した上面図、図２（ｂ）は図２（ａ）のＡ−Ａ’断面図である。
また、図３及び図４は本実施例におけるＣＭＵＴの製造方法を説明するための工程図である。
実施例１では、ＳＯＩ基板の支持基板に貫通孔を形成し、該貫通孔より流体を導入し、絶縁層をエッチングするＣＭＵＴの製造方法について説明する。
図１から図４に、本実施例におけるＣＭＵＴの製造方法を説明する図を示す。
これらのうち、図１は本実施例におけるＣＭＵＴ製造方法を用いて作製したＣＭＵＴ全体を説明するための上面図である。
また、図２は本実施例におけるＣＭＵＴの製造方法によって作製されたＣＭＵＴの１エレメントを説明するための図であり、図２（ａ）は図１の１エレメントを拡大した上面図、図２（ｂ）は図２（ａ）のＡ−Ａ’断面図である。
また、図３及び図４は本実施例におけるＣＭＵＴの製造方法を説明するための工程図である。
まず、図１を用いて本実施例のＣＭＵＴについて説明する。
図１において、１００はＣＭＵＴ（容量型超音波トランスデューサ）であり、１０１はＣＭＵＴの１エレメントの領域を示している。
本実施例において、ＣＭＵＴ１００は８×８のエレメント１０１で構成されている。なお、説明を簡単にするため本実施例ではＣＭＵＴ１００を上記のように８×８のエレメントとしているが、本発明はこのような構成に限定されるものではない。
また、本実施例における上記エレメント１０１とは、超音波を送受信する１ユニットを意味している。
また、この１つのエレメント１０１につき、１つの貫通配線が配置されている。
図１において、１００はＣＭＵＴ（容量型超音波トランスデューサ）であり、１０１はＣＭＵＴの１エレメントの領域を示している。
本実施例において、ＣＭＵＴ１００は８×８のエレメント１０１で構成されている。なお、説明を簡単にするため本実施例ではＣＭＵＴ１００を上記のように８×８のエレメントとしているが、本発明はこのような構成に限定されるものではない。
また、本実施例における上記エレメント１０１とは、超音波を送受信する１ユニットを意味している。
また、この１つのエレメント１０１につき、１つの貫通配線が配置されている。
つぎに、このようなＣＭＵＴを構成する１つのエレメントの具体的構成について説明する。
図２に、本実施例におけるＣＭＵＴを構成する１つのエレメントを説明するための図を示す。
図２（ａ）は図１の１エレメントを拡大した上面図、図２（ｂ）は図２（ａ）のＡ−Ａ’断面図である。
図２において、２０１はＣＭＵＴの１エレメント、２０３はメンブレン、２０４はキャビティ、２０５は貫通孔、２０６は上部電極、２０７は下部電極パッド、２０８は貫通配線、２０９は回路基板、２１０は下部電極である。
本実施例において、エレメント２０１は、メンブレン２０３、キャビティ２０４、貫通孔２０５、上部電極２０６、下部電極２１０、下部電極パッド２０７、貫通配線２０８で構成される。
下部電極２１０には、ＳＯＩ基板の支持基板であるシリコンが使用されている。また、ＣＭＵＴ１００は回路基板２０９と接合されている。
図２に、本実施例におけるＣＭＵＴを構成する１つのエレメントを説明するための図を示す。
図２（ａ）は図１の１エレメントを拡大した上面図、図２（ｂ）は図２（ａ）のＡ−Ａ’断面図である。
図２において、２０１はＣＭＵＴの１エレメント、２０３はメンブレン、２０４はキャビティ、２０５は貫通孔、２０６は上部電極、２０７は下部電極パッド、２０８は貫通配線、２０９は回路基板、２１０は下部電極である。
本実施例において、エレメント２０１は、メンブレン２０３、キャビティ２０４、貫通孔２０５、上部電極２０６、下部電極２１０、下部電極パッド２０７、貫通配線２０８で構成される。
下部電極２１０には、ＳＯＩ基板の支持基板であるシリコンが使用されている。また、ＣＭＵＴ１００は回路基板２０９と接合されている。
つぎに、ＣＭＵＴの動作原理について説明する。
超音波を受信する場合、メンブレン２０３が変位し上部電極２０６と下部電極２１０とのギャップが変化する。その静電容量の変化量を検出し信号処理することにより超音波画像を得ることができる。
また、超音波を発信する場合は、回路基板２０９より上部電極２０６あるいは下部電極２１０に電圧を印加させることにより、メンブレンを振動させ超音波を発信させる。
超音波を受信する場合、メンブレン２０３が変位し上部電極２０６と下部電極２１０とのギャップが変化する。その静電容量の変化量を検出し信号処理することにより超音波画像を得ることができる。
また、超音波を発信する場合は、回路基板２０９より上部電極２０６あるいは下部電極２１０に電圧を印加させることにより、メンブレンを振動させ超音波を発信させる。
ここで、本実施例におけるエレメントの各部の寸法について説明する。
メンブレンの直径Φｍは４０μｍ、厚さｔｍは３４０ｎｍである。キャビティの直径はメンブレンの直径と同様に４０μｍ、深さｔｃは１００ｎｍである。
貫通孔の直径Φｈ１は１０μｍ、深さｔｈ１は３５０μｍである。上部電極２０６は直径２０μｍ、厚さｔｅは３３０ｎｍである。
下部電極パッド２０７は２００μｍ×２００μｍ、厚さは３３０ｎｍである。
貫通配線２０８の直径Φｈ２は２０μｍ、深さｔｈ２は３４０μｍである。ただし、これらの値は一例であり、他の値をとることも可能である。
メンブレンの直径Φｍは４０μｍ、厚さｔｍは３４０ｎｍである。キャビティの直径はメンブレンの直径と同様に４０μｍ、深さｔｃは１００ｎｍである。
貫通孔の直径Φｈ１は１０μｍ、深さｔｈ１は３５０μｍである。上部電極２０６は直径２０μｍ、厚さｔｅは３３０ｎｍである。
下部電極パッド２０７は２００μｍ×２００μｍ、厚さは３３０ｎｍである。
貫通配線２０８の直径Φｈ２は２０μｍ、深さｔｈ２は３４０μｍである。ただし、これらの値は一例であり、他の値をとることも可能である。
つぎに、本実施例におけるＣＭＵＴの製造方法を説明する。
図３及び図４に、本実施例におけるＣＭＵＴの製造方法を説明するための工程図を示す。
図３及び図４の工程図は、説明のため１エレメントの断面図を示しているが、他のエレメントも同様に作製される。
図３及び図４において、３０１、３０４は活性層、３０２は絶縁層、３０３は支持基板、３０５は貫通孔、３０６は酸化膜、３０７はＢｏｒｏｎ拡散されたＰｏｌｙ−Ｓｉ膜、３０８、３１０はＰｏｌｙ−Ｓｉ膜、３１１はレジストである。 本実施例でのＣＭＵＴの製造に際し、まず、３０１の支持基板上に、絶縁層３０２を介して活性層３０２を備えたＳＯＩ基板を用意する（図３（Ａ））。
活性層３０１はシリコンで厚さが３４０ｎｍ、絶縁層３０２は酸化膜で厚さが４００ｎｍ、支持基板３０３はシリコンで厚さが３５０μｍである。
次に、他のエレメントとの分離、貫通配線用の貫通孔を、以下のようにして形成する。
活性層３０１にフォトリソグラフィーを行い、シリコンをドライエッチングする。
これにより、後にメンブレンとなる活性層３０４が他のエレメントと電気的に絶縁される。
支持基板も同様に、フォトリソグラフィーとシリコンのＤｅｅｐ−ＲＩＥにより貫通孔３０５を形成する。
最後に活性層３０４の領域以外の絶縁層３０２をエッチング除去する（図３（Ｂ））。
図３及び図４に、本実施例におけるＣＭＵＴの製造方法を説明するための工程図を示す。
図３及び図４の工程図は、説明のため１エレメントの断面図を示しているが、他のエレメントも同様に作製される。
図３及び図４において、３０１、３０４は活性層、３０２は絶縁層、３０３は支持基板、３０５は貫通孔、３０６は酸化膜、３０７はＢｏｒｏｎ拡散されたＰｏｌｙ−Ｓｉ膜、３０８、３１０はＰｏｌｙ−Ｓｉ膜、３１１はレジストである。 本実施例でのＣＭＵＴの製造に際し、まず、３０１の支持基板上に、絶縁層３０２を介して活性層３０２を備えたＳＯＩ基板を用意する（図３（Ａ））。
活性層３０１はシリコンで厚さが３４０ｎｍ、絶縁層３０２は酸化膜で厚さが４００ｎｍ、支持基板３０３はシリコンで厚さが３５０μｍである。
次に、他のエレメントとの分離、貫通配線用の貫通孔を、以下のようにして形成する。
活性層３０１にフォトリソグラフィーを行い、シリコンをドライエッチングする。
これにより、後にメンブレンとなる活性層３０４が他のエレメントと電気的に絶縁される。
支持基板も同様に、フォトリソグラフィーとシリコンのＤｅｅｐ−ＲＩＥにより貫通孔３０５を形成する。
最後に活性層３０４の領域以外の絶縁層３０２をエッチング除去する（図３（Ｂ））。
次に、貫通配線と下部電極である支持基板とを電気的に絶縁させるため貫通孔３０５に、以下のようにして酸化膜を形成する。
図３（Ｂ）で作製した基板をパイロジェニック酸化炉で熱処理をすることにより、酸化膜３０６を形成する（図３（Ｃ））。
次に、貫通配線を形成する。図３（Ｃ）で作製した基板に、以下のようにしてＰｏｌｙ−Ｓｉを成膜する。
Ｐｏｌｙ−Ｓｉの成膜には、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）を用いる。さらに、成膜したＰｏｌｙ−Ｓｉ膜の導電性を高めるため、Ｂｏｒｏｎ拡散を行う（図３（Ｄ））。３０７はＢｏｒｏｎ拡散されたＰｏｌｙ−Ｓｉ膜である。
図３（Ｂ）で作製した基板をパイロジェニック酸化炉で熱処理をすることにより、酸化膜３０６を形成する（図３（Ｃ））。
次に、貫通配線を形成する。図３（Ｃ）で作製した基板に、以下のようにしてＰｏｌｙ−Ｓｉを成膜する。
Ｐｏｌｙ−Ｓｉの成膜には、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）を用いる。さらに、成膜したＰｏｌｙ−Ｓｉ膜の導電性を高めるため、Ｂｏｒｏｎ拡散を行う（図３（Ｄ））。３０７はＢｏｒｏｎ拡散されたＰｏｌｙ−Ｓｉ膜である。
次に、貫通配線用に形成した貫通孔を塞ぐ。
図３（Ｄ）で作製した基板にＰｏｌｙ−Ｓｉ膜３０８を成膜する（図３（Ｅ））。
これにより、後の工程でレジストを均一に塗ることができる。
図３（Ｅ）で作製した基板のうち、不要なＰｏｌｙ−Ｓｉ膜３０８をドライエッチングで除去する。
さらに、拡散済みのＰｏｌｙ−Ｓｉ膜３０７も同様に、不要な領域をドライエッチングで除去する（図３（Ｆ））。
図３（Ｄ）で作製した基板にＰｏｌｙ−Ｓｉ膜３０８を成膜する（図３（Ｅ））。
これにより、後の工程でレジストを均一に塗ることができる。
図３（Ｅ）で作製した基板のうち、不要なＰｏｌｙ−Ｓｉ膜３０８をドライエッチングで除去する。
さらに、拡散済みのＰｏｌｙ−Ｓｉ膜３０７も同様に、不要な領域をドライエッチングで除去する（図３（Ｆ））。
次に、絶縁層をエッチング除去するために支持基板に、以下のようにして貫通孔を形成する。
支持基板側からフォトリソグラフィーにより酸化膜３０６をウエットエッチングによりパターニングする。
さらに、酸化膜３０６をマスクにしてＳｉのＤｅｅｐ−ＲＩＥにより貫通孔２０５を形成する（図３（Ｇ））。
支持基板側からフォトリソグラフィーにより酸化膜３０６をウエットエッチングによりパターニングする。
さらに、酸化膜３０６をマスクにしてＳｉのＤｅｅｐ−ＲＩＥにより貫通孔２０５を形成する（図３（Ｇ））。
次に、キャビティを以下のようにして形成する。
図３（Ｇ）で作製した基板において、貫通孔２０５よりＨＦを気化させた気相ＨＦを導入する。
これにより、絶縁層である酸化膜３０２がエッチングされキャビティ２０４が形成される（図４（Ｈ））。
キャビティのサイズはエッチング時間を制御することにより決めることができる。
なお、気相ＨＦを用いたエッチングは真空チャンバー内で行い、チャンバー内を窒素ガスで置換することによりエッチングを停止させる。また、貫通配線２０８や貫通孔２０５以外の領域はエッチングされないようにレジスト３１１で保護されている。
また、図示していないが、基板の表面はＨＦガスに曝されないようにテフロン（登録商標）製の治具で保護されている。
本実施例においては、以上のように絶縁層をエッチングして形成されたキャビティを、図２（ａ）に示されるようにハニカム状に配置し、ＣＭＵＴの１エレメントを形成する。
図３（Ｇ）で作製した基板において、貫通孔２０５よりＨＦを気化させた気相ＨＦを導入する。
これにより、絶縁層である酸化膜３０２がエッチングされキャビティ２０４が形成される（図４（Ｈ））。
キャビティのサイズはエッチング時間を制御することにより決めることができる。
なお、気相ＨＦを用いたエッチングは真空チャンバー内で行い、チャンバー内を窒素ガスで置換することによりエッチングを停止させる。また、貫通配線２０８や貫通孔２０５以外の領域はエッチングされないようにレジスト３１１で保護されている。
また、図示していないが、基板の表面はＨＦガスに曝されないようにテフロン（登録商標）製の治具で保護されている。
本実施例においては、以上のように絶縁層をエッチングして形成されたキャビティを、図２（ａ）に示されるようにハニカム状に配置し、ＣＭＵＴの１エレメントを形成する。
次に、キャビティ内部に、以下のようにして絶縁膜を形成する。
図４（Ｈ）で作製した基板を、Ｏ２雰囲気、温度１０００℃でドライ酸化する。
これにより酸化膜３０９が形成される（図４（Ｉ））。
なお、酸化膜３０９の代わりに、シリコン窒化膜を成膜しても良い。
次に、支持基板に形成された貫通孔を封止する。
貫通孔の封止は真空状態で行う必要がある。仮に、貫通孔を大気圧下で封止すると、キャビティ内に空気が閉じ込められる。
キャビティ内部に空気があるとメンブレンの振動を阻害するため、トランスデューサとしての性能が低下する。
図４（Ｉ）で作製した基板において、Ｐｏｌｙ−Ｓｉ膜３１０を成膜する。
これにより、貫通孔２０５はＰｏｌｙ−Ｓｉによって封止される（図４（Ｊ））。
また、Ｐｏｌｙ−Ｓｉ膜の成膜は真空状態で行われるため、キャビティは真空に保持される。
図４（Ｈ）で作製した基板を、Ｏ２雰囲気、温度１０００℃でドライ酸化する。
これにより酸化膜３０９が形成される（図４（Ｉ））。
なお、酸化膜３０９の代わりに、シリコン窒化膜を成膜しても良い。
次に、支持基板に形成された貫通孔を封止する。
貫通孔の封止は真空状態で行う必要がある。仮に、貫通孔を大気圧下で封止すると、キャビティ内に空気が閉じ込められる。
キャビティ内部に空気があるとメンブレンの振動を阻害するため、トランスデューサとしての性能が低下する。
図４（Ｉ）で作製した基板において、Ｐｏｌｙ−Ｓｉ膜３１０を成膜する。
これにより、貫通孔２０５はＰｏｌｙ−Ｓｉによって封止される（図４（Ｊ））。
また、Ｐｏｌｙ−Ｓｉ膜の成膜は真空状態で行われるため、キャビティは真空に保持される。
次に、支持基板に形成された貫通孔を封止するために必要なＰｏｌｙ−Ｓｉ膜以外の領域をエッチング除去し、以下のようにして下部電極パッドを形成する。
図４（Ｊ）で作製した基板において、下部電極パターンを形成するためフォトリソグラフィーと、酸化膜層３０９のドライエッチングを行う。
レジストを除去した後、Ａｌをスパッタもしくは蒸着により成膜する。最後に、下部電極パターンを形成するためフォトリソグラフィーと、Ａｌのウエットエッチングを行う。
以上の工程により、下部電極パッド２０７が形成される（図４（Ｋ））。
図４（Ｊ）で作製した基板において、下部電極パターンを形成するためフォトリソグラフィーと、酸化膜層３０９のドライエッチングを行う。
レジストを除去した後、Ａｌをスパッタもしくは蒸着により成膜する。最後に、下部電極パターンを形成するためフォトリソグラフィーと、Ａｌのウエットエッチングを行う。
以上の工程により、下部電極パッド２０７が形成される（図４（Ｋ））。
次に、上部電極を以下のようにして形成する。
図４（Ｋ）で作製した基板において、活性層側の酸化膜をＣＨＦ３などのガスによりドライエッチングして除去する。
次に、Ａｌをスパッタもしくは蒸着により成膜し、上部電極のフォトリソグラフィーおよびＡｌのウエットエッチングを行う。
以上の工程により、上部電極２０６が形成され、ＣＭＵＴの作製プロセスが完了する（図４（Ｌ））。
最後に、図４（Ｌ）で作製した基板と回路基板２０９とが接合される。
これにより、超音波の送受信の信号処理が可能となる（図４（Ｍ））。
図４（Ｋ）で作製した基板において、活性層側の酸化膜をＣＨＦ３などのガスによりドライエッチングして除去する。
次に、Ａｌをスパッタもしくは蒸着により成膜し、上部電極のフォトリソグラフィーおよびＡｌのウエットエッチングを行う。
以上の工程により、上部電極２０６が形成され、ＣＭＵＴの作製プロセスが完了する（図４（Ｌ））。
最後に、図４（Ｌ）で作製した基板と回路基板２０９とが接合される。
これにより、超音波の送受信の信号処理が可能となる（図４（Ｍ））。
本実施例では、ＳＯＩ基板の支持基板に貫通孔を形成し、該貫通孔から気相ＨＦを導入して絶縁層である酸化膜をエッチング除去し、キャビティを形成する形態を説明した。
以上とは別の方法として、ＳＯＩ基板の活性層に貫通孔を形成し、該貫通孔から気相ＨＦを導入して絶縁層である酸化膜をエッチング除去し、キャビティを形成してもよい。
この場合、支持基板に貫通孔を形成する方法に比べて、加工にかかる時間を短縮できる。
ただし、メンブレンを加工する場合は、シリコン単結晶のみのメンブレンに比べて機械的特性が劣る可能性があることを考慮する必要がある。
以上とは別の方法として、ＳＯＩ基板の活性層に貫通孔を形成し、該貫通孔から気相ＨＦを導入して絶縁層である酸化膜をエッチング除去し、キャビティを形成してもよい。
この場合、支持基板に貫通孔を形成する方法に比べて、加工にかかる時間を短縮できる。
ただし、メンブレンを加工する場合は、シリコン単結晶のみのメンブレンに比べて機械的特性が劣る可能性があることを考慮する必要がある。
本実施例によれば、ＣＭＵＴのメンブレンにシリコン単結晶膜を用いるため、メンブレンの機械的特性を向上させることができる。
また、本実施例は基板の接合工程が不要のため、従来のパーティクルや接合界面に発生するガスの影響が無くなり、歩留まりを向上させることができる。
また、本実施例は基板の接合工程が不要のため、従来のパーティクルや接合界面に発生するガスの影響が無くなり、歩留まりを向上させることができる。
［実施例２］
実施例２では、活性層においてメンブレンが形成される領域に対応して位置する支持基板の裏面側の領域を、所定の深さにエッチングする構成例について説明する。
具体的には、ＳＯＩ基板の支持基板をエッチングバックし、その領域に貫通孔を形成、さらに貫通孔より流体を導入し、絶縁層をエッチングするＣＭＵＴの製造方法の一例について説明する。
まず、本実施例のＣＭＵＴについて説明する。
図５に、本実施例におけるＣＭＵＴを構成する１つのエレメントを説明するための図を示す。図５（ａ）は１エレメントを拡大した上面図、図５（ｂ）は図５（ａ）のＢ−Ｂ’断面図である。
図５において、４０１はＣＭＵＴの１エレメント、４０３はメンブレン、４０４はキャビティ、４０５は貫通孔、４０６は上部電極である。
４０７は下部電極パッド、４０８は貫通配線、４０９は回路基板、４１０は下部電極、４１１は溝、４１２はＰｏｌｙ−Ｓｉ膜である。
実施例２では、活性層においてメンブレンが形成される領域に対応して位置する支持基板の裏面側の領域を、所定の深さにエッチングする構成例について説明する。
具体的には、ＳＯＩ基板の支持基板をエッチングバックし、その領域に貫通孔を形成、さらに貫通孔より流体を導入し、絶縁層をエッチングするＣＭＵＴの製造方法の一例について説明する。
まず、本実施例のＣＭＵＴについて説明する。
図５に、本実施例におけるＣＭＵＴを構成する１つのエレメントを説明するための図を示す。図５（ａ）は１エレメントを拡大した上面図、図５（ｂ）は図５（ａ）のＢ−Ｂ’断面図である。
図５において、４０１はＣＭＵＴの１エレメント、４０３はメンブレン、４０４はキャビティ、４０５は貫通孔、４０６は上部電極である。
４０７は下部電極パッド、４０８は貫通配線、４０９は回路基板、４１０は下部電極、４１１は溝、４１２はＰｏｌｙ−Ｓｉ膜である。
本実施例のＣＭＵＴは実施例１と同様に、８×８のエレメントで構成されている。なお、説明を簡単にするため本実施例ではＣＭＵＴ１００を上記のように８×８のエレメントとしているが、本発明はこのような構成に限定されるものではない。
本実施例において、エレメント４０１は、メンブレン４０３、キャビティ４０４、貫通孔４０５、キャビティ封止用Ｐｏｌｙ−Ｓｉ４１２、上部電極４０６を備えている。
また、下部電極４１０、下部電極パッド４０７、貫通配線４０８を備えている。下部電極４１０はＳＯＩ基板の支持基板であるシリコンを使用する。
また、本実施例のＣＭＵＴも実施例１と同様に回路基板４０９と接合されている。
本実施例において、エレメント４０１は、メンブレン４０３、キャビティ４０４、貫通孔４０５、キャビティ封止用Ｐｏｌｙ−Ｓｉ４１２、上部電極４０６を備えている。
また、下部電極４１０、下部電極パッド４０７、貫通配線４０８を備えている。下部電極４１０はＳＯＩ基板の支持基板であるシリコンを使用する。
また、本実施例のＣＭＵＴも実施例１と同様に回路基板４０９と接合されている。
ここで、本実施例におけるエレメントの各部の寸法について説明する。
メンブレン４０３の直径ΦＭは１０μｍ、厚さｔＭは３４０ｎｍである。
キャビティの直径はメンブレンの直径と同様に１０μｍ、深さｔｃは１００ｎｍである。
貫通孔の直径ΦＨ１は１μｍ、深さｔＨ１は４０μｍである。溝４１１の深さｔＨ２は３１０μｍである。
上部電極４０６は直径５μｍ、厚さｔＥは３３０ｎｍである。下部電極パッド４０７は２００μｍ×２００μｍ、厚さは３３０ｎｍである。
貫通配線４０８の直径ΦＨ２は２０μｍ、深さｔＨ２は３５０μｍである。ただし、これらの値は一例であり、他の値をとることも可能である。
メンブレン４０３の直径ΦＭは１０μｍ、厚さｔＭは３４０ｎｍである。
キャビティの直径はメンブレンの直径と同様に１０μｍ、深さｔｃは１００ｎｍである。
貫通孔の直径ΦＨ１は１μｍ、深さｔＨ１は４０μｍである。溝４１１の深さｔＨ２は３１０μｍである。
上部電極４０６は直径５μｍ、厚さｔＥは３３０ｎｍである。下部電極パッド４０７は２００μｍ×２００μｍ、厚さは３３０ｎｍである。
貫通配線４０８の直径ΦＨ２は２０μｍ、深さｔＨ２は３５０μｍである。ただし、これらの値は一例であり、他の値をとることも可能である。
つぎに、本実施例におけるＣＭＵＴの製造方法を説明する。
本実施例のＣＭＵＴの製造方法は、基本的に実施例１と同じである。本実施例の製造方法は、実施例１で説明した図３（Ｆ）と図３（Ｇ）の工程の間に、支持基板に溝を形成する工程を追加することで実施できる。
溝４１１はメンブレン４０３が複数配置された領域のみ支持基板をバックエッチすることで形成される。
バックエッチの方法としては、シリコンのＤｅｅｐ−ＲＩＥを用いる。溝４１１の底部に貫通孔４０５をフォトリソグラフィーするためには、レジストのスプレーコーティングと投影式の露光装置を用いる。
本実施例のＣＭＵＴの製造方法は、基本的に実施例１と同じである。本実施例の製造方法は、実施例１で説明した図３（Ｆ）と図３（Ｇ）の工程の間に、支持基板に溝を形成する工程を追加することで実施できる。
溝４１１はメンブレン４０３が複数配置された領域のみ支持基板をバックエッチすることで形成される。
バックエッチの方法としては、シリコンのＤｅｅｐ−ＲＩＥを用いる。溝４１１の底部に貫通孔４０５をフォトリソグラフィーするためには、レジストのスプレーコーティングと投影式の露光装置を用いる。
一般的に、シリコン基板の厚さ３５０μｍを、直径１０μｍ以下の穴径で貫通させることは難しい。
メンブレンの直径ΦＭを１０μｍで設計する場合、貫通孔４０５の直径ΦＨ１が１０μｍでは下部電極４１０を配置することができない。
そこで、メンブレンが複数配置された領域のみ支持基板をバックエッチする。これにより、直径１μｍの貫通孔の形成も可能となる。
これにより、直径１０μｍのメンブレンを形成することが可能となる。
メンブレンの直径ΦＭを１０μｍで設計する場合、貫通孔４０５の直径ΦＨ１が１０μｍでは下部電極４１０を配置することができない。
そこで、メンブレンが複数配置された領域のみ支持基板をバックエッチする。これにより、直径１μｍの貫通孔の形成も可能となる。
これにより、直径１０μｍのメンブレンを形成することが可能となる。
本実施例によれば、ＣＭＵＴのメンブレンにシリコン単結晶膜を用いるため、メンブレンの機械的特性を向上させることができる。
また、本実施例は基板の接合工程が不要のため、従来のパーティクルや接合界面に発生するガスの影響が無くなり、歩留まりを向上させることができる。
また、本実施例は基板の接合工程が不要のため、従来のパーティクルや接合界面に発生するガスの影響が無くなり、歩留まりを向上させることができる。
［実施例３］
実施例３では、ＳＯＩ基板の活性層をメンブレン毎にエッチングし、活性層側から絶縁膜を成膜し、ＳＯＩ基板の絶縁層をエッチングするＣＭＵＴの製造方法について説明する。
図６から図８に、本実施例におけるＣＭＵＴの製造方法を説明する図を示す。
これらのうち、図６は本実施例におけるＣＭＵＴの製造方法によって作製されたＣＭＵＴの１エレメントを説明するための図であり、図６（ａ）は図１の１エレメントを拡大した上面図、図６（ｂ）は図６（ａ）のＣ−Ｃ’断面図である。
また、図７及び図８は本実施例におけるＣＭＵＴの製造方法を説明するための工程図である。
実施例３では、ＳＯＩ基板の活性層をメンブレン毎にエッチングし、活性層側から絶縁膜を成膜し、ＳＯＩ基板の絶縁層をエッチングするＣＭＵＴの製造方法について説明する。
図６から図８に、本実施例におけるＣＭＵＴの製造方法を説明する図を示す。
これらのうち、図６は本実施例におけるＣＭＵＴの製造方法によって作製されたＣＭＵＴの１エレメントを説明するための図であり、図６（ａ）は図１の１エレメントを拡大した上面図、図６（ｂ）は図６（ａ）のＣ−Ｃ’断面図である。
また、図７及び図８は本実施例におけるＣＭＵＴの製造方法を説明するための工程図である。
まず、本実施例のＣＭＵＴについて説明する。
図６に、本実施例におけるＣＭＵＴを構成する１つのエレメントを説明するための図を示す。図６（ａ）は１エレメントを拡大した上面図、図６（ｂ）は図６（ａ）のＣ−Ｃ’断面図である。
図６において、５０１はＣＭＵＴ（容量型超音波トランスデューサ）の１エレメント、５０３はメンブレン、５０４はキャビティ、５０５は貫通孔、５０６は上部電極である。
５０７は下部電極パッド、５０８は貫通配線、５０９は回路基板、５１０は下部電極、５１１は配線である。
図６に、本実施例におけるＣＭＵＴを構成する１つのエレメントを説明するための図を示す。図６（ａ）は１エレメントを拡大した上面図、図６（ｂ）は図６（ａ）のＣ−Ｃ’断面図である。
図６において、５０１はＣＭＵＴ（容量型超音波トランスデューサ）の１エレメント、５０３はメンブレン、５０４はキャビティ、５０５は貫通孔、５０６は上部電極である。
５０７は下部電極パッド、５０８は貫通配線、５０９は回路基板、５１０は下部電極、５１１は配線である。
本実施例のＣＭＵＴは実施例１と同様に、８×８のエレメントで構成されている。なお、説明を簡単にするため本実施例ではＣＭＵＴ１００を上記のように８×８のエレメントとしているが、本発明はこのような構成に限定されるものではない。
エレメント５０１は、メンブレン５０３、キャビティ５０４、貫通孔５０５、上部電極５０６、上部電極間の配線５１１、下部電極５１０、下部電極パッド５０７、貫通配線５０８で構成される。
下部電極５１０はシリコン基板そのものを使用する。また、本実施例のＣＭＵＴも実施例１と同様に回路基板５０９と接合されている。
エレメント５０１は、メンブレン５０３、キャビティ５０４、貫通孔５０５、上部電極５０６、上部電極間の配線５１１、下部電極５１０、下部電極パッド５０７、貫通配線５０８で構成される。
下部電極５１０はシリコン基板そのものを使用する。また、本実施例のＣＭＵＴも実施例１と同様に回路基板５０９と接合されている。
ここで、本実施例におけるエレメントの各部の寸法について説明する。
メンブレン５０３の直径Φｍ’は４０μｍ、厚さｔｍ’は３４０ｎｍである。
キャビティの直径はメンブレンの直径と同様に４０μｍ、深さｔｃ’は１００ｎｍである。貫通孔の直径Φｈ１’は１０μｍ、深さｔｈ１’は３５０μｍである。
上部電極５０６は直径２０μｍ、厚さｔｅ’は３３０ｎｍである。下部電極パッド５０７は２００μｍ×２００μｍ、厚さは３３０ｎｍである。
貫通配線５０８の直径Φｈ２’は２０μｍ、深さｔｈ２’は３４０μｍである。ただし、これらの値は一例であり、他の値をとることも可能である。
メンブレン５０３の直径Φｍ’は４０μｍ、厚さｔｍ’は３４０ｎｍである。
キャビティの直径はメンブレンの直径と同様に４０μｍ、深さｔｃ’は１００ｎｍである。貫通孔の直径Φｈ１’は１０μｍ、深さｔｈ１’は３５０μｍである。
上部電極５０６は直径２０μｍ、厚さｔｅ’は３３０ｎｍである。下部電極パッド５０７は２００μｍ×２００μｍ、厚さは３３０ｎｍである。
貫通配線５０８の直径Φｈ２’は２０μｍ、深さｔｈ２’は３４０μｍである。ただし、これらの値は一例であり、他の値をとることも可能である。
つぎに、本実施例におけるＣＭＵＴの製造方法を説明する。
図７及び図８に、本実施例におけるＣＭＵＴの製造方法を説明するための工程図を示す。
本実施例のプロセスフローの始めの工程は実施例１の図３（Ａ）から図３（Ｆ）と同じである。従って、図７では、図３（Ｆ）の工程から説明する。
なお、図７及び図８の工程図は、説明のため１エレメントの断面図を示しているが、他のエレメントも同様に作製される。
図７及び図８において、６０１、６０２はシリコン窒化膜、６０５は酸化膜、６０４はレジスト、６０６、６０７はＰｏｌｙ―Ｓｉ膜、６０８は領域である。
図７及び図８に、本実施例におけるＣＭＵＴの製造方法を説明するための工程図を示す。
本実施例のプロセスフローの始めの工程は実施例１の図３（Ａ）から図３（Ｆ）と同じである。従って、図７では、図３（Ｆ）の工程から説明する。
なお、図７及び図８の工程図は、説明のため１エレメントの断面図を示しているが、他のエレメントも同様に作製される。
図７及び図８において、６０１、６０２はシリコン窒化膜、６０５は酸化膜、６０４はレジスト、６０６、６０７はＰｏｌｙ―Ｓｉ膜、６０８は領域である。
本実施例において、まず最初の図７（Ａ）の工程は、図３（Ｆ）の工程と同じである。
次に、ＳＯＩ基板の活性層および絶縁層をメンブレンの形状にパターニングする。
パターニングはフォトリソグラフィーとＣＦ４をエッチングガスとしたドライエッチングを用いる。
これにより、後にメンブレンとなる５０３、キャビティとなる５０４を形成することができる（図７（Ｂ））。
次に、ＳＯＩ基板の活性層および絶縁層をメンブレンの形状にパターニングする。
パターニングはフォトリソグラフィーとＣＦ４をエッチングガスとしたドライエッチングを用いる。
これにより、後にメンブレンとなる５０３、キャビティとなる５０４を形成することができる（図７（Ｂ））。
次に、ＳＯＩ基板の活性層側から絶縁膜を成膜し、前記メンブレンの外周と支持基板の一部の領域を残して、他の領域の前記絶縁膜をエッチングするため、シリコン窒化膜の成膜とパターニングを、以下のように行う。
図７（Ｂ）で作製した基板において、ＬＰＣＶＤによりシリコン窒化膜を厚さ２００ｎｍ成膜する。
さらに、図７（Ｃ）で示す６０１、６０２の形状になるように、シリコン窒化膜をパターニングする。
パターニングは、フォトリソグラフィーとＣＦ４をエッチングガスとしたドライエッチングを用いる。
シリコン窒化膜６０１は絶縁層である酸化膜のエッチングストップ層として機能する。
なぜなら、気相ＨＦによる熱酸化膜のエッチングレートが６６ｎｍ／ｍｉｎであるのに対して、気相ＨＦによるシリコン窒化膜のエッチングレートが１〜２ｎｍ／ｍｉｎであるからである。
また、シリコン窒化膜６０１およびシリコン窒化膜６０２の間の層はエッチング除去する。
次に、絶縁層をエッチング除去するために、以下のようにして支持基板に貫通孔を形成する。
支持基板側からフォトリソグラフィーにより酸化膜をウエットエッチングによりパターニングする。
さらに、酸化膜をマスクにしてＳｉのＤｅｅｐ−ＲＩＥにより貫通孔５０５を形成する（図７（Ｄ））。
図７（Ｂ）で作製した基板において、ＬＰＣＶＤによりシリコン窒化膜を厚さ２００ｎｍ成膜する。
さらに、図７（Ｃ）で示す６０１、６０２の形状になるように、シリコン窒化膜をパターニングする。
パターニングは、フォトリソグラフィーとＣＦ４をエッチングガスとしたドライエッチングを用いる。
シリコン窒化膜６０１は絶縁層である酸化膜のエッチングストップ層として機能する。
なぜなら、気相ＨＦによる熱酸化膜のエッチングレートが６６ｎｍ／ｍｉｎであるのに対して、気相ＨＦによるシリコン窒化膜のエッチングレートが１〜２ｎｍ／ｍｉｎであるからである。
また、シリコン窒化膜６０１およびシリコン窒化膜６０２の間の層はエッチング除去する。
次に、絶縁層をエッチング除去するために、以下のようにして支持基板に貫通孔を形成する。
支持基板側からフォトリソグラフィーにより酸化膜をウエットエッチングによりパターニングする。
さらに、酸化膜をマスクにしてＳｉのＤｅｅｐ−ＲＩＥにより貫通孔５０５を形成する（図７（Ｄ））。
次に、キャビティを以下のようにして形成する。
図７（Ｄ）で作製した基板において、貫通孔５０５よりＨＦを気化させた気相ＨＦを導入する。
これにより、絶縁層である酸化膜がエッチングされキャビティ５０４が形成される（図７（Ｅ））。
気相ＨＦを用いたエッチングは実施例１と同様の方法で行う。本実施例では、シリコン窒化膜６０１、６０２によりキャビティのサイズを決めることができる。これにより、仮に気相ＨＦによる酸化膜のエッチングレートがＳＯＩ面内でばらついても、エッチング時間を長めに設定すればよい。
なお、貫通配線５０８や貫通孔５０５以外の領域はエッチングされないようにレジスト６０４で保護されている。また、図示していないが、基板の表面はＨＦガスに曝されないようにテフロン（登録商標）製の治具で保護されている。
本実施例においては、以上のように絶縁層をエッチングして形成されたキャビティを、図６（ａ）に示されるようにハニカム状に配置し、ＣＭＵＴの１エレメントを形成する。
図７（Ｄ）で作製した基板において、貫通孔５０５よりＨＦを気化させた気相ＨＦを導入する。
これにより、絶縁層である酸化膜がエッチングされキャビティ５０４が形成される（図７（Ｅ））。
気相ＨＦを用いたエッチングは実施例１と同様の方法で行う。本実施例では、シリコン窒化膜６０１、６０２によりキャビティのサイズを決めることができる。これにより、仮に気相ＨＦによる酸化膜のエッチングレートがＳＯＩ面内でばらついても、エッチング時間を長めに設定すればよい。
なお、貫通配線５０８や貫通孔５０５以外の領域はエッチングされないようにレジスト６０４で保護されている。また、図示していないが、基板の表面はＨＦガスに曝されないようにテフロン（登録商標）製の治具で保護されている。
本実施例においては、以上のように絶縁層をエッチングして形成されたキャビティを、図６（ａ）に示されるようにハニカム状に配置し、ＣＭＵＴの１エレメントを形成する。
次に、キャビティ内部、シリコン窒化膜６０１と６０２の間に絶縁膜を形成する。図７（Ｅ）で作製した基板を、Ｏ２雰囲気、温度１１００℃でドライ酸化する。これにより酸化膜６０５が形成される（図７（Ｆ））。
次に、支持基板に形成された貫通孔を、以下のようにして封止する。
貫通孔の封止は真空状態で行う必要がある。
仮に、貫通孔を大気圧下で封止すると、キャビティ内に空気が閉じ込められる。キャビティ内部に空気があるとメンブレンの振動を阻害するため、トランスデューサーとしての性能が低下する。
図７（Ｆ）で作製した基板において、Ｐｏｌｙ−Ｓｉ６０６を成膜する。これにより、貫通孔５０５はＰｏｌｙ−Ｓｉによって封止さる。
また、Ｐｏｌｙ−Ｓｉの成膜は真空状態で行われるため、キャビティは真空に保持される（図８（Ｇ））。
次に、支持基板に形成された貫通孔を、以下のようにして封止する。
貫通孔の封止は真空状態で行う必要がある。
仮に、貫通孔を大気圧下で封止すると、キャビティ内に空気が閉じ込められる。キャビティ内部に空気があるとメンブレンの振動を阻害するため、トランスデューサーとしての性能が低下する。
図７（Ｆ）で作製した基板において、Ｐｏｌｙ−Ｓｉ６０６を成膜する。これにより、貫通孔５０５はＰｏｌｙ−Ｓｉによって封止さる。
また、Ｐｏｌｙ−Ｓｉの成膜は真空状態で行われるため、キャビティは真空に保持される（図８（Ｇ））。
次に、下部電極パッドを以下のようにして形成する。
まず、支持基板の面において貫通孔を封止するために必要なＰｏｌｙ−Ｓｉ膜以外の領域をエッチング除去する。
活性層側の面においては、シリコン窒化膜６０１と６０２と両者の間の領域６０７を除いてＰｏｌｙ−Ｓｉ膜をエッチング除去する。
次に、図８（Ｇ）で作製した基板において、下部電極パターンを形成するためフォトリソグラフィーと、酸化膜層６０５のドライエッチングを行う。
レジストを除去した後、Ａｌをスパッタもしくは蒸着により成膜する。
最後に、下部電極パターンを形成するためフォトリソグラフィーと、Ａｌのウエットエッチングを行う。以上の工程により、下部電極パッド５０７が形成される（図８（Ｈ））。
まず、支持基板の面において貫通孔を封止するために必要なＰｏｌｙ−Ｓｉ膜以外の領域をエッチング除去する。
活性層側の面においては、シリコン窒化膜６０１と６０２と両者の間の領域６０７を除いてＰｏｌｙ−Ｓｉ膜をエッチング除去する。
次に、図８（Ｇ）で作製した基板において、下部電極パターンを形成するためフォトリソグラフィーと、酸化膜層６０５のドライエッチングを行う。
レジストを除去した後、Ａｌをスパッタもしくは蒸着により成膜する。
最後に、下部電極パターンを形成するためフォトリソグラフィーと、Ａｌのウエットエッチングを行う。以上の工程により、下部電極パッド５０７が形成される（図８（Ｈ））。
次に、上部電極を形成する。図８（Ｈ）で作製した基板において、Ａｌをスパッタもしくは蒸着により成膜し、上部電極のフォトリソグラフィーおよびＡｌのウエットエッチングを行う。
以上の工程により、上部電極５０６が形成され、ＣＭＵＴの作製プロセスが完了する。
最後に、上部電極を形成した基板と回路基板５０９とが接合される。これにより超音波の送受信の信号処理が可能となる（図８（Ｉ））。
以上の工程により、上部電極５０６が形成され、ＣＭＵＴの作製プロセスが完了する。
最後に、上部電極を形成した基板と回路基板５０９とが接合される。これにより超音波の送受信の信号処理が可能となる（図８（Ｉ））。
本実施例では、ＳＯＩ基板の支持基板に貫通孔を形成し、該貫通孔から気相ＨＦを導入して絶縁層である酸化膜をエッチング除去し、キャビティを形成する形態を説明した。
以上とは別の方法として、ＳＯＩ基板の活性層に貫通孔を形成し、該貫通孔から気相ＨＦを導入して絶縁層である酸化膜をエッチング除去し、キャビティを形成してもよい。
この場合、支持基板に貫通孔を形成する方法に比べて、加工にかかる時間を短縮できる。
ただし、メンブレンを加工する場合、シリコン単結晶のみのメンブレンに比べて機械的特性が劣る可能性があることを考慮する必要がある。
以上とは別の方法として、ＳＯＩ基板の活性層に貫通孔を形成し、該貫通孔から気相ＨＦを導入して絶縁層である酸化膜をエッチング除去し、キャビティを形成してもよい。
この場合、支持基板に貫通孔を形成する方法に比べて、加工にかかる時間を短縮できる。
ただし、メンブレンを加工する場合、シリコン単結晶のみのメンブレンに比べて機械的特性が劣る可能性があることを考慮する必要がある。
図８（Ｉ）に示す領域６０８において、上部電極間の配線５１１と下部電極５１０との間で静電容量が発生する。
これがＣＭＵＴの寄生容量の一部となる。ＣＭＵＴの感度を高くするためには寄生容量を低減する必要がある。
上部電極の配線と下部電極との静電容量を小さくするためには、誘電率がなるべく小さい低誘電率の材料を用いるのが良い。
そこで、本実施例では、図７（Ｃ）の工程で、上記領域６０８に該当する部分のシリコン窒化膜をエッチング除去する。
さらに、配線と下部電極との絶縁をとるため酸化膜６０５を形成する。なぜなら、シリコン窒化膜の比誘電率は６．５〜７．１であり、ＳｉＯ２の比誘電率３．７〜３．９に比べて大きいからである。
仮に、図８（Ｊ）に示すようにシリコン窒化膜６１０を配線と下部電極との絶縁をとるために残した場合、領域６０８の静電容量に比べて大きくなる。
これがＣＭＵＴの寄生容量の一部となる。ＣＭＵＴの感度を高くするためには寄生容量を低減する必要がある。
上部電極の配線と下部電極との静電容量を小さくするためには、誘電率がなるべく小さい低誘電率の材料を用いるのが良い。
そこで、本実施例では、図７（Ｃ）の工程で、上記領域６０８に該当する部分のシリコン窒化膜をエッチング除去する。
さらに、配線と下部電極との絶縁をとるため酸化膜６０５を形成する。なぜなら、シリコン窒化膜の比誘電率は６．５〜７．１であり、ＳｉＯ２の比誘電率３．７〜３．９に比べて大きいからである。
仮に、図８（Ｊ）に示すようにシリコン窒化膜６１０を配線と下部電極との絶縁をとるために残した場合、領域６０８の静電容量に比べて大きくなる。
なお、上部電極の配線５１１と下部電極５１０との間の材料は、本実施例に限定されない。
領域６０８で囲んだＰｏｌｙ−Ｓｉ６０７や酸化膜６０５の替わりに、フッ素添加ＳｉＯ２であるＦｌｕｏｒｉｎａｔｅｄ Ｓｉｌｉｃａ Ｇｌａｓｓ（ＦＳＧ）や、ＳｉＯＦをＣＶＤで成膜し、ドライエッチングによりパターニングする方法がある。
これらの材料は、シリコン酸化膜よりも比誘電率が低いため配線部における寄生容量の低減に効果がある。
領域６０８で囲んだＰｏｌｙ−Ｓｉ６０７や酸化膜６０５の替わりに、フッ素添加ＳｉＯ２であるＦｌｕｏｒｉｎａｔｅｄ Ｓｉｌｉｃａ Ｇｌａｓｓ（ＦＳＧ）や、ＳｉＯＦをＣＶＤで成膜し、ドライエッチングによりパターニングする方法がある。
これらの材料は、シリコン酸化膜よりも比誘電率が低いため配線部における寄生容量の低減に効果がある。
本実施例によれば、ＣＭＵＴのメンブレンにシリコン単結晶膜を用いるため、メンブレンの機械的特性を向上させることができる。
また、本発明は基板の接合工程が不要のため、従来のパーティクルや接合界面に発生するガスの影響が無くなり、歩留まりを向上させることができる。また、本実施例は上部電極間の配線と下部電極との間に低誘電率材料を成膜するため、寄生容量の増加を防止することができる。
また、本発明は基板の接合工程が不要のため、従来のパーティクルや接合界面に発生するガスの影響が無くなり、歩留まりを向上させることができる。また、本実施例は上部電極間の配線と下部電極との間に低誘電率材料を成膜するため、寄生容量の増加を防止することができる。
以上の各実施例のＣＭＵＴの製造方法によれば、機械特性のよいシリコン単結晶をメンブレンとする、ＣＭＵＴの歩留まりを向上させることが可能となるＣＭＵＴの製造方法を実現することができる。
また、これらにより作製されたＣＭＵＴは、建設・材料・医療分野の超音波探触子に好適に適用することができる。
また、これらにより作製されたＣＭＵＴは、建設・材料・医療分野の超音波探触子に好適に適用することができる。
１００：ＣＭＵＴ
１０１、２０１、４０１、５０１：ＣＭＵＴの１エレメント
２０３、４０３、５０３：メンブレン
２０４、４０４、５０４：キャビティ
２０５、３０５、４０５、５０５：貫通孔
２０６、４０６、５０６：上部電極
２０７、４０７、５０７：下部電極パッド
２０８、４０８、５０８：貫通配線
２０９、４０９、５０９：回路基板
２１０、４１０、５１０：下部電極
３０１、３０４：活性層
３０２：絶縁層
３０３：支持基板
３０６、３０９、６０５：酸化膜
３０７：Ｂｏｒｏｎ拡散されたＰｏｌｙ−Ｓｉ膜
３０８、３１０、４１２、６０６、６０７：Ｐｏｌｙ−Ｓｉ膜
３１１、６０４：レジスト
４１１：溝
５１１：配線
６０１、６０２：シリコン窒化膜
６０８：領域
１０１、２０１、４０１、５０１：ＣＭＵＴの１エレメント
２０３、４０３、５０３：メンブレン
２０４、４０４、５０４：キャビティ
２０５、３０５、４０５、５０５：貫通孔
２０６、４０６、５０６：上部電極
２０７、４０７、５０７：下部電極パッド
２０８、４０８、５０８：貫通配線
２０９、４０９、５０９：回路基板
２１０、４１０、５１０：下部電極
３０１、３０４：活性層
３０２：絶縁層
３０３：支持基板
３０６、３０９、６０５：酸化膜
３０７：Ｂｏｒｏｎ拡散されたＰｏｌｙ−Ｓｉ膜
３０８、３１０、４１２、６０６、６０７：Ｐｏｌｙ−Ｓｉ膜
３１１、６０４：レジスト
４１１：溝
５１１：配線
６０１、６０２：シリコン窒化膜
６０８：領域
Claims (5)
- 容量型超音波トランスデューサの製造方法であって、
支持基板上に、絶縁層を介して活性層を備えたＳＯＩ基板を用意する工程と、
前記活性層もしくは前記支持基板に貫通孔を形成する工程と、
前記活性層もしくは前記支持基板に形成された前記貫通孔から、前記絶縁層をエッチングする流体を導入し、該絶縁層をエッチングしてキャビティを形成する工程と、
前記絶縁層をエッチングして形成されたキャビティの内部に絶縁膜を形成する工程と、
前記キャビティの内部に絶縁膜を形成した後、前記貫通孔を封止する工程と、
を含むことを特徴とする容量型超音波トランスデューサの製造方法。 - 前記ＳＯＩ基板を用意する工程と前記貫通孔を形成する工程との間に、
前記支持基板上における前記ＳＯＩ基板の前記活性層と前記絶縁層をメンブレンの形状にパターニングする工程を更に含むことを特徴とする請求項１に記載の静電容量型トランスデューサの製造方法。 - 前記ＳＯＩ基板の前記活性層と前記絶縁層をメンブレンの形状にパターニングする工程の後に、
前記支持基板上における前記メンブレンの形状にパターニングされた領域の外周を含み前記ＳＯＩ基板上の活性層側を覆うように、前記ＳＯＩ基板における前記絶縁層のエッチングストップ層として機能するさらなる絶縁膜を成膜する工程と、
前記さらなる絶縁膜を成膜する工程の後に、前記メンブレンの形状にパターニングされた領域の外周と前記支持基板の一部の領域と接する前記さらなる絶縁膜の領域を残して、該領域以外の領域と接する前記さらなる絶縁膜の領域をエッチングする工程と、
を更に含むことを特徴とする請求項２に記載の容量型超音波トランスデューサの製造方法。 - 前記絶縁膜をエッチングする工程の後に、
前記活性層上に低誘電率材料を成膜する工程を、
更に含むことを特徴とする請求項３に記載の容量型超音波トランスデューサの製造方法。 - 前記ＳＯＩ基板を用意する工程と前記貫通孔を形成する工程との間に、
前記活性領域において前記メンブレンが形成される領域に対応して位置する前記支持基板の裏面側の領域を、所定の深さをエッチングする工程を、
更に含むことを特徴とする請求項１に記載の容量型超音波トランスデューサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008005274A JP5188188B2 (ja) | 2008-01-15 | 2008-01-15 | 容量型超音波トランスデューサの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008005274A JP5188188B2 (ja) | 2008-01-15 | 2008-01-15 | 容量型超音波トランスデューサの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009165931A JP2009165931A (ja) | 2009-07-30 |
| JP5188188B2 true JP5188188B2 (ja) | 2013-04-24 |
Family
ID=40967754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008005274A Expired - Fee Related JP5188188B2 (ja) | 2008-01-15 | 2008-01-15 | 容量型超音波トランスデューサの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5188188B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101761818B1 (ko) | 2011-08-23 | 2017-08-04 | 삼성전자주식회사 | 전기음향 변환기 및 그 제조 방법 |
| JP6278770B2 (ja) | 2014-03-19 | 2018-02-14 | キヤノン株式会社 | 被検体情報取得装置 |
| JP7141934B2 (ja) | 2018-12-03 | 2022-09-26 | 株式会社日立製作所 | 超音波トランスデューサ、その製造方法および超音波撮像装置 |
| CN113120849B (zh) * | 2020-01-16 | 2024-02-23 | 京东方科技集团股份有限公司 | 换能器元件及其制备方法、换能器 |
| EP4243273A1 (en) | 2022-03-08 | 2023-09-13 | Instytut Wysokich Cisnien Polskiej Akademii Nauk | An energy generation module and a method of energy harvesting using fluctuations of pressure |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5275565B2 (ja) * | 2004-06-07 | 2013-08-28 | オリンパス株式会社 | 静電容量型超音波トランスデューサ |
| JP4733988B2 (ja) * | 2005-01-21 | 2011-07-27 | オリンパス株式会社 | 体腔内超音波診断システム |
| JP2006198239A (ja) * | 2005-01-21 | 2006-08-03 | Olympus Corp | 体腔内超音波診断システム |
| US7037746B1 (en) * | 2004-12-27 | 2006-05-02 | General Electric Company | Capacitive micromachined ultrasound transducer fabricated with epitaxial silicon membrane |
| JP2007088639A (ja) * | 2005-09-20 | 2007-04-05 | Seiko Epson Corp | 振動子、振動子の製造方法、および電子機器 |
| JP4804961B2 (ja) * | 2006-03-03 | 2011-11-02 | オリンパスメディカルシステムズ株式会社 | 超音波振動子及びそれを搭載した体腔内超音波診断装置 |
-
2008
- 2008-01-15 JP JP2008005274A patent/JP5188188B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009165931A (ja) | 2009-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8466522B2 (en) | Element array, electromechanical conversion device, and process for producing the same | |
| US8665672B2 (en) | Process for producing capacitive electromechanical conversion device, and capacitive electromechanical conversion device | |
| US9143877B2 (en) | Electromechanical transducer device and method of making the same | |
| JP5305993B2 (ja) | 容量型機械電気変換素子の製造方法、及び容量型機械電気変換素子 | |
| CN101177234B (zh) | 电子装置及其制造方法 | |
| JP4142040B2 (ja) | 高分子基コンデンサー超音波エネルギー転換器の製造方法 | |
| JP2010004199A (ja) | 超音波トランスデューサおよびその製造方法 | |
| JP5778914B2 (ja) | 電気機械変換装置の製造方法 | |
| JP4531980B2 (ja) | 容量性超音波変換器を製造する方法 | |
| KR20080090555A (ko) | 컨덴서 마이크로폰 | |
| JP5188188B2 (ja) | 容量型超音波トランスデューサの製造方法 | |
| JP2008098697A (ja) | 超音波トランスデューサおよびその製造方法 | |
| JP4503423B2 (ja) | 容量性マイクロマシン超音波振動子及びその製造方法、並びに、超音波トランスデューサアレイ | |
| JP2014146802A (ja) | 亀裂抵抗性膜構造を有する微小電気機械システムデバイスおよびその作製方法 | |
| US20160001324A1 (en) | Electromechanical transducer and method for manufacturing the same | |
| KR20130022083A (ko) | 초음파 변환기 및 그 제조 방법 | |
| JP5728635B2 (ja) | 超音波振動子ユニット及び超音波プローブ | |
| JP4355273B2 (ja) | 静電容量型センサ及びその製造方法 | |
| JP2010098454A (ja) | 機械電気変換素子 | |
| Mescher et al. | Novel MEMS microshell transducer arrays for high-resolution underwater acoustic imaging applications | |
| JP2013219303A (ja) | 半導体装置およびその製造方法 | |
| JP5513239B2 (ja) | 電気機械変換装置及びその製造方法 | |
| JP2011259186A (ja) | 静電容量型電気機械変換装置及びその製造方法 | |
| JP2023076303A (ja) | 超音波トランスデューサの製造方法 | |
| JP5859049B2 (ja) | 静電容量型電気機械変換装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120622 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130122 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160201 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5188188 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160201 Year of fee payment: 3 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| LAPS | Cancellation because of no payment of annual fees |