JP5181960B2 - シリーズレギュレータおよび電源制御用半導体集積回路 - Google Patents

Description

本発明は、定電圧電源回路さらにはシリーズレギュレータおよびそれを構成する電源制御用半導体集積回路（シリーズレギュレータＩＣ）に関し、特にオン／オフ制御機能と入力の過電圧保護機能を備えたシリーズレギュレータＩＣに利用して有効な技術に関する。

シリーズレギュレータにおいて過電圧状態からＩＣの内部回路を保護するため、例えば特許文献１に記載されている図３に示すような入力の電圧監視回路を設けたシリーズレギュレータＩＣがある。このシリーズレギュレータＩＣは、電圧入力端子４と出力端子６との間に接続された制御用トランジスタＱ１１と、出力電圧Ｖｏｕｔを抵抗Ｒ１１，Ｒ１２で分圧したフィードバック電圧ＶFBと参照電圧Ｖrefとの電位差に応じて前記制御用トランジスタＱ１１を制御するための誤差アンプＯＰ１１と、入力の過電圧を検出するコンパレータＯＰ１２などを備える。

図３のシリーズレギュレータＩＣは、制御用トランジスタＱ１１で入力電圧を降圧し分圧抵抗Ｒ１１，Ｒ１２の抵抗比によって決まる所定の出力電圧を生成するものであり、分圧抵抗Ｒ１１，Ｒ１２を内蔵しているため出力電圧を変えることはできない。入力の過電圧保護機能を備えた図３のシリーズレギュレータＩＣにおいては、電圧入力端子４と出力端子６とグランド端子９、および入力電圧Ｖｉｎを抵抗Ｒ１７，Ｒ１８で分圧した電圧をコンパレータＯＰ１２に入力するための端子５、合わせて４個の外部端子が設けられている。
特開２０００−３０５６３９号公報

上記従来のシリーズレギュレータは外部端子数が少ないという利点があるものの、出力電圧が固定されているとともに外部から動作を停止させる機能を備えていないため、ユーザの使い勝手が悪いという不具合がある。一方、入力の過電圧保護機能の他に、出力電圧の調整機能およびオン／オフ制御機能を設けたシリーズレギュレータＩＣとして図４に示すような構成を備えたものが考えられる。

図４のシリーズレギュレータＩＣは、電圧入力端子ＩＮと出力端子ＯＵＴとの間に接続された制御用トランジスタＱ１と、出力電圧Ｖｏｕｔを外付けの抵抗Ｒ１，Ｒ２で分圧したフィードバック電圧ＶFBと参照電圧Ｖrefとの電位差に応じて前記制御用トランジスタＱ１を制御するための誤差アンプＡＭＰと、入力の過電圧および低電圧を検出するコンパレータＣＭＰ１およびＣＭＰ２などを設けたものである。このシリーズレギュレータは、外付けの抵抗Ｒ１，Ｒ２の比を変えることで入力電圧を降圧した任意の出力電圧を生成することができる。

また、外部からの指令（オン／オフ制御信号）を判別するインバータＩＮＶを設けて、誤差アンプＡＭＰにバイアスを与えるバイアス回路ＢＩＡＳをオフさせることで制御用トランジスタＱ１の駆動を停止する機能を有するように構成されている。

入力の過電圧保護機能の他に、出力電圧の調整機能およびオン／オフ制御機能を設けた図４のようなシリーズレギュレータＩＣにおいては、電圧入力端子ＩＮと出力端子ＯＵＴおよびグランド端子ＧＮＤの他に、フィードバック電圧ＶFBを入力するための端子ＦＢ、オン／オフ制御信号を入力するための制御端子ＣＮＴ、入力電圧Ｖｉｎを抵抗Ｒ３，Ｒ４で分圧した電圧をコンパレータＣＭＰ１に入力するための端子ＯＶＰ、合わせて６個の外部端子が必要となる。そのため、チップサイズが増加しチップコストが高くなるという課題がある。

この発明の目的は、外部端子数の増加が少なく、入力の過電圧保護機能、出力電圧の調整機能およびオン／オフ制御機能を備えたシリーズレギュレータを提供できるようにすることにある。

上記目的を達成するため、この発明は、入力端子と出力端子との間に接続された制御用トランジスタと、前記制御用トランジスタを駆動制御する制御回路と、所定の外部端子の電圧を、第１の判定レベルを基準にして監視して入力電圧の過電圧状態を判別する第１判定回路と、前記所定の外部端子の電圧を、前記第１の判定レベルよりも低い第２の判定レベルを基準にして監視して外部制御信号の状態を判別する第２判定回路と、を備え、前記第１判定回路の出力に基づいて前記制御用トランジスタをオフ状態にさせ、前記第２判定回路の出力に基づいて前記制御回路の少なくとも一部の動作を停止させるように構成したものである。

ここで、望ましくは、前記制御回路は、出力電圧を分圧した電圧と所定の参照電圧との電位差に応じた電圧を出力する誤差アンプを備え、前記第２判定回路の出力に基づいて前記誤差アンプの動作を停止させるように構成する。

上記した手段によれば、入力電圧の過電圧状態を判定する第１判定回路と外部制御信号の状態を判定する第２判定回路が共通の外部端子の電圧を監視してそれぞれの判定を行なうことができるため、本来２つ必要であった外部端子を１つ減らすことができる。

また、望ましくは、出力電圧を分圧した電圧を受ける外部端子を備えるように構成する。これにより、出力電圧を分圧する抵抗の比を変えることで出力電圧を調整することができるため、所望のレベルの出力電圧を発生させることができる。

さらに、望ましくは、前記所定の外部端子の電圧を、前記第１の判定レベルと前記第２の判定レベルの中間の第３の判定レベルを基準にして監視して入力電圧の低電圧状態を判別する第３判定回路を備え、前記第３判定回路の出力に基づいて前記制御用トランジスタをオフ状態にさせるように構成する。これにより、入力電圧の低電圧状態を検出する機能を持たせることができる上、そのように機能を増やしても外部端子数を増やす必要がないので、チップサイズの増大を抑制することができる。

また、上記のような構成を有する電源制御用半導体集積回路と、前記入力端子に印加される入力電圧を電源電圧とし前記外部制御信号を入力とする論理ゲート回路と、該論理ゲート回路の出力端子と接地点との間に接続され前記入力電圧を分圧する分圧手段と、を備え、前記分圧手段より分圧された電圧が前記所定の外部端子に外部より印加されるようにシリーズレギュレータを構成する。

あるいは、上記のような構成を有する電源制御用半導体集積回路と、該半導体集積回路の外部において前記入力端子と接地点との間に接続され入力電圧を分圧する分圧手段と、前記半導体集積回路の外部において前記所定の外部端子と接地点との間に接続されゲート端子もしくはベース端子に前記外部制御信号が入力されるスイッチ素子と、を備え、前記分圧手段より分圧された電圧が前記所定の外部端子に印加されるようにシリーズレギュレータを構成する。

これにより、外部端子数の少ない電源制御用半導体集積回路を用いて、入力の過電圧保護機能、出力電圧の調整機能およびオン／オフ制御機能を備えたシリーズレギュレータを実現することができ、システム全体のコストアップを抑えることができる。

本発明によると、外部端子数の増加が少なく、入力の過電圧保護機能、出力電圧の調整機能およびオン／オフ制御機能を備えたシリーズレギュレータを実現することができるという効果がある。

以下、本発明の好適な実施の形態を図面に基づいて説明する。

図１は、本発明を適用したシリーズレギュレータの一実施形態を示す。なお、特に限定されるわけではないが、図１において一点鎖線Ａで囲まれている範囲の回路を構成する素子は、１個の半導体チップ上に形成され、半導体集積回路（シリーズレギュレータＩＣ）として構成される。Ｃ１は入力電圧Ｖｉｎを安定化させる外付けの平滑コンデンサ、Ｃ２は出力電圧Ｖｏｕｔを安定化させる外付けの平滑コンデンサである。

この実施形態におけるシリーズレギュレータＩＣは、電圧入力端子ＩＮと出力端子ＯＵＴとの間に接続された制御用トランジスタＱ１と、Ｑ１のベース電圧を制御するオープンコレクタのトランジスタＱ２と、出力電圧Ｖｏｕｔを外付けの抵抗Ｒ１，Ｒ２で分圧したフィードバック電圧ＶFBと参照電圧Ｖrefとの電位差に応じて前記トランジスタＱ２を介して制御用トランジスタＱ１を制御するための誤差アンプＡＭＰを備える。このシリーズレギュレータは、外付けの抵抗Ｒ１，Ｒ２の比を変えることで入力電圧を降圧した任意の出力電圧を生成することができる。

また、入力の過電圧を検出するコンパレータＣＭＰ１および低電圧を検出するコンパレータＣＭＰ２を備え、該コンパレータＣＭＰ１およびＣＭＰ２の出力で、前記トランジスタＱ２のベースと接地点との間に設けられたトランジスタＱ３をオンさせることによってＱ２をオフさせて制御用トランジスタＱ１をオフさせることができるように構成されている。

さらに、外部からの指令（オン／オフ制御信号）ＣＥを判別するコンパレータＣＭＰ３を備え、該コンパレータＣＭＰ３の出力で誤差アンプＡＭＰにバイアスを与えるバイアス回路ＢＩＡＳをオフさせることによって制御用トランジスタＱ１の駆動を停止する機能を有するように構成されている。コンパレータＣＭＰ１〜ＣＭＰ３は、入力電圧Ｖｉｎを電源電圧として動作する。

この実施形態のシリーズレギュレータＩＣにおいては、入力電圧Ｖｉｎを抵抗Ｒ３，Ｒ４で分圧した電圧をコンパレータＣＭＰ１，ＣＭＰ２に入力するための端子と前記オン／オフ制御信号ＣＥを入力するコンパレータＣＭＰ３に入力するための端子とを共用させている。コンパレータＣＭＰ１〜ＣＭＰ３の非反転入力端子に印加される参照電圧Ｖref1，Ｖref2，Ｖref3を変えることによって１つの端子の入力をそれぞれの判定レベルで判別することが可能となる。ここでは、例えばＶref1＞Ｖref2＞Ｖref3となるように設定される。

入力電圧Ｖｉｎを抵抗Ｒ３，Ｒ４で分圧した電圧を入力するための端子とオン／オフ制御信号ＣＥを入力するための端子とを共用可能にするため、この実施形態では、前段に入力電圧Ｖｉｎを電源電圧とするインバータＩＮＶ１を設けるとともに、このインバータＩＮＶ１の出力端子と接地点との間に分圧用の抵抗Ｒ３，Ｒ４を直列に接続し、Ｒ３，Ｒ４で分圧した電圧を共用端子ＣＮＴ／ＯＶＰに入力するように構成されている。

このように構成されている場合、インバータＩＮＶ１にオン／オフ制御信号ＣＥを入力させ、制御信号ＣＥをロウレベルにすると、インバータＩＮＶ１の出力がハイレベルに変化して抵抗Ｒ３，Ｒ４に入力電圧Ｖｉｎと同じ電圧を印加できるので、端子を別々に設けている図４の端子ＯＶＰと同じ状態になる。つまり、ＣＥ＝“Ｌ”でレギュレータＩＣは入力電圧を監視する動作状態となる。

一方、制御信号ＣＥをハイレベルにすると、インバータＩＮＶ１の出力がロウレベルに変化して抵抗Ｒ３，Ｒ４に接地電位（０Ｖ）が印加されて、端子ＣＮＴ／ＯＶＰは０Ｖにされるため、コンパレータＣＭＰ３はオン／オフ制御信号ＣＥがハイレベルにされたことを検知することができる。コンパレータＣＭＰ３は制御信号ＣＥがハイレベルのときにロウレベルの信号を出力して、バイアス回路ＢＩＡＳが誤差アンプＡＭＰへのバイアスの供給を停止するように構成することによって、ＣＥ＝“Ｈ”でレギュレータＩＣは出力停止状態となる。

これによって、本実施形態のシリーズレギュレータＩＣの外部端子は、電圧入力端子ＩＮと出力端子ＯＵＴおよびグランド端子ＧＮＤと、フィードバック電圧ＶFBを入力するための端子ＦＢ、オン／オフ制御信号ＣＥを入力するための共用端子ＣＮＴ／ＯＶＰ、合わせて５個の外部端子で済むようになる。従って、同じ機能を有する図４のレギュレータＩＣよりも外部端子数を１つ少なくすることができる。

図２には、図１の実施形態のシリーズレギュレータの変形例を示す。図１では入力電圧の過電圧状態検出用の分圧抵抗Ｒ３，Ｒ４をインバータＩＮＶ１の出力端子と接地点との間に接続しているのに対し、この変形例では過電圧検出用の分圧抵抗Ｒ３，Ｒ４を入力ラインもしくは入力端子ＩＮと接地点との間に接続している。また、インバータＩＮＶ１を設ける代わりに、分圧抵抗Ｒ３とＲ４との接続ノードと接地点との間にＮチャネルＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）からなるスイッチトランジスタＳＷ１を設け、そのゲート端子にオン／オフ制御信号ＣＥを入力するように構成している。

この変形例の場合、オン／オフ制御信号ＣＥをロウレベルにすると、スイッチトランジスタＳＷ１がオフ状態にされ、抵抗Ｒ４に電流が流れＲ３とＲ４の抵抗比で入力電圧Ｖｉｎを分圧した電圧を共用端子ＣＮＴ／ＯＶＰに印加するので、端子を別々に設けている図４の端子ＯＶＰと同じ状態になる。つまり、ＣＥ＝“Ｌ”でレギュレータＩＣは入力電圧を監視する動作状態となる。

一方、制御信号ＣＥをハイレベルにすると、スイッチトランジスタＳＷ１がオン状態にされ、抵抗Ｒ３とＲ４との接続ノードの電位が接地電位（０Ｖ）に引き下げられて、端子ＣＮＴ／ＯＶＰは０Ｖに近い電位にされるため、コンパレータＣＭＰ３はオン／オフ制御信号ＣＥがハイレベルにされたことを検知することができる。ＣＥがハイレベルのときにコンパレータＣＭＰ３はロウレベルを出力して、バイアス回路ＢＩＡＳが誤差アンプＡＭＰへのバイアスの供給を停止するように構成されているため、ＣＥ＝“Ｈ”でレギュレータＩＣは出力停止状態となる。

この変形例においても、レギュレータＩＣの外部端子数を５個とすることができ、同じ機能を有する図４のレギュレータＩＣよりも外部端子数を１つ少なくすることができる。

以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではない。例えば前記実施形態では、入力電圧Ｖｉｎの過電圧状態と低電圧状態およびオン／オフ制御信号ＣＥのハイレベル状態（オフ指令状態）を判別する判定回路としてそれぞれコンパレータを使用しているが、分圧抵抗Ｒ３，Ｒ４の抵抗比や参照電圧Ｖref2を適当に設定し、ＣＭＯＳインバータのＰ−ＭＯＳまたはＮ−ＭＯＳを定電流源あるいは抵抗に置き換えることで電源依存性の少ない論理しきい値を有するようにしたインバータを使用することによって、コンパレータＣＭＰ１またはＣＭＰ２をインバータで置き換えることも可能である。

また、図１や図２のレギュレータにおいて、コンパレータＣＭＰ１〜ＣＭＰ３の後段にこれらの出力を判定して内部制御信号を生成するロジック回路を設けるようにしても良い。さらに、前記実施形態では、入力電圧の低電圧状態を検出するコンパレータＣＭＰ２を設けているが、このコンパレータ（低電圧検出機能）を省略して入力電圧の過電圧状態を検出する過電圧保護機能のみを備えるように構成してもよい。

また、前記実施形態では、出力電圧を分圧してフィードバック電圧を生成する抵抗Ｒ１，Ｒ２を外部素子で構成するとともに、分圧された電圧を受けるフィードバック端子ＦＢをチップに設けたレギュレータＩＣを示したが、分圧抵抗Ｒ１，Ｒ２をチップ内に有するレギュレータＩＣにも適用することができる。その場合、５個の外部端子が必要になるところが、本発明を適用することで、４個の外部端子で済むようになる。

以上の説明では、本発明をシリーズレギュレータＩＣに適用した例を説明したが、本発明にそれに限定されるものではなく、入力電圧の監視機能および外部からのオン／オフ制御機能を持たせたい定電圧電源回路や充電制御用ＩＣにも利用することができる。

本発明を適用したシリーズレギュレータＩＣの一実施形態を示す回路構成図である。 図１のシリーズレギュレータＩＣの変形例を示す回路構成図である。 従来のシリーズレギュレータＩＣの一例を示す回路構成図である。 本発明に先立って検討したシリーズレギュレータＩＣの一例を示す回路構成図である。

符号の説明

ＡＭＰ 誤差アンプ
ＣＭＰ１ 過電圧監視用のコンパレータ（第１判定回路）
ＣＭＰ２ 低電圧監視用のコンパレータ（第３判定回路）
ＣＭＰ３ オン／オフ制御信号監視用のコンパレータ（第２判定回路）
Ｑ１ 制御用トランジスタ

Claims (6)

1. 入力端子と出力端子との間に接続された制御用トランジスタと、
   前記制御用トランジスタを駆動制御する制御回路と、
   所定の外部端子の電圧を、第１の判定レベルを基準にして監視して入力電圧の過電圧状態を判別する第１判定回路と、
   前記所定の外部端子の電圧を、前記第１の判定レベルよりも低い第２の判定レベルを基準にして監視して外部制御信号の状態を判別する第２判定回路と、
   を備え、前記第１判定回路の出力に基づいて前記制御用トランジスタをオフ状態にさせ、前記第２判定回路の出力に基づいて前記制御回路の少なくとも一部の動作を停止させるように構成されていることを特徴とする電源制御用半導体集積回路。
2. 前記制御回路は、出力電圧を分圧した電圧と所定の参照電圧との電位差に応じた電圧を出力する誤差アンプを備え、前記第２判定回路の出力に基づいて前記誤差アンプの動作を停止させるように構成されていることを特徴とする請求項１に記載の電源制御用半導体集積回路。
3. 出力電圧を分圧した電圧を受ける外部端子を備えることを特徴とする請求項２に記載の電源制御用半導体集積回路。
4. 前記所定の外部端子の電圧を、前記第１の判定レベルと前記第２の判定レベルの中間の第３の判定レベルを基準にして監視して入力電圧の低電圧状態を判別する第３判定回路を備え、前記第３判定回路の出力に基づいて前記制御用トランジスタをオフ状態にさせるように構成されていることを特徴とする請求項１〜３のいずれかに記載の電源制御用半導体集積回路。
5. 請求項１〜４のいずれかに記載の電源制御用半導体集積回路と、前記入力端子に印加される入力電圧を電源電圧とし前記外部制御信号を入力とする論理ゲート回路と、該論理ゲート回路の出力端子と接地点との間に接続され前記入力電圧を分圧する分圧手段と、を備え、前記分圧手段より分圧された電圧が前記所定の外部端子に外部より印加されていることを特徴とするシリーズレギュレータ。
6. 請求項１〜４のいずれかに記載の電源制御用半導体集積回路と、該半導体集積回路の外部において前記入力端子と接地点との間に接続され入力電圧を分圧する分圧手段と、前記半導体集積回路の外部において前記所定の外部端子と接地点との間に接続されゲート端子もしくはベース端子に前記外部制御信号が入力されるスイッチ素子と、を備え、前記分圧手段より分圧された電圧が前記所定の外部端子に印加されていることを特徴とするシリーズレギュレータ。

Images