JP5181369B2 - 電子回路基板およびその製造方法 - Google Patents

電子回路基板およびその製造方法 Download PDF

Info

Publication number
JP5181369B2
JP5181369B2 JP2010033533A JP2010033533A JP5181369B2 JP 5181369 B2 JP5181369 B2 JP 5181369B2 JP 2010033533 A JP2010033533 A JP 2010033533A JP 2010033533 A JP2010033533 A JP 2010033533A JP 5181369 B2 JP5181369 B2 JP 5181369B2
Authority
JP
Japan
Prior art keywords
substrate
external terminal
recess
circuit board
electronic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010033533A
Other languages
English (en)
Other versions
JP2011171491A (ja
Inventor
元 安部
吾朗 出田
耕平 佐藤
剛 田邊
祥久 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010033533A priority Critical patent/JP5181369B2/ja
Publication of JP2011171491A publication Critical patent/JP2011171491A/ja
Application granted granted Critical
Publication of JP5181369B2 publication Critical patent/JP5181369B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、電子回路基板およびその製造方法に関し、特に、外部端子を備えた電子回路基板およびその製造方法に関するものである。
従来、別の電子回路基板の基板挿入孔に挿入して実装するための外部端子(リード端子)を有する電子回路基板が使用されている。このような電子回路基板としては、たとえばハイブリッドIC(Integrated Circuit)がある。ハイブリッドICは、1枚のプリント配線板上にICチップなどの電子部品が集積され、1つの部品として別の電子回路基板に実装されるよう扱われる。
上記の従来の電子回路基板では、電子回路基板の電源線や信号線の入出力用に、電子回路基板のプリント配線板の端部に引出し線が設けられている。この引出し線に金属製の外部端子(リード端子)が接続されている。従来の電子回路基板は、この外部端子(リード端子)によって別の電子回路基板に電気的に接続されている。たとえば、外部端子は、電子回路基板のプリント配線板の端部の電極パッドに嵌合された状態ではんだ付けされている。電子回路基板は、外部端子が別の電子回路基板の基板挿入孔に挿入されることによって別の電子回路基板に実装されている。
電子回路基板のプリント配線板の端部の電極パッドに外部端子をはんだ付けする場合、プリント配線板の材質の線膨張係数と外部端子の材質の線膨張係数とが異なることから、はんだ接合部に熱応力が発生する。
たとえば、特開平11−64138号公報(特許文献1)では、リジット回路基板の回路パターンとセンサの電気接続端子との半田付け部に作用する熱膨張または熱収縮時の応力を電気接続端子自体で吸収し得るセンサ端子構造が提案されている。
このセンサ端子構造の電気接続端子は、樹脂製のセンサハウジングにインサート成形されたインサート固定支持部の幅および厚さよりも小さい幅および厚さに形成された応力吸収部を有している。リジット回路基板の回路パターンとセンサの電気接続端子との半田付け部が応力吸収部に形成されている。これにより、半田付けの際にリジット回路基板と電気接続端子との熱膨張率の違いにより生じる熱応力を応力吸収部で吸収することができると上記公報には記載されている。
特開平11−64138号公報
しかしながら、上記公報に記載の技術では、熱応力を吸収するために電気接続端子に応力吸収部を設ける必要がある。そのため、電気接続端子の形状に制約があるので、電気接続端子の設計が困難である。
本発明は、上記課題を鑑みてなされたものであり、その目的は、基板の熱膨張を抑制することにより設計が容易な電子回路基板およびその製造方法を提供することである。
本発明の電子回路基板は、表面に凹部を有し、かつ樹脂を含む材質よりなる基板と、凹部の側壁上と基板の表面上とに形成され、かつ金属を含む材質よりなる電極パッドと、基板の表面側と表面に対向する背面側とから基板を挟み込んだ状態で電極パッドにはんだ付けされ、かつ導電性を有する外部端子とを備えている。凹部は、基板の厚さ方向に基板を貫通するよう形成されている。外部端子は突起部を含んでいる。突起部は、凹部に挿入されるよう構成されている。凹部は、複数個の凹部分を含んでいる。突起部は、複数個の突起部分を含んでいる。複数個の突起部分の各々は、複数個の凹部分の各々に挿入されるよう構成されている。複数個の突起部分は、表面側に配置された2個以上の突起部分と、裏面側に配置された2個以上の突起部分とを有している。
本発明の電子回路基板の製造方法は、樹脂を含む材質よりなる基板であって、基板の表面に形成された凹部の側壁上と表面上とに金属を含む材質よりなる電極パッドが形成された基板を準備する工程と、基板の表面側と表面に対向する背面側とから基板を挟み込むように導電性を有する外部端子を配置する工程と、電極パッドに外部端子をはんだ付けする工程とを備えている。凹部は、基板の厚さ方向に基板を貫通するよう形成されている。外部端子は突起部を含んでいる。突起部は、凹部に挿入されるよう構成されている。凹部は、複数個の凹部分を含んでいる。突起部は、複数個の突起部分を含んでいる。複数個の突起部分の各々は、複数個の凹部分の各々に挿入されるよう構成されている。複数個の突起部分は、表面側に配置された2個以上の突起部分と、裏面側に配置された2個以上の突起部分とを有している。
本発明によれば、樹脂を含む材質よりなる基板の表面の凹部の側壁上と基板の表面上とに形成された金属を含む材質よりなる電極パッドを備えているため、基板の熱膨張を抑制することができる。これにより、基板を挟み込んだ状態で電極パッドにはんだ付けされた導電性を有する外部端子に熱膨張に起因する応力を吸収する部分を設ける必要がないため、外部端子の形状の自由度が高くなり、外部端子の設計を容易にすることができる。
本発明の実施の形態1における電子回路基板の概略平面図である。 本発明の実施の形態1における電子回路基板が別の電子回路基板に実装された状態を示す概略斜視図である。 図1のP部を示す概略平面図である。 図3のIV−IV線に沿う概略断面図である。 本発明の実施の形態1における電子回路基板の変形例の概略断面図であって、その断面位置は図4に対応する断面位置である。 本発明の実施の形態1における電子回路基板の製造方法の第1工程を示す概略断面図である。 本発明の実施の形態1における電子回路基板の製造方法の第2工程を示す概略断面図である。 本発明の実施の形態1における電子回路基板の製造方法の第3工程を示す概略断面図である。 本発明の実施の形態2における電子回路基板の概略平面図であって、図1のP部に対応する部分の概略平面図である。 図9のX−X線に沿う概略断面図である。 本発明の実施の形態2における電子回路基板の変形例の概略断面図であって、その断面位置は図10に対応する断面位置である。 本発明の実施の形態2における電子回路基板の製造方法の第1工程を示す概略断面図である。 本発明の実施の形態2における電子回路基板の製造方法の第2工程を示す概略断面図である。 本発明の実施の形態2における電子回路基板の製造方法の第3工程を示す概略断面図である。 本発明の実施の形態3における電子回路基板の概略平面図であって、図1のP部に対応する部分の概略平面図である。 図15のXVI−XVI線に沿う概略断面図である。 本発明の実施の形態3における電子回路基板の変形例1の概略断面図であって、その断面位置は図16に対応する断面位置である。 本発明の実施の形態3における電子回路基板の変形例2の概略断面図であって、その断面位置は図16に対応する断面位置である。 本発明の実施の形態3における電子回路基板の変形例3の概略断面図であって、その断面位置は図16に対応する断面位置である。 本発明の実施の形態4における電子回路基板の概略平面図であって、図1のP部に対応する部分の概略平面図である。 図20のXXI−XXI線に沿う概略断面図である。 本発明の実施の形態4における電子回路基板の変形例1の概略断面図であって、その断面位置は図21に対応する断面位置である。 本発明の実施の形態4における電子回路基板の変形例2の概略断面図であって、その断面位置は図21に対応する断面位置である。 本発明の実施の形態4における電子回路基板の変形例3の概略断面図であって、その断面位置は図21に対応する断面位置である。 本発明の実施の形態5における電子回路基板の概略平面図であって、図1のP部に対応する部分の概略平面図である。 図25のXXVI−XXVI線に沿う概略断面図である。 本発明の実施の形態5における電子回路基板の変形例の概略断面図であって、その断面位置は図26に対応する断面位置である。
以下、本発明の実施の形態について図に基づいて説明する。
(実施の形態1)
最初に本実施の形態の電子回路基板の構成について説明する。
図1および図2を参照して、本実施の形態の電子回路基板1は、基板2と、外部端子(リード端子)3と、電子部品6とを主に有している。
電子回路基板1においては、基板2上に電子部品6が集積されている。電子回路基板1は、たとえばハイブリッドICである。電子回路基板1は、外部端子3が別の電子回路基板8の基板挿入孔9に挿入されてはんだ付けされることによって、別の電子回路基板8に実装される。
基板2は、樹脂を含む材質よりなっている。基板2は、たとえばガラスエポキシ樹脂基材からなっている。基板2の片面または両面には、配線パターン7が形成されている。配線パターン7は、たとえば電源線または信号線を構成している。配線パターン7は、たとえば銅で構成された電気回路をフォトエッチングまたはめっき法で形成することにより構成されている。基板2は、たとえばプリント配線板である。
基板2の端部に電源線または信号線などの配線パターン7が引き出されている。引き出された配線パターン7の端に電極パッド5が形成されている。電極パッド5は電子回路基板1の端部に形成されている。電極パッド5は、金属を含む材質よりなっている。
基板2の表面側と表面に対向する背面側とから基板2を挟み込んだ状態で電極パッド5に外部端子3がはんだ付けされている。外部端子3は、導電性を有している。外部端子3は、別の電子回路基板8の基板挿入孔9に挿入されることにより別の電子回路基板8に電気的に接続されるよう構成されている。外部端子3の一方端は、基板2を挟み込むよう構成されている。外部端子3の他方端は、たとえば先端に向かって径が小さくなるよう構成されている。
図3および図4を参照して、基板2は、その表面に凹部4を有している。凹部4は、たとえば平面視において円形に形成されている。凹部4は、基板2の厚さ方向の両面に形成されている。なお、凹部4は、基板2の厚さ方向の片面に形成されていてもよい。凹部4は基板2の端部に形成されている。なお凹部4は、基板2の表面処理によって形成される凹凸より大きな寸法で形成されている。
電極パッド5は、凹部4の壁(側壁4aおよび底壁)上と基板2の表面上とに形成されている。電極パッド5は、凹部4を覆うように形成されている。基板2の厚さ方向の両面に電極パッド5が形成されている。電極パッド5は、たとえばめっきで構成されている。めっきは、たとえば銅めっきで構成されている。
外部端子3は、基板2の表面側と表面に対向する背面側とから基板2を挟み込むよう構成されている。外部端子3は、凹部4の上方を覆うように配置されている。外部端子3と電極パッド5とがはんだ10によってはんだ付けされている。
はんだ10は、基板2の厚さ方向の両面において、外部端子3と電極パッド5との間の空間を充填するよう形成されている。はんだ10は、凹部4内の空間にも形成されている。はんだ10によってはんだ付けされることにより、外部端子3と電極パッド5とが電気的に接続されている。
なお、図5に示すように、凹部4は、基板2の厚さ方向に基板2を貫通するよう形成されていてもよい。図5を参照して、本実施の形態の変形例の凹部4は、基板2の厚さ方向に基板2を貫通するよう構成されており、いわゆるスルーホールを構成している。側壁4aが基板2の厚さ方向の両面を貫通するように構成されている。側壁4a上の全面に電極パッド5が形成されている。
はんだ10は、凹部4の側壁4a上に形成された電極パッド5の内周側の空間を充填するように形成されている。はんだ10は、凹部4内の空間を通じて基板2の厚さ方向に基板2を貫通するよう形成されている。
次に本実施の形態の電子回路基板の製造方法について説明する。
図6を参照して、樹脂を含む材質よりなる基板2であって、基板2の表面に形成された凹部4の側壁4a上と表面上とに金属を含む材質よりなる電極パッド5が形成された基板2が準備される。凹部4は、一般的な非貫通ビアまたはスルーホールと同様に形成され得る。電極パッド5は、たとえばめっき処理により形成され得る。このめっきは、たとえば銅めっきが適用され得る。外部端子3が準備される。外部端子3が基板2を挟み込むように図6中矢印AXの方向に移動される。
図7を参照して、基板2の表面側と表面に対向する背面側とから基板2を挟み込むように導電性を有する外部端子3が配置される。外部端子3が基板2を挟み込んだ状態で凹部4の上方を覆うように配置される。この位置で外部端子3が電極パッド5に仮固定される。
図8を参照して、外部端子3が電極パッド5に仮固定された状態で、電子回路基板1が図8中矢印AY方向に移動され、はんだ槽11に貯留された溶融はんだ12に浸漬される。外部端子3と電極パッド5との間に、溶融はんだ12の表面張力によって、溶融はんだ12が濡れ広がる。これにより、基板2を挟み込んだ状態で電極パッド5に外部端子3がはんだ付けされる。このようにして、図4に示す電子回路基板1が製造される。
次に本実施の形態の作用効果について説明する。
たとえば、基板2がプリント配線板であって、その基材の材質がガラスエポキシ樹脂の場合、線膨張係数は、ガラス転移点Tg=140℃前をα1、Tg後をα2とすると、α1/α2=65/270ppm/℃である。したがって、室温20℃、実装温度250℃とすると、板厚1.6mmのプリント配線板の基材は、熱膨張により、プリント配線板の基材の厚さ方向に約60μm膨張する。このプリント配線板の熱膨張によって、プリント配線板を挟み込んだ状態で取り付けられた外部端子3がプリント配線板の厚さ方向に広げられて塑性変形してしまう。
プリント配線板の基材は、熱膨張によって、その厚さ方向に約60μm膨張するので、プリント配線板の基材の片側は約30μm膨張する。たとえばPb(鉛)フリーはんだの場合、引張試験で約40%の伸長ではんだはく離が発生することから、はんだ厚を70μmとすると、約28μmの伸長ではんだはく離が発生してしまうことになる。したがって、プリント配線板の基材の片側が約30μm膨張し、外部端子3が塑性変形した後、プリント配線板の基材が収縮した際には、はんだが約30μm伸長されるため、はんだはく離が発生してしまう。
このように、基板2の材質および厚さと、外部端子3の材質および形状と、はんだの材質および厚さに起因して、実装時の熱膨張、収縮によってはんだ接合部に熱応力が発生する。そして、この熱応力によりはんだはく離が発生する。はんだはく離の結果、実装不良が発生する。
上記の場合、はんだ厚が80μmから90μmであれば、はんだはく離を抑制可能であるが、基板2と外部端子3との間の空間が広くなるため、外部端子3の基板2の厚さ方向の寸法が大きくなってしまう。また、はんだ厚が大きくなるため、製造コストが高くなってしまう。
一方、たとえば銅めっきの場合、20℃から250℃に温度が上昇すると、厚さ1.6mmに対して5〜6μm程度しか熱膨張しない。したがって、たとえば銅めっきからなる電極パッド5を基板2の表面に設けることにより基板2の熱膨張を抑制し得る。
本実施の形態の電子回路基板によれば、樹脂を含む材質よりなる基板2の表面の凹部4の側壁4a上に金属を含む材質よりなる電極パッド5が形成されている。電極パッド5の線膨張係数が基板2の線膨張係数より小さいため、電極パッド5により基板2の膨張が抑えられるので、基板2の熱膨張を抑制することができる。電極パッド5が基板2の表面の凹部4の側壁4a上に形成されているため、側壁4aに沿う方向に基板2が膨張することが抑えられるので、基板2の厚さ方向の熱膨張を抑制することができる。
基板2の熱膨張を抑制することができるため、基板2の表面側と表面に対向する背面側とから基板2を挟み込んだ状態で電極パッド5にはんだ付けされた外部端子3が基板2の厚さ方向に押し広げられることが抑えられる。このため、外部端子3が基板2の厚さ方向に塑性変形することを抑制することができる。そのため、外部端子3に熱膨張に起因する応力を吸収する部分を設ける必要がない。よって、外部端子3の形状の自由度が高くなり、外部端子3の設計を容易にすることができる。
また、外部端子3が基板2の厚さ方向に塑性変形することを抑制することができるため、たとえば室温に冷却した際の外部端子3と電極パッド5とをはんだ付けしているはんだ10の熱応力が抑えられる。このため、外部端子3と電極パッド5とをはんだ付けしているはんだ10のはんだはく離を防止することができる。
本実施の形態の電子回路基板では、凹部4はスルーホールを構成していてもよい。この場合、凹部4は基板2の厚さ方向に基板2を貫通するよう形成されているため、基板2の厚さ方向の全長で側壁4aに沿う方向に基板2が膨張することが抑えられる。このため、基板2の厚さ方向の熱膨張をより抑制することができる。
本実施の形態の電子回路基板の製造方法によれば、樹脂を含む材質よりなる基板2であって、基板2の表面に形成された凹部4の側壁4a上と表面上とに金属を含む材質よりなる電極パッド5が形成された基板2を準備する工程と、基板2の表面側と表面に対向する背面側とから基板2を挟み込むように導電性を有する外部端子3を配置する工程と、電極パッド5に外部端子3をはんだ付けする工程とを備えている。このため、基板2の熱膨張を抑制することができる。そのため、外部端子3に熱膨張に起因する応力を吸収する部分を設ける必要がない。よって、外部端子3の形状の自由度が高くなり、外部端子3の設計を容易にすることができる。
本実施の形態によれば、基板2に凹部4を設けることにより、基板2側に熱膨張を抑制する機能が備えられているため、接続される筐体や基板2にあわせて外部端子3を設計する必要がない。そのため、本実施の形態では、接続される筐体や基板2にあわせて外部端子3を設計する場合に比べて、製造コストを低くすることができる。また、凹部4は、一般的な非貫通ビアまたはスルーホールと同様に形成することができるため、製造コストを抑制することができる。
(実施の形態2)
本発明の実施の形態2では、実施の形態1と比較して、外部端子が突起部を含んでいる点で主に異なっている。
図9および図10を参照して、外部端子3は突起部13を有している。突起部13は、凹部4に挿入されるよう構成されている。突起部13は、基板2を挟み込む方向に形成されている。突起部13は、たとえば先端に向かって径が小さくなるよう構成されている。突起部13の先端が凹部4に挿入するよう配置されている。突起部13は、突起部13を凹部4に引っ掛けるようにして外部端子3を基板2に固定するよう構成されている。
はんだ10は、突起部13の外周面に沿って、外部端子3と電極パッド5との間の空間を充填するよう形成されている。
なお、図11に示すように、凹部4は、基板2の厚さ方向に基板2を貫通するよう形成されていてもよい。図11を参照して、本実施の形態の変形例の凹部4は、基板2の厚さ方向に基板2を貫通するよう構成されている。
なお、本実施の形態のこれ以外の構成は、上述した実施の形態1の構成と同様であるため同一の要素については同一の符号を付し、その説明を繰り返さない。
次に本実施の形態の電子回路基板の製造方法について説明する。
図12を参照して、樹脂を含む材質よりなる基板2であって、基板2の表面に形成された凹部4の側壁4a上と表面上とに金属を含む材質よりなる電極パッド5が形成された基板2が準備される。突起部13を含む外部端子3が準備される。外部端子3が基板2を挟み込むように図12中矢印AXの方向に移動される。
図13を参照して、突起部13が凹部4に向かって移動される際、突起部13の間隔が基板2の厚みより広げられた状態で外部端子3は移動される。
図14を参照して、さらに外部端子3が移動され、突起部13の間隔が狭められることにより突起部13が凹部4に挿入される。基板2の表面側と表面に対向する背面側とから基板2を挟み込むように導電性を有する外部端子3が配置される。外部端子3が基板2を挟み込んだ状態で、突起部13が凹部4に挿入される。この位置で外部端子3が電極パッド5に仮固定される。
突起部13が凹部4に挿入されて外部端子3が電極パッド5に仮固定された状態で、電子回路基板1が溶融はんだ12に浸漬されて、外部端子3が電極パッド5にはんだ付けされる。このようにして、図10に示す電子回路基板1が製造される。
なお、本実施の形態のこれ以外の製造方法は、上述した実施の形態1の製造方法と同様であるため同一の要素については同一の符号を付し、その説明を繰り返さない。
次に本実施の形態の作用効果について説明する。
本実施の形態によれば、外部端子3は突起部13含み、突起部13は、凹部4に挿入されるよう構成されているため、突起部13を凹部4に引っ掛けるようにして外部端子3を基板2に固定することができる。このため、外部端子3が基板2から脱落することを防止することができる。これにより、より実装する際の作業性を向上することができる。また、はんだ付けする際に外部端子3の位置をより高精度に位置決めすることができる。
(実施の形態3)
本発明の実施の形態3では、実施の形態1および実施の形態2と比較して、外部端子が貫通孔を含んでいる点で主に異なっている。
図15および図16を参照して、外部端子3は貫通孔23を有している。貫通孔23は、凹部4内の空間に通じるように凹部4上に形成されている。貫通孔23は、たとえばキリ穴で構成されている。貫通孔23は、電子回路基板1を溶融はんだ12に浸漬させた際に、凹部4内から気泡を排出可能に構成されている。はんだ10は、貫通孔23内の少なくとも一部を充填するよう形成されている。
なお、図17に示すように、凹部4は、基板2の厚さ方向に基板2を貫通するよう形成されていてもよい。図17を参照して、本実施の形態の変形例1の凹部4は、基板2の厚さ方向に基板2を貫通するよう構成されている。
また、図18に示すように、外部端子3は、突起部13を有していてもよい。図18を参照して、本実施の形態の変形2の突起部13は、凹部4に挿入されるよう構成されている。
また、図19に示すように、凹部4が基板2の厚み方向に基板2を貫通するよう形成されており、突起部13が凹部4に挿入されるよう構成されていてもよい。図19を参照して、本実施の形態の変形例3の凹部4は、基板2の厚さ方向に基板2を貫通するよう構成されている。また突起部13は、凹部4に挿入されるよう構成されている。
なお、本実施の形態のこれ以外の構成および製造方法は、上述した実施の形態1および実施の形態2の構成および製造方法と同様であるため同一の要素については同一の符号を付し、その説明を繰り返さない。
次に本実施の形態の作用効果について説明する。
凹部4が外部端子3で覆われている場合、電子回路基板1を溶融はんだ12に浸漬させた際に、凹部4内に気泡が残ってしまうことにより凹部4内のはんだ10の充填が阻害されることがある。
本実施の形態によれば、外部端子3は貫通孔23を含み、貫通孔23は、凹部4内の空間に通じるように凹部4上に形成されているため、電子回路基板1を溶融はんだ12に浸漬させた際に、貫通孔23によって凹部4内から気泡を排出することができる。これにより、凹部4内のはんだ10の充填の阻害を抑制することができる。よって、基板2と外部端子3との接合強度を向上することができる。
(実施の形態4)
本発明の実施の形態4では、実施の形態1、実施の形態2および実施の形態3と比較して、凹部が複数個の凹部分を含んでおり、突起部が複数個の突起部分を含んでいる点で主に異なっている。
図20および図21を参照して、凹部4は、複数個の凹部分34を有している。突起部3は、複数個の突起部分33を有している。複数個の突起部分33の各々は、複数個の凹部分34の各々に挿入されるよう構成されている。外部端子3は、複数個の突起部分33の各々が複数個の凹部分34の各々に挿入された状態で電極パッド5にはんだ付けされている。複数個の突起部分33および凹部分34は、たとえばそれぞれ2個形成されているが、複数個であればよい。複数個の突起部分33および凹部分34は外部端子3の長手方向に配置されている。はんだ10は、複数個の凹部分34の内部を充填するよう形成されている。
なお、図22に示すように、複数個の凹部分34は、基板2の厚さ方向に基板2を貫通するよう形成されていてもよい。図22を参照して、本実施の形態の変形例1の複数個の凹部分34は、基板2の厚さ方向に基板2を貫通するよう構成されている。
また、図23に示すように、外部端子3は複数個の貫通孔23を含んでいてもよい。図23を参照して、本実施の形態の変形例2の複数個の貫通孔23の各々は、複数個の突起部分33の各々を貫通し、複数個の凹部分34内の各々の空間に通じるように凹部分34上に形成されている。
また、図24に示すように、複数個の凹部分34が基板2の厚み方向に基板2を貫通するよう形成されており、複数個の突起部分33が複数個の凹部分34の各々に挿入されるよう構成されていてもよい。さらに、本実施の形態の変形例3の外部端子3は複数個の貫通孔23を含んでおり、複数個の貫通孔23の各々は、複数個の突起部分33の各々を貫通し、複数個の凹部分34内の各々の空間に通じるように凹部分34上に形成されていてもよい。
なお、本実施の形態のこれ以外の構成および製造方法は、上述した実施の形態1、実施の形態2および実施の形態3の構成および製造方法と同様であるため同一の要素については同一の符号を付し、その説明を繰り返さない。
次に本実施の形態の作用効果について説明する。
本実施の形態によれば、凹部4は、複数個の凹部分34を含み、突起部13は、複数個の突起部分33を含み、複数個の突起部分33の各々は、複数個の凹部分34の各々に挿入されるよう構成されている。このため、基板2を挟み込んだ状態で外部端子3を仮固定する際に、外部端子3が基板2の表面に沿う方向に回転してずれることが抑制される。これにより、より実装する際の作業性を向上することができる。また、はんだ付けする際に外部端子3の位置をより高精度に位置決めすることができる。
(実施の形態5)
本発明の実施の形態5では、実施の形態1と比較して、凹部が複数個の凹部分を含んでいる点および外部端子の形状で主に異なっている。
図25および図26を参照して、凹部4は、複数個の凹部分34を有している。複数個の凹部分34は、基板2の厚さ方向に基板2を貫通するよう形成されている。
外部端子3は、基板2の表面側に配置される表面側部分3aと、基板2の背面側に配置される背面側部分3bとを有している。外部端子3は、表面側部分3aと背面側部分3bとの接続部分3cにおいて、平面視において表面側部分3aと背面側部分3bとがずれるように基板2を挟み込んでいる。
表面側部分3aと背面側部分3bとの各々は、互いに異なる凹部分34と対向するよう配置されている。複数個の凹部分34は、外部端子3の短手方向に配置されている。はんだ10は、複数個の凹部分34の内部を充填するよう形成されている。
また、図27を参照して、外部端子3は、突起部13を含んでいてもよい。本実施の形態の変形例では、突起部13は、複数個の突起部分33を有し、複数個の突起部分33の各々は、複数個の凹部分34の各々に挿入されるよう構成されている。
なお、本実施の形態のこれ以外の構成および製造方法は、上述した実施の形態1の構成および製造方法と同様であるため同一の要素については同一の符号を付し、その説明を繰り返さない。
本実施の形態によれば、外部端子3は、表面側部分3aと背面側部分3bとの接続部分3cにおいて、平面視において表面側部分3aと背面側部分3bとがずれるように基板2を挟み込み、表面側部分3aと背面側部分3bとの各々は、異なる凹部分34と対向するよう配置されている。そのため、基板2を外部端子3で挟み込んだ状態において、凹部分34の表面側または背面側のいずれかは外部端子3で覆われていないので、電子回路基板1を溶融はんだ12に浸漬させた際に、凹部分34内から気泡を排出することができる。これにより、凹部分34内のはんだ10の充填の阻害を抑制することができる。よって、基板2と外部端子3との接合強度を向上することができる。
本実施の形態では、外部端子3は、突起部13を含み、突起部13は、複数個の突起部分33を有していてもよい。この場合、複数個の突起部分33の各々は、複数個の凹部分34の各々に挿入されるよう構成されている。このため、基板2を挟み込んだ状態で外部端子3を仮固定する際に、外部端子3が基板2の表面に沿う方向に回転してずれることを抑制することができる。これにより、より実装する際の作業性を向上することができる。また、はんだ付けする際に外部端子3の位置をより高精度に位置決めすることができる。
本実施の形態では、外部端子3に貫通孔23を設ける必要がないため、外部端子3の製造コストを抑制することができる。
また、基板2が熱膨張により板厚が増加した場合でも、外部端子3がねじれの方向に撓むことで、板厚が増加したことによる応力を吸収することができるため、外部端子3の塑性変形を防止することができる。
上記の各実施の形態は、適時組み合わせることができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。
1 電子回路基板、2 基板、3 外部端子、3a 表面側部分、3b 背面側部分、4 凹部、4a 側壁、5 電極パッド、6 実装部品、7 配線パターン、8 別の電子回路基板、9 基板挿入孔、10 はんだ、11 はんだ槽、12 溶融はんだ、13 突起部、23 貫通孔、33 突起部分、34 凹部分。

Claims (4)

  1. 表面に凹部を有し、かつ樹脂を含む材質よりなる基板と、
    前記凹部の側壁上と前記基板の前記表面上とに形成され、かつ金属を含む材質よりなる電極パッドと、
    前記基板の前記表面側と前記表面に対向する背面側とから前記基板を挟み込んだ状態で前記電極パッドにはんだ付けされ、かつ導電性を有する外部端子とを備え
    前記凹部は、前記基板の厚さ方向に前記基板を貫通するよう形成されており、
    前記外部端子は突起部を含み、
    前記突起部は、前記凹部に挿入されるよう構成されており、
    前記凹部は、複数個の凹部分を含み、
    前記突起部は、複数個の突起部分を含み、
    前記複数個の突起部分の各々は、前記複数個の凹部分の各々に挿入されるよう構成されており、
    前記複数個の突起部分は、前記表面側に配置された2個以上の前記突起部分と、前記裏面側に配置された2個以上の前記突起部分とを有している、電子回路基板。
  2. 前記外部端子は貫通孔を含み、
    前記貫通孔は、前記凹部内の空間に通じるように前記凹部上に形成されている、請求項に記載の電子回路基板。
  3. 記外部端子は、前記基板の前記表面側に配置される表面側部分と、前記基板の前記背面側に配置される背面側部分とを含み、
    前記外部端子は、前記表面側部分と前記背面側部分との接続部分において、平面視において前記表面側部分と前記背面側部分とがずれるように前記基板を挟み込み、
    前記表面側部分と前記背面側部分との各々は、互いに異なる前記凹部分と対向するよう配置されている、請求項1または2に記載の電子回路基板。
  4. 樹脂を含む材質よりなる基板であって、前記基板の表面に形成された凹部の側壁上と前記表面上とに金属を含む材質よりなる電極パッドが形成された前記基板を準備する工程と、
    前記基板の前記表面側と前記表面に対向する背面側とから前記基板を挟み込むように導電性を有する外部端子を配置する工程と、
    前記電極パッドに前記外部端子をはんだ付けする工程とを備え
    前記凹部は、前記基板の厚さ方向に前記基板を貫通するよう形成されており、
    前記外部端子は突起部を含み、
    前記突起部は、前記凹部に挿入されるよう構成されており、
    前記凹部は、複数個の凹部分を含み、
    前記突起部は、複数個の突起部分を含み、
    前記複数個の突起部分の各々は、前記複数個の凹部分の各々に挿入されるよう構成されており、
    前記複数個の突起部分は、前記表面側に配置された2個以上の前記突起部分と、前記裏面側に配置された2個以上の前記突起部分とを有している、電子回路基板の製造方法。
JP2010033533A 2010-02-18 2010-02-18 電子回路基板およびその製造方法 Expired - Fee Related JP5181369B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010033533A JP5181369B2 (ja) 2010-02-18 2010-02-18 電子回路基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010033533A JP5181369B2 (ja) 2010-02-18 2010-02-18 電子回路基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2011171491A JP2011171491A (ja) 2011-09-01
JP5181369B2 true JP5181369B2 (ja) 2013-04-10

Family

ID=44685299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010033533A Expired - Fee Related JP5181369B2 (ja) 2010-02-18 2010-02-18 電子回路基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP5181369B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05266936A (ja) * 1992-03-16 1993-10-15 Matsushita Electric Ind Co Ltd リードコムとプリント基板の接合構造
JPH07122316A (ja) * 1993-10-25 1995-05-12 Fujitsu Ltd 外部接続用端子付プリント基板
JPH0832184A (ja) * 1994-07-18 1996-02-02 Tec Corp 端子ピン付き回路基板
JP4500714B2 (ja) * 2005-03-15 2010-07-14 アルプス電気株式会社 端子取付構造

Also Published As

Publication number Publication date
JP2011171491A (ja) 2011-09-01

Similar Documents

Publication Publication Date Title
JP4772048B2 (ja) 中継基板とそれを使用した立体配線構造体
KR101388328B1 (ko) 통합 tht 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법
KR101719822B1 (ko) 솔더링 연결핀, 상기 솔더링 연결핀을 이용한 반도체 패키지 기판 및 반도체칩의 실장방법
EP1796163A1 (en) Semiconductor device and electronic control unit using the same
JP2018174017A (ja) ソケット
CN112635410B (zh) 功率模块
TWI553748B (zh) Semiconductor device and method for manufacturing semiconductor device
JP4379284B2 (ja) 電子装置
JP5950684B2 (ja) 半導体装置
JP2018064063A (ja) 回路基板及び回路装置
US9699920B2 (en) Printed wiring board
JP4431756B2 (ja) 樹脂封止型半導体装置
CN108028227A (zh) 表面安装器件及附接这种器件的方法
JP2002026195A (ja) 樹脂封止型半導体装置及びその製造方法
JP2012028624A (ja) プリント基板絶縁用スペーサおよびプリント基板絶縁用スペーサを備えたプリント基板ユニット
JP5181369B2 (ja) 電子回路基板およびその製造方法
JP4930566B2 (ja) 中継基板、プリント基板ユニット、および、中継基板の製造方法
JP4452888B2 (ja) 電子回路装置
JP4810235B2 (ja) 半導体装置とそれを用いた電子部品モジュール
JP2019140321A (ja) 電子部品搭載用基板、及び、電子デバイス
JPH0982751A (ja) デバイスの実装構造
EP2395824A1 (en) Mount structure, electronic apparatus, stress relieving unit, and method of manufacturing stress relieving unit
JP5972158B2 (ja) 半導体装置および半導体装置の製造方法
JP2010219554A (ja) 半導体装置及びそれを用いた電子制御装置
JP2007287800A (ja) 配線とこれを用いた半導体装置用パッケージ部品及び配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121227

R150 Certificate of patent or registration of utility model

Ref document number: 5181369

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees