JP5173285B2 - ブレーキコイルの駆動回路 - Google Patents
ブレーキコイルの駆動回路 Download PDFInfo
- Publication number
- JP5173285B2 JP5173285B2 JP2007177436A JP2007177436A JP5173285B2 JP 5173285 B2 JP5173285 B2 JP 5173285B2 JP 2007177436 A JP2007177436 A JP 2007177436A JP 2007177436 A JP2007177436 A JP 2007177436A JP 5173285 B2 JP5173285 B2 JP 5173285B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switch
- point
- brake
- potential
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
このような要請に対して、エレベータのブレーキコイルの駆動に、交流商用電源をコンバータで変換した高電圧の直流電源を使用することで、エレベータの制御盤内の電源の小型化が検討されている。
従って、直流電源の高電圧になる正極側の経路、すなわち、ハイサイドラインの導通/遮断(ON/OFF制御)を行っている。
また特許文献2に示された技術でも、同様に接点の寿命という点において問題がある。この発明は上記のような課題を解決するためになされたものであり、ハイサイドラインにおいて接点の確実なON/OFFを行うことが可能なブレーキの駆動回路を提供することを目的とする。
半導体スイッチ駆動回路は、半導体スイッチを駆動する波形整形回路と、この波形整形回路に信号を出力するパルストランスとで構成されており、パルストランスは前記ブレーキライン信号をパルス信号に変換するパルス生成回路からの信号で駆動されるとともに、波形整形回路は前記パルストランスからの出力信号を入力している期間は、前記出力信号を積分することで半導体スイッチをONの状態とし、出力信号の入力停止の期間は半導体スイッチをOFF状態とし、
制御部からの信号を入力することによる、接点のON/OFF及び半導体スイッチのON/OFFの制御タイミングがONの場合、接点を先にONした後前記半導体スイッチをONするとともに、OFFの場合、半導体スイッチを先にOFFした後接点をOFFとするものである。
実施の形態1を図に基づいて説明する。
図1は、例えばエレベータに用いられているブレーキコイルの駆動回路100を示すブロック図である。
図1において、ブレーキコイルの駆動回路100は、電源1から供給される交流商用電源を直流に変換するコンバータ2と、前記コンバータ2からの直流電源の終端部分に設けられたブレーキコイル12に電流を流し駆動することによって解放されるブレーキ16と、ブレーキコイル12からの還流を防ぐダイオード11(D3)と、ブレーキコイル16への電流供給の経路を遮断する接点21と、制御盤内の制御部22が出力するブレーキ制御信号をブレーキ制御回路14に絶縁して送る絶縁手段17と、ブレーキコイル12からの還流電流をハイサイドライン(直流電源の正極側)に返す還流ダイオード15(D4)と、ブレーキコイル12に適切な電流を流すような制御を行うブレーキ制御回路14と、ハイサイドラインのON/OFFを行うNチャネルの半導体スイッチ3(FET1)と、前記半導体スイッチ3(FET1)のゲート、ソース間に存在する入力容量13(Ci)と、前記半導体スイッチ3(FET1)を駆動する半導体スイッチ駆動回路30とで構成されている。なお、前記半導体スイッチ駆動回路30は、ハイサイドラインのON/OFFを指示する制御盤内の制御部22に設けられブレーキライン信号をパルス信号に変換するパルス生成回路10からのパルス信号を絶縁し電送するパルストランス9と、前記パルストランス9の2次側からパルス信号を受け取り前記半導体スイッチ3(FET1)を駆動する波形整形回路18とより成る。
電源1から供給される交流商用電源は、コンバータ2によって、高電圧の直流電源に変換される。この直流電源は、Nチャネルの半導体スイッチ3(FET1)、ダイオード11(D3)、接点21を通って、ブレーキコイル12に接続されている。ブレーキコイル12のもう一端は、接点21を通って、ブレーキ制御回路14に接続されている。
入力されるブレーキ制御信号は、制御盤内の制御部22の出力する制御信号であるため、絶縁してブレーキ制御回路14へ送る必要があり、そのために絶縁手段17が接続されている。
ブレーキ制御回路14のD点はブレーキ制御回路14内部に実装されている半導体素子14aのドレイン端子が接続されている。
ブレーキ制御回路14にブレーキ制御信号が絶縁手段17を経て入力されると、D点に接続されている上記の半導体素子14aが、ブレーキ制御信号に従いチョッピング動作を行う。
このブレーキ制御回路14内部の半導体素子14aがONすると、D点がGNDに接続されるので、ブレーキコイル12に電流が流れて、ブレーキコイル12が駆動されることにより、ブレーキ16が解放される。ブレーキコイル12を駆動し続けるのに必要な電流は、コンバータ2で変換された直流電源から供給され、ブレーキ制御回路14の中にある半導体素子14aが、制御部22の出力するブレーキ制御信号による指示を受け、チョッピング動作を行いブレーキコイル12に適切な電流を流すように制御している。
ブレーキコイル12を駆動すると、図示省略した巻上機を拘束しているブレーキ16が解放され、巻上機が動作できる状態になり、エレベータのカゴの昇降が可能になる。
なお、ブレーキ制御信号が入力されない場合、ブレーキ制御回路14の内部の半導体素子14aは、チョッピング動作を行わない。つまり、ブレーキコイル12は駆動されず、ブレーキ16が解放されないことになる。
まず、ハイサイドラインを導通(ON)させる場合を説明する。
半導体スイッチ3(FET1)は、高電圧のハイサイドラインの導通または遮断を目的としたON/OFF制御を行うものである。
ブレーキライン信号やパルス信号生成回路10は、エレベータ制御盤の制御部22の制御信号であるため、半導体スイッチ3(FET1)や波形整形回路18へパルス信号を送るためには、絶縁する必要がある。
また、パルストランス9を用いて2次側へパルス信号を電送するので、2次側への信号の伝送と電力供給を兼ねることが可能になり、2次側に絶縁電源を設ける必要はなくなる。
なお、説明では、パルストランス9の巻線比を1:1とする。パルス生成回路10の内部での電源電圧をVCCとする。従って、2次側には、VCCに相当する電圧のパルス信号が伝送される。
エレベータ制御盤の出力するブレーキライン信号が入力されると、パルス生成回路10がパルス信号を生成し、出力を開始する。このパルス信号は、パルストランス9の1次側に入力され、磁気結合により、二次側に誘起され、2次側にも同様のパルス信号が現れる。
当然のことであるが、パルストランス9の巻線比を変更すると、1次側と2次側のパルス信号の電圧比を変更することも可能である。
波形整形回路18は、トランジスタ6(TR1)のベースに接続するダイオード5(D2)と、パルストランス9の2次側から半導体スイッチ3(FET1)のゲートに接続するダイオード4(D1)と、B点とC点の電位差を一定に保つトランジスタ6(TR1)と、トランジスタ6(TR1)のベースに接続される抵抗器7(R1)と、トランジスタ6(TR1)のベースに接続されるコンデンサ8(C1)とで構成されている。
2次側に達したパルス信号は、波形整形回路18のA点へ入力される。
パルス信号がHの区間を説明する。
H区間の間にA点に流入する電流は、パルス信号の電圧VCCに対して、パルストランス9のインダクタンスにより制限される傾きを持つことになる。
ダイオード4(D1)を通って、半導体スイッチ3(FET1)のゲートC点に達したパルス信号は、ゲートの入力容量13(Ci)を充電し始める。
それと、同時に、ダイオード5(D2)を通って、トランジスタ6(TR1)のベース、コンデンサ8(C1)、抵抗器7(R1)が接続されているB点を充電し始める。ここで、コンデンサ8(C1)は、半導体スイッチ3の入力容量13(Ci)より大きいことが条件となる(C1>>Ci)。
しかしながら、トランジスタ6(TR1)のベースがB点、エミッタがC点に接続されているので、B点の電位がC点の電位に比べて、トランジスタ6(TR1)のVBEに相当する電位差分、低くなると、トランジスタ6(TR1)がONすることになる。
トランジスタ6(TR1)がONすると、C点の電位は、B点の電位より、VBE相当分以上、上昇することができなくなる。
従って、C点の電位は、B点の電位に比べて、トランジスタ6(TR1)のVBE相当分の電位差を保ったままB点に追従して上昇することになる。
A点からのパルス信号の供給がないので、B点は、コンデンサ8(C1)に充電された電荷を抵抗器7(R1)を通じて放電する。C点には、B点のように、入力容量13(Ci)に充電された電荷が放電される経路がない。
しかしながら、B点の電位が放電していき、C点に比べて、トランジスタ6(TR1)のVBEに相当する電位差が発生すると、トランジスタ6(TR1)がONすることにより、C点の電位は、トランジスタ6(TR1)経由で放電されるので、B点に引きずられるように降下していく。
ここで抵抗器7(R1)とコンデンサ8(C1)で決まる放電する際の時定数を、パルス信号が1回のL区間で、B点の電荷を僅かに放電するような定数に設定する。
つまり、C点の電位は、トランジスタ6(TR1)のVBEの電位差を保って、B点の電位の動きに追従して、上昇または降下することになる。
A点に流入する充電電流の傾きを決定するパルストランス9のインダクタンスと、B点の電位の放電を決める波形整形回路18を設定することで、入力容量13(Ci)に無関係に、C点の電位がゲート動作電圧Vthに達するまでの必要なパルス信号H区間の数、つまり、パルス信号の入力開始から、半導体スイッチ3(FET1)がONするまでの時間(ONの遅れ時間)を設定することが可能になる。
ブレーキライン信号の入力が停止されると、パルス生成回路10は、パルス信号を停止する。パルス信号が入力停止になると、パルストランス9の2次側にあるA点へのパルス信号の供給も無くなるので、B点の電位が抵抗器7(R1)とコンデンサ8(C1)により決まる時定数に合わせて降下し、C点との間にトランジスタ6(TR1)のVBEの電位差分が発生すると、トランジスタ6(TR1)がONして、VBEの電位差分を保ったままB点の電位にあわせて、C点の電位が降下していく。
C点の電位が降下すると、C点に接続された半導体スイッチ3(FET1)の入力容量13(Ci)に蓄積された電荷が抜けて、ゲートに印加された駆動電圧が降下することになり、ゲート駆動電圧Vthを下回った時点で、半導体スイッチ3(FET1)がOFFする。半導体スイッチ3(FET1)がOFFすると、ハイサイドラインは遮断される。
この時の、パルス信号の入力が停止してから、半導体スイッチ3(FET1)がOFFするまでの遅れ時間(OFFの遅れ時間)は、コンデンサ8(C1)と抵抗器7(R1)による時定数によって決定され、半導体スイッチ3(FET1)の入力容量13(Ci)には依存しない。
このような、パルス信号のH区間は放電より充電が上回るために結果的に充電となり、L区間では徐々に放電することを、パルス充放電積分と呼ぶことにする。図2に示した波形整形回路18の構成は、1実施例であり、同様の効果を奏する他の回路構成でも構わない。
時間t1〜t2
パルス信号のH区間が入力され、図2に示すダイオード5(D2)を通って、B点、つまりトランジスタ6(TR1)のベースに接続されたコンデンサ8(C1)を充電する。同様に、ダイオード4(D1)を通って、C点、つまり半導体スイッチ3(FET1)のゲートの入力容量13(Ci)を充電する。
このとき、A点から見ると、B点、C点ともに、それぞれダイオードで接続されている。B点、C点の電位の変化を説明する。
B点の電位は、コンデンサ8(C1)の電荷を放電するための抵抗器7(R1)が接続されているが、充電が放電を上回るので、上昇していく(傾き1)。
B点とC点はそれぞれトランジスタ6(TR1)のベースとエミッタに接続されており、C点の電位が急激に上昇しようとしても、B点とC点の電位差がトランジスタ6(TR1)のVBEに達すると、トランジスタ6(TR1)がONすることにより放電されるため、C点の電位はB点の電位+トランジスタ6(TR1)のVBE電位分の電位までしか上昇できない。
結果的にC点の電位は、B点の電位よりトランジスタ6(TR1)のVBEの電位差分だけ高い電位に制限されながら、上昇することになる(傾き3)。
従って、傾き1と傾き3は同じになる。
傾き1=傾き3=B点の充電される傾き。
このB点の充電される傾きは、電圧VCCに対してパルストランス9のインダクタンスによる制限で決まる充電電流の傾きから、抵抗器7が放電する放電電流の傾きを差し引いて、コンデンサ8を充電する傾きとなる。
パルス信号がH区間では、抵抗器7(R1)によって制限される放電電流に対して、A点から供給する充電電流の方が圧倒的に多いので、結果として充電される。
パルス信号がL区間となるため、A点からB点およびC点へ充電電流は流れない。B点の電位は、抵抗器7(R1)とコンデンサ8(C1)による時定数で決まる傾きで放電される(傾き2)。
C点の電位は、B点の電位が傾き2で徐々に降下するので、B点とC点の間にトランジスタ6(TR1)のVBE分の電位差が発生するとトランジスタ6(TR1)がONして、B点の電位+VBEの電位で降下していく(傾き4)。
従って、傾き2と傾き4は同じになる。
傾き2=傾き4=時定数=τ=抵抗器7(R1)×コンデンサ8(C1)
ここで、時定数は、パルス信号のL区間の幅(時間)に対し、十分に大きくなるように設定する。また、コンデンサ8(C1)は、入力容量13(Ci)に対して、十分に大きいものを選定する。
C1>>Ci
パルス信号の1回分のL区間でB点の電位が、ほとんど降下しないような設定を行う。
パルス信号がH区間となるため、A点から、B点及びC点に再び充電が再開される。ここでも、B点の電位が傾き1で上昇するため、C点の電位はB点の電位よりトランジスタ6(TR1)のVBE分だけ高い電位差を保ったまま、B点の傾き1と同じ傾きを持つ傾き3で上昇する。
C点の電位が、半導体スイッチ3(FET1)のゲート駆動電圧Vthを超えると、半導体スイッチ3(FET1)がONする。パルス信号の入力が開始されてから、半導体スイッチ3(FET1)がONするまでの時間を、ONの遅れ時間とする。
図3では、2回目のH区間で、半導体スイッチ3(FET1)がONするゲート駆動電圧Vthに達しているが、傾きの設定により、ONするまでのパルス信号のH区間の数は任意に設定できる。
パルス信号がL区間となるため、B点及びC点の電位は降下する。ここでも、B点の電位が傾き2で放電していくため、C点の電位はB点の電位よりトランジスタ6(TR1)のVBEの電位差分高い電位を保ったまま、B点の傾き2と同じ傾きを持つ傾き4で降下していくことになる。
この時、傾き2(=傾き4)は、傾き1(=傾き3)に対して、緩やかになるように設定するので、先程の時間t3〜t4の区間で、ゲート駆動電圧Vthを超えたC点の電位がすぐにVthを下回ることはなく、半導体スイッチ3(FET1)はON状態のまま保持される。
パルス信号がH区間となるため、B点及びC点の電位は上昇する。C点の電位は、B点の電位よりVBEの電位差分だけ高い電位に制限されながら傾き3で上昇する。
パルス信号がL区間となるため、B点及びC点の電位は降下する。C点の電位は、B点の電位よりVBEの電位差分だけ高い電位を保ちながら傾き4で降下する。
パルス信号がH区間となるため、B点及びC点の電位は上昇する。B点の電位は、充電されていくと、パルス信号の電圧VCCからダイオード5(D2)の順方向電圧分と、定常的に抵抗器7(R1)で放電している電圧分を差し引いた、ピークの電圧に達して飽和する。
C点の電位も同様に、充電されていくと、パルス信号の電圧VCCからダイオード4(D1)の順方向電圧分を差し引いた、ピーク電圧に達して飽和する。このとき、C点の電位の方が、B点の電位よりも抵抗器7(R1)による放電が無い分、高くなるが、上記のようにトランジスタ6(TR1)が接続されているため、飽和状態においても、VBE以上の差がつくことはない。
パルス信号がL区間となるため、B点及びC点ともに、飽和状態の電位から降下する。
B点の電位は、これまでと同様に、傾き2で降下する。C点の電位も同様に、B点の電位よりVBEの電位差分だけ高い電位を保ちながら傾き4で降下する。
パルス信号がH区間となるため、B点及びC点の電位は上昇するが、すぐに飽和に達する。
パルス信号がL区間となるため、B点及びC点ともに、飽和状態の電位から降下する。
B点の電位は、これまでと同様に、傾き2で降下する。C点の電位も同様に、B点の電位よりVBEの電位差分だけ高い電位を保ちながら傾き4で降下する。
傾き2=傾き4は、抵抗器7とコンデンサ8による時定数となるため、本来は指数関数の波形になるが、同様に、時間軸を詳細に観察する波形であるため、便宜上、直線として記載している。
図4は、パルス信号の入力を停止した時のB点及びC点の電位の推移、半導体スイッチ3(FET1)の動作をグラフ化したものである。
図4は、半導体スイッチ3(FET1)がOFFする場合の動きを説明するために、横軸(時間軸)を図3に比べて短縮して、グラフ化している。
図3の時間軸レンジでは、傾き2(=傾き4)の緩やかに降下していくので、ゲート駆動電圧Vthを下回るまで描くことができないので、横軸を縮めて記載している。従って、傾き2’(=傾き4’)は、本来の指数関数の波形として記載する。傾き2’と傾き2は、観察している時間軸が異なるだけで、同一の傾きである。傾き4’と傾き4も同様である。
図4の横軸は時間を示し、単位はmsecである。なお図3の横軸は時間を示すが、単位はμsecである。
パルス信号が入力され続けているので、B点、C点ともに、図3の飽和に近い電位の状態にある。
ブレーキライン信号がオフになると、パルス信号の入力が停止される。すると、B点の電位が、飽和状態の近くから、降下し始める。B点の電位が下がって、C点の電位に対して、VBEの電位差に達するとトランジスタ6(TR1)がONして、C点の電位もB点の電位とVBE分の電位差を保ちながら、降下していく。B点の傾きは、抵抗器7(R1)とコンデンサ8(C1)による時定数で決まる傾きであるため、図4の傾き2’(=傾き4’)のような指数関数の傾きになる。
B点の電位の降下に追従し、C点の電位が降下して、ゲートの駆動電圧Vthを下回ると、半導体スイッチ3(FET1)がOFFになる。半導体スイッチ3(FET1)がOFFになった後も、B点の電位の降下に従って、C点の電位も降下する。パルス信号の入力が停止されてから、半導体スイッチ3(FET1)がOFFするまでの時間を、OFFの遅れ時間とする。
実際には、ブレーキコイル12の電流遮断から、ブレーキ16が巻上機を拘束するまでには、多くの時間がかかるので、図4のようにパルス信号の入力停止からOFFまでの遅れ時間が数msecあっても、実用上、問題はない。むしろ、パルス信号の入力にノイズ等が混入した場合にパルス信号H区間が多少欠損しても、ON状態を保つことができるので、波形整形回路18により、大きな時定数を設定可能にすることは有効である。
ダイオード5(D2)、トランジスタ6(TR1)、コンデンサ8(C1)、ダイオード4(D1)、抵抗器7(R1)によって構成される波形整形回路18と、パルストランス9のインダクタンスによって各傾きを設定するパルス充放電積分を行うことで、ON状態の保持(放電する時定数)、ONするまでの遅れ時間(ONの遅れ時間)、OFFするまでの遅れ時間(OFF遅れ時間)を設定することができる。
また、半導体スイッチ3をパルストランス9と波形整形回路18を使用してON/OFF制御することで、接点21のみでは不可能であった高電圧の導通/遮断が確実に行え、ブレーキシステムとしての信頼性が向上する。また半導体スイッチ3としてNチャネル半導体素子を用いているのでPチャネル半導体素子より、ON抵抗が小さくなり、電力損失ロスが減少し、その結果放熱に必要な部品少なくなり、基板面積も小さくなるメリットがある。
さらに、ブレーキコイル12の電源として、交流商用電源をコンバータ2で変換した直流電源を使用するため、従来のようなスイッチング電源の寿命を左右するフォトカプラの経年変化などの問題を考慮する必要が無くなり、ブレーキコイルの駆動回路としての信頼性が向上する。
また、さらに波形整形回路18とパルストランス9のインダクタンスを設定し、各傾きを設定することにより、パルス信号の入力開始から半導体スイッチ3がONするまでの遅れ時間、パルス信号の入力停止から半導体スイッチ3がOFFするまでの遅れ時間を、半導体スイッチ3の入力容量13に影響されずに、任意の値に設定できる。
このような波形整形回路18を組み込んだことにより、パルス信号のL区間の放電時定数を設定できるので、パルストランス9で電送する周波数は半導体スイッチ3の入力容量13(Ci)による制限を受けない。
この発明の実施の形態2における波形整形回路18aを図6に示す。これは、実施の形態1の図2の波形整形回路18に、抵抗器19(R2)と抵抗器20(R3)を追加したものであり、それ以外は同一である。
抵抗器19(R2)は半導体スイッチ3(FET1)のゲートに供給する電流のみを抑制し、抵抗器20(R3)はB点とC点の両方に供給する電流を抑制する。抵抗器19(R2)、抵抗器20(R3)は、どちらか一方、または両方、取り付けてもよい。
このように抵抗器19(R2)、抵抗器20(R3)を追加して設けることにより、B点の放電の時定数、ONの遅れ時間、OFFの遅れ時間を、さらに詳細に調整することができるという効果がある。
10 パルス生成回路、12 ブレーキコイル、14 ブレーキ制御回路、
16 ブレーキ、18 波形整形回路、21 接点、22 制御部、
30 半導体スイッチ駆動回路、100 ブレーキコイルの駆動回路。
Claims (3)
- ブレーキコイルの駆動回路であって、交流を直流に変換するコンバータと、このコンバータで変換された直流電源の終端に設けられたブレーキコイルと、制御盤内の制御部からのブレーキ制御信号を入力して前記ブレーキコイルに通電することでブレーキを解放するとともに、前記ブレーキ制御信号が無入力状態で前記ブレーキコイルを無通電とするブレーキ制御回路と、前記制御部からのブレーキライン信号を基に、前記直流電源の正極側のON/OFFを行う半導体スイッチを駆動する半導体スイッチ駆動回路と、前記半導体スイッチと前記ブレーキコイルとの間に設けられ前記制御部からの接点制御信号によりON/OFFする接点とを備え、
前記半導体スイッチ駆動回路は、前記半導体スイッチを駆動する波形整形回路と、この波形整形回路に信号を出力するパルストランスとで構成されており、前記パルストランスは前記ブレーキライン信号をパルス信号に変換するパルス生成回路からの信号で駆動されるとともに、前記波形整形回路は前記パルストランスからの出力信号を入力している期間は、前記出力信号を積分することで前記半導体スイッチをONの状態とし、前記出力信号の入力停止の期間は前記半導体スイッチをOFF状態とし、
前記制御部からの信号を入力することによる、前記接点のON/OFF及び前記半導体スイッチのON/OFFの制御タイミングがONの場合、前記接点を先にONした後前記半導体スイッチをONするとともに、OFFの場合、前記半導体スイッチを先にOFFした後前記接点をOFFとすることを特徴とするブレーキコイルの駆動回路。 - 前記半導体スイッチがONするまでの遅れ時間及びON状態の保持する時間ならびにOFFするまでの遅れ時間は、前記波形整形回路とパルストランスによるパルス充放電積分によって設定されていることを特徴とする請求項1に記載のブレーキコイルの駆動回路。
- 前記半導体スイッチにNチャネル半導体素子を用いたことを特徴とする請求項1または請求項2に記載のブレーキコイルの駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007177436A JP5173285B2 (ja) | 2007-07-05 | 2007-07-05 | ブレーキコイルの駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007177436A JP5173285B2 (ja) | 2007-07-05 | 2007-07-05 | ブレーキコイルの駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009012946A JP2009012946A (ja) | 2009-01-22 |
JP5173285B2 true JP5173285B2 (ja) | 2013-04-03 |
Family
ID=40354309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007177436A Expired - Fee Related JP5173285B2 (ja) | 2007-07-05 | 2007-07-05 | ブレーキコイルの駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5173285B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101492138B (zh) * | 2009-03-12 | 2011-02-16 | 石家庄五龙制动器有限公司 | 电梯制动系统的控制电路及控制方法 |
EP2763925B1 (en) * | 2011-10-06 | 2020-11-25 | Otis Elevator Company | Elevator brake control |
JP2014150654A (ja) * | 2013-01-31 | 2014-08-21 | Kikusui Electr0Nics Corp | ゲート駆動回路 |
CN112652470B (zh) * | 2020-12-07 | 2022-11-15 | 阳光电源股份有限公司 | 一种变压器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5846724A (ja) * | 1981-09-14 | 1983-03-18 | Matsushita Electric Works Ltd | 半導体スイツチング素子のドライブ回路 |
JPH09289735A (ja) * | 1996-04-22 | 1997-11-04 | Hitachi Metals Ltd | 電池監視回路 |
JP2002037545A (ja) * | 2000-07-26 | 2002-02-06 | Matsushita Electric Works Ltd | エレベータのブレーキ制御回路 |
JP2003081543A (ja) * | 2001-09-14 | 2003-03-19 | Toshiba Elevator Co Ltd | エレベーターのブレーキ制御装置 |
JP2007116777A (ja) * | 2005-10-18 | 2007-05-10 | Yaskawa Electric Corp | ロボットシステムの入力電源投入遮断装置 |
-
2007
- 2007-07-05 JP JP2007177436A patent/JP5173285B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009012946A (ja) | 2009-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5479089A (en) | Power converter apparatus having instantaneous commutation switching system | |
KR101221833B1 (ko) | 전자 밸브 구동 회로, 전자 밸브, 및 전자 밸브의 구동 방법 | |
JP5173285B2 (ja) | ブレーキコイルの駆動回路 | |
KR980011561A (ko) | 전자석 구동 장치 | |
JP2009136138A (ja) | パワースイッチング素子の駆動回路、その駆動方法及びスイッチング電源装置 | |
EP2846608B1 (en) | Converter and method of operating a converter for supplying current to a light emitting means | |
JP2004173480A (ja) | Dc−dcコンバータ | |
US9025302B2 (en) | Ionizer | |
WO2023241329A1 (zh) | 电梯非隔离安全抱闸电源及电梯设备 | |
WO2012080807A1 (ja) | 負荷制御装置 | |
US20110242723A1 (en) | Relay driver circuit | |
JP2006246565A (ja) | スイッチング電源装置 | |
JP3826804B2 (ja) | 2重化電源システム | |
JP2004194450A (ja) | 電圧駆動型素子の駆動装置 | |
JP5145142B2 (ja) | ハーフブリッジ回路 | |
EP3596801B1 (en) | Emergency converter output switching | |
JP4658770B2 (ja) | 半導体装置 | |
WO2005096486A1 (ja) | 高電圧パルス発生回路 | |
JP2005328653A (ja) | 高電圧パルス発生回路 | |
US7116541B2 (en) | Method and apparatus for reducing the switching noise of an electromagnetic switching device | |
JP5358350B2 (ja) | 負荷制御装置 | |
JP7072709B1 (ja) | バイポーラパルス電圧ゲートドライバ | |
JP5306730B2 (ja) | ハーフブリッジ回路 | |
JP6101744B2 (ja) | スイッチング電源装置 | |
JP2022126599A (ja) | 電気的駆動システムの能動放電 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5173285 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |