JP5169175B2 - 干渉チェック方法、計算機支援設計装置及び干渉チェック用プログラム - Google Patents

干渉チェック方法、計算機支援設計装置及び干渉チェック用プログラム Download PDF

Info

Publication number
JP5169175B2
JP5169175B2 JP2007306426A JP2007306426A JP5169175B2 JP 5169175 B2 JP5169175 B2 JP 5169175B2 JP 2007306426 A JP2007306426 A JP 2007306426A JP 2007306426 A JP2007306426 A JP 2007306426A JP 5169175 B2 JP5169175 B2 JP 5169175B2
Authority
JP
Japan
Prior art keywords
collision
unit
shape
check
interference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007306426A
Other languages
English (en)
Other versions
JP2009129371A (ja
Inventor
隆幸 得丸
裕子 嶋原
敦夫 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007306426A priority Critical patent/JP5169175B2/ja
Priority to US12/277,964 priority patent/US20090138243A1/en
Publication of JP2009129371A publication Critical patent/JP2009129371A/ja
Application granted granted Critical
Publication of JP5169175B2 publication Critical patent/JP5169175B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Processing Or Creating Images (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Description

本発明は、製品を構成する部品相互間の干渉有無をチェックする干渉チェック方法、前記干渉チェック方法を実施する計算機支援設計装置、及び前記干渉チェック方法を計算機に実行させる干渉チェック用プログラムに関し、特に、前記製品が部品点数の多い大規模アセンブリである場合に好適な干渉チェック方法、計算機支援設計装置、及び干渉チェック用プログラムに関するものである。
計算機支援設計装置(Computer Aided Design:CAD)を用いた製品設計では、製品の形状及びレイアウト、構成部品の形状及び取付位置が、3次元の座標における図形データとして定義されて設計される。このとき、CAD上で定義された3次元の座標及び図形データを用いて、部品相互間に加減乗除などの演算を行うことで、部品同士の干渉による不具合などを事前に発見することが可能である。
そのため、CADを用いた製品設計では、CADを用いて得られた設計図面から試作機や最終製品を製造する工程に移行する前に、CADにて生成された3次元形状データを、CADの計算機上で解析・検証する工程を取り入れるのが一般的である。
中でも、製品が部品点数の多い大規模アセンブリである場合の設計では、製品を構成する部品を、機能などで区分したユニット毎にグルーピングし、それぞれのユニットを並行して設計するので、このように複数のユニットから構成されるアセンブリの設計においては、個別に設計されたユニット間の干渉をCADにて定義された3次元図形データを用いて検出する機能は、設計ミスや入力ミスをチェックするために有用な機能である。
そして、この干渉チェックにおいては、処理時間の短縮化を図るために、干渉チェックの対象となる部品数を少なくする種々の提案がなされている(例えば、特許文献1〜3等)。
即ち、特許文献1では、複数のユニットから構成されるアセンブリにおいて、CADの計算機メモリ上で厳密な干渉チェックを行う前に、ユニットを含む3次元空間上の最小最外郭を表現する直方体領域を求め、それを利用してラフチェックを行い、干渉していない領域を早期に除外することで、全体としての処理速度を向上する技術が提案されている。
また、特許文献2では、部品相互間の干渉チェックを行う対象部品を、特定の部品に限定することで、全体としての処理速度を向上する技術が提案されている。
そして、特許文献3では、部品同士が干渉してはいけない領域を設定し、その干渉してはいけない領域のみに対して干渉チェックを行うことで、全体としての処理速度を向上する技術が提案されている。
特開2003−271687号公報 特開2006−285922号公報 特開2006−48221号公報
しかしながら、上記した特許文献1〜3に記載の技術では、ユニット内の部品数が多い場合は、干渉チェック対象の部品の組み合わせが多くなるので、結局、総当たり的に部品相互間の干渉チェックを行うことになり、処理レスポンスが悪くなる。
したがって、上記した特許文献1〜3に記載の技術では、自動車や電車などの大規模アセンブリの場合には、干渉チェックの対象となる部品数が膨大なものとなるので、処理に相当な時間を要することが起こり、時にはCADの計算機メモリにロードできず干渉チェックを行えない場合が起こる。
また、上記した特許文献1〜3に記載の技術では、前処理として、領域を設定するなど特別な措置を講ずる必要があるので、煩雑である。
本発明は、上記に鑑みてなされたものであり、製品を構成する部品を計算機メモリにロードする前での干渉チェックを、ユニット内の部品数が多い場合でもその影響を受けずに高い処理レスポンスで行うことができ、かつ、計算機メモリにロードして厳密な干渉チェックの対象にする部品の数を大幅に低減することができる干渉チェック方法、計算機支援設計装置及び干渉チェック用プログラムを得ることを目的とする。
上述した目的を達成するために、本発明は、複数の部品で構成される製品の配置設計を複数のユニットに分けて行った場合にその配置設計の評価を行うために実施される、前記部品の幾何形状データを計算機の記憶装置上に展開して部品同士の干渉有無をチェックする場合において、計算機の記憶装置上に展開して厳密な干渉チェックを行う部品を、記憶装置に部品をロードする前での部品同士の干渉有無チェックを実施して絞り込む方策として、各ユニットの立方体形状を、そのユニットに属する部品の形状と配置の各情報から算出し、算出された各ユニットの立方体形状同士の衝突有無をチェックする。衝突が検出されない場合は、次の衝突有無チェックへ移行する一方、衝突が検出された場合は、当該2つのユニットの衝突部分の立方体形状を算出する。そして、衝突が検出された2つのユニットに属する各部品の立方体形状と、算出された衝突部分の立方体形状との衝突有無をチェックし、衝突が検出されない場合は最初の衝突有無チェックへ移行するが、衝突が検出された場合に、当該衝突した部品の幾何形状データを記憶装置にロードする構成としたことを特徴とする。
本発明によれば、製品を構成する部品を計算機の記憶装置にロードする前での干渉チェックを、設計単位であるユニットの相互間での干渉チェックに絞り込んで行うので、ユニット内の部品数が多く、干渉チェック対象部品の組み合わせが多くなる場合でも、それの影響を受けない、つまり、総当たり的な部品相互間での干渉チェックを回避することができる。そして、計算機の記憶装置にロードする前での干渉チェックを、ユニットの形状同士の衝突チェックという簡易な方法で行うので、上記の措置と相俟って、処理レスポンスを高めることができる。加えて、計算機の記憶装置にロードして厳密な干渉チェックの対象にする部品の数を大幅に低減することができるので、自動車や電車などの大規模アセンブリでも、干渉チェックの対象となる部品の全てを計算機メモリにロードして、干渉チェックが行えるようになる。
本発明によれば、製品を構成する部品を計算機の記憶装置にロードする前での干渉チェックでの処理レスポンスを、ユニット内の部品数が多く、干渉チェック対象部品の組み合わせが多くなる場合でも、高めることができる。同時に、計算機の記憶装置にロードして厳密な干渉チェックの対象にする部品の数を大幅に低減できるので、自動車や電車などの大規模アセンブリでも、計算機の記憶装置上で厳密な干渉チェックが行えるという効果を奏する。
以下に図面を参照して、本発明にかかる干渉チェック方法、計算機支援設計装置及び干渉チェック用プログラムの好適な実施の形態を詳細に説明する。
図1は、本発明に係る計算機支援設計装置の一実施例による計算機支援設計装置の機能構成を示すブロック図である。図1に示す本発明の一実施例による計算機支援設計装置1は、設計対象の製品が、自動車や電車のように、部品点数が多く、構成部品をエンジンなどの機能などで区分したユニット毎にグルーピングし、それぞれのユニットを並行して設計する大規模アセンブリである場合の干渉チェックに関わる部分の構成例として、部品形状情報設計部11、部品配置情報設計部12、各ユニットの形状算出部13、第1の簡易チェック部14a、第2の簡易チェック部14b、衝突部分の形状算出部15、ロード実施部16と、干渉チェック部17、部品形状情報記憶部18、部品配置情報記憶部19、各ユニットの構成部品リスト記憶部20、各ユニットの形状記憶部21、衝突部分の形状記憶部22、干渉チェック用記憶部23、データ入力部及び出力部24、及びこれらの相互間での情報転送に用いる情報転送路25を備えている。
部品形状情報設計部11は、データ入力部及び出力部23のデータ入力部から入力される部品の形状に関するデータから3次元の座標に基づく部品形状情報を生成し、それを当該部品の名称や記号などと関連付けて、部品形状情報記憶部18に格納する。この部品形状情報には、部品の形状を表現するための頂点座標、面情報などの情報が含まれている。
部品配置情報設計部12は、データ入力部及び出力部23のデータ入力部から入力される部品の配置に関するデータから3次元の座標に基づく部品配置情報を生成し、それを当該部品の名称や記号などと関連付けて、部品配置情報記憶部19に格納する。この部品配置情報には、部品を配置する位置を表す位置情報、部品を配置する方向を表す方向情報などの情報が含まれている。
各ユニットの構成部品リスト記憶部20には、部品形状情報記憶部18及び部品配置情報記憶部19に格納される部品(当該部品の名称や記号などで示す)が、別個に設計された複数のユニットのいずれに属するかを示すリスト(関係テーブル)が格納されている。
各ユニットの形状算出部13は、ユニット毎に、1つのユニットの識別符号をキーにして各ユニットの構成部品リスト記憶部20からそのユニットに属する全ての部品を取り出し、取り出した各部品の名称や記号などをキーにして部品形状情報記憶部18及び部品配置情報記憶部19から各部品の形状と位置の各情報を読み出し、その読み出した各部品の形状と位置の各情報から当該ユニットの外形(立方体)を算出し、それを各ユニットの形状記憶部20に格納することを行う。
各ユニットの形状算出部13は、上記の形状算出処理を、干渉チェック処理を行う以前の任意の時に行うようにしてもよいが、ここでは、説明の便宜から、データ入力部及び出力部23のデータ入力部から入力される干渉チェック処理の開始指示を受けた時に行うとしている。
第1の簡易チェック部14aは、各ユニットの形状記憶部20から取り出した2つのユニットの外形同士の衝突有無をチェックする。この衝突チェックを、ここでは、簡易チェックと称している。第1の簡易チェック部14aは、衝突を検出した場合は、その衝突を生じている2つのユニットを衝突部分の形状計算部15に通知し、その後、次の簡易チェックに移行せず第2の簡易チェック部14bから再開通知の入力があるのを監視する。一方、第1の簡易チェック部14aは、衝突を検出しない場合は、次のユニットの外形を各ユニットの形状記憶部20から取り出し、同様の簡易チェックを行う。
第1の簡易チェック部14aは、以上の処理動作を管理するため、簡易チェックの回数をカウントする第1の回数カウンタを備えている。なお、ここでは、チェック回数の管理をカウントダウン方式で行うとして説明するが、カウントアップ方式でもよい。
衝突部分の形状計算部15は、第1の簡易チェック部14aから通知された2つのユニットにおける衝突部分の形状(立方体)を算出し、その算出した衝突部分の形状を、当該2つのユニット(識別符号)と関連付けて、衝突部分の形状記憶部22に格納する。
第2の簡易チェック部14bは、衝突部分の形状記憶部22から読み出した衝突部分の形状と、部品形状情報記憶部18及び部品配置情報記憶部19から読み出した当該衝突を生じたユニットに属する各部品の形状と配置の各情報から得られる、各部品の外形(立方体)との衝突有無をチェックし、衝突を検出した場合に、その衝突部分にぶっつかっている部品をロード実施部16に送る。衝突を検出しない場合は、第1の簡易チェック部14aに対して、次のユニットについての簡易チェック開始指示を発行する。
第2の簡易チェック部14bは、以上の処理動作を管理するため、簡易チェックの回数をカウントする第2の回数カウンタを備えている。なお、ここでは、チェック回数の管理をカウントダウン方式で行うとして説明するが、カウントアップ方式でもよい。
ロード実施部16は、第2の簡易チェック部14bから受け取った部品をキーにして部品形状情報記憶部18及び部品配置情報記憶部19から当該部品の形状情報及び位置情報を読み出し、それによる3次元の幾何形状データを干渉チェック用記憶部23にロードする。
干渉チェック部17は、干渉チェック用記憶部23上に展開する各部品の3次元の幾何形状データによって各部品相互間の干渉有無をチェックし、そのチェック結果を、データ入力部及び出力部23の出力部から外部の表示装置や印刷装置などの出力装置に送る。
次に、図2は、図1に示す一実施例による計算機支援設計装置のハードウェア構成を示すブロック図である。図2に示すように、計算機支援設計装置1は、CPU30、ROM31、RAM32、データ入力装置33、入力インタフェース34、出力インタフェース35、出力装置36、及び図1に示した、情報伝送路25に対応するデータバス37を備える、いわゆる情報処理装置の構成を有している。
データ入力装置33は、例えば、キーボード、ポインティングデバイス、マウス、タッチパネルなどであり、出力装置36は、表示装置や印刷装置などである。データ入力装置33は、接続装置である入力インタフェース34を介して、出力装置36は、接続装置である出力インタフェース35を介して、それぞれデータバス37に接続されている。これらの全体が、図1に示した、データ入力部及び出力部24に対応している。
ROM31には、CPU30に実行させる各種のプログラム、CPU30がプログラムの実行において使用するデータ、などが格納されている。各種のプログラムには、装置全体を統括制御するプログラム、図1に示した、データ入力装置33及び出力装置36との入力インタフェース34及び出力インタフェース35を介したデータ授受を制御するプログラム、部品形状情報設計部11及び部品配置情報設計部12の機能を実現するプログラム、ロード実施部16の機能を実現するプログラム、干渉チェック部17の機能を実現するプログラム、の他に、ここでは、図1に示した、各ユニットの形状算出部13、第1及び第2の簡易チェック部14a,14b、及び、衝突部分の形状算出部15の各機能をそれぞれ実現するプログラムが含まれている。
RAM32は、1以上で構成されていて、CPU30がプログラムの実行する際にデータの一時記憶などで使用する記憶領域、図1に示した、部品形状情報記憶部18、部品配置情報記憶部19、及び、干渉チェック用記憶部23として使用する各記憶領域、の他に、ここでは、図1に示した、各ユニットの形状記憶部20及び衝突部分の形状記憶部22として使用する各記憶領域がそれぞれ設けられている。
CPU30は、データバス37を通してROM31にアクセスして、上記した各種のプログラム等を読み出して実行し、ここでは、図1に示した、部品形状情報設計部11、部品配置情報設計部12、各ユニットの形状算出部13、第1及び第2の簡易チェック部14a,14b、衝突部分の形状算出部15、ロード実施部16、及び干渉チェック部17の各機能を実現する。
その実現過程で、CPU30は、データバス37を通して入力インタフェース34をアクセスしてデータ入力装置33からユーザが入力したデータや動作指示などを取り込むこと、データバス37を通してRAM32をアクセスして上記した各記憶領域へのデータ格納処理などを行うこと、データバス37を通して出力インタフェース36をアクセスして出力装置33に、ここでは干渉チェック結果を出力することを行う。
次に、図1を参照しつつ、図3、図4に沿って、以上のように構成される計算機支援設計装置1で実施される干渉チェック処理について説明する。なお、図3は、図1に示す一実施例による計算機支援設計装置で実施される干渉チェック処理を説明するフローチャートである。図4は、図3に示す各処理における具体例を説明する図である。
図3において、処理手順を示すステップは、単に「ST」と略記すると、ST1では、各ユニットの形状算出部13が、ここでは、上記したように干渉チェック処理の開始指示を受けて、各ユニットの形状(立方体)を、そのユニットに属する全ての部品の形状と配置の各情報から算出し、それぞれを各ユニットの形状記憶部20に格納する。なお、図4(1)では、2つのユニットA,Bの外形(立方体)40,41を算出する場合が示されている。そして、ここでは、各ユニットの形状算出部13は、算出終了と算出したユニット数とを、第1及び第2の簡易チェック部14a,14bに通知するとしている。
ST2〜ST5は、第1の簡易チェック部14aでの処理動作を示す。すなわち、第1の簡易チェック部14aは、各ユニットの形状算出部13から算出終了通知と算出したユニット数の通知を受け取ると、まず、通知を受けたユニット数からチェック回数を求め、その回数を第1の回数カウンタに設定する。そして、各ユニットの形状記憶部21から2つのユニットの形状を読み出し、その2つのユニットの形状同士での衝突有無チェックを実施して、第1の回数カウンタの値を1つ減らす(ST2)。
図4(2)に一例が示されている。図4(2)に示すように、第1の簡易チェック部14aは、1回の簡易チェックでは、ユニットの立方体外形の1つの側面側での衝突有無をチェックする。側面は6つあるので、1つのユニットについての簡易チェックは、対象ユニット変えて、都合、6回が行われることになる。
その結果、衝突が無い(ST3:No)場合は、当該2つのユニットの関係においてロード対象、つまり干渉チェック部17による厳密な干渉チェックの対象となる部品は存在しないと判断し(ST4)、今の例では、第1の回数カウンタの値は、ゼロになっていない(ST5:No)ので、ST2に戻り、次の2つユニットについて同様の簡易チェックを実施する。そして、簡易チェック(ST2)の結果(ST3)、衝突の無い状態(ST3:No)が、第1の回数カウンタの値がゼロになる(ST5:Yes)まで継続すると、当該干渉チェック処理の全体が終了する。これによって、配置設計が良好である旨が、早々と、データ入力部及び出力部24の出力部から、外部の表示装置や印刷装置に送られる。
上記の処理動作過程で、初回を含む第1のカウンタの値がゼロになる以前(ST5:No)における簡易チェック(ST2)の結果(ST3)、衝突が検出される(ST3:Yes)と、衝突部分の形状計算部15は、図4(3)に示すように、第1の簡易チェック部14aから通知された、当該ぶっつかっている2つのユニット40,41における衝突部分42の形状(立方体)を算出し、その算出した衝突部分42の形状を、当該2つのユニット40,41(識別符号)と関連付けて衝突部分の形状記憶部22に格納し、計算終了と当該2つのユニット40,41(識別符号)とを第2の簡易チェック部14aに通知する(ST6)。
第2の簡易チェック部14aは、上記のように、各ユニットの形状算出部13から算出終了通知と算出したユニット数の通知を受け取ると、第1の簡易チェック部14aと同様に、通知を受けたユニット数からチェック回数を求め、その回数を第2の回数カウンタに設定し、衝突部分の形状計算部15から計算終了通知が来るのを待機している。
すなわち、第2の簡易チェック部14aは、衝突部分の形状計算部15から計算終了通知を受け取ると、通知された2つのユニット40,41に基づき、衝突部分の形状記憶部22から衝突部分42の形状を読み出し、また、部品形状情報記憶部18及び部品配置情報記憶部19から、2つのユニット40,41にそれぞれ属する部品の形状と配置の各情報を読み出し、図4(4)に示すように、衝突部分42の形状と、ユニット内の各部品の外形43とで簡易チェックを実施し、第2の回数カウンタの値を1つ減らす(ST7)。
図4(4)では、各ユニットに属する部品が2つである場合が示されている。この場合には、図4(4)の(イ)〜(ニ)に示すように、各ユニットにおいて、それぞれ2回の簡易チェックが行われることになる。但し、このように部品毎に行うチェックの回数は、第2の回数カウンタの減算処理とは無関係である。つまり、第2の回数カウンタの減算処理は、第1の回数カウンタの減算処理と同様に、ユニット単位で行われる。
その結果、図4(4)での(ロ)(ニ)に示すように、衝突が無い(ST8:No)場合は、当該2つのユニットの関係においてロード対象、つまり干渉チェック部17による厳密な干渉チェックの対象となる部品は存在しないと判断し(ST9)、今の例では、第2の回数カウンタの値は、ゼロになっていない(ST10:No)ので、ST2に戻る。つまり、上記した第1の簡易チェック部14aによる簡易チェック処理を再開させる。
第1の簡易チェック部14aによる簡易チェック(ST2)の結果(ST3)、衝突が検出された(ST3:Yes)が、第2の簡易チェック部14bによる簡易チェック(ST7)の結果(ST8)、衝突の無い状態(ST8:No)が、第2のカウンタの値がゼロになるまで(ST10:Yes)継続すると、当該干渉チェック処理の全体が終了する。これによって、配置設計が良好である旨が、早々と、データ入力部及び出力部24の出力部から、外部の表示装置や印刷装置に送られる。
一方、第1の簡易チェック部14aによる簡易チェック(ST2)の結果(ST3)、衝突が検出され(ST3:Yes)、かつ、第2の簡易チェック部14bによる簡易チェック(ST7)の結果(ST8)でも、図4(4)での(イ)(ハ)に示すように衝突が検出される(ST8:Yes)と、第2の簡易チェック部14bは、当該ぶっつかっている部品の名称又は記号などをロード実施部16に通知するので、ロード実施部16は、通知された部品の名称又は記号などによって、部品形状情報記憶部18及び部品配置情報記憶部19から当該部品の形状と配置の各情報を読み出し、それによる当該部品の幾何形状データを干渉チェック用記憶部23にロードする(ST11)。
第2の簡易チェック部14bは、ロード実施部16のロード処理(ST11)と並行して、第2のカウンタの値を監視し、第2のカウンタの値がゼロでない(ST12:No)場合は、ST2に戻る。つまり、上記した第1の簡易チェック部14aによる簡易チェック処理を再開させる。
以上のようにして、第1の簡易チェック部14aによる簡易チェック(ST2)の結果(ST3)、衝突が検出され(ST3:Yes)、かつ、第2の簡易チェック部14bによる簡易チェック(ST7)の結果(ST8)でも、衝突が検出される(ST8:Yes)状態が、第2のカウンタの値がゼロでなる(ST12:Yes)までの間に検出された、ぶっつかっている部品の幾何形状データがそれぞれ干渉チェック用記憶部23にロードされる(ST11)。
第2の簡易チェック部14bは、第2のカウンタの値がゼロになると、ロード実施部16に検出処理の終了を通知するので、ロード実施部16は、ロード処理の終了を干渉チェック部17に通知する。これによって、干渉チェック部17は、干渉チェック用記憶部23上に展開される各部品の幾何形状データによる部品同士の干渉をチェックする。図4に示す例で言えば、図4(5)に示すように、干渉チェック部17は、図4(4)においてぶっつかっている(イ)(ハ)での部品について干渉をチェックする。
要するに、図4に示すように、部品が4つある場合に、そのうちの2つのみがロード対象となるので、ロード対象部品が大幅に低減される。
このように、製品を構成する部品を計算機メモリにロードする前での干渉チェックを、設計単位であるユニットの相互間での干渉チェックに絞り込んで行うので、ユニット内の部品数が多く、干渉チェック対象部品の組み合わせが多くなる場合でも、それの影響を受けない、つまり、総当たり的な部品相互間での干渉チェックを回避することができる。
そして、計算機メモリにロードする前での干渉チェックを、ユニットの形状同士の衝突チェックという簡易な方法で行うので、上記の措置と相俟って、処理レスポンスを高めることができる。
加えて、計算機メモリにロードして厳密な干渉チェックの対象にする部品の数を大幅に低減することができるので、自動車や電車などの大規模アセンブリでも、干渉チェックの対象となる部品の全てを計算機メモリにロードして、干渉チェックが行えるようになる。
以上のように、本発明にかかる干渉チェック方法、計算機支援設計装置及び干渉チェック用プログラムは、製品を構成する部品を計算機の記憶装置にロードする前での干渉チェックでの処理レスポンスを、ユニット内の部品数が多く、干渉チェック対象部品の組み合わせが多くなる場合でも、高めるのに有用であり、特に、計算機の記憶装置にロードして厳密な干渉チェックの対象にする部品の数を大幅に低減できるので、自動車や電車などの大規模アセンブリにおいて、計算機の記憶装置上で厳密な干渉チェックを行うのに適している。
本発明に係る計算機支援設計装置の一実施例による計算機支援設計装置の機能構成を示すブロック図である。 図1に示す一実施例による計算機支援設計装置のハードウェア構成を示すブロック図である。 図1に示す一実施例による計算機支援設計装置で実施される干渉チェック処理を説明するフローチャートである。 図3に示す各処理における具体例を説明する図である。
符号の説明
1 計算機支援設計装置
11 部品形状情報設計部
12 部品形状情報設計部
13 各ユニットの形状算出部
14a 第1の簡易チェック部
14b 第2の簡易チェック部
15 衝突部分の形状算出部
16 ロード実施部
17 干渉チェック部
18 部品形状情報記憶部
19 部品形状情報記憶部
20 各ユニットの構成部品リスト記憶部
21 各ユニットの形状記憶部
23 衝突部分の形状記憶部
24 干渉チェック記憶部
25 情報転送路
30 CPU
31 ROM
32 RAM
33 データ入力装置
34 入力インタフェース
35 出力インタフェース
36 データバス
41,42 ユニットの外形(立方体)
42 衝突部分(立方体)
43 部品の外形(立方体)

Claims (3)

  1. 計算機支援設計装置が実行する、複数の部品で構成される製品の配置設計を複数のユニットに分けて行った場合に、その配置設計の評価を行うために実施される、前記部品の幾何形状データを計算機の記憶装置上に展開して部品同士の干渉有無をチェックする工程において、前記記憶装置に部品をロードする前での部品同士の干渉有無をチェックする工程として、
    前記各ユニットの立方体形状を、そのユニットに属する部品の形状と配置の各情報から算出する第1の工程と、
    前記第1の工程にて算出された各ユニットの立方体形状同士の衝突有無をチェックし、衝突が検出されない場合は、次の衝突有無チェックへ移行する第2の工程と、
    前記第2の工程にて、衝突が検出された場合は、当該2つのユニットの立方体形状の衝突部分の立方体形状を算出する第3の工程と、
    前記第2の工程にて衝突が検出された2つのユニットに属する各部品の立方体形状と、前記第3の工程にて算出された衝突部分の立方体形状との衝突有無をチェックし、衝突が検出されない場合は、前記第2の工程に戻る第4の工程と、
    前記第4の工程にて、衝突が検出された場合に、当該衝突した部品の幾何形状データを前記記憶装置にロードする第5の工程と、
    を含むことを特徴とする干渉チェック方法。
  2. 製品を構成する複数の部品の形状と配置の各情報を記憶する第1の記憶装置と、前記製品の配置設計を複数のユニットに分けて行った場合に、前記第1の記憶装置に記憶される部品の形状と配置の各情報から得られる当該部品の幾何形状データがロードされる第2の記憶装置と、前記第2の記憶装置上に展開される部品の幾何形状データに基づき部品同士の干渉有無をチェックして配置設計の評価を行う干渉チェック部とを備える計算機支援設計装置において、前記第2の記憶装置にロードする前に部品同士の干渉有無をチェックする構成として、
    前記各ユニットの立方体形状を、前記第1の記憶装置から読み出したそのユニットに属する部品の形状と配置の各情報から算出する第1の形状算出部と、
    前記第1の形状算出部にて算出された各ユニットの立方体形状同士の衝突有無をチェックし、衝突が検出されない場合は、次の衝突有無チェックへ移行し、衝突が検出された場合は、当該衝突した2つのユニットを出力する第1の簡易チェック部と、
    前記第1の簡易チェック部から受け取った衝突を生じた2つのユニットの立方体形状の衝突部分の立方体形状を算出する第2の形状算出部と、
    前記第1の簡易チェック部にて衝突が検出された2つのユニットに属する各部品の立方体形状と、前記第2の形状算出部にて算出された衝突部分の立方体形状との衝突有無をチェックし、衝突が検出されない場合は、前記第1の簡易チェック部に対して次の衝突有無チェックの開始指示を発行し、衝突が検出された場合に、当該衝突した部品を出力する第2の簡易チェック部と、
    前記第2の簡易チェック部から受け取った部品の幾何形状データを前記第2の記憶装置にロードするロード実施部と、
    を備えていることを特徴とする計算機支援設計装置。
  3. 複数の部品で構成される製品の配置設計を複数のユニットに分けて行った場合に、その配置設計の評価を行うために実施される、前記部品の幾何形状データを計算機の記憶装置上に展開して部品同士の干渉有無をチェックする工程を前記計算機に実行させる干渉チェック用プログラムにおいて、前記記憶装置に部品をロードする前での部品同士の干渉有無をチェックする工程として、
    前記各ユニットの立方体形状を、そのユニットに属する部品の形状と配置の各情報から算出する第1の工程と、
    前記第1の工程にて算出された各ユニットの立方体形状同士の衝突有無をチェックし、衝突が検出されない場合は、次の衝突有無チェックへ移行する第2の工程と、
    前記第2の工程にて、衝突が検出された場合は、当該2つのユニットの立方体形状の衝突部分の立方体形状を算出する第3の工程と、
    前記第2の工程にて衝突が検出された2つのユニットに属する各部品の立方体形状と、前記第3の工程にて算出された衝突部分の立方体形状との衝突有無をチェックし、衝突が検出された場合は、前記第2の工程に戻る第4の工程と、
    前記第4の工程にて、衝突が検出された場合に、当該衝突した部品の幾何形状データを前記記憶装置にロードする第5の工程と、
    を含むことを特徴する干渉チェック用プログラム。
JP2007306426A 2007-11-27 2007-11-27 干渉チェック方法、計算機支援設計装置及び干渉チェック用プログラム Active JP5169175B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007306426A JP5169175B2 (ja) 2007-11-27 2007-11-27 干渉チェック方法、計算機支援設計装置及び干渉チェック用プログラム
US12/277,964 US20090138243A1 (en) 2007-11-27 2008-11-25 Interference checking method, computer-aided design device, and interference checking program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007306426A JP5169175B2 (ja) 2007-11-27 2007-11-27 干渉チェック方法、計算機支援設計装置及び干渉チェック用プログラム

Publications (2)

Publication Number Publication Date
JP2009129371A JP2009129371A (ja) 2009-06-11
JP5169175B2 true JP5169175B2 (ja) 2013-03-27

Family

ID=40670481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007306426A Active JP5169175B2 (ja) 2007-11-27 2007-11-27 干渉チェック方法、計算機支援設計装置及び干渉チェック用プログラム

Country Status (2)

Country Link
US (1) US20090138243A1 (ja)
JP (1) JP5169175B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5521667B2 (ja) * 2010-03-16 2014-06-18 富士通株式会社 表示制御装置、表示制御方法及びプログラム
US10061872B1 (en) * 2016-09-01 2018-08-28 Bentley Systems, Incorporated Techniques for suppressing unwanted clashes
JP6687582B2 (ja) * 2017-11-30 2020-04-22 ファナック株式会社 情報処理装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07107648B2 (ja) * 1987-09-09 1995-11-15 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 物体間衝突検出装置
JPH0312787A (ja) * 1989-06-09 1991-01-21 Pfu Ltd 多角形パターンの重なり検査方式
JPH0553634A (ja) * 1991-08-29 1993-03-05 Matsushita Electric Ind Co Ltd 複腕干渉回避システム
US5515489A (en) * 1991-12-31 1996-05-07 Apple Computer, Inc. Collision detector utilizing collision contours
US5675720A (en) * 1993-09-14 1997-10-07 Fujitsu Limited Method of searching for points of closest approach, and preprocessing method therefor
US5790950A (en) * 1994-03-18 1998-08-04 Fujitsu Limited Computer graphics apparatus having an improved walk-through function
JP3413733B2 (ja) * 1994-08-18 2003-06-09 株式会社日立製作所 形状相互間の干渉チェック方法
US5572634A (en) * 1994-10-26 1996-11-05 Silicon Engines, Inc. Method and apparatus for spatial simulation acceleration
JP2915826B2 (ja) * 1995-07-11 1999-07-05 富士通株式会社 干渉チェック装置
JP2774083B2 (ja) * 1995-07-28 1998-07-09 沖電気工業株式会社 部品間の干渉チェックシステム
JP3022394B2 (ja) * 1997-04-25 2000-03-21 日本電気株式会社 図形処理装置
JPH11272721A (ja) * 1998-03-19 1999-10-08 Fujitsu Ltd 干渉チェック結果表示方法および干渉チェック結果表示装置ならびに干渉チェック結果表示プログラムが記録されたコンピュータ読取可能な記録媒体
JP3415438B2 (ja) * 1998-05-12 2003-06-09 富士通株式会社 干渉チェック装置および方法
US6266064B1 (en) * 1998-05-29 2001-07-24 Microsoft Corporation Coherent visibility sorting and occlusion cycle detection for dynamic aggregate geometry
US7084869B2 (en) * 2000-03-31 2006-08-01 Massachusetts Institute Of Technology Methods and apparatus for detecting and correcting penetration between objects
US6882347B2 (en) * 2000-11-30 2005-04-19 Microsoft Corporation Texture generating apparatus for dynamic interference checking
DE10106023A1 (de) * 2001-02-09 2002-08-29 Fraunhofer Ges Forschung Verfahren und Vorrichtung zur Kollisionserkennung von Objekten
US6956565B2 (en) * 2001-04-30 2005-10-18 Jules I. Bloomenthal Method to compute the medial axis/surface of a three-dimensional object
JP2003271687A (ja) * 2002-01-11 2003-09-26 Ricoh Co Ltd 干渉モデル検出装置、方法及び記憶媒体
JP2006178662A (ja) * 2004-12-21 2006-07-06 Canon Inc 情報処理方法、情報処理装置
US20060227135A1 (en) * 2005-03-31 2006-10-12 Johnson Peter W System and method for N-dimensional parametric analysis
US7663630B2 (en) * 2005-12-08 2010-02-16 Electronics And Telecommunications Research Institute Apparatus and method for processing collision information in graphic system
JP4948273B2 (ja) * 2007-06-11 2012-06-06 キヤノン株式会社 情報処理方法及び情報処理装置

Also Published As

Publication number Publication date
JP2009129371A (ja) 2009-06-11
US20090138243A1 (en) 2009-05-28

Similar Documents

Publication Publication Date Title
JP5215353B2 (ja) 自動車、オートバイ、または航空車両等の工業デザインのためのcadベースのスタイリングプロセスにおける機能的caeデータの統合のための方法およびシステム
JP5169175B2 (ja) 干渉チェック方法、計算機支援設計装置及び干渉チェック用プログラム
US8341571B1 (en) Pattern signature
US20230021239A1 (en) Generative shell design for simulations
US20130246991A1 (en) Clock-Reconvergence Pessimism Removal In Hierarchical Static Timing Analysis
JP2010146224A (ja) 解析モデルの変形方法および計算機
JP3415447B2 (ja) 装置における部品間の干渉を検証する干渉検証装置および方法
JP4619851B2 (ja) 設計支援装置および設計支援方法
JP2007048004A (ja) 設計支援装置および設計支援方法
US11468203B2 (en) System and method for bending and unbending complex sheet metal bend regions
JP4744541B2 (ja) 設計支援装置
JP4744542B2 (ja) 設計支援装置
Morales et al. Optimization methods applied to development of vehicle structures
JP2007230403A (ja) タイヤモデルの作成システム、タイヤモデルの作成方法、タイヤモデル、及びタイヤ挙動シミュレーション方法
JP4915518B2 (ja) 3次元モデル表示装置、そのプログラム及び方法
Zhang et al. Energy-based initial guess estimation method for one-step simulation
JP2010092256A (ja) 部品剛性の最適構造作製プログラムおよび情報処理装置
JP3669490B2 (ja) 圧延解析システム及びプログラム
Yang et al. An effective optimization strategy for structural weight reduction
Ramnath et al. Generalization of Manufacturability Algorithms for Fabricated Assemblies Based on Topology Optimization
JP5116396B2 (ja) 立体画像処理の隠線表示方法および隠線表示装置
JP6003531B2 (ja) 情報処理装置、描画方法およびプログラム
Christensen et al. Buckling considerations and cross-sectional geometry development for topology optimised body in white
JP3057986B2 (ja) サイクルダイヤグラム情報作成装置
WO2019131185A1 (ja) 解析結果データ削減装置、解析結果データ削減方法及び解析結果データ削減プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121217

R150 Certificate of patent or registration of utility model

Ref document number: 5169175

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150