JP5161500B2

JP5161500B2 - 半導体装置の製造方法

Info

Publication number: JP5161500B2
Application number: JP2007174922A
Authority: JP
Inventors: 和宏白石
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2007-07-03
Filing date: 2007-07-03
Publication date: 2013-03-13
Anticipated expiration: 2027-07-03
Also published as: JP2009016477A

Description

本発明は、半導体装置の製造方法に関する。

従来、半導体デバイスの高速化、高集積化に伴い、半導体デバイスの微細化や、多層配線構造化がすすんでいる。このような半導体デバイスに用いられる半導体装置を製造する際には、高度な平坦化技術が要求され、例えば、ＣＭＰ（Chemical Mechanical Polishing）法が用いられている。
具体的には、半導体装置は、以下のようにして製造されている。
半導体基板上に第一の絶縁層（層間絶縁膜）を形成し、その後、第一の配線層を形成する。次に、第一の配線層を覆う第二の絶縁層（層間絶縁膜）を形成する。次に、第二の絶縁層をＣＭＰ法で研磨して平坦化する。

特開平８−１６２４３０号公報特開平７−１１５１３２号公報

しかしながら、従来の半導体装置の製造方法では、ＣＭＰにおいて絶縁層が過剰に研磨されるという課題がある。

発明者が鋭意検討を行った結果、絶縁層の過剰な研磨の要因として以下のようなことが考えられる。
図３、４に研磨装置の研磨パッド１００と配線層および絶縁層が設けられた半導体基板１０１との位置関係を示す。図３は平面図であり、図４は、断面図である。
研磨装置の研磨パッド１００から、半導体基板１０１全体に均一に圧力をかけることは難しく、半導体基板１０１のオリエンテーションフラット部１０１Ａ近傍領域では、研磨パッド１００が垂れ下がり、研磨パッド１００からの圧力が強くかかりやすい状態となる。このような状態で研磨を行うと、オリエンテーションフラット部１０１Ａ近傍領域では、絶縁層が過剰に研磨されてしまう。

本発明は、このような知見に基づいて発案されたものである。
すなわち、本発明によれば、オリエンテーションフラット部が形成された半導体基板上に、配線層および導体膜を形成する工程と、前記配線層および前記導体膜上に、前記配線層および前記導体膜を被覆する絶縁層を形成する工程と、前記絶縁層を研磨する工程とを備え、前記配線層および前記導体膜を形成する前記工程では、前記オリエンテーションフラット部近傍領域のみに、前記オリエンテーションフラット部の延在方向に直交する方向に延在する前記導体膜を形成する半導体装置の製造方法が提供される。

また、本発明において、導体膜とは、配線とは異なり、配線のようにパターニングされておらず、配線としての機能を有しないものである。

この発明によれば、オリエンテーションフラット部近傍領域に、オリエンテーションフラット部に直交する方向に延在する導体膜を形成している。このような導体膜を形成することで、オリエンテーションフラット部近傍領域での、絶縁層の過剰な研磨を防止できる。
配線層上に形成される絶縁層表面には、凹凸が形成される。これは、配線パターンに沿うように絶縁層が形成されることによるものであり、配線上の絶縁層は盛り上がり、配線間の絶縁層は窪んだような形状となる。
これに対し、本発明では、オリエンテーションフラット部に直交する方向に延在する導体膜を形成している。このような導体膜を形成することで、配線間の隙間がなくなり、導体膜上に形成される絶縁層の表面は平坦な形状となる。
そのため、導体膜上の絶縁層を研磨する際には、導体膜上の絶縁層と研磨パッドとの間に研磨粒子が入りにくくなり、絶縁層の研磨速度が低下する。
これにより、オリエンテーションフラット部近傍領域での、絶縁層の過剰な研磨を抑制することができる。

本発明によれば、絶縁層の過剰な研磨を抑制できる半導体装置の製造方法が提供される。

以下、本発明の実施形態を図面に基づいて説明する。
まず、図１を参照して、本実施形態の半導体装置（半導体チップ）の製造方法の概要について説明する。
本実施形態の半導体装置の製造方法は、オリエンテーションフラット部１１１が形成された半導体基板１１上に、配線層１３および導体膜１４を形成する工程と、前記配線層１３および前記導体膜１４上に、前記配線層１３および前記導体膜１４を被覆する絶縁層１５を形成する工程と、前記絶縁層１５を研磨する工程とを備える。
前記配線層１３および前記導体膜１４を形成する前記工程では、オリエンテーションフラット部１１１近傍領域のみにオリエンテーションフラット部１１１の延在方向に略直交する方向に延在する導体膜１４を形成する。

次に、図１および図２を参照して、半導体装置の製造方法について、詳細に説明する。
図１は、半導体装置の製造工程を示す図であり、図２は、導体膜１４が形成された半導体基板１１の平面図である。なお、図１の（Ａ）〜（Ｅ）の各図は、図２のオリエンテーションフラット部１１１の延在方向に直交する方向の半導体基板１１等の断面を示している。

図１（Ａ）に示すように、半導体基板１１上に第一の絶縁層１２を形成する。この半導体基板１１は、オリエンテーションフラット部１１１が形成された基板である。
第一の絶縁層１２としては、例えば、ＳｉＯ_２膜、ＳｉＯＦ膜等である。第一の絶縁層１２は、たとえば、ＨＤＰ−ＣＶＤ法等により形成することができる。

次に、第一の絶縁層１２上に配線層１３および導体膜１４を形成する。ここでは、配線層１３および導体膜１４を同じ材料で同時に形成する。
具体的には第一の絶縁層１２を覆うように配線層１３および導体膜１４を構成する膜１０をスパッタリングにより形成する（図１（Ｂ）参照）。
例えば、Ｔｉ（チタン）膜およびＴｉＮ（窒化チタン）膜からなるバリアメタル層またはＴｉＮ膜のみからなるバリアメタル層（不図示）を成膜し、このバリアメタル層の上に、アルミニウム膜を成膜する。さらに、このアルミニウム膜の上に、Ｔｉ膜およびＴｉＮ膜からなるバリアメタル層またはＴｉ膜からなるバリアメタル層をスパッタリング処理により順次成膜し、配線層１３および導体膜１４を構成する膜１０とする。

その後、膜１０の所定の領域のみを選択的に残して配線層１３および導体膜１４を形成する（図１（Ｃ））。具体的には、膜１０上に所定のパターンのマスクを形成し、その後、膜１０をエッチングにより選択的に除去する。
なお、配線層１３および導体膜１４を構成する膜は、たとえば、アルミニウム膜単層から構成されるものであってもよい。
このとき、導体膜１４は、図２に示すように、オリエンテーションフラット部１１１に近傍領域のみに、オリエンテーションフラット部１１１の延出方向に直交する方向および、オリエンテーションフラット部１１１に沿った方向に延在するように形成される。
この導体膜１４は詳しくは後述するが、オリエンテーションフラット部１１１近傍領域における第二の絶縁層１５の過剰研磨を抑制するものである。
また、導体膜１４が形成されるオリエンテーションフラット部１１１に隣接するオリエンテーションフラット部１１１近傍領域は、有効な半導体チップを得ることができる領域Ａ外の部分である。領域Ａ内に示した四角の領域Ａ１は、半導体チップ一つ分に該当する領域を示す。

また、導体膜１４の幅寸法（オリエンテーションフラット部１１１に直交する方向の長さ寸法）は、０．５ｍｍ以上であることが好ましい。なかでも、導体膜１４の幅寸法は、１．０ｍｍ以上であることが特に好ましい。幅寸法の上限はとくに規定されないが、有効チップ領域を犠牲にしない範囲が好ましい。
導体膜１４の幅寸法を０．５ｍｍ以上、特に、１．０ｍｍ以上とすることで、オリエンテーションフラット部１１１近傍領域での第二の絶縁層１５の過度な研磨を確実に防止できる。

さらに、導体膜１４の長さ寸法（オリエンテーションフラット部１１１に沿った方向の寸法）は、オリエンテーションフラット部１１１の長さ寸法の９０％以上であることが好ましい。なかでも、導体膜１４の長さ寸法は、オリエンテーションフラット部１１１の長さ寸法と同等かそれ以上であることがさらに、好ましい。
たとえば、直径が２００ｍｍの半導体ウェハで、オリエンテーションフラット部１１１の長さが５７．５ｍｍとすると、導体膜１４の長さ寸法は５１．８ｍｍ以上が好ましく、５７．５ｍｍかそれ以上がさらに好ましい。

導体膜１４の長さ寸法を、オリエンテーションフラット部１１１の長さ寸法の９０％以上とすることでオリエンテーションフラット部１１１近傍領域での第二の絶縁層１５の過度な研磨を確実に防止できる。

ここで、導体膜１４の形成方法について詳細に説明する。
導体膜１４の形成にあたっては、オリエンテーションフラット部１１１近傍領域の有効な半導体チップを得ることができない領域のチップ列を用いることができる。たとえば、１つがその１辺が８ｍｍの正方形であるチップを半導体ウェハ上全面に形成するとして、オリエンテーションフラット部１１１に形成されるチップは、オリエンテーションフラット部１１１によってその一部が欠如し、オリエンテーションフラット部１１１の延在方向に直交する方向のチップの長さが、たとえば、４．５ｍｍであったとする。膜１０上に所定のパターンのマスクを形成する際に、このオリエンテーションフラット部１１１のチップの列に対しては、パターンニングを行わず、ブラインド露光などによって、膜１０が残存するように露光処理を施す。ただし、ウェハ全体の外周に対して行われる周辺露光は、このオリエンテーションフラット部１１１においても行われる。周辺露光の幅は、たとえば、外周３ｍｍである。この場合、オリエンテーションフラット部１１１近傍領域のエッジから３ｍｍ−４．５ｍｍの箇所に、オリエンテーションフラット部１１１に沿って、幅が１．５ｍｍ、長さがオリエンテーションフラット部１１１と同等かやや長い導体膜１４を形成することができる。
このように形成すれば、導体膜１４を形成するための特別なマスクを必要とせず、また、配線層１３を形成する過程において導体膜１４を形成することができる。すなわち、配線層１３と導体膜１４とを同時に形成できる。また、このようなオリエンテーションフラット部近傍のチップは、もともと有効チップとなりえないので、有効チップを犠牲にすることがない。

次に、図１（Ｄ）に示すように、配線層１３および導体膜１４を覆い、埋め込むように、第二の絶縁層１５を形成する。第二の絶縁層１５は、たとえば、ＨＤＰ−ＣＶＤ法等により形成することができる。第二の絶縁層１５としては、第一の絶縁層１２と同様、例えば、ＳｉＯ_２膜、ＳｉＯＦ膜等である。第二の絶縁層１５の厚みは、例えば、１．４μｍ程度とする。
このとき、第二の絶縁層１５のうち、導体膜１４上に形成される部分の表面は比較的平坦なものとなる。
その後、図１（Ｅ）に示すように、第二の絶縁層１５の表面を図示しないＣＭＰ装置により研磨する。
研磨後の第二の絶縁層１５の厚みは、配線層１３上で例えば、０．３μｍ程度とする。

次に、第二の絶縁層１５上に第一の配線層１３および第一の導体膜１４と同様にして、第二の配線および第二の導体膜を形成する。このような作業を繰り返し、半導体チップ単位にダイシングすることで、各半導体チップが得られることとなる。
なお、最上層の配線を形成する際には、導体膜は形成しなくてもよい。
また、第二の絶縁層１５をＣＭＰ装置で研磨した後、プラズマＣＶＤ法により、ＳｉＯ_２膜等の絶縁層を形成し、第二の絶縁層１５の厚みを厚く確保してもよい。

次に、本実施形態の作用効果について説明する。
本実施形態によれば、オリエンテーションフラット部１１１近傍領域に、オリエンテーションフラット部１１１に直交する方向に延びる導体膜１４を形成している。このような導体膜１４を形成することで、オリエンテーションフラット部１１１近傍領域での、第二の絶縁層１５の過剰な研磨を防止できる。
配線層１３上に形成される絶縁層１５表面には、凹凸が形成される。これは、配線１３１上の絶縁層１５は盛り上がり、配線１３１間の絶縁層１５は窪んだような形状となるためである。
導体膜を形成せずに、従来のように、図５、６に示すように、半導体基板１１表面全面に配線層１０４を形成した場合には、オリエンテーションフラット部１１１近傍領域では、絶縁層１０２が過剰に研磨されることとなる。なお、図５において、符号１０３は第一の絶縁層であり、符号１０４Ａは配線層１０４の配線を示す。また、図５は、絶縁層１０２の研磨前の状態を示し、図６は絶縁層１０２の研磨後の状態を示す。
これに対し、本実施形態では、オリエンテーションフラット部１１１に直交する方向に延びる導体膜１４を形成しているので、配線間の隙間をなくすことができ、導体膜１４上に形成される第二の絶縁層１５の表面は平坦な形状となる。
そのため、導体膜１４上の第二の絶縁層１５を研磨する際には、導体膜１４上の第二の絶縁層１５と研磨パッドとの間に研磨粒子が入りにくくなり、オリエンテーションフラット部１１１近傍領域の第二の絶縁層１５の研磨速度が低下する。
これにより、オリエンテーションフラット部１１１近傍領域での第二の絶縁層１５の過剰な研磨を防止することができる。
なお、過剰な研磨を防止できるという効果は、第二の絶縁層１５のみならず、配線上に形成される各絶縁層において効果がある。

以上のような第二の絶縁層１５の過剰な研磨防止は、半導体チップの製造効率の向上につながる。
具体的には、以下のようである。
第二の絶縁層１５上に第二の配線を形成する際には、第二の絶縁層１５上に、第二の配線を構成する膜を設け、この膜を選択的に除去する。このとき、所定のパターンの第二の配線を形成するためには、第二の配線を構成する膜上にマスクを形成する必要がある。所定のパターンのマスクを形成するために、前記膜上に塗布されたレジストの露光を行うが、第二の絶縁層１５のオリエンテーションフラット部１１１近傍領域が過剰に研磨されている場合には、第二の絶縁層１５のオリエンテーションフラット部１１１近傍領域付近以外の部分における露光装置の焦点と、第二の絶縁層１５のオリエンテーションフラット部１１１近傍領域付近における露光装置の焦点とが一致しにくくなり、第二の絶縁層１５のオリエンテーションフラット部１１１近傍領域付近に精密なマスクのパターンを形成するのが困難になる。
これに対し、本実施形態では、オリエンテーションフラット部１１１近傍領域での第二の絶縁層１５の過剰な研磨を防止できるので、このような問題が生じない。
これにより、半導体チップの製造の製造効率を向上させることができる。

また、絶縁層が過剰に研磨されると絶縁層の下層の配線が露出し、配線がＣＭＰ装置により研磨されることで、汚染が生じ、半導体チップの歩留まりが低下する場合がある。
これに対し、本実施形態では、第二の絶縁層１５の過剰な研磨を抑制できるので、配線の研磨を防止でき、半導体チップの製造効率を高めることができる。

なお、導体膜１４は配線として機能しないものであるため、導体膜１４が形成された部分からは有効な半導体チップを得ることはできないが、導体膜１４は有効な半導体チップを得ることができない領域に形成されているため、導体膜１４を形成したことにより、半導体チップの製造の歩留まりが低下することはない。

また、本実施形態では、導体膜１４の長さ寸法を、半導体基板１１のオリエンテーションフラット部１１１の長さ寸法の９０％以上としているので、オリエンテーションフラット部１１１近傍領域での第二の絶縁層１５の過度な研磨を確実に防止できる。
さらに、本実施形態では、導体膜の幅寸法を０．５ｍｍ以上としているので、オリエンテーションフラット部１１１近傍領域での第二の絶縁層１５の過度な研磨を確実に防止できる。

さらに、本実施形態では、第二の絶縁層１５をＨＤＰ−ＣＶＤ法により形成している。ＨＤＰ−ＣＶＤ法により絶縁層を形成した場合には絶縁層の表面に凹凸が形成されやすいため、絶縁層の研磨を十分に行わなければならない。そのため、従来の製造方法では、オリエンテーションフラット部近傍領域の絶縁層が過剰に研磨されやすいという課題がある。
これに対し、本実施形態のように、導体膜１４を形成することで、ＨＤＰ−ＣＶＤ法により第二の絶縁層１５を形成した場合であっても、オリエンテーションフラット部１１１近傍領域の第二の絶縁層１５の過剰な研磨を確実に防止できる。

また、本実施形態では、配線層１３と導体膜１４とを同時に形成することができるので、半導体装置の製造に手間を要しない。

なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
前記実施形態では、第二の絶縁層１５をＨＤＰ−ＣＶＤ法により形成したが、第二の絶縁層１５の形成方法はこれに限られるものではない。
例えば、配線層１３および導体膜１４上に、ＴＥＯＳ（テトラエチルオルソシリケート）を用いたプラズマＣＶＤ法によるＳｉＯ_２膜を薄く（配線間が埋まらない程度に）形成する。
その後、Ｏ_３とＴＥＯＳを用いたＣＶＤ法によってＳｉＯ_２膜を形成して配線間をある程度埋め込み、再度、プラズマＣＶＤ法により、ＳｉＯ_２膜を形成し、配線層１３および導体膜１４を被覆する。
以上の方法により、第二の絶縁層を形成してもよい。

また、前記実施形態では、導体膜１４が形成されるオリエンテーションフラット部近傍領域は、有効チップが得られない領域であるとしたが、半導体ウェハ上のチップの配置によっては、オリエンテーションフラット部近傍においても有効なチップを得ることができる場合がある。この場合には、オリエンテーションフラット部近傍領域の半導体チップを犠牲にして導体膜を形成する。
また、オリエンテーションフラット部に形成されるチップのオリエンテーションフラット部による欠如が大きく、周辺露光を合わせると十分な導体膜の幅が得られない場合は、もう一列内側のチップ列を用いて、導体膜１４を形成してもよい。

次に、本発明の実施例について説明する。
（実施例１）
前記実施形態と同様の方法で、半導体装置を製造した。配線および導体膜を５層形成し、絶縁層を５層形成した。
配線および導体膜の材料としては、Ａｌを使用し、絶縁層の材料としては、ＳｉＯＦを使用した。
導体膜は、オリエンテーションフラット部と同じ長さ寸法であり、導体膜の幅寸法は、１．５ｍｍであった。
各絶縁層は、ＨＤＰ−ＣＶＤ法により形成した。

（比較例１）
導体膜を形成せずに、半導体基板上に配線および絶縁層を形成した。他の点は、実施例１と同様である。

（評価）
実施例１では、オリエンテーションフラット部近傍領域の絶縁層が過剰に研磨されることはなかった。これに対し、比較例１では、オリエンテーションフラット部近傍領域の絶縁層が過剰に研磨されていた。
実施例１では、半導体チップの製造の歩留まりは、比較例１の半導体チップの製造の歩留まりに比べ、５％向上した。

本発明の半導体装置の製造方法を示す工程図である。半導体基板上の導体膜を示す平面図である。半導体基板と、研磨パッドとの位置関係を示す平面図である。半導体基板と、研磨パッドとの位置関係を示す断面図である。従来の製造方法により絶縁層を形成した状態を示す図である。従来の製造方法により絶縁層を研磨した状態を示す図である。

符号の説明

１０膜
１１半導体基板
１２第一の絶縁層
１３配線層
１４導体膜
１５第二の絶縁層
１００研磨パッド
１０１Ａオリエンテーションフラット部
１０１半導体基板
１０２絶縁層
１０３第一の絶縁層
１０４Ａ配線
１０４配線層
１１１オリエンテーションフラット部
１３１配線
Ａ領域
Ａ１領域

Claims

オリエンテーションフラット部が形成された半導体基板上に、配線層および導体膜を形成する工程と、
前記配線層および前記導体膜上に、前記配線層および前記導体膜を被覆する絶縁層を形成する工程と、
前記絶縁層を研磨する工程とを備え、
前記配線層および前記導体膜を形成する前記工程では、前記オリエンテーションフラット部近傍領域のみに、前記オリエンテーションフラット部の延在方向に直交する方向に延在する前記導体膜を形成する半導体装置の製造方法。
請求項１に記載の半導体装置の製造方法において、
前記導体膜の前記オリエンテーションフラット部の延在方向に直交する方向の幅寸法は、０．５ｍｍ以上である半導体装置の製造方法。
請求項１または２に記載の半導体装置の製造方法において、
前記導体膜は、前記オリエンテーションフラット部に沿って延在し、
前記導体膜の前記オリエンテーションフラット部に沿った長さ寸法は、前記オリエンテーションフラット部の長さ寸法の９０％以上である半導体装置の製造方法。
請求項１乃至３のいずれかに記載の半導体装置の製造方法において、
絶縁層を形成する前記工程では、ＣＶＤ法により、前記絶縁層を形成する半導体装置の製造方法。
請求項４に記載の半導体装置の製造方法において、
前記ＣＶＤ法は、ＨＤＰ（high density plasma）−ＣＶＤ法である半導体装置の製造方法。
請求項１乃至５のいずれかに記載の半導体装置の製造において、
配線層および導体膜を形成する前記工程では、前記配線層および前記導体膜を同じ材料で同時に形成する半導体装置の製造方法。
請求項６に記載の半導体装置の製造方法において、
配線層および導体膜を形成する前記工程では、前記配線層および前記導体膜を、アルミニウムを含む材料で構成する半導体装置の製造方法。