JP5159744B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5159744B2
JP5159744B2 JP2009246054A JP2009246054A JP5159744B2 JP 5159744 B2 JP5159744 B2 JP 5159744B2 JP 2009246054 A JP2009246054 A JP 2009246054A JP 2009246054 A JP2009246054 A JP 2009246054A JP 5159744 B2 JP5159744 B2 JP 5159744B2
Authority
JP
Japan
Prior art keywords
power chip
hole
semiconductor device
power
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009246054A
Other languages
English (en)
Other versions
JP2011096696A (ja
Inventor
信也 中川
寿 川藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2009246054A priority Critical patent/JP5159744B2/ja
Publication of JP2011096696A publication Critical patent/JP2011096696A/ja
Application granted granted Critical
Publication of JP5159744B2 publication Critical patent/JP5159744B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は電力用の半導体装置に関し、特に、パワーチップで発生した熱およびスイッチングノイズによるＩＣへの影響を低減する半導体装置に関する。
家電製品や産業用モーターなどのインバータ駆動に用いられている電力用半導体装置において、大電流のスイッチング動作を行うパワーチップと、当該パワーチップを制御するＩＣとを備えたトランスファーモールド構造の半導体装置がある。このような半導体装置では、定格電流を大きくすると発熱量が増大するため、放熱特性の改善が課題となる。
従来では、パワーチップが搭載されたフレーム部の面と反対側の面をモールド樹脂の外面に接近するように配置することによって、パワーチップで発生した熱がモールド樹脂の外方へ効率よく放出される半導体装置が開示されている（例えば、特許文献１参照）。
特開２００１−１９６５３２号公報
しかし、特許文献１では、パワーチップで高温の熱（例えば１００℃以上）が発生すると、発生した熱がＩＣに伝達し、ＩＣの温度が所定値以上になると熱暴走を起こすおそれがある。また、パワーチップでスイッチング動作を行う際に発生する高周波のノイズ（スイッチングノイズ）がＩＣに影響を及ぼすおそれがある。
本発明は、これらの問題を解決するためになされたものであり、パワーチップで発生した熱およびスイッチングノイズによるＩＣへの影響を低減することが可能な半導体装置を提供することを目的とする。
上記の課題を解決するために、本発明による半導体装置は、スイッチング動作を行うパワーチップ部と、パワーチップ部を制御するＩＣ部と、パワーチップ部とＩＣ部とをモールド樹脂で封止したパッケージと、パッケージのパワーチップ部とＩＣ部との間に形成された第１の貫通穴とを備え、パワーチップ部は、複数個離間して並設され、各々のパワーチップ部の間には第２の貫通穴が形成され、パワーチップ部は、ＳｉＣを材料として構成されることを特徴とする。
本発明によると、スイッチング動作を行うパワーチップ部と、パワーチップ部を制御するＩＣ部と、パワーチップ部とＩＣ部とをモールド樹脂で封止したパッケージと、パッケージのパワーチップ部とＩＣ部との間に形成された第１の貫通穴とを備え、パワーチップ部は、複数個離間して並設され、各々のパワーチップ部の間には第２の貫通穴が形成され、パワーチップ部は、ＳｉＣを材料として構成されることを特徴とするため、パワーチップにて発生した熱およびスイッチングノイズによるＩＣへの影響を低減することが可能となる。
本発明の実施形態による半導体装置の平面図である。 本発明の実施形態による半導体装置の側面透視図である。 本発明の実施形態２による貫通穴の開口端の平面図である。 本発明の実施形態２による貫通穴の断面図である。
本発明の実施形態について、図面を用いて以下に説明する。
〈実施形態１〉
図１は、本発明の実施形態による半導体装置の平面図であり、図２は、図１に示す半導体装置の側面透視図である。図１，２に示すように、本実施形態による半導体装置は、スイッチング動作を行うパワーチップ１（パワーチップ部）と、パワーチップ１を制御するＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）２（ＩＣ部）と、パワーチップ１とＩＣ２とをモールド樹脂で封止したパッケージ３とを備えており、パッケージ３のパワーチップ１とＩＣ２との間には貫通穴４（第１の貫通穴）が形成されている。パワーチップ１およびＩＣ２の各々には、パッケージ３の外部に延設された端子が接続されており、パワーチップ１とＩＣ２とはワイヤによって電気的に接続されている。
なお、パワーチップ１は、例えばＳｉ（シリコン）またはＳｉＣ（炭化珪素）を材料として構成してもよい。また、本実施形態による半導体装置は、例えば、トランスファーモールド構造のＤＩＰＩＰＭ（Ｄｕａｌ−Ｉｎ−Ｌｉｎｅ Ｐａｃｋａｇｅ Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）（登録商標）として実現可能である。
貫通穴４は、パワーチップ１とＩＣ２との間隔方向（図１の上下方向）を短手方向とし、当該短手方向に対して垂直方向（図１の左右方向）を長手方向とした長穴となっており、前記長手方向に沿って複数個設けられている。また、貫通穴４は、パワーチップ１とＩＣ２とを接続するワイヤの配置の妨げとならないように形成される。
以上のことから、パワーチップ１とＩＣ２との間に貫通穴４を形成することによって、パワーチップ１で発生した熱およびスイッチングノイズによるＩＣ２への影響を低減することが可能となる。また、貫通穴４を、パワーチップ１とＩＣ２とを接続するワイヤの配置の妨げとならないよう最大限形成することによって、上記効果はより高まる。
〈実施形態２〉
本発明の実施形態２では、貫通穴４の開口端の形状が、テーパ形状またはＲ形状であることを特徴としている。その他の構成は実施形態１と同様であるため、ここでは説明を省略する。
図３は、本発明の実施形態２による貫通穴４の開口端の平面図であり、図４は、図３に示す貫通穴４のＡ−Ａ断面図である。図３，４に示すように、貫通穴４の開口端の形状はテーパ形状となっている。また、貫通穴４の開口端の形状はＲ形状（図示せず）であってもよい。
以上のことから、貫通穴４の開口端をテーパ形状またはＲ形状とすることによって、貫通穴４に応力を集中させないという効果を奏する。従って、パッケージ３に過度の応力が加わった場合であっても、パッケージ３を形成するモールド樹脂におけるクラックの発生を抑制することが可能となる。
〈実施形態３〉
本発明の実施形態３では、各々のパワーチップ１の間に貫通穴５（第２の貫通穴）が形成されることを特徴としている。その他の構成は実施形態１と同様であるため、ここでは説明を省略する。
図１に示すように、パワーチップ１は、複数個離間して並設されており、各々のパワーチップ１の間には貫通穴５が形成されている。
貫通穴５は、各々のパワーチップ１の離間方向を短手方向とし、当該短手方向に対して垂直方向を長手方向とした長穴となっている。
以上のことから、各々のパワーチップ１の間に貫通穴５を形成することによって、離間して並設されたパワーチップ１同士の熱干渉を防ぎ、半導体装置全体の温度上昇を抑制することが可能となる。また、貫通穴５の開口端の形状を、図３，４に示すようなテーパ形状またはＲ形状とすることによって、実施形態２と同様の効果をさらに得ることができる。
〈実施形態４〉
本発明の実施形態４では、パワーチップ１がＳｉＣを材料として構成されることを特徴としている。その他の構成は実施形態１〜３と同様であるため、ここでは説明を省略する。
パワーチップ１を構成する材料にＳｉＣを用いると、従来のＳｉを材料として構成していたパワーチップよりもスイッチング応答特性が向上するが、ＳｉＣは高温・高周波で動作するため、パワーチップ１で発生する熱およびスイッチングノイズのＩＣ２への影響が問題となる。
図１に示すように、本発明による半導体装置では、パワーチップ１とＩＣ２との間に貫通穴４を形成することによって、パワーチップ１で発生した熱およびスイッチングノイズによるＩＣ２への影響を低減することが可能となる。また、各々のパワーチップ１の間に貫通穴５を形成することによって、離間して並設されたパワーチップ１同士の熱干渉を防ぎ、半導体装置全体の温度上昇を抑制することが可能となる。
以上のことから、貫通穴４を形成してパワーチップ１で発生した熱およびスイッチングノイズによるＩＣ２への影響を低減し、貫通穴５を形成してパワーチップ１同士の熱干渉を防いで半導体装置全体の温度上昇を抑制しているため、従来よりも高温・高周波で動作するＳｉＣを材料としてパワーチップ１を構成することが可能となる。
〈実施形態５〉
本発明の実施形態５では、実施形態４と同様に、パワーチップ１がＳｉＣを材料として構成されることを特徴としている。その他の構成は実施形態１〜３と同様であるため、ここでは説明を省略する。
本発明の実施形態による半導体装置は、実施形態４にて記載したように、従来よりも高温・高周波で動作するＳｉＣを材料としてパワーチップ１を構成することが可能となる。
一方、ＳｉＣを用いたパワーチップ１の動作温度の条件を、従来（Ｓｉ）のパワーチップの動作温度の条件と同じにすれば、パワーチップ１のサイズを小型化することができ、半導体装置全体のサイズを小型化することが可能となる。
以上のことから、ＳｉＣを用いたパワーチップ１の動作温度の条件を、従来（Ｓｉ）のパワーチップの動作温度の条件と同じにすれば、パワーチップ１のサイズを小型化することができ、半導体装置全体のサイズを小型化することが可能となる。
１ パワーチップ、２ ＩＣ、３ パッケージ、４，５ 貫通穴。

Claims (5)

  1. スイッチング動作を行うパワーチップ部と、
    前記パワーチップ部を制御するＩＣ部と、
    前記パワーチップ部と前記ＩＣ部とをモールド樹脂で封止したパッケージと、
    前記パッケージの前記パワーチップ部と前記ＩＣ部との間に形成された第１の貫通穴と、
    を備え、
    前記パワーチップ部は、複数個離間して並設され、各々の前記パワーチップ部の間には第２の貫通穴が形成され、
    前記パワーチップ部は、ＳｉＣを材料として構成されることを特徴とする、半導体装置。
  2. 前記第１の貫通穴は、前記パワーチップ部と前記ＩＣ部との間隔方向を短手方向とし、前記短手方向に対して垂直方向を長手方向とした長穴であることを特徴とする、請求項１に記載の半導体装置。
  3. 前記長穴は、前記長手方向に沿って複数個設けられることを特徴とする、請求項２に記載の半導体装置。
  4. 前記第２の貫通穴は、前記離間方向を短手方向とし、前記短手方向に対して垂直方向を長手方向とした長穴であることを特徴とする、請求項１に記載の半導体装置。
  5. 前記第１の貫通穴および前記第２の貫通穴の開口端の形状は、テーパ形状またはＲ形状であることを特徴とする、請求項１ないし４のいずれかに記載の半導体装置。
JP2009246054A 2009-10-27 2009-10-27 半導体装置 Active JP5159744B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009246054A JP5159744B2 (ja) 2009-10-27 2009-10-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009246054A JP5159744B2 (ja) 2009-10-27 2009-10-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2011096696A JP2011096696A (ja) 2011-05-12
JP5159744B2 true JP5159744B2 (ja) 2013-03-13

Family

ID=44113334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009246054A Active JP5159744B2 (ja) 2009-10-27 2009-10-27 半導体装置

Country Status (1)

Country Link
JP (1) JP5159744B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6255118B2 (ja) * 2011-10-31 2017-12-27 ローム株式会社 半導体装置
JP5921491B2 (ja) 2013-06-13 2016-05-24 三菱電機株式会社 電力用半導体装置
JP6365322B2 (ja) * 2015-01-23 2018-08-01 三菱電機株式会社 半導体装置
US11398818B2 (en) 2018-06-04 2022-07-26 Rohm Co., Ltd. Semiconductor device
WO2020194431A1 (ja) * 2019-03-25 2020-10-01 三菱電機株式会社 回路基板および空気調和機
JP2023013254A (ja) 2021-07-15 2023-01-26 三菱電機株式会社 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH024248U (ja) * 1988-06-20 1990-01-11
JPH09232473A (ja) * 1996-02-21 1997-09-05 Toshiba Corp 半導体パッケージとその製造方法およびプリント基板
JP4533152B2 (ja) * 2005-01-06 2010-09-01 三菱電機株式会社 半導体装置
JP2007096035A (ja) * 2005-09-29 2007-04-12 Sanyo Electric Co Ltd 回路装置および回路実装体

Also Published As

Publication number Publication date
JP2011096696A (ja) 2011-05-12

Similar Documents

Publication Publication Date Title
JP5159744B2 (ja) 半導体装置
JP6337394B2 (ja) 半導体装置
WO2013018343A1 (ja) 半導体モジュール及びそれを搭載したインバータ
US9520369B2 (en) Power module and method of packaging the same
JP2008060430A (ja) 電力変換装置
JP6155282B2 (ja) パワー半導体モジュール及びこれを用いた電力変換装置
JP2013069782A (ja) 半導体装置
JP6745991B2 (ja) 半導体パワーモジュール
WO2015005181A1 (ja) 電力変換部品
JP6647189B2 (ja) 半導体モジュール、半導体装置および電力装置
JP4985809B2 (ja) 半導体装置
WO2016006317A1 (ja) 半導体遮断器の放熱構造
JP5301497B2 (ja) 半導体装置
WO2008153206A1 (ja) パワーモジュール
JP6354283B2 (ja) 半導体モジュール及び半導体装置
JP5051183B2 (ja) パワーモジュール
JP7176397B2 (ja) 半導体装置とその製造方法
JP2015006017A (ja) 電力変換装置
KR20150082937A (ko) 전력 모듈 패키지와 이의 제작방법
JP2010003858A (ja) 半導体装置
KR101776425B1 (ko) 파워 모듈
JP2011130626A (ja) 半導体スイッチ用モジュール
JP2018010929A (ja) 半導体モジュール、電力変換装置
JP6584333B2 (ja) パワーモジュール
JP5217014B2 (ja) 電力変換装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121211

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5159744

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250