JP5159235B2 - 撮像装置及びその制御方法 - Google Patents

Description

本発明は、ＣＭＯＳセンサ等のＸＹアドレス方式の撮像素子で撮像された画像信号に発生するフリッカーを抑制するためのフリッカー補正方法を具備する撮像装置、及び、その制御方法に関するものである。

従来のＣＣＤセンサ、ＣＭＯＳセンサ等の撮像素子を具備した撮像装置において撮像される画像信号には、フリッカーというものが発生することがある。フリッカーは、太陽光のように光源から放射される光量が定常的で変化しない光源環境下での撮像では発生しない。

例えば、蛍光灯のように一定の周波数で発光特性（輝度）が変化する場合で、かつ、光源の輝度変化の周期と撮像素子の電子シャッターのサンプリング周波数（蓄積時間のタイミング）とが同期していない場合に、フリッカーが発生する。

ここで、フリッカーとは、撮影環境下にある光源の輝度変化と撮像素子の蓄積時間のタイミングのずれにより、生成される出力画像に周期的な輝度の違いが発生する現象のことである。また、フリッカーは撮像素子の電荷の蓄積方式により、２種類に分類される。

ＣＣＤセンサの場合、撮像素子の面単位で電荷の蓄積時間のタイミングを合わせるグローバルシャッタ方式のため、フィールドごと、すなわち生成する出力画像単位で輝度が変化する（面フリッカーと呼ばれる）。

図４に、ＣＣＤセンサ等のグローバルシャッタ方式を採用する撮像素子におけるフリッカーを示す。

図４に示すように、一定の周波数で輝度が変化する光源環境下での撮像の場合、蓄積時間に応じて、光源から放射される光量により発生する電荷の積分値がフィールドごとに異なるため、フィールドごとに出力画像の輝度が変化してしまう。
具体例を以下に示す。

５０Ｈｚの電源周波数を使用する非インバータ方式の蛍光灯下において、輝度変化は１００Ｈｚの周期（電源周波数の２倍の周期）で変化する。

このような光源環境下において、ＮＴＳＣ方式（毎秒６０フィールド）で撮像した場合、各フィールドで蓄積される、光源から放射される光量により発生する電荷の積分値が等しくないため、各フィールドごとに出力画像の輝度が変化してしまう。

これは、電源周波数が５０Ｈｚである場合は、図４に示す山が１秒間に１００個発生し、その１００個の山に対して、蓄積タイミングが６０回あるので、１個目の山から順に６０等分することになり、山ごとに電荷の積分値が異なってしまうからである。

従って、このようなＣＣＤセンサ等の撮像素子に発生する面フリッカーを抑制するために、蓄積時間を１／１００秒に固定することで、光源の輝度変化と撮像素子の蓄積時間のタイミングを同期させることにより、フリッカーの抑制を行っている。

この方法により、どのような露光タイミングにおいても、光源から放射される光量の蓄積により発生する電荷の積分値を一定にすることが可能であり、フリッカーの影響を完全に抑制することができる。

しかし、近年、ＣＣＤセンサに比べ、消費電力が小さく、安価に生産できるＣＭＯＳセンサが注目されている。

ＣＭＯＳセンサ等のＸＹアドレス方式の撮像素子の場合、撮像素子の各蓄積ラインごとに蓄積時間のタイミングを合わせるローリングシャッタ方式を採用しているため、上述した手法ではフリッカーの発生を抑えることができない。

図５（ａ）及び（ｂ）に、ＣＭＯＳセンサ等のローリングシャッタ方式を採用する撮像素子におけるフリッカーを示す。

図５（ａ）に示すように、各蓄積ラインごとで光源から放射される光量により発生する電荷の積分値が異なる（蓄積ライン１と蓄積ライン２では蓄積ライン２の方が大きな積分値を示す）。結果として、ＣＣＤセンサ等の撮像素子と異なり、１フィールド内の出力画像にフリッカーが現れ、出力画像内で図５（ｂ）に示すような輝度の明暗が周期的な波のように発生してしまう（ラインフリッカーと呼ばれる）。

そこで、ＣＭＯＳセンサ等のローリングシャッタ方式の撮像素子では、ラインフリッカーを抑制するため、検出したフリッカー成分による輝度差を打ち消すようにゲイン補正回路により撮像素子の各蓄積ラインのゲインを調整する手法がある。

この手法では、検出したフリッカー成分を正弦波に近似し、その正弦波を打ち消すようにゲインを調整することで補正を行う。

図６は、従来技術におけるフリッカー補正のゲイン調整を示す図である。

図６に示すように、画面全体の平均輝度値より明るい蓄積ラインに−方向のゲイン、暗い蓄積ラインに＋方向のゲインをかけて輝度を調整することにより、出力画像全体の輝度を調整する。

この方法の場合、ゲイン調整により出力画像に発生したフリッカー成分は補正することは可能になる。

しかし、撮像する被写体が暗くゲイン値が増幅されている状態の場合、ゲイン調整により、もとのゲイン値を更に大きく増幅するため、フリッカー補正としてゲインを＋方向に増幅する蓄積ラインにおいては、ノイズ成分まで増幅してしまうことになる。

その結果として、ノイズが強調され、Ｓ／Ｎ比が低下してしまうという問題がある。

また、フリッカー補正を行った後の画像において、撮像素子の蓄積ラインごとにゲイン値が異なるため、それに伴い、蓄積ラインごとのノイズ成分の大きさも異なってしまう。

それに加えて、＋方向にゲインを調整している蓄積ラインと−方向にゲインを調整している蓄積ラインとのゲイン値の差が大きくなるため、ラインフリッカーの輝度変化のようにノイズ成分が周期的な波のように発生する。

ここで、ゲイン調整は、指数関数でノイズ成分を増幅するため、２つのゲイン値の差が大きい場合、ノイズ成分により発生する波はより顕著にあらわれる。

そこで、特許文献１では、フリッカー補正前、補正後の出力画像からフリッカー補正信号を生成し、フリッカー補正前の出力画像からフリッカー補正信号を減算することにより、フリッカーを補正する。

その後、ローパスフィルタを使用することで、ノイズ成分を除去し、Ｓ／Ｎ比を向上させる方法が開示されている。
特開２００６−３０３８１５号公報

上記特許文献１に開示されている方法では、ローパスフィルタを使用するため、ノイズ成分は低減するが、同時に高周波成分も取り除いてしまい、出力画像の解像感を低下させてしまうという問題がある。

すなわち、ノイズ成分増加の抑制と解像感の保持とを両立させながら、フリッカーによる出力画像における各蓄積ラインの輝度差を調整することは困難であった。

本発明は上記問題点を鑑みてなされたものであり、ＣＭＯＳ等のＸＹアドレス方式の撮像素子で撮像された画像信号に発生するフリッカーを抑制することを目的とする。

また、フリッカー補正の際の、ゲイン調整によるＳ／Ｎ比の低下、ゲイン補正後の解像感の低下及びノイズ成分増加を抑制することを目的とする。

上記課題を解決するために、本発明の撮像装置は、被写体の撮像を行う撮像素子と、前記撮像素子の出力信号に基づき得られる画像信号においてフリッカーを検出するフリッカー検出手段と、前記フリッカー検出手段によりフリッカーが検出された場合に、前記撮像素子の各蓄積ラインのうちで前記画像信号において最も低い輝度値を示す蓄積ラインの平均輝度値が目標となる輝度値と同じになるように前記撮像素子の蓄積時間を設定し、検出されたフリッカー成分を打ち消すように、前記最も低い輝度値を示す蓄積ライン以外の蓄積ラインの画像信号に対するゲイン値を小さくする方向に調整する制御を行う制御手段と、前記フリッカー検出手段によりフリッカーが検出された場合に前記制御手段により前記制御を行うか否かを判断する判断手段と、を有し、前記判断手段は、前記制御を行うか否かの判断を行う前に前記各蓄積ラインの画像信号に対して設定されているゲイン値が閾値以上の場合に前記制御を行うと判断し、前記制御を行うか否かの判断を行う前に前記各蓄積ラインの画像信号に対して設定されているゲイン値が前記閾値未満の場合に前記制御を行わないと判断し、前記制御手段は、前記判断手段により前記制御を行わないと判断されると前記最も低い輝度値を示す蓄積ラインの平均輝度値が前記目標となる輝度値と同じになるように前記撮像素子の蓄積時間を設定せずに、前記各蓄積ラインの画像信号に対するゲイン値を調整する制御を行うことを特徴とする。

被写体の撮像を行う撮像素子と、前記撮像素子の出力信号に基づき得られる画像信号においてフリッカーを検出するフリッカー検出手段と、を有する撮像装置の制御方法であって、前記フリッカー検出手段によりフリッカーが検出された場合に、前記撮像素子の各蓄積ラインのうちで前記画像信号において最も低い輝度値を示す蓄積ラインの平均輝度値が目標となる輝度値と同じになるように前記撮像素子の蓄積時間を設定し、検出されたフリッカー成分を打ち消すように、前記最も低い輝度値を示す蓄積ライン以外の蓄積ラインの画像信号に対するゲイン値を小さくする方向に調整する制御を行う制御ステップと、前記フリッカー検出手段によりフリッカーが検出された場合に前記制御ステップで前記制御を行うか否かを判断する判断ステップと、を有し、前記判断ステップは、前記制御を行うか否かの判断を行う前に前記各蓄積ラインの画像信号に対して設定されているゲイン値が閾値以上の場合に前記制御を行うと判断し、前記制御を行うか否かの判断を行う前に前記各蓄積ラインの画像信号に対して設定されているゲイン値が前記閾値未満の場合には前記制御を行わないと判断し、前記制御ステップは、前記判断ステップで前記制御を行わないと判断されると前記最も低い輝度値を示す蓄積ラインの平均輝度値が前記目標となる輝度値と同じになるように前記撮像素子の蓄積時間を設定せずに、前記各蓄積ラインの画像信号に対するゲイン値を調整する制御を行うこと特徴とする。

フリッカー補正の対象となる画像に掛かっているゲインの大きさに応じてゲイン調整を変えることで、フリッカーを抑制し、また、ゲイン調整によるＳ／Ｎ比の低下、ゲイン補正後の解像感の低下及びノイズ成分増加を抑制することが可能になる。

以下、本発明に係る一実施形態について図面を参照して詳細に説明する。
なお、以下に説明する実施形態は、本発明を実現するための一例であり、本発明が適用される装置の構成や各種条件によって適宜修正又は変更されるべきものであり、本発明は以下の実施形態に限定されるものではない。

図１は、本発明の実施形態に係る撮像装置１００の概略構成の一例を示す図である。
図１において１は、撮像装置１００の外部から入射した光を撮像装置１００内部に導くレンズであり、図１には簡略して１枚のレンズを図示しているが、通常、複数枚のレンズから構成される。２は、入射する光の量を調整する絞りである。３は、絞り２を駆動させる絞り駆動モータである。４は、絞り２の駆動状態を検出する絞り状態検出回路である。

５は、ＮＤフィルターである。６は、ＮＤフィルター５を駆動させるＮＤフィルター駆動モータである。７は、ＮＤフィルター５の駆動状態を検出するＮＤフィルター駆動検出回路である。ここで、本実施形態では、ＮＤフィルター５を備えた撮像装置を示すが、ＮＤフィルター５を備えない撮像装置であってもよい。

８は、被写体の撮像を行う光電変換機能を有する撮像素子である。また、撮像素子８には、例えば、行方向又は列方向の何れかの方向に各画素を接続する蓄積ラインが複数構成されており、各蓄積ラインを介して各画素の電荷が画像信号として読み出されるようになっている。本実施形態の撮像素子８は、ＣＭＯＳセンサ等のＸＹアドレス方式の撮像素子で構成されている。ここで、撮像素子８は、ＸＹアドレス方式の撮像素子であれば、ＣＭＯＳセンサ以外の他の撮像素子であっても構わない。

９は、撮像素子８の各画素に蓄えられた電荷に基づく画像信号をサンプリング及び増幅するためのＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ：相関二重サンプリング）／ＡＧＣ（Ａｕｔｏ Ｇａｉｎ Ｃｏｎｔｒｏｌ：自動利得調整）回路である。また、本実施形態で画像信号のゲイン値を調整するゲイン調整回路はＣＤＳ／ＡＧＣ回路９に含まれるものとする。

１０は、ＣＤＳ／ＡＧＣ回路９の出力信号をデジタル信号に変換するＡ／Ｄ変換回路である。１１は、Ａ／Ｄ変換回路１０から出力されたデジタルの画像信号に対して種々の信号処理を行うデジタル信号処理回路である。

１２は、本実施形態の撮像装置１００における動作を統括的に制御するマイクロコンピュータであり、例えば、デジタル信号処理回路１１からの輝度・色等の情報を受けて、各種の演算処理を行う。１３は、マイクロコンピュータ１２による制御に基づき、絞り駆動モータ３へ電力の供給を行う絞り機構駆動部である。１４は、マイクロコンピュータ１２による制御に基づき、撮像素子８を駆動するための駆動パルス等を供給する撮像素子駆動部である。

１５は、マイクロコンピュータ１２による制御に基づき、ＮＤフィルター駆動モータ６へ電力の供給を行うＮＤフィルター機構駆動部である。ＮＤフィルター５を備えない撮像装置の場合、ＮＤフィルター機構駆動部１５は備えなくても構わない。１６は、入力された画像信号においてフリッカーを検出するフリッカー検出回路である。

１７は、マイクロコンピュータ１２から送られる画像信号から各蓄積ラインの輝度値を検出する輝度検出回路である。１８は、フリッカー成分（輝度検出回路１７で検出した輝度値と画像信号の平均輝度値との差）を演算処理する輝度演算回路である。１９は、撮像した画像を一時的に保存するための記憶装置である。２０は、撮像装置１００で撮像された画像信号を記録する記録媒体である。

次に図３（ａ）〜（ｃ）を参照して、本実施形態の撮像装置のフリッカー補正の動作について説明する。

図３（ａ）は、フリッカーが発生している状態を示した図である。

図３（ｂ）は、画像全体の最小輝度値と各蓄積ラインの平均輝度値が同じになるように、蓄積時間の制御をおこなった状態を示した図である。

図３（ｃ）は、平均輝度を越えている蓄積ラインにおけるゲイン調整の様子を示した図である。

本実施形態の撮像装置１００の動作としては、撮像素子８で撮像された画像信号に発生するフリッカーの補正を行う際、まず、被写体像を撮像素子８にて光電変換し画像信号として出力する。

そして、出力された画像信号は、ＣＤＳ／ＡＧＣ回路９でサンプリング及び増幅され、Ａ／Ｄ変換回路１０でデジタル信号に変換されて、デジタル信号処理回路１１へ送られる。

デジタル信号処理回路１１では、Ａ／Ｄ変換回路１０から出力されたデジタルの画像信号に対して種々の信号処理を行い、その結果をマイクロコンピュータ１２がフリッカー検出回路１６に送る。

そして、フリッカー検出回路１６にて入力された画像信号においてフリッカーの検出をおこなう。

その後、フリッカー検出回路１６にて、画像信号においてフリッカーが検出できた場合、輝度検出回路１７にて、画像信号における輝度値を検出する。

そして、輝度演算回路１８にて輝度検出回路１７で検出した輝度値から、各蓄積ラインの平均輝度値を算出し、その算出した値と画像全体の平均輝度値との差を演算する。なお、ここで言う各蓄積ラインの平均輝度値とは、蓄積ラインにおける輝度値の総和を蓄積ラインを構成する画素数で割った値である。同様に、画像信号全体の平均輝度値とは、画像全体の輝度値の総和を全画素数で割った値である。

そして、図３（ａ）に示すように、マイクロコンピュータ１２は各蓄積ラインの平均輝度値の中で輝度値が最小となる蓄積ラインの輝度値を検出する。

その後、画像全体の中で平均輝度値が最小となる蓄積ラインの平均輝度値と画像全体の平均輝度値が同じになるように、マイクロコンピュータ１２は、最小値を大きくするための蓄積時間を算出する。

そして、図３（ｂ）に示すように、算出された蓄積時間を撮像素子駆動部１４に送信し、撮像素子８の蓄積時間を変更する。このとき、撮像素子８の蓄積時間は長くなる方向に変更されるため、蓄積時間を変更する前に比べ、画像信号における最小輝度値と最大輝度値の輝度差は小さくなる。

そして、各蓄積ラインの輝度値と画像全体の平均輝度値の差をマイクロコンピュータ１２により計算し、計算された各蓄積ラインの輝度値の差をゲイン値に変換する。

次に、図３（ｃ）に示すように、ゲイン調整回路であるＣＤＳ／ＡＧＣ回路９により、計算されたゲイン値をもとに各蓄積ラインのゲイン値を−方向に調整することで、フリッカーの発生を抑制する。

なお、本実施形態において、輝度演算回路１８では、各蓄積ラインの平均輝度値と画像全体の平均輝度値とを比較しているが、これに限られるわけではなく、画像全体の平均値と１画素毎に比較を行い、その差を検出しても良い。

本実施形態では、分かりやすく表現するために、図１では全て独立した回路の構成を示しているが、全ての構成又はその一部をマイクロコンピュータ１２内に構成するようにする形態であってもよい。

次に、本実施形態の撮像装置１００による制御方法について説明する。
図２は、本発明の実施形態に係る撮像装置１００によるフリッカー補正の制御方法についてのフローチャートを示している。

本実施形態における撮像装置は電源が投入されると、ステップＳ１０１におけるフリッカーの検出処理に備える。なお、本実施形態においては撮像装置の電源が投入されると自動的にフリッカー検出処理を行うことになっているが、ある特定の操作が行われたらフリッカー検出処理を行うようにしてもよい。また、一度本フローチャートの処理を終えると、再びこの処理を繰り返しても良いし、しばらく待ってから、本フローチャートの処理を行うようにしてもよい。

ステップＳ１０１において、フリッカー検出回路１６が入力された画像信号においてフリッカーが発生しているか否かの判定を行う。

ステップＳ１０１において、フリッカー検出回路１６が入力された画像信号においてフリッカーを検出しなかった場合、フリッカー補正を行わない。そして、フローチャートにおける処理を終了する。

ステップＳ１０１において、フリッカー検出回路１６が入力された画像信号においてフリッカーを検出した場合、ステップＳ１０２に進む。

ステップＳ１０２において、入力された画像信号において設定されているゲイン値を取得し、取得したゲイン値が所定値以上の場合、処理をステップＳ１０４に進める。

また、ステップＳ１０２において、入力された画像信号に対して設定されているゲイン値が所定値より小さい場合は、画像全体の平均輝度値より明るい蓄積ラインに−方向のゲイン、暗い蓄積ラインに＋方向のゲインをかけて輝度を調整する。

ここで、設定する所定値は、それ以上ゲインを上げてしまうと画像の解像感が損なわれてしまう値に設定される。また、ノイズをどこまで許容するかはユーザー毎で感覚が異なるため、上述の所定値をマニュアルで設定できるようにしてもよい。

ステップＳ１０４において、輝度検出回路１７は、画像信号における輝度値を検出する。

ステップＳ１０５において、輝度演算回路１８は、輝度検出回路１７で検出した輝度値から、各蓄積ラインの平均輝度値を算出し、その算出した値と画像全体の平均輝度値との差を演算する。そして、マイクロコンピュータ１２は各蓄積ラインの平均輝度値の中で輝度値が最小となる蓄積ラインの輝度値を検出する。

ステップＳ１０６において、マイクロコンピュータ１２は、画像全体の中で平均輝度値が最小となる蓄積ラインの平均輝度値と画像全体の平均輝度値が同じになるように、最小値を大きくするための蓄積時間を算出する。

ここで、蓄積時間が長くなることで手ブレや被写体ブレが発生することが考えられる。これらの問題を防ぐために、蓄積時間に閾値を設定し、スローシャッターにならないようにすることが考えられる。

ステップＳ１０７において、マイクロコンピュータ１２は、各蓄積ラインの輝度値と画像全体の平均輝度値の差を計算し、計算された各蓄積ラインの輝度値の差をゲイン値に変換する。そして、ＣＤＳ／ＡＧＣ回路９が、計算されたゲイン値をもとに各蓄積ラインのゲイン値を−方向に調整することで、フリッカーの発生を抑制する。

なお、本実施形態では、各蓄積ラインの平均輝度値が画像全体の平均輝度値と同じになるように蓄積時間とゲインを制御しているが、これに限られるわけではない。

例えば、適正露出となるような輝度値と各蓄積ラインの平均輝度値が同じになるように上述の処理を行ってもよい。

上述した処理では、入力された画像が適正露出に対してアンダー或いはオーバーになっていた場合には、画像全体の平均輝度値もアンダー或いはオーバーになってしまうので、フリッカー補正が施された画像もアンダー或いはオーバーになってしまうことがある。

しかし、適正露出となる時の画像全体の平均輝度値と各蓄積ラインの平均輝度値が同じになるように処理することで、入力された画像が適正露出に対してアンダー或いはオーバーだったとしても、フリッカー補正が施された画像は適正露出の画像となる。

また、入力された画像が適正露出に対してかなりアンダーであった場合は、適正露出となる時の画像全体の平均輝度値と各蓄積ラインの平均輝度値が同じになるように処理するには、蓄積時間をより長くする必要があり、撮影に違和感が出る場合がある。

その際には、撮影に違和感の生じない（所定の蓄積時間の）範囲内に蓄積時間の調整を留めておき、その時に得られる輝度値を、ゲイン調整する際に目標とする輝度値とすればよい。

以上説明してきたように、本発明においては、画像信号に設定されているゲイン値に応じたフリッカーの補正方法が選択されるようになっている。

そして、画像信号に設定されているゲイン値が所定値以上の場合には、画像全体の中で平均輝度値が最小となる蓄積ラインの平均輝度値と目標とする輝度値が同じになるように、最小値を大きくするための蓄積時間を算出する。このとき、蓄積時間は長くなる方向に変更するため、蓄積時間を変更する前に比べ、画像信号における最小輝度値と最大輝度値の輝度差は（波の振幅）は小さくなる。

この処理により、プラス方向とマイナス方向にゲイン値の調整を行うフリッカー補正に比べ、ノイズを増やす（プラス）方向へのゲイン調整を逓減することが出来る。

次に、各蓄積ラインの輝度値と目標となる輝度値の差を計算し、計算された各蓄積ラインの輝度値の差をゲイン値に変換する。そして、計算されたゲイン値をもとに各蓄積ラインのゲイン値を−方向に調整することで、フリッカーの発生を抑制している。

これらの処理により、ゲインを＋方向に補正することなく、また小さなゲイン調整量でフリッカー補正が可能なため、Ｓ／Ｎ比を保持したまま、ノイズ成分による周期的な波を発生させずにフリッカーを抑制することができる。

それに加え、これらの処理によりノイズ成分を抑制するためのローパスフィルタなどの使用を必要としないため、従来の方法に比べ、解像感を低下させずに補正を行うことが可能である。

なお、本実施形態においては、画像信号に設定されているゲイン値に応じて、フリッカー補正の方法を変えているが、これに限られるわけではなく、常にシャッター速度の調整とマイナス方向へのゲイン調整のみでフリッカー補正を行うようにしてもよい。

本発明の実施形態に係る撮像装置の概略構成の一例を示す図である。 本発明の実施形態に係る撮像装置によるフリッカー補正の制御方法についてのフローチャートを示す図である。 本発明の本実施形態に係る撮像装置のフリッカー補正の動作について説明した図である。 ＣＣＤセンサ等のグローバルシャッタ方式を採用する撮像素子におけるフリッカーを示す図である。 ＣＭＯＳセンサ等のローリングシャッタ方式を採用する撮像素子におけるフリッカーを示す図である。 従来技術におけるフリッカー補正のゲイン調整を示す図である。

符号の説明

１ レンズ
２ 絞り
３ 絞り駆動モータ
４ 絞り状態検出回路
５ ＮＤフィルター
６ ＮＤフィルター駆動モータ
７ ＮＤフィルター駆動検出回路
８ 撮像素子
９ ＣＤＳ／ＡＧＣ回路
１０ Ａ／Ｄ変換回路
１１ デジタル信号処理回路
１２ マイクロコンピュータ
１３ 絞り機構駆動部
１４ 撮像素子駆動部
１５ ＮＤフィルター機構駆動部
１６ フリッカー検出回路
１７ 輝度検出回路
１８ 輝度演算回路
１９ 記録媒体
２０ 記憶装置
１００ 撮像装置

Claims (5)

1. 被写体の撮像を行う撮像素子と、
   前記撮像素子の出力信号に基づき得られる画像信号においてフリッカーを検出するフリッカー検出手段と、
   前記フリッカー検出手段によりフリッカーが検出された場合に、前記撮像素子の各蓄積ラインのうちで前記画像信号において最も低い輝度値を示す蓄積ラインの平均輝度値が目標となる輝度値と同じになるように前記撮像素子の蓄積時間を設定し、検出されたフリッカー成分を打ち消すように、前記最も低い輝度値を示す蓄積ライン以外の蓄積ラインの画像信号に対するゲイン値を小さくする方向に調整する制御を行う制御手段と、
   前記フリッカー検出手段によりフリッカーが検出された場合に前記制御手段により前記制御を行うか否かを判断する判断手段と、を有し、
   前記判断手段は、前記制御を行うか否かの判断を行う前に前記各蓄積ラインの画像信号に対して設定されているゲイン値が閾値以上の場合に前記制御を行うと判断し、前記制御を行うか否かの判断を行う前に前記各蓄積ラインの画像信号に対して設定されているゲイン値が前記閾値未満の場合に前記制御を行わないと判断し、
   前記制御手段は、前記判断手段により前記制御を行わないと判断されると前記最も低い輝度値を示す蓄積ラインの平均輝度値が前記目標となる輝度値と同じになるように前記撮像素子の蓄積時間を設定せずに、前記各蓄積ラインの画像信号に対するゲイン値を調整する制御を行うことを特徴とする撮像装置。
2. 前記制御手段は、前記フリッカー検出手段によりフリッカーが検出されなかった場合には前記制御を行わず、前記最も低い輝度値を示す蓄積ラインの平均輝度値が前記目標となる輝度値と同じになるように前記撮像素子の蓄積時間を設定しないことを特徴とする請求項１に記載の撮像装置。
3. 前記目標となる輝度値とは、前記画像信号の平均輝度値又は該画像信号が適正露出となる時の平均輝度値又は所定の蓄積時間の範囲内で蓄積時間の調整を行った時の該画像信号の平均輝度値、であることを特徴とする請求項１または２に記載の撮像装置。
4. 前記撮像素子とはＣＭＯＳセンサであることを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
5. 被写体の撮像を行う撮像素子と、前記撮像素子の出力信号に基づき得られる画像信号においてフリッカーを検出するフリッカー検出手段と、を有する撮像装置の制御方法であって、
   前記フリッカー検出手段によりフリッカーが検出された場合に、前記撮像素子の各蓄積ラインのうちで前記画像信号において最も低い輝度値を示す蓄積ラインの平均輝度値が目標となる輝度値と同じになるように前記撮像素子の蓄積時間を設定し、検出されたフリッカー成分を打ち消すように、前記最も低い輝度値を示す蓄積ライン以外の蓄積ラインの画像信号に対するゲイン値を小さくする方向に調整する制御を行う制御ステップと、
   前記フリッカー検出手段によりフリッカーが検出された場合に前記制御ステップで前記制御を行うか否かを判断する判断ステップと、を有し、
   前記判断ステップは、前記制御を行うか否かの判断を行う前に前記各蓄積ラインの画像信号に対して設定されているゲイン値が閾値以上の場合に前記制御を行うと判断し、前記制御を行うか否かの判断を行う前に前記各蓄積ラインの画像信号に対して設定されているゲイン値が前記閾値未満の場合には前記制御を行わないと判断し、
   前記制御ステップは、前記判断ステップで前記制御を行わないと判断されると前記最も低い輝度値を示す蓄積ラインの平均輝度値が前記目標となる輝度値と同じになるように前記撮像素子の蓄積時間を設定せずに、前記各蓄積ラインの画像信号に対するゲイン値を調整する制御を行うこと特徴とする撮像装置の制御方法。

Images