JP5155442B2 - 電流／電力効率の良い高電圧リニアレギュレータ回路構造のファミリー - Google Patents

電流／電力効率の良い高電圧リニアレギュレータ回路構造のファミリー Download PDF

Info

Publication number
JP5155442B2
JP5155442B2 JP2011500902A JP2011500902A JP5155442B2 JP 5155442 B2 JP5155442 B2 JP 5155442B2 JP 2011500902 A JP2011500902 A JP 2011500902A JP 2011500902 A JP2011500902 A JP 2011500902A JP 5155442 B2 JP5155442 B2 JP 5155442B2
Authority
JP
Japan
Prior art keywords
current
output
voltage
input
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011500902A
Other languages
English (en)
Other versions
JP2011516944A (ja
Inventor
サミール・ワドフワ
Original Assignee
クォルコム・メムズ・テクノロジーズ・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クォルコム・メムズ・テクノロジーズ・インコーポレーテッド filed Critical クォルコム・メムズ・テクノロジーズ・インコーポレーテッド
Publication of JP2011516944A publication Critical patent/JP2011516944A/ja
Application granted granted Critical
Publication of JP5155442B2 publication Critical patent/JP5155442B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/3466—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on interferometric effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Control Of Voltage And Current In General (AREA)

Description

本発明の分野は、マイクロマシン技術（microelectromechanical systems：ＭＥＭＳ、微小電気機械システム）に関係する。更に具体的には、本発明は、低電流消費の期間を有する表示装置を備えたＭＥＭＳ装置のための電圧レギュレータに関係する。１つの特定のアプリケーションが、ＭＥＭＳ表示装置において発見され得る。本発明は、更に、概して光ＭＥＭＳ装置に関係すると共に、特に双安定表示装置（bi-stable display）に関係する。
マイクロマシン技術（ＭＥＭＳ）は、マイクロ機械素子（micro mechanical element）、アクチュエータ（actuator）、及び電子機器（electronics）を含む。マイクロ機械素子は、蒸着、エッチング、及び／または、電気装置及び電気機械式装置を形成するように、基板及び／または蒸着材料層の一部分をエッチングして取り去るか、あるいは層を追加する他の微細加工技術を用いて作成され得る。例えば、ＭＥＭＳ技術は、双安定表示装置において使用される。ある種類のＭＥＭＳ双安定表示装置は、干渉変調器（interferometric modulator）と呼ばれる。ここで使用されるように、用語“干渉変調器”または“干渉光変調器（interferometric light modulator）”は、光学干渉の原理を用いて、選択的に光を吸収するか、及び／または反射する装置のことを指す。ある実施例において、干渉変調器は、その内の１つまたは両方が、全体または一部において、透過的及び／または反射的であり得ると共に、適切な電気信号の印加によって相対運動が可能である、一組の伝導プレート（conductive plate）を備え得る。この種類の装置において、一方のプレートは、基板上に蒸着された固定層であり得ると共に、もう一方のプレートは、エアギャップ（空隙）によって固定層から分離された金属の膜であり得る。一方のプレートの、もう一方のプレートに対する位置は、干渉変調器に対する入射光の光学干渉を変更し得る。
表示装置の双安定特性のために、表示装置の電流負荷は、非常に変化する。表示装置が、画像を変えるように駆動されつつある間に、いくらか、または全ての双安定素子が状態を変えるとき、電流負荷は最も大きい。画像更新期間または画像再読み込み期間の間、表示装置の電流負荷は、ほとんどゼロになる。非常に小さい負荷条件の下で、従来の電源レギュレータ回路の消費電力は、ドライバＩＣの全消費電力を支配する。幅広く変化する電流負荷の全てにわたって調整された電圧で電流を効率良く供給するように構成された電源が必要とされる。
本発明のシステム、方法、及び装置は、それぞれ、いくらかの特徴を有すると共に、その内の単一の１つが唯一その望ましい特性に対して責任があるというわけではない。この発明の有効範囲を制限せずに、その更に顕著な特徴について、ここで簡潔に論じられることになる。この討論を考慮すると共に、特に「発明を実施するための形態」と表題が付けられたセクションを読んだ後で、人は、いかにこの発明の特徴が他の表示装置に対する利点を提供するかを理解することになる。
１つの特徴は、入力バイアス電流を有する入力ステージと、調整された出力電圧で出力電流を供給するように構成されると共に、出力バイアス電流を有する出力ステージとを備え、前記入力バイアス電流及び前記出力バイアス電流の内の少なくとも１つが、少なくとも部分的に、前記出力電流によって決定される、電圧レギュレータ回路である。
別の特徴は、実質的に調整された出力電圧で電流を提供するように構成された電圧レギュレータ回路の出力ステージにおけるバイアス電流を制御する方法である。前記方法は、前記出力電圧に基づく電圧と基準電圧との間の差異を検出する段階と、前記差異に基づいてバイアス電流を生成する段階とを含む。
別の特徴は、入力ステージと、固定の電流源及び可変の電流源に選択的に接続可能であると共に、出力バイアス電流を有する出力ステージとを備える、電圧レギュレータ回路である。
別の特徴は、入力バイアス電流を有する入力ステージと、調整された出力電圧で出力電流を供給するように構成されると共に、出力バイアス電流を有する出力ステージとを備え、前記入力バイアス電流及び前記出力バイアス電流の内の少なくとも１つが、少なくとも部分的に、前記出力電圧に基づく電圧と基準電圧との間の差異に基づいている、電圧レギュレータ回路である。
別の特徴は、複数の双安定表示素子と、入力バイアス電流を有する入力ステージ、及び調整された出力電圧で出力電流を供給するように構成されると共に、出力バイアス電流を有する出力ステージを含む電圧レギュレータ回路とを備え、前記入力バイアス電流及び前記出力バイアス電流の内の少なくとも１つが、少なくとも部分的に、前記出力電流に基づいている、表示装置である。
第１の干渉変調器の可動反射層が緩和位置（relaxed position）にあると共に、第２の干渉変調器の可動反射層が作動位置（actuated position）にある干渉変調器表示装置である、双安定表示装置の一実施例の一部分を描写する等角図である。 図１の双安定表示装置の一実施例に関する可動ミラー位置対印加電圧のグラフである。 双安定表示装置を含む画像表示装置の実施例を例証するシステムブロック図である。 双安定表示装置を含む画像表示装置の実施例を例証するシステムブロック図である。 特に効率的な電源レギュレータのブロック図である。 図４に示された電源レギュレータのような電源レギュレータに使用され得る入力ステージの一実施例の回路図である。 図４に示された電源レギュレータのような電源レギュレータに使用され得る入力ステージの別の実施例の回路図である。 図４に示された電源レギュレータのような電源レギュレータに使用され得る出力ステージの一実施例の回路図である。 図４に示された電源レギュレータのような電源レギュレータに使用され得る出力ステージの別の実施例の回路図である。 図４に示された電源レギュレータのような電源レギュレータに使用され得る出力ステージの更に別の実施例の回路図である。 少なくとも部分的にレギュレータの電流出力に基づいて入力バイアス電流及び出力バイアス電流の両方を生成するように構成された電源レギュレータの一実施例の回路図である。 少なくとも部分的にレギュレータの電流出力に基づいて入力バイアス電流及び出力バイアス電流の両方を生成するように構成された電源レギュレータの一実施例の回路図である。
以下の詳細な説明は、本発明のある特定の実施例を対象とする。しかしながら、本発明は、多くの異なる方法で具体化され得る。この説明において、一貫して同じ構成要素が同じ参照符号によって示される図面が参照される。以下の説明から明白であるように、それらの実施例は、動いている（例えばビデオ）か、または静止している（例えば静止画）かにかかわらず、そして、テキストで表したものか、または絵で表したものかにかかわらず、画像を表示するように構成されたあらゆる装置において実施され得る。更に具体的には、実施例が、例えば携帯電話機、無線機器、携帯情報端末（ＰＤＡ）、ハンドヘルドコンピュータまたはポータブルコンピュータ、ＧＰＳ受信機／ナビゲータ、カメラ、ＭＰ３プレーヤ、ビデオカメラ、ゲーム機、腕時計、置き時計、計算機、テレビモニタ、フラットパネルディスプレイ、コンピュータモニタ、自動車用表示装置（例えば走行距離表示装置等）、操縦室制御装置及び／または表示装置、カメラビューの表示装置（例えば車両内の後方視界カメラの表示装置）、電子写真、電子広告掲示板または電光サイン、プロジェクタ、建築物、輸送容器、そして、審美的構造（例えば１つの宝石上の画像の表示装置）のような、しかしそれに限定されない様々な電子機器において、またはそのような様々な電子機器と関連付けられて、実施され得るということが意図される。ここで説明された装置と類似した構造のＭＥＭＳ装置は、更に、電子開閉装置のような表示装置なしのアプリケーションに使用され得る。
本発明の実施例は、幅広く変化する電流負荷をそれらの電圧源に提示する表示装置に更に具体的に関係する。そのような表示装置のためのこれらの実施例は、それらが、電流負荷に従ってそれらのオーバヘッド電流（overhead current）を変更するように構成されるので、特に電力効率が良い。これは、非常に小さい電流負荷の期間を有する表示装置において使用するのに特に有利である。そのような表示装置は、例えば干渉変調器表示装置、液晶表示装置、及びＤＭＤ表示装置のような双安定表示装置を含む。例えば３つ以上の安定状態を有する素子を備えた表示装置のような他の表示装置は、電流負荷に従ってそれらのオーバヘッド電流（overhead current）を変更するように構成された電源を使用する場合に、同様に、増加した電力効率から利益を得ることができる。
表示装置に使用される場合に電圧源に対する幅広く変化する電流負荷となる表示素子の例が、図１において示されると共に、それは、干渉型ＭＥＭＳ表示素子を備える双安定表示装置の実施例を例証する。これらの装置において、それらの画素は、明るい状態か、または暗い状態のいずれかにある。明るい（“オン”もしくは“オープン”）状態において、表示素子は、入射可視光線の大部分を利用者に反射する。暗い（“オフ”もしくは“クローズ”）状態において、表示素子は、入射可視光線をほとんど利用者に反射しない。実施例に応じて、“オン”及び“オフ”状態の光の反射率特性は、逆転され得る。ＭＥＭＳ画素は、白黒表示装置に加えてカラー表示装置を可能にするように、主として選択された色で反射するように構成され得る。
図１は、各画素がＭＥＭＳ干渉変調器を含む、画像表示装置の一連の画素における２つの隣接する画素を描写する等角図である。一実施例において、反射層の内の１つは、２つの位置の間で動かされ得る。ここでは緩和位置（relaxed position）として参照される第１の位置に、可動反射層は、固定の部分的反射層から比較的遠く離れて配置される。ここでは作動位置（actuated position）として参照される第２の位置に、可動反射層は、部分的反射層により密接に隣接して配置される。２つの層から反射する入射光は、可動反射層の位置に応じて、建設的または破壊的に干渉して、各画素に関する全体的な反射状態または非反射状態を生成する。
図１における画素アレイの描写された部分は、２つの隣接する画素１２ａ及び１２ｂを含む。左側の画素１２ａにおいて、可動反射層１４ａは、光学スタック１６ａから所定の距離の緩和位置において例証されると共に、それは部分的な反射層を含む。右側の画素１２ｂにおいて、可動反射層１４ｂは、光学スタック１６ｂに隣接する作動位置において例証される。
印加電圧がない場合、画素１２ａによって例証されたように、可動反射層１４ａが機械的に緩和された状態で、空洞１９が、可動反射層１４ａと光学スタック１６ａとの間に残存する。しかしながら、電位差が選択された行及び列に印加されるとき、対応する画素の行電極及び列電極の交差部分で形成されたコンデンサが充電された状態になり、そして静電力が電極を引き合わせる。もしその電圧が十分に高いならば、可動反射層１４は、変形されると共に、光学スタック１６に対して押し付けられる。光学のスタック１６の中の誘電体層（この図面には例証されていない）は、ショート（短絡）を防止し得ると共に、図１における右側の画素１２ｂによって例証されたように、層１４と層１６との間の分離距離を制御し得る。その動きは、印加された電位差の極性に関係なく類似している。画素１２ａ及び１２ｂにより電源に提示された負荷が容量性であるので、画素１２ａ及び１２ｂが充電及び放電するように駆動されているときに、電源からの電流は最も大きく、そして画素１２ａ及び１２ｂが２つの安定状態のいずれかに保持されているときに、電源からの電流は最も小さい。
図２は、双安定表示装置に一連の干渉変調器を使用するための１つの過程を例証する。
ＭＥＭＳ干渉変調器に関して、行／列作動プロトコルは、図２において例証されたこれらの装置のヒステリシス特性を利用し得る。例えば、可動の層を緩和状態（relaxed state）から作動状態（actuated state）まで変形させるために、１０ボルトの電位差が必要とされ得る。しかしながら、電圧がその値から減少するとき、可動の層は、電圧が１０ボルト未満に低下して戻る間、その状態を維持する。図２の実施例において、可動の層は、電圧が２ボルト未満に低下するまで完全に緩和されない。従って、図２に例証された例において、緩和状態または作動状態のいずれかで装置が安定している印加電圧の窓が存在する、約３ボルトから７ボルトまでの電圧の範囲がある。これは、ここでは“ヒステリシス窓”または“安定窓（stability window）”と言われる。図２のヒステリシス特性を有する表示装置アレイに関して、行／列作動プロトコルは、行ストローブの間に、作動させられるべきであるストローブされた行における画素が約１０ボルトの電圧差にさらされるように、そして、緩和されるべきである画素が、ほぼゼロボルトの電圧差にさらされるように、設計され得る。ストローブの後で、行ストローブがそれらを設定したどんな状態でも、それらが維持するように、それらの画素は、約５ボルトの安定状態の電圧差にさらされる。書き込まれた後で、各画素は、この例では３〜７ボルトの“安定窓”の中の電位差に遭遇する。この特徴は、図１において例証された画素構造を、同じ印加電圧状態の下で、作動状態または緩和された事前の状態のいずれかに安定させる。作動状態か、または緩和状態かにかかわらず、干渉変調器の各画素が、本質的に、固定の反射層及び動く反射層によって形成されたコンデンサであるので、この安定状態は、ほとんど電力損失がないヒステリシス窓の中の電圧で保持され得る。必然的には、もし印加電圧が固定されるならば、電流は画素に流れない。この理由のために、表示装置は、データの書き込み及び／または再読み込み期間の間に、大部分の電力を消費する。
図３Ａ及び図３Ｂは、例えば図１の画素１２ａ及び１２ｂのような双安定表示素子が、電流負荷に従ってそれらのオーバヘッド電流を変更するように構成される電源によって使用され得る、電力効率の良い表示装置４０の実施例を例証するシステムブロック図である。例えば、表示装置４０は、セルラー電話機または携帯電話機であり得る。しかしながら、表示装置４０またはその変形の同じ構成要素は、同様に、例えばテレビ及びポータブルメディアプレーヤのように様々な種類の表示装置の実例となる。
表示装置４０は、筐体４１、表示部３０、アンテナ４３、スピーカ４５、入力装置４８、及びマイクロホン４６を備える。筐体４１は、一般的に、当業者には良く知られているように、注入成形及び真空成形を含む様々な製造工程の内のどれからでも形成される。更に、筐体４１は、プラスチック、金属、ガラス、ゴム、及びセラミックス、または、それの組み合わせを含むが、それに限定されない、様々な材料の内のどれからでも製造され得る。一実施例において、筐体４１は、異なる色の、あるいは異なるロゴ、絵、または記号を含む他の取り外し可能な部分によって置き換えられ得る、取り外し可能な部分（図示せず）を備える。
ここで説明されたように、代表的表示装置４０の表示部３０は、双安定表示装置を含む様々な表示装置の内のいずれであっても良い。他の実施例において、表示部３０は、当業者には良く知られているように、上述された、例えばプラズマ、ＥＬ、ＯＬＥＤ、ＳＴＮ ＬＣＤ、またはＴＦＴ ＬＣＤのようなフラットパネルディスプレイか、あるいは、例えばＣＲＴ、または他のブラウン管装置のような非フラットパネルディスプレイを含む。しかしながら、本実施例を説明する目的のために、ここで説明されたように、表示部３０は、干渉変調器表示装置を含む。
代表的表示装置４０の一実施例の構成要素は、図３Ｂにおいて概略的に例証される。例証された代表的表示装置４０は、筐体４１を備えると共に、その中に少なくとも部分的に入れられた付加的な構成要素を備えることができる。例えば、一実施例において、代表的表示装置４０は、トランシーバ４７と連結されるアンテナ４３を備えるネットワークインタフェース２７を含む。トランシーバ４７は、プロセッサ２１と接続されると共に、プロセッサ２１は、調整ハードウェア５２と接続される。調整ハードウェア５２は、信号を調整する（例えば信号をフィルタ処理する）ように構成され得る。調整ハードウェア５２は、スピーカ４５、及びマイクロホン４６と接続される。プロセッサ２１は、更に、入力装置４８、及びドライバ制御器２９と接続される。ドライバ制御器２９は、フレームバッファ２８に連結されると共に、アレイドライバ２２に連結され、そしてアレイドライバ２２は、同様に、表示部アレイ３０に連結される。電源５０は、特定の代表的表示装置４０の構造によって必要とされる全ての構成要素に、電力を供給する。
ネットワークインタフェース２７は、代表的表示装置４０が、ネットワークを介して、１つ以上の装置と通信し得るように、アンテナ４３、及びトランシーバ４７を備える。一実施例において、ネットワークインタフェース２７は、プロセッサ２１の要求を軽減するために、更に、いくらかの処理能力を有し得る。アンテナ４３は、信号を送信すると共に信号を受信するための、当業者に知られているあらゆるアンテナである。一実施例において、アンテナは、ＩＥＥＥ８０２．１１（ａ）、（ｂ）、または（ｇ）を含んでいるＩＥＥＥ８０２．１１標準に従って、無線周波数信号を送信すると共に受信する。別の実施例において、アンテナは、ブルートゥース（BLUETOOTH）標準に従って、無線周波数信号を送信すると共に受信する。セルラー電話の場合は、アンテナは、無線携帯電話ネットワークの中で通信するために使用されるＣＤＭＡ、ＧＳＭ、ＡＭＰＳ、または他の既知の信号を受信するように設計されている。トランシーバ４７は、アンテナ４３から受信された信号を、信号がプロセッサ２１によって受信され得ると共に、更に操作され得るように事前に処理する。同様に、トランシーバ４７は、プロセッサ２１から受信された信号を、信号がアンテナ４３を介して代表的表示装置４０から送信され得るように処理する。
代替実施例において、トランシーバ４７は、受信機と交換され得る。更にもう一つの代替実施例において、ネットワークインタフェース２７は、プロセッサ２１に送信されるべき画像データを格納し得るか、もしくは生成し得る画像信号源（image source）と交換され得る。例えば、画像信号源は、画像データを含むデジタルビデオディスク（ＤＶＤ）またはハードディスクドライブか、または画像データを生成するソフトウェアモジュールであり得る。
プロセッサ２１は、一般的に、代表的表示装置４０の全体的な動作を制御する。プロセッサ２１は、例えばネットワークインタフェース２７または画像信号源から圧縮された画像データのようなデータを受信すると共に、データを、未加工の画像データに処理するか、または、未加工の画像データに容易に処理されるフォーマットに処理する。プロセッサ２１は、その場合に、処理されたデータを、ドライバ制御器２９に送信するか、もしくは、保存のためにフレームバッファ２８に送信する。未加工のデータは、一般的に、画像の中の各位置の画像特性を識別する情報のことを指す。例えば、そのような画像特性は、色、飽和度、及びグレースケールレベルを含み得る。
一実施例において、プロセッサ２１は、代表的表示装置４０の動作を制御するためのマイクロコントローラ、ＣＰＵ、または論理演算装置を含む。一般的に、調整ハードウェア５２は、信号をスピーカ４５に送信すると共に、マイクロホン４６から信号を受信するために、増幅器及びフィルタを備える。調整ハードウェア５２は、代表的表示装置４０の中の個別部品であり得るか、あるいは、プロセッサ２１または他の構成要素の中に組み込まれ得る。
ドライバ制御器２９は、直接プロセッサ２１からあるいはフレームバッファ２８からプロセッサ２１によって生成された未加工の画像データを取得すると共に、アレイドライバ２２に対する高速伝送のために未加工の画像データを適切に再フォーマットする。具体的には、ドライバ制御器２９は、未加工の画像データを、それが表示部アレイ３０を横断してスキャンすることに適当な時間等級を有しているように、ラスタ（raster）様のフォーマットを有するデータフローに再フォーマットする。そして、ドライバ制御器２９は、フォーマットされた情報をアレイドライバ２２に送信する。例えばＬＣＤ制御器のようなドライバ制御器２９は、多くの場合、独立型（stand-alone）集積回路（ＩＣ）として、システムプロセッサ２１と関連付けられているが、そのような制御器は、様々に実施され得る。それらは、ハードウェアとしてプロセッサ２１に埋め込まれ得るか、ソフトウェアとしてプロセッサ２１に埋め込まれ得るか、もしくは、アレイドライバ２２を有するハードウェアに完全に統合され得る。
一般的に、アレイドライバ２２は、ドライバ制御器２９からフォーマットされた情報を受信すると共に、ビデオデータを、表示装置の画素のｘ−ｙマトリクスに由来する数百及び時々は数千のリード線に１秒間に何度も印加される波形の並列セットに再フォーマットする。
一実施例において、ドライバ制御器２９、アレイドライバ２２、及び表示部アレイ３０は、ここで説明された種類の表示装置に適している。例えば、一実施例において、ドライバ制御器２９は、従来の表示装置制御器、または双安定表示装置制御器（例えば、干渉変調器制御器）である。別の実施例において、アレイドライバ２２は、従来のドライバ、または双安定表示装置（例えば、干渉変調器表示装置）ドライバである。一実施例において、ドライバ制御器２９は、アレイドライバ２２に統合される。そのような実施例は、例えば携帯電話機、時計、及び他の小領域表示装置のような非常に統合されたシステムでは一般的である。更にもう一つの実施例において、表示部アレイ３０は、一般的な表示装置アレイ、または双安定表示装置アレイ（例えば、一連の干渉変調器を含む表示装置）である。いくらかの実施例において、表示部アレイ３０は、別の種類の表示装置である。
入力装置４８は、利用者が代表的表示装置４０の動作を制御することを可能にする。一実施例において、入力装置４８は、クワーティ（ＱＷＥＲＴＹ）キーボードのようなキーパッド、あるいは、電話キーパッド、ボタン、スイッチ、タッチスクリーン、感圧膜または感熱膜を含む。一実施例において、マイクロホン４６は、代表的表示装置４０のための入力装置である。マイクロホン４６がデータを装置に入力するために使用されるとき、利用者によって、音声命令が代表的表示装置４０の動作を制御するために与えられ得る。
上述のように、いくらかの実装において、制御のプログラム可能性（programmability）は、電子表示装置システム内の様々な場所に配置され得るドライバ制御器に存在する。いくらかの場合において、制御のプログラム可能性（programmability）は、アレイドライバ２２に存在する。
電源５０は、当該技術において良く知られているような、様々なエネルギー貯蔵装置を備えることができる。例えば、一実施例において、電源５０は、ニッケルカドミウム電池、またはリチウムイオン電池のような充電式電池である。別の実施例において、電源５０は、再生可能エネルギー源、キャパシタ（capacitor）、またはプラスチックの太陽電池及び太陽電池塗装を含む太陽電池である。別の実施例において、電源５０は、壁付きコンセントから電力を得るように構成され得る。電源５０は、更に、実質的に一定の電圧で表示装置を駆動するための電流を供給するように構成される電源レギュレータを有し得る。いくらかの実施例において、定電圧は、少なくとも部分的に、基準電圧に基づいていると共に、定電圧は、基準電圧を超えるか、もしくは基準電圧未満の電圧に固定され得る。パッシブマトリクス双安定表示装置に関して、異なる電圧レベルを出力する２つ以上の電源レギュレータが通常存在する。例えば、表示装置は、共通ノード、共通ノードに対する＋５Ｖ給電、及び共通ノードに対する−５Ｖ給電を必要とし得る。各レギュレータは、バッテリまたは他のエネルギー源と接続されると共に、共通ノードと比較して所望の調整された電圧を出力するように構成されることになる。アレイドライバ２２は、異なる電圧レベルを受信すると共に、使用されるディスプレイ書込みプロセスに従って、適切なタイミングでそれらを行及び列に切り替える。アレイのある行または列がデータ書込み操作の期間に、１つの電圧レベルから別の電圧レベルに切り替えられるとき、キャパシタンスが、充電されると共に放電され、そして電力レギュレータは、電流を表示部アレイ３０に供給する。データの書込み操作とデータの書込み操作の間の期間に、切り替えは実行されないと共に、それらのコンデンサは、それらの現存する充電レベルを維持する。これらの時点に供給される唯一の電流は、誘電体層による非常に小さい漏洩電流が原因である。
当業者は、上述の構造が様々なハードウェアコンポーネント及び／またはソフトウェアコンポーネントにおいて、及び様々な構成において実施され得るということを認識することになる。例えば、いくらかの実施例において、電源レギュレータは、電源５０の外部にある。
図４は、表示装置を駆動するための電流を供給するように構成される、特に効率的な電源レギュレータ１００のブロック図である。電源レギュレータ１００のオーバヘッド電流（overhead current）は、その電流出力によって決定される。電源レギュレータ１００は、入力バイアス電流生成器１１０から入力バイアス電流を受け取る入力ステージ１１５と、出力バイアス電流生成器１２０から出力バイアス電流を受け取る出力ステージ１２５とを備える。入力ステージ１１５は、出力ステージ１２５を駆動するように構成されると共に、出力ステージ１２５は、基準電圧Ｖｒｅｆに基づいて、電圧Ｖｏｕｔにおける十分な電流Ｉｏｕｔを負荷１３０に提供するように構成される。いくらかの実施例において、出力電圧Ｖｏｕｔは、基準電圧Ｖｒｅｆに実質的に等しい。いくらかの実施例において、出力電圧Ｖｏｕｔは、Ｖｒｅｆより低いか、もしくはＶｒｅｆより高い。図４に示された実施例において、電源レギュレータ１００は、電圧Ｖｏｕｔで電流Ｉｏｕｔを負荷１３０に供給するように構成されると共に、ここで、ＶｏｕｔはＶｒｅｆに実質的に等しい。この構造の１つの有利な特徴は、入力ステージ及び出力ステージが異なる電源から電力を供給されることを可能にすることである。これは、各ステージに対する電力の個別の最適化を可能にする。
入力ステージ１１５は、電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとの差異に基づいて、出力ステージ１２５に信号を提供するように構成される。出力ステージ１２５は、入力ステージ１１５から受信された信号に基づいて、電流Ｉｏｕｔを負荷１３０に提供するように構成される。
図４に示された実施例において、入力バイアス電流生成器１１０及び出力バイアス電流生成器１２０の内の少なくとも１つは、少なくとも部分的に、出力電流Ｉｏｕｔに基づいて、バイアス電流を生成するように構成される。この特徴は、電源レギュレータ１００が、入力ステージ及び出力ステージのいずれかまたは両方に対するバイアス電流を動的に決定するように構成されるので、特に有利である。１つ以上のバイアス電流は、少なくとも部分的に、出力電流Ｉｏｕｔに基づいて決定され得る。ほとんど、入力バイアス電流及び出力バイアス電流の一部分のみが負荷に供給される。従って、負荷に供給されなかったあらゆるバイアス電流は、効率を低下させる。出力電流Ｉｏｕｔに基づくバイアス電流のいずれかまたは両方の動的な決定は、大きなバイアス電流が必要とされる時のみ、大きなバイアス電流が生成されるので、特に効率的な電圧供給を提供する。いくらかの実施例において、“動的な決定”という特徴は、選択的にターンオンまたはターンオフされ得る。例えば、もし電流負荷がある量より少ない状態になるならば、バイアス電流は、小さな、しかし十分な“ｉｂｉａｓ”を供給する固定発生源によって供給され得る。
いくらかの実施例において、もし不十分な電流が負荷に使用可能であるならば、その電圧出力Ｖｏｕｔは、低下する。それに応じて、入力バイアス電流生成器１１０及び出力バイアス電流生成器１２０のいずれかまたは両方は、出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとの間の差異に基づいて、対応するバイアス電流を変更する。
出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとの間の比較的大きな差異は、入力ステージ１１５及び出力ステージ１２５の内の少なくとも１つにおいて、更に大きなバイアス電流が必要であるということを示す。従って、出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとの間に比較的大きな差異が存在する場合に、入力バイアス電流生成器１１０及び出力バイアス電流生成器１２０のいずれかまたは両方は、提供されるバイアス電流を増加させるように構成される。一度入力バイアス電流生成器１１０及び出力バイアス電流生成器１２０のいずれかまたは両方が増加されたバイアス電流を受け取れば、それらは、増加した出力電流Ｉｏｕｔを協同して提供する。それに応じて、出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとの間の差異は、減少することになる。一度出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとの間の差異が十分に小さくなれば、入力ステージ１１５及び出力ステージ１２５の内の少なくとも１つは、そのバイアス電流を増加させるのを中止すると共に、そのバイアス電流を、許容範囲にある出力電圧Ｖｏｕｔを生成するのに十分な電流を負荷１３０に供給するのに十分な量より、ほんの僅かに大きく維持する。
同様に、出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとの間の比較的小さな差異は、入力ステージ１１５及び出力ステージ１２５の内の少なくとも１つにおいて、更に小さなバイアス電流で十分であるということを示す。従って、出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとの間に比較的小さな差異が存在する場合に、入力バイアス電流生成器１１０及び出力バイアス電流生成器１２０のいずれかまたは両方は、提供されるバイアス電流を減少させるように構成される。一度入力バイアス電流生成器１１０及び出力バイアス電流生成器１２０のいずれかまたは両方が減少されたバイアス電流を受け取れば、それらは、減少した出力電流Ｉｏｕｔを協同して提供する。それに応じて、出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとの間の差異は、増加することになる。一度出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとの間の差異が十分に大きくなれば、入力ステージ１１５及び出力ステージ１２５の内の少なくとも１つは、そのバイアス電流を減少させるのを中止すると共に、そのバイアス電流を、許容範囲にある出力電圧Ｖｏｕｔを生成するのに十分な電流を負荷１３０に供給するのに十分な量より、ほんの僅かに大きく維持する。
図５Ａは、図４に示された電源レギュレータのような電源レギュレータに使用され得る入力ステージ１５０の一実施例を示す。入力ステージ１５０は、バッファステージ１７０と接続される差動増幅器１６０を備えている。バッファステージ１７０は、図４の出力ステージ１２５のような出力ステージに対する入力として使用され得る出力信号を生成する。
差動増幅器１６０は、基準電圧Ｖｒｅｆ、及びフィードバック電圧Ｖｆｂを受け取るように構成される。いくらかのシステムにおいて、フィードバック電圧Ｖｆｂは、電圧供給レギュレータの出力電圧に基づいて生成され得る。基準電圧Ｖｒｅｆとフィードバック電圧Ｖｆｂとの間の差異は、差動増幅器１６０によって増幅されると共に、それは、ｐ−フォロワ（follower）１５２を駆動する。ｐ−フォロワ１５２の出力は、出力ステージに対する入力信号であると共に、更に、ｐ−フォロワ１５２に対するバイアス電流であるバイアス電流ｉｂｉａｓ＿ｂｕｆを生成するために使用される。バイアス電流ｉｂｉａｓ＿ｂｕｆは、負荷トランジスタ１５６における電流をミラーするミラートランジスタ１５４によって生成される。ダイオード接続された負荷トランジスタ１５６は、アクティブトランジスタ１５８のための負荷の働きをする。従って、差動増幅器１６０は、電圧Ｖｒｅｆとフィードバック電圧Ｖｆｂとの間の差異に基づく電圧によって、ｐ−フォロワ１５２を駆動する。ｐ−フォロワ１５２は、その中に電流を誘導して、出力ステージに対する入力信号を生成すると共に、更に、入力信号は、アクティブトランジスタ１５８を駆動する。誘導電流は、負荷デバイス１５６によって供給されると共に、ミラートランジスタ１５４によってミラーされる。ミラーされた電流は、ｐ−フォロワ１５２に対するバイアス電流ｉｂｉａｓ＿ｂｕｆである。従って、出力ステージに対する入力信号がより高ければ、ｐ−フォロワ１５２に対するバイアス電流はより大きい。同様に、出力ステージに対する入力信号がより低ければ、ｐ−フォロワ１５２に対するバイアス電流はより小さい。
いくらかの実施例において、付加的な電流源（図示せず）が、更に、ｐ−フォロワ１５２に対するバイアス電流を提供し得る。付加的な電流源は、ミラートランジスタ１５４の電流とは異なる方法で、レギュレータの出力電流によって決まるバイアス電流量を提供し得る。いくらかの実施例において、付加的な電流源は、レギュレータの出力電流から実質的に独立している電流を提供する。例えば、付加的な電流源は、たとえ出力電流に基づく電流が非常に小さいとしても、バイアス電流が固定の付加的な電流源からの電流に少なくとも等しいように、実質的に固定の電流を提供し得る。
入力ステージ１５０は、出力ステージに対する信号Ｖｏを生成するために使用され得ると共に、出力ステージは、入力ステージ１５０によって生成された信号に基づいて、出力電圧Ｖｏｕｔを生成するように構成される。ｐ−フォロワ１５２のバイアス電流が、少なくとも部分的に、基準電圧Ｖｒｅｆとフィードバック電圧Ｖｆｂとの間の差異に基づいて生成されるので、そしてフィードバック電圧Ｖｆｂが、出力電圧Ｖｏｕｔ（それは電流出力に基づいている）に基づいて生成されるので、ｐ−フォロワ１５２のバイアス電流は、供給電圧レギュレータの電流出力によって決定される。
図５Ｂは、図４に示された電源レギュレータのような電源レギュレータに使用され得る入力ステージ２００の別の実施例を示す。入力ステージ２００は、トランジスタＸＤＰＮ及びＸＤＰＰによって形成された差動対と、トランジスタＸＢ１及びＸＢ２によって形成された動的なテール電流生成器と、ダイオード接続負荷トランジスタＸＬＮ及びＸＬＰと、ミラートランジスタＸＮＭｌ及びＸＮＭ２と、トランジスタＸＰＳ１〜ＸＰＳ３によって形成された正の電流減算器と、トランジスタＸＮＳ１〜ＸＮＳ３によって形成された負の電流減算器と、ミラートランジスタＸＮＳＭｌ及びＸＮＳＭ２とを備える。
バイアステール電流生成器は、差動対に対する電流を動的に生成する。テール電流生成器の全電流は、差動対トランジスタＸＤＰＮ及びＸＤＰＰに提供されると共に、トランジスタＸＤＰＮ及びＸＤＰＰによって負荷トランジスタＸＬＮ及びＸＬＰに伝導される。トランジスタＸＤＰＮ及びＸＤＰＰが差動対として接続されるので、各々のトランジスタＸＤＰＮ及びＸＤＰＰにおける電流は、それぞれ、トランジスタＸＤＰＮ及びＸＤＰＰのゲート電圧Ｖｆｂ及びＶｒｅｆにおける差異によって決まる。例えば、もしＶｆｂがＶｒｅｆよりも低いならば、ＸＤＰＰを通過するより更に多くの電流がＸＤＰＮを通過することになる。図からわかるように、動的なバイアステール電流の生成は、差動対の電流における差異に基づいている。差動対の電流における差異が小さい場合に、最小のバイアステール電流が供給されると共に、差異がより大きい場合には、より大きなバイアステール電流が供給される。
入力ステージ２００は、バイアステール電流トランジスタＸＢ１にバイアス電圧を提供する、トランジスタＸＰＳ１〜ＸＰＳ３によって形成された正の電流減算器を備えている。トランジスタＸＢ１は、差動対に、正の電流減算器のトランジスタＸＰＳ３からミラーされたバイアス電流を提供することになる。トランジスタＸＰＳ３は、ＸＰＳ１及びＸＰＳ２の電流における差異によって決まる電流量を、式ＩＸＰＳ３＝ＩＸＰＳ１−ＩＸＰＳ２に従って、トランジスタＸＰＳ１に供給する。ＸＰＳ１における電流は、負荷トランジスタＸＬＰからミラーされると共に、従って差動対のトランジスタＸＤＰＰにおける電流によって決定される。ＸＰＳ２における電流は、負荷トランジスタＸＬＮからミラートランジスタＸＮＭ２及びＸＮＭｌを通してミラーされ、従って差動対のトランジスタＸＤＰＮにおける電流によって決定される。従って、ＸＰＳ３における電流は、差動対における電流の間の差異に基づいていると共に、もしＸＤＰＰにおける電流がＸＤＰＮにおける電流よりも大きいならば、ＸＰＳ３における電流は、差異の大きさに基づく正の量になる。従って、バイアステール電流トランジスタＸＢ１は、差動対における電流の間の差異の大きさに基づいて、差動対に電流を提供する。ＸＰＳ３が負の電流を供給することができないので、もしＸＤＰＰにおける電流がＸＤＰＮにおける電流よりも小さいならば、ＸＰＳ３は、ゼロの電流を、トランジスタＸＰＳ１に供給すると共に、バイアステール電流トランジスタＸＢ１は、同様に、ゼロの電流を、差動対に供給する。
入力ステージ２００は、バイアステール電流トランジスタＸＢ２にバイアス電圧を提供する、トランジスタＸＮＳ１〜ＸＮＳ３によって形成された負の電流減算器を備えている。トランジスタＸＢ２は、差動対に、負の電流減算器のトランジスタＸＮＳ３からミラートランジスタＸＮＳＭｌ及びＸＮＳＭ２を通してミラーされたバイアス電流を提供することになる。トランジスタＸＮＳ３は、ＸＮＳ２及びＸＮＳ１の電流における差異によって決まる電流量を、式ＩＸＮＳ３＝ＩＸＮＳ２−ＩＸＮＳ１に従って、トランジスタＸＮＳ２から引き込む。ＸＮＳ１における電流は、負荷トランジスタＸＬＰからミラーされると共に、従って差動対のトランジスタＸＤＰＰにおける電流によって決定される。ＸＮＳ２における電流は、負荷トランジスタＸＬＮからミラートランジスタＸＮＭ２及びＸＮＭｌを通してミラーされ、従って差動対のトランジスタＸＤＰＮにおける電流によって決定される。従って、ＸＮＳ３における電流は、差動対における電流の間の差異に基づいていると共に、もしＸＤＰＮにおける電流がＸＤＰＰにおける電流よりも大きいならば、ＸＮＳ３における電流は、差異の大きさに基づく正の量になる。従って、バイアステール電流トランジスタＸＢ３は、差動対における電流の間の差異の大きさに基づいて、差動対に電流を提供する。ＸＮＳ３が負の電流を引き込むことができないので、もしＸＤＰＮにおける電流がＸＤＰＰにおける電流よりも小さいならば、ＸＮＳ３は、ゼロの電流を、トランジスタＸＮＳ２から引き込むと共に、バイアステール電流トランジスタＸＢ３は、同様に、ゼロの電流を、差動対に供給する。
いくらかの実施例において、付加的な電流源ＸＢ０は、同様に、差動対に対するバイアス電流を提供し得る。付加的な電流源ＸＢ０は、バイアステール電流トランジスタＸＢ１及びＸＢ２の電流とは異なる方法で、レギュレータの出力電流によって決まるバイアス電流量を提供し得る。いくらかの実施例において、付加的な電流源ＸＢ０は、レギュレータの出力電流から実質的に独立している電流を提供する。例えば、付加的な電流源ＸＢ０は、たとえ出力電流に基づく電流が非常に小さいとしても、バイアス電流が付加的な電流源ＸＢ０からの電流に少なくとも等しいように、実質的に固定の電流を提供し得る。
入力ステージ２００は、出力ステージに対する差分信号（Ｖｏｐ−Ｖｏｎ）を生成するために使用され得ると共に、出力ステージは、入力ステージ２００によって生成された信号に基づいて、出力電圧Ｖｏｕｔを生成するように構成される。差動対のバイアステール電流が、少なくとも部分的に、基準電圧Ｖｒｅｆとフィードバック電圧Ｖｆｂとの間の差異に基づいて生成されるので、そしてフィードバック電圧Ｖｆｂが、出力電圧Ｖｏｕｔ（それは電流出力に基づいている）に基づいて生成されるので、差動対のバイアステール電流は、供給電圧レギュレータの電流出力によって決定される。
図６Ａは、図４に示された電源レギュレータのような電源レギュレータに使用され得る出力ステージ２５０の実施例を示す。出力ステージ２５０は、信号トランジスタＸＳと、バイアストランジスタＸＢと、ミラートランジスタＸＭと、演算相互コンダクタンス増幅器（operational transconductance amplifier：ＯＴＡ）とを備える。
信号トランジスタＸＳは、（例えば、図４の入力ステージからの）入力信号を受信すると共に、受信された信号に従って、電流を引き込む。出力ステージ２５０が図４に示された電源レギュレータのような電源レギュレータにおいて使用された場合、バイアストランジスタＸＢが、信号トランジスタＸＳに対するバイアス電流、及び負荷に対する出力電流を供給すると共に、ここで、出力電流は、バイアストランジスタＸＢによって供給された電流から、信号トランジスタＸＳによって引き込まれた電流を差し引いた電流である。電源レギュレータは、もしより多くの電流が負荷のために必要とされるならば、負荷に対してより多くの電流を残して、信号トランジスタがより小さい電流を引き込むように、入力信号を変更することによって動作する。同様に、もし比較的少ない電流が負荷のために必要とされるならば、入力信号は、負荷に対して比較的少ない電流を残して、信号トランジスタがより大きい電流を引き込むように変更される。
バイアストランジスタＸＢは、ＯＴＡからミラートランジスタＸＭを通してミラーされた基準電流に基づいて、バイアス電流を供給する。この実施例において、ＯＴＡは、基準電圧Ｖｒｅｆとフィードバック電圧Ｖｆｂとの間の差異に基づいて、電流を生成する。Ｖｆｂは、電源レギュレータの電圧出力に基づいて生成されるので、基準電圧Ｖｒｅｆとフィードバック電圧との間の差異は、電源レギュレータの電流出力と関係がある。従って、出力ステージ２５０のバイアス電流は、少なくとも部分的に、電源レギュレータの電流出力に基づいている。電流の調整は、バイアストランジスタＸＢが、必要とされるときに多量の電流を提供すると共に、小さい電流で十分である場合に比較的小さい電流を提供することを可能にする。更に、バイアス電流の動的制御のために、トランジスタＸＢは、他の場合は大電流を供給するのに必要とされるであろう大きさよりも、小さくすることができる。より小さいサイズは、結果として、回路の更に良い電力効率及びエリア効率になる。
いくらかの実施例において、レギュレータの出力は、支配極（dominant pole）になることを目標にされる。従って、バイアス電流制御と関連付けられた極は、良い位相マージンを獲得するために、比較的高い周波数に位置しなければならない。例えば、これは、バイアス制御と関連付けられた全てのノードが比較的小さいインピーダンスを有するように、電流モード制御を使用することによって、達成され得る。この原理に続いて、図６ＡのＯＴＡは、レギュレータ出力と対象規定レベル（target regulation level）との間の差異に比例する出力電流を生成する。いくらかの実施例において、ＯＴＡは、電力消費を減少させるように、低電圧供給で動作する。
いくらかの実施例において、付加的な電流源（図示せず）が、同様に、信号トランジスタＸＳに対するバイアス電流、及び負荷に対する出力電流を提供し得る。付加的な電流源は、バイアストランジスタＸＢの電流とは異なる方法で、レギュレータの出力電流によって決まるバイアス電流量を提供し得る。いくらかの実施例において、付加的な電流源は、レギュレータの出力電流から実質的に独立している電流を提供する。例えば、たとえ出力電流に基づく電流が非常に小さいとしても、バイアス電流が固定の付加的な電流源からの電流に少なくとも等しくなるように、付加的な電流源は、実質的に固定の電流を提供し得る。
図６Ｂは、図４に示された電源レギュレータのような電源レギュレータに使用され得る出力ステージ３００の別の実施例を示す。出力ステージ３００は、信号トランジスタＸＳと、バイアス入力トランジスタＸＢＩＮと、ミラートランジスタＸＭと、バイアストランジスタＸＢとを備える。
信号トランジスタＸＳは、（例えば、図４の入力ステージから）入力信号を受信すると共に、受信された信号に従って電流を引き込む。出力ステージ３００が図４に示された電源レギュレータのような電源レギュレータにおいて使用された場合、バイアストランジスタＸＢが、信号トランジスタＸＳに対するバイアス電流、及び負荷に対する出力電流を供給すると共に、ここで、出力電流は、バイアストランジスタＸＢによって供給された電流から、信号トランジスタＸＳによって引き込まれた電流を差し引いた電流である。電源レギュレータは、もしより多くの電流が負荷のために必要とされるならば、負荷に対してより多くの電流を残して、信号トランジスタＸＳがより小さい電流を引き込むように、入力信号を変更することによって動作する。同様に、もし比較的少ない電流が負荷のために必要とされるならば、入力信号は、負荷に対して比較的少ない電流を残して、信号トランジスタＸＳがより大きい電流を引き込むように変更される。
バイアストランジスタＸＢは、バイアス入力トランジスタＸＢＩＮからミラートランジスタＸＭを通してミラーされた基準電流に基づいて、バイアス電流を供給する。いくらかの実施例において、バイアス入力トランジスタＸＢＩＮに対する入力は、負荷に供給される電流に基づいて、電源レギュレータによって生成される。例えば、いくらかの実施例において、バイアス入力トランジスタＸＢＩＮに対する入力は、レギュレータの出力電圧に基づく電圧と基準電圧との間の差異に基づいている。バイアス入力トランジスタＸＢＩＮに対する入力が電源レギュレータの電流出力に基づいて生成されるので、出力ステージ３００のバイアス電流は、少なくとも部分的に、電源レギュレータの電流出力に基づいている。
いくらかの実施例において、付加的な電流源（図示せず）が、更に、信号トランジスタＸＳに対するバイアス電流と、負荷に対する出力電流とを提供し得る。付加的な電流源は、バイアストランジスタＸＢの電流とは異なる方法で、レギュレータの出力電流によって決まるバイアス電流量を提供し得る。いくらかの実施例において、付加的な電流源は、レギュレータの出力電流から実質的に独立している電流を提供する。例えば、付加的な電流源は、たとえ出力電流に基づく電流が非常に小さいとしても、バイアス電流が固定の付加的な電流源からの電流に少なくとも等しいように、実質的に固定の電流を提供し得る。
図６Ｃは、図４に示された電源レギュレータのような電源レギュレータに使用され得る出力ステージ３５０の更に別の実施例を示す。出力ステージ３５０は、信号トランジスタＸＳと、バイアス入力トランジスタＸＢＩＮと、バイアス基準トランジスタＸＢＯと、ミラートランジスタＸＭ１及びＸＭ２と、バイアストランジスタＸＢとを備える。
信号トランジスタＸＳは、入力信号を受信すると共に、受信された信号に従って、電流を引き込む。出力ステージ３５０が図４に示された電源レギュレータのような電源レギュレータにおいて使用された場合、バイアストランジスタＸＢが、信号トランジスタＸＳに対するバイアス電流、及び負荷に対する出力電流を供給すると共に、ここで、出力電流は、バイアストランジスタＸＢによって供給された電流から、信号トランジスタＸＳによって引き込まれた電流を差し引いた電流である。電源レギュレータは、もしより多くの電流が負荷のために必要とされるならば、負荷に対してより多くの電流を残して、信号トランジスタＸＳがより小さい電流を引き込むように、入力信号を変更することによって動作する。同様に、もし比較的少ない電流が負荷のために必要とされるならば、入力信号は、負荷に対して比較的少ない電流を残して、信号トランジスタＸＳがより大きい電流を引き込むように変更される。
バイアストランジスタＸＢは、バイアス基準トランジスタＸＢＯからミラートランジスタＸＭ１及びＸＭ２を通してミラーされた基準電流に基づいて、バイアス電流を供給する。バイアス基準トランジスタＸＢＯにおける電流は、バイアス入力トランジスタＸＢＩＮによって引き込まれない、電流基準ＩＲＥＦによって供給される電流に等しい。この実施例において、バイアス入力トランジスタＸＢＩＮに対する入力は、信号トランジスタＸＳに対する入力と同じであると共に、負荷に供給される電流に基づいて、電源レギュレータによって生成される。例えば、いくらかの実施例において、バイアス入力トランジスタＸＢＩＮに対すると共に、信号トランジスタＸＳに対する入力は、レギュレータの出力電圧に基づく電圧と基準電圧との間の差異に基づいている。バイアス入力トランジスタＸＢＩＮに対する入力が電源レギュレータの電流出力に基づいて生成されるので、出力ステージ３５０のバイアス電流は、少なくとも部分的に、電源レギュレータの電流出力に基づいている。
いくらかの実施例において、付加的な電流源（図示せず）が、同様に、信号トランジスタＸＳに対するバイアス電流、及び負荷に対する出力電流を提供し得る。付加的な電流源は、バイアストランジスタＸＢの電流とは異なる方法で、レギュレータの出力電流によって決まるバイアス電流量を提供し得る。いくらかの実施例において、付加的な電流源は、レギュレータの出力電流から実質的に独立している電流を提供する。例えば、たとえ出力電流に基づく電流が非常に小さいとしても、バイアス電流が固定の付加的な電流源からの電流に少なくとも等しくなるように、付加的な電流源は、実質的に固定の電流を提供し得る。
図７は、負荷に対する供給電流を供給すると共に、少なくとも部分的にレギュレータの電流出力に基づいて入力バイアス電流及び出力バイアス電流の両方を生成するように構成される電源レギュレータ４００の実施例を示す。電源レギュレータ４００は、入力ステージ４１０と、出力ステージ４２０と、フィードバックステージ４３０とを備えている。入力ステージ４１０は、図５Ｂの入力ステージ２００と類似していると共に、出力ステージ４２０は、図６Ｂの出力ステージ３００と類似している。
この実施例において、出力ステージ４２０は、電源電圧ＶＰＨＶによって給電されると共に、入力ステージ４１０は、電源電圧ＶＤＤＡによって給電される。いくらかの実施例において、入力ステージ４１０がより低い供給電圧で動作し得るので、ＶＤＤＡは、ＶＰＨＶよりも低くて良い。これは、入力ステージ４１０がより低い電力消費によって動作することを可能にする。いくらかの実施例において、同様に、出力ステージは、より低い供給電圧で動作する。いくらかの実施例において、出力ステージは、選択的に、レギュレータの電流出力がしきい値より大きい場合にはＶＰＨＶによって動作し、レギュレータの電流出力がしきい値より小さい場合にはＶＤＤＡによって動作するように構成され得る。
フィードバックステージ４３０は、分割ファクタによってプログラムされるように構成されるスイッチドキャパシタ分割回路である。この実施例において、フィードバックステージ４３０は、電源レギュレータ４２０の電圧出力を取得すると共に、そのプログラミングに従ってそれを分割する。この構成によって、出力電圧は、分割係数を乗算した基準電圧Ｖｒｅｆに実質的に等しくなることになる。
図８は、負荷に対する供給電流を供給すると共に、少なくとも部分的にレギュレータの電流出力に基づいて入力バイアス電流及び出力バイアス電流の両方を生成するように構成される電源レギュレータ３５０の実施例を示す。電源レギュレータ３５０は、入力ステージ３６０と、出力ステージ３７０と、フィードバックステージ３８０とを備えている。入力ステージ３６０は、図５Ａの入力ステージ１５０と類似していると共に、出力ステージ３７０は、図６Ａの出力ステージ２５０と類似しており、フィードバックステージ３８０は、図７のフィードバックステージ４３０と類似している。
この回路図において個別の装置として示されたが、いくらかの実施例は、電源レギュレータ３５０の１つ以上の部分を異なる構造に統合する。例えば、出力ステージ３７０のＯＴＡは、２つの増幅器の間の更に良い性能整合を達成するために、入力ステージ３６０の増幅器に統合され得る。
示されたように、増幅器３５５は、Ｐ型ソースフォロワ３５７を通して出力ステージ３７０のＮ型プルダウンデバイス３５９を駆動する。増幅器がＮ型プルダウンデバイス３５９を駆動しているので、その出力は、制限された範囲の全てにわたって振れ得る。これは、より低い電力消費となる、増幅器に対するより低い供給電圧を可能にする。
Ｐ型ソースフォロワ３５７は、少なくとも２つの目的のために役立つ。第１に、それは、バッファを増幅器の出力に提供すると共に、従って、低周波数の極を導入せずに高利得増幅器の使用を可能にする。第２に、それは、誤差増幅器の出力をレベルシフトしてアップすると共に、従って、付加的なオーバードライブ（overdrive）をＮ型プルダウンデバイス３５９に提供する。図８において示された実施例において、レベルシフトの量は、Ｐ型デバイス３６１を通じてのソースフォロワに対するフィードバック電流によって、プルダウン電流の関数になる。従って、レギュレータの引き込み電流がより大きい場合に、レベルシフトはより大きい。これは、Ｎ型プルダウンデバイスの必要とされるサイズを減少させるのを助ける。
上述の詳細な説明が、様々な実施例に適用された新奇な特徴を、示して、説明して、指摘した一方、例証された装置または処理の形式及び詳細における様々な省略、代替、および変更が、当業者によって本発明の趣旨から逸脱せずに行われ得るということが理解されることになる。認識されることになるように、本発明は、いくらかの特徴が他のものから分離して使用され得るか、または実行され得るので、ここで説明する特徴及び利益の全てを提供しない形式の中で具体化され得る。
１２ａ、１２ｂ 画素
１４、１４ａ、１４ｂ 可動反射層
１６、１６ａ、１６ｂ 光学スタック
１９ 空洞
２１ プロセッサ
２２ アレイドライバ
２７ ネットワークインタフェース
２８ フレームバッファ
２９ ドライバ制御器
３０ 表示部（表示部アレイ）
４０ 表示装置
４１ 筐体
４３ アンテナ
４５ スピーカ
４６ マイクロホン
４７ トランシーバ
４８ 入力装置
５０ 電源
５２ 調整ハードウェア
１００ 電源レギュレータ
１１０ 入力バイアス電流生成器
１１５ 入力ステージ
１２０ 出力バイアス電流生成器
１２５ 出力ステージ
１３０ 負荷
１５０ 入力ステージ
１５２ ｐ−フォロワ
１５４ ミラートランジスタ
１５６ 負荷トランジスタ（負荷デバイス）
１５８ アクティブトランジスタ
１６０ 差動増幅器
１７０ バッファステージ
２００ 入力ステージ
２５０ 出力ステージ
３００ 出力ステージ
３５０（図６Ｃ） 出力ステージ
３５０（図８） 電源レギュレータ
３５５ 増幅器
３５７ Ｐ型ソースフォロワ
３５９ Ｎ型プルダウンデバイス
３６０ 入力ステージ
３６１ Ｐ型デバイス
３７０ 出力ステージ
３８０ フィードバックステージ
４００ 電源レギュレータ
４１０ 入力ステージ
４２０ 出力ステージ
４３０ フィードバックステージ
ＸＤＰＮ、ＸＤＰＰ トランジスタ
ＸＢ１、ＸＢ２ トランジスタ
ＸＬＮ、ＸＬＰ ダイオード接続負荷トランジスタ
ＸＮＭｌ、ＸＮＭ２ ミラートランジスタ
ＸＰＳ１〜ＸＰＳ３ トランジスタ
ＸＮＳ１〜ＸＮＳ３ トランジスタ
ＸＮＳＭｌ、ＸＮＳＭ２ ミラートランジスタ
Ｖｆｂ、Ｖｒｅｆ ゲート電圧
ＸＢ１、ＸＢ２ バイアステール電流トランジスタ
ＸＢ０ 付加的な電流源
Ｖｒｅｆ 基準電圧
Ｖｆｂ フィードバック電圧
Ｖｏｕｔ 出力電圧
ＸＳ 信号トランジスタ
ＸＢ バイアストランジスタ
ＸＭ ミラートランジスタ
ＯＴＡ 演算相互コンダクタンス増幅器
ＸＢＩＮ バイアス入力トランジスタ
ＸＢＯ バイアス基準トランジスタ
ＸＭ１、ＸＭ２ ミラートランジスタ
ＩＲＥＦ 電流基準
ＶＰＨＶ 電源電圧
ＶＤＤＡ 電源電圧

Claims (33)

  1. 電圧レギュレータ回路であって、
    入力バイアス電流を受け取るように構成された入力ステージ回路と、
    調整された出力電圧で出力電流を供給するように構成されると共に、出力バイアス電流を受け取るように構成された出力ステージ回路と、
    前記入力バイアス電流及び前記出力バイアス電流の内の少なくとも１つを生成するように構成された生成器とを備え、
    前記入力バイアス電流及び前記出力バイアス電流の内の前記少なくとも１つが、少なくとも部分的に、前記調整された出力電圧によって決定されると共に、
    前記調整された出力電圧が、前記生成器に入力される
    ことを特徴とする回路。
  2. 前記入力バイアス電流及び前記出力バイアス電流の内の少なくとも１つが、少なくとも部分的に、前記出力電流によって決定される
    ことを特徴とする請求項１に記載の回路。
  3. 実質的に固定の電流源と、
    可変の電流源とを更に備え、
    前記回路が、前記固定の電流源と前記可変の電流源の内の少なくとも１つを、少なくとも部分的に、前記出力電流に基づいて、ノードに接続するように構成される
    ことを特徴とする請求項１または請求項２のいずれか一項に記載の回路。
  4. 前記可変の電流源が、少なくとも部分的に、前記調整された出力電圧に基づく電圧と基準電圧との間の差異に依存して変化する
    ことを特徴とする請求項３に記載の回路。
  5. テール電流と差動入力電圧を受け取るように構成された差動対回路を更に備え、
    前記テール電流が、少なくとも部分的に、前記差動入力電圧によって決定される
    ことを特徴とする請求項１から請求項４のいずれか一項に記載の回路。
  6. 前記差動対回路が、差動出力電流を生成すると共に、第１及び第２の可変テール電流生成器を備え、
    前記第１及び第２のテール電流生成器が、前記差動出力電流の異極性に基づいて前記テール電流を生成するように構成される
    ことを特徴とする請求項５に記載の回路。
  7. 前記入力ステージ回路が、入力供給電圧を受け取るように構成されており、
    前記出力ステージ回路が、出力供給電圧を受け取るように構成されていると共に、
    前記入力供給電圧が、前記出力供給電圧と異なる
    ことを特徴とする請求項１から請求項６のいずれか一項に記載の回路。
  8. 実質的に調整された出力電圧で電流を提供するように構成された電圧レギュレータ回路の出力ステージ回路におけるバイアス電流を制御する方法であって、
    前記方法が、
    前記出力電圧に基づく電圧と基準電圧との間の差異を検出する段階と、
    前記検出された差異をバイアス電流生成器に入力する段階と、
    前記差異に基づいて前記バイアス電流を生成する段階と
    を含むことを特徴とする方法。
  9. もし前記差異が増加するならば、前記バイアス電流を増加させる段階を更に含む
    ことを特徴とする請求項８に記載の方法。
  10. もし前記差異がしきい値以下に減少するならば、固定のバイアス電流を維持する段階を更に含む
    ことを特徴とする請求項８または請求項９のいずれか一項に記載の方法。
  11. 前記出力電圧と前記基準電圧との間の差異に応じて、増幅回路におけるトランジスタの差動対に対するテール電流量を生成する段階を更に含む
    ことを特徴とする請求項８から請求項１０のいずれか一項に記載の方法。
  12. 電圧レギュレータ回路であって、
    固定の電流源と、
    可変の電流源と、
    出力バイアス電流を受け取るように構成された出力ステージ回路とを備え、
    前記出力ステージ回路の前記出力電圧が前記固定の電流源及び前記可変の電流源に選択的に接続可能であると共に、
    前記可変の電流源の前記電流が、少なくとも部分的に、前記出力電圧によって決定される
    ことを特徴とする回路。
  13. 調整された出力電圧で出力電流を供給するように構成されると共に、
    前記可変の電流源の前記電流が、少なくとも部分的に、前記出力電圧に基づいて変化するように構成される
    ことを特徴とする請求項１２に記載の回路。
  14. 調整された出力電圧で出力電流を供給するように構成されると共に、
    前記出力ステージ回路が、前記出力電圧に基づく電圧と基準電圧との間の差異がしきい値を下回っている場合に、前記固定の電流と接続されるように構成される
    ことを特徴とする請求項１２または請求項１３のいずれか一項に記載の回路。
  15. 調整された出力電圧で出力電流を供給するように構成されると共に、
    前記出力ステージ回路が、前記出力電圧に基づく電圧と基準電圧との間の差異がしきい値を上回っている場合に、前記可変の電流と接続されるように構成される
    ことを特徴とする請求項１２から請求項１４のいずれか一項に記載の回路。
  16. 前記入力ステージ回路が、固定の入力電流源及び可変の入力電流源に選択的に接続可能である
    ことを特徴とする請求項１２から請求項１５のいずれか一項に記載の回路。
  17. 調整された出力電圧で出力電流を供給するように構成されると共に、
    前記可変の入力電流源の前記電流が、少なくとも部分的に、前記出力電圧に基づいて変化するように構成される
    ことを特徴とする請求項１６に記載の回路。
  18. 前記入力ステージ回路が前記固定の入力電流源と接続される場合に、前記可変の入力電流源がターンオフされるように構成されると共に、
    前記出力ステージ回路が前記固定の出力電流源と接続される場合に、前記可変の出力電流源がターンオフされるように構成される
    ことを特徴とする請求項１６または請求項１７のいずれか一項に記載の回路。
  19. 電圧レギュレータ回路であって、
    入力バイアス電流を受け取るように構成された入力ステージ回路と、
    調整された出力電圧で出力電流を供給するように構成されると共に、出力バイアス電流を受け取るように構成された出力ステージ回路と、
    前記入力バイアス電流及び前記出力バイアス電流の内の少なくとも１つを生成するように構成された生成器とを備え、
    前記入力バイアス電流及び前記出力バイアス電流の内の前記少なくとも１つが、少なくとも部分的に、前記出力電圧に基づく電圧と基準電圧との間の差異によって決定されると共に、
    前記差異が前記生成器に入力される
    ことを特徴とする回路。
  20. テール電流と差動入力電圧を受け取るように構成された差動対回路を更に備え、
    前記テール電流が、少なくとも部分的に、前記差動入力電圧に基づいている
    ことを特徴とする請求項１９に記載の回路。
  21. 前記差動対回路が、差動出力電流を生成すると共に、第１及び第２の可変テール電流生成器を備え、
    前記第１及び第２のテール電流生成器が、前記差動出力電流の異極性に基づいて前記テール電流を生成するように構成される
    ことを特徴とする請求項２０に記載の回路。
  22. 複数の双安定表示素子と、
    入力バイアス電流を受け取るように構成された入力ステージ回路、及び調整された出力電圧で出力電流を供給するように構成されると共に、出力バイアス電流を受け取るように構成された出力ステージ回路を含む電圧レギュレータ回路と、
    前記入力バイアス電流及び前記出力バイアス電流の内の少なくとも１つを生成するように構成された生成器とを備え、
    前記入力バイアス電流及び前記出力バイアス電流の内の前記少なくとも１つが、少なくとも部分的に、前記調整された出力電圧によって決定されると共に、
    前記調整された出力電圧が、前記生成器に入力される
    ことを特徴とする表示装置。
  23. 実質的に固定の電流源と、
    可変の電流源とを更に備え、
    前記回路が、前記固定の電流源と前記可変の電流源の内の少なくとも１つを、少なくとも部分的に、前記出力電流に基づいて、ノードに接続するように構成される
    ことを特徴とする請求項２２に記載の表示装置。
  24. 前記可変の電流源が、少なくとも部分的に、前記調整された出力電圧に基づく電圧と基準電圧との間の差異に基づいて変化する
    ことを特徴とする請求項２３に記載の表示装置。
  25. テール電流と差動入力電圧を受け取るように構成された差動対回路を更に備え、
    前記テール電流が、少なくとも部分的に、前記差動入力電圧に基づいている
    ことを特徴とする請求項２２から請求項２４のいずれか一項に記載の表示装置。
  26. 前記入力ステージ回路が、入力供給電圧を受け取るように構成されており、
    前記出力ステージ回路が、出力供給電圧を受け取るように構成されていると共に、
    前記入力供給電圧が、前記出力供給電圧と異なる
    ことを特徴とする請求項２２から請求項２５のいずれか一項に記載の表示装置。
  27. 電圧レギュレータ回路であって、
    調整された出力電圧で出力電流を生成するための出力電流生成手段と、
    入力信号を受信すると共に、前記出力電流生成手段を駆動するための受信手段と、
    前記出力電流生成手段に対する出力バイアス電流を生成するための出力バイアス電流生成手段と、
    前記受信手段に対する入力バイアス電流を生成するための入力バイアス電流生成手段とを備え、
    前記入力バイアス電流及び前記出力バイアス電流の内の少なくとも１つが、少なくとも部分的に、前記出力電圧によって決定されると共に、
    前記出力電圧が、前記入力バイアス電流生成手段及び前記出力バイアス電流生成手段の内の少なくとも１つに入力される
    ことを特徴とする回路。
  28. 前記出力電流生成手段が、出力ステージ回路の少なくとも一部を構成する
    ことを特徴とする請求項２７に記載の回路。
  29. 前記受信手段が、入力ステージ回路の少なくとも一部を構成する
    ことを特徴とする請求項２７または請求項２８のいずれか一項に記載の回路。
  30. 前記出力バイアス電流生成手段が、出力ステージ回路の少なくとも一部を構成する
    ことを特徴とする請求項２７から請求項２９のいずれか一項に記載の回路。
  31. 前記入力バイアス電流生成手段が、入力ステージ回路の少なくとも一部を構成する
    ことを特徴とする請求項２７から請求項３０のいずれか一項に記載の回路。
  32. 前記出力ステージ回路が、
    実質的に固定の電流源と、
    可変の電流源とを備え、
    前記回路が、前記固定の電流源と前記可変の電流源の内の少なくとも１つを、少なくとも部分的に、前記出力電流に基づいて、ノードに接続するように構成される
    ことを特徴とする請求項３１に記載の回路。
  33. 前記入力ステージ回路が、テール電流と差動入力電圧を受け取るように構成された差動対回路を備え、
    前記テール電流が、少なくとも部分的に、前記差動入力電圧によって決定される
    ことを特徴とする請求項３１に記載の回路。
JP2011500902A 2008-03-18 2009-03-17 電流／電力効率の良い高電圧リニアレギュレータ回路構造のファミリー Expired - Fee Related JP5155442B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/050,874 2008-03-18
US12/050,874 US7977931B2 (en) 2008-03-18 2008-03-18 Family of current/power-efficient high voltage linear regulator circuit architectures
PCT/US2009/037416 WO2009117428A2 (en) 2008-03-18 2009-03-17 A family of current/power-efficient high voltage linear regulator circuit architectures

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012223940A Division JP5420047B2 (ja) 2008-03-18 2012-10-09 電流／電力効率の良い高電圧リニアレギュレータ回路構造のファミリー

Publications (2)

Publication Number Publication Date
JP2011516944A JP2011516944A (ja) 2011-05-26
JP5155442B2 true JP5155442B2 (ja) 2013-03-06

Family

ID=40765605

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011500902A Expired - Fee Related JP5155442B2 (ja) 2008-03-18 2009-03-17 電流／電力効率の良い高電圧リニアレギュレータ回路構造のファミリー
JP2012223940A Expired - Fee Related JP5420047B2 (ja) 2008-03-18 2012-10-09 電流／電力効率の良い高電圧リニアレギュレータ回路構造のファミリー

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012223940A Expired - Fee Related JP5420047B2 (ja) 2008-03-18 2012-10-09 電流／電力効率の良い高電圧リニアレギュレータ回路構造のファミリー

Country Status (7)

Country Link
US (3) US7977931B2 (ja)
EP (1) EP2257857A2 (ja)
JP (2) JP5155442B2 (ja)
KR (1) KR20100133424A (ja)
CN (1) CN101978334B (ja)
TW (1) TW200945298A (ja)
WO (1) WO2009117428A2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7782522B2 (en) * 2008-07-17 2010-08-24 Qualcomm Mems Technologies, Inc. Encapsulation methods for interferometric modulator and MEMS devices
US20110121888A1 (en) * 2009-11-23 2011-05-26 Dario Giotta Leakage current compensation
JP5714924B2 (ja) 2011-01-28 2015-05-07 ラピスセミコンダクタ株式会社 電圧識別装置及び時計制御装置
US9477278B2 (en) 2011-10-01 2016-10-25 Intel Corporation Voltage regulator
US8922179B2 (en) * 2011-12-12 2014-12-30 Semiconductor Components Industries, Llc Adaptive bias for low power low dropout voltage regulators
JP2014132320A (ja) * 2013-01-07 2014-07-17 Panasonic Liquid Crystal Display Co Ltd 液晶表示装置
US20140267210A1 (en) * 2013-03-12 2014-09-18 Qualcomm Mems Technologies, Inc. Active capacitor circuit for display voltage stabilization
CN103576734B (zh) * 2013-10-21 2015-06-17 电子科技大学 一种双环控制自适应电压调节方法及装置
US9488999B2 (en) * 2014-07-25 2016-11-08 Aeroflex Colorado Springs Inc. Voltage regulator for systems with a high dynamic current range
EP3910445B1 (en) 2015-07-31 2023-01-04 Power Integrations Switzerland GmbH Communicating across galvanic isolation
CN106571797B (zh) * 2015-10-10 2024-03-15 意法半导体研发(深圳)有限公司 上电复位(por)电路
US10671105B2 (en) * 2018-03-06 2020-06-02 Texas Instruments Incorporated Multi-input voltage regulator
CN111065187B (zh) * 2018-10-17 2022-04-26 戴洛格半导体（英国）有限公司 电流调节器
KR20220010125A (ko) * 2020-07-17 2022-01-25 에스케이하이닉스 주식회사 증폭기 및 이를 포함하는 전압 생성 회로
KR20220089173A (ko) * 2020-12-21 2022-06-28 주식회사 엘엑스세미콘 전력관리장치 및 이를 포함하는 디스플레이장치

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL166162C (nl) * 1971-05-14 1981-06-15 Philips Nv Versterkerschakeling met regelbare versterking.
US4004293A (en) * 1975-10-31 1977-01-18 General Motors Corporation Tape player preamplifier circuit responsive to tape speed
JP2648491B2 (ja) * 1988-03-04 1997-08-27 オリンパス光学工業株式会社 距離検出装置
US4954789A (en) * 1989-09-28 1990-09-04 Texas Instruments Incorporated Spatial light modulator
US5099353A (en) * 1990-06-29 1992-03-24 Texas Instruments Incorporated Architecture and process for integrating DMD with control circuit substrates
US5018256A (en) * 1990-06-29 1991-05-28 Texas Instruments Incorporated Architecture and process for integrating DMD with control circuit substrates
US5125112A (en) * 1990-09-17 1992-06-23 Motorola, Inc. Temperature compensated current source
JP2689708B2 (ja) * 1990-09-18 1997-12-10 日本モトローラ株式会社 バイアス電流制御回路
US5233459A (en) * 1991-03-06 1993-08-03 Massachusetts Institute Of Technology Electric display device
JP3171891B2 (ja) * 1991-11-08 2001-06-04 キヤノン株式会社 表示制御装置
US5613103A (en) * 1992-05-19 1997-03-18 Canon Kabushiki Kaisha Display control system and method for controlling data based on supply of data
US6674562B1 (en) * 1994-05-05 2004-01-06 Iridigm Display Corporation Interferometric modulation of radiation
US5483260A (en) * 1993-09-10 1996-01-09 Dell Usa, L.P. Method and apparatus for simplified video monitor control
US6680792B2 (en) * 1994-05-05 2004-01-20 Iridigm Display Corporation Interferometric modulation of radiation
US7123216B1 (en) * 1994-05-05 2006-10-17 Idc, Llc Photonic MEMS and structures
US6040937A (en) * 1994-05-05 2000-03-21 Etalon, Inc. Interferometric modulation
US6710908B2 (en) * 1994-05-05 2004-03-23 Iridigm Display Corporation Controlling micro-electro-mechanical cavities
JPH0822024A (ja) * 1994-07-05 1996-01-23 Mitsubishi Electric Corp アクティブマトリクス基板およびその製法
US5576656A (en) * 1994-12-20 1996-11-19 Sgs-Thomson Microelectronics, Inc. Voltage regulator for an output driver with reduced output impedance
US7471444B2 (en) * 1996-12-19 2008-12-30 Idc, Llc Interferometric modulation of radiation
EP0899643B1 (en) * 1997-08-29 2005-03-09 STMicroelectronics S.r.l. Low consumption linear voltage regulator with high supply line rejection
US6750876B1 (en) * 1997-11-16 2004-06-15 Ess Technology, Inc. Programmable display controller
KR100253378B1 (ko) * 1997-12-15 2000-04-15 김영환 주문형반도체의외부표시장치
US6323982B1 (en) * 1998-05-22 2001-11-27 Texas Instruments Incorporated Yield superstructure for digital micromirror device
US6323834B1 (en) * 1998-10-08 2001-11-27 International Business Machines Corporation Micromechanical displays and fabrication method
US6127891A (en) * 1999-04-05 2000-10-03 National Semiconductor Corporation Low voltage class AB amplifier with gain boosting
NL1015202C2 (nl) * 1999-05-20 2002-03-26 Nec Corp Actieve matrixvormige vloeiend-kristal displayinrichting.
US6552840B2 (en) * 1999-12-03 2003-04-22 Texas Instruments Incorporated Electrostatic efficiency of micromechanical devices
JP4357071B2 (ja) * 2000-03-09 2009-11-04 株式会社東芝 半導体装置及び半導体記憶装置
US6433917B1 (en) * 2000-11-22 2002-08-13 Ball Semiconductor, Inc. Light modulation device and system
JP2002221935A (ja) * 2000-11-24 2002-08-09 Mitsubishi Electric Corp 表示装置
JP2002175053A (ja) 2000-12-07 2002-06-21 Sony Corp アクティブマトリクス型表示装置およびこれを用いた携帯端末
US6509722B2 (en) * 2001-05-01 2003-01-21 Agere Systems Inc. Dynamic input stage biasing for low quiescent current amplifiers
US6573694B2 (en) * 2001-06-27 2003-06-03 Texas Instruments Incorporated Stable low dropout, low impedance driver for linear regulators
US6614300B2 (en) * 2001-08-27 2003-09-02 Nokia Corporation Dual current mirror power amplifier bias control
US6574033B1 (en) * 2002-02-27 2003-06-03 Iridigm Display Corporation Microelectromechanical systems device and method for fabricating same
US6813060B1 (en) * 2002-12-09 2004-11-02 Sandia Corporation Electrical latching of microelectromechanical devices
GB0229692D0 (en) * 2002-12-19 2003-01-29 Koninkl Philips Electronics Nv Active matrix display device
JP2004004553A (ja) 2003-02-10 2004-01-08 Seiko Epson Corp 液晶表示パネル及びドライブ回路
US6903860B2 (en) * 2003-11-01 2005-06-07 Fusao Ishii Vacuum packaged micromirror arrays and methods of manufacturing the same
US7161728B2 (en) * 2003-12-09 2007-01-09 Idc, Llc Area array modulation and lead reduction in interferometric modulators
US7532194B2 (en) * 2004-02-03 2009-05-12 Idc, Llc Driver voltage adjuster
US7126316B1 (en) * 2004-02-09 2006-10-24 National Semiconductor Corporation Difference amplifier for regulating voltage
US7312505B2 (en) * 2004-03-31 2007-12-25 Intel Corporation Semiconductor substrate with interconnections and embedded circuit elements
US7151363B1 (en) * 2004-06-08 2006-12-19 Rf Micro Devices, Inc. High PSRR, fast settle time voltage regulator
US7889163B2 (en) * 2004-08-27 2011-02-15 Qualcomm Mems Technologies, Inc. Drive method for MEMS devices
CN100585675C (zh) * 2004-09-27 2010-01-27 Idc公司 显示设备、显示驱动器和制造所述驱动器和更新显示区域的方法
US7345805B2 (en) * 2004-09-27 2008-03-18 Idc, Llc Interferometric modulator array with integrated MEMS electrical switches
US7327510B2 (en) * 2004-09-27 2008-02-05 Idc, Llc Process for modifying offset voltage characteristics of an interferometric modulator
US7843410B2 (en) * 2004-09-27 2010-11-30 Qualcomm Mems Technologies, Inc. Method and device for electrically programmable display
US7274176B2 (en) * 2004-11-29 2007-09-25 Stmicroelectronics Kk Regulator circuit having a low quiescent current and leakage current protection
US7218082B2 (en) * 2005-01-21 2007-05-15 Linear Technology Corporation Compensation technique providing stability over broad range of output capacitor values
US7218083B2 (en) * 2005-02-25 2007-05-15 O2Mincro, Inc. Low drop-out voltage regulator with enhanced frequency compensation
US7656224B2 (en) * 2005-03-16 2010-02-02 Texas Instruments Incorporated Power efficient dynamically biased buffer for low drop out regulators
JP4546320B2 (ja) * 2005-04-19 2010-09-15 株式会社リコー 定電圧電源回路及び定電圧電源回路の制御方法
US7170352B1 (en) * 2005-05-04 2007-01-30 National Semiconductor Corporation Apparatus and method for dynamic time-dependent amplifier biasing
KR20080027236A (ko) * 2005-05-05 2008-03-26 콸콤 인코포레이티드 다이나믹 드라이버 ｉｃ 및 디스플레이 패널 구성
US7834829B2 (en) * 2005-10-03 2010-11-16 Hewlett-Packard Development Company, L.P. Control circuit for overcoming stiction
US7417416B2 (en) * 2005-10-27 2008-08-26 International Business Machines Corporation Regulator with load tracking bias
EP1806639A1 (en) * 2006-01-10 2007-07-11 AMI Semiconductor Belgium BVBA A DC current regulator insensitive to conducted EMI
US7544921B2 (en) * 2006-01-19 2009-06-09 Micron Technology, Inc. Linear distributed pixel differential amplifier having mirrored inputs
US7504814B2 (en) * 2006-09-18 2009-03-17 Analog Integrations Corporation Current generating apparatus and feedback-controlled system utilizing the current generating apparatus
US20080158648A1 (en) * 2006-12-29 2008-07-03 Cummings William J Peripheral switches for MEMS display test
US7556981B2 (en) * 2006-12-29 2009-07-07 Qualcomm Mems Technologies, Inc. Switches for shorting during MEMS etch release
US20080192029A1 (en) * 2007-02-08 2008-08-14 Michael Hugh Anderson Passive circuits for de-multiplexing display inputs
TW200903988A (en) * 2007-07-03 2009-01-16 Holtek Semiconductor Inc Low drop-out voltage regulator with high-performance linear and load regulation
CN103150985A (zh) * 2008-02-11 2013-06-12 高通Mems科技公司 用于电测量基于mems的显示器的电驱动参数的测量和设备
US7710090B1 (en) * 2009-02-17 2010-05-04 Freescale Semiconductor, Inc. Series regulator with fold-back over current protection circuit

Also Published As

Publication number Publication date
CN101978334B (zh) 2014-05-07
CN101978334A (zh) 2011-02-16
US8531172B2 (en) 2013-09-10
WO2009117428A2 (en) 2009-09-24
US20130049611A1 (en) 2013-02-28
JP2011516944A (ja) 2011-05-26
KR20100133424A (ko) 2010-12-21
WO2009117428A3 (en) 2010-02-25
JP5420047B2 (ja) 2014-02-19
JP2013050967A (ja) 2013-03-14
TW200945298A (en) 2009-11-01
US20110254828A1 (en) 2011-10-20
EP2257857A2 (en) 2010-12-08
US8299774B2 (en) 2012-10-30
US7977931B2 (en) 2011-07-12
US20090237040A1 (en) 2009-09-24

Similar Documents

Publication Publication Date Title
JP5420047B2 (ja) 電流／電力効率の良い高電圧リニアレギュレータ回路構造のファミリー
CN1755788B (zh) 用于向mems显示元件写入数据的方法及系统
JP4594200B2 (ja) 干渉変調におけるマルチレベル輝度のためのシステムおよび方法
JP4723328B2 (ja) ディスプレイにおける電力消費を低減するための方法およびシステム
TWI412783B (zh) 電流模式顯示驅動電路實現特徵
KR101222096B1 (ko) 미소 기전 시스템 디스플레이 소자의 작동을 위한 시스템및 방법
JP2006106702A (ja) 電気的にプログラム可能なディスプレイのための方法及び装置
TW201518198A (zh) 以反饋電晶體減少浮動節點漏電流
JP2006099079A (ja) バイステイブルディスプレイ素子を駆動するシステム及び方法
JP2009526267A (ja) Ｍｅｍｓディスプレイ素子にデータを書き込むための方法およびシステム
CN100418002C (zh) 交错的列驱动电路装置及方法
JP2015519868A (ja) 電圧変換器
KR20120107001A (ko) 디스플레이 드라이버용 전압 생성을 위한 전하 펌프
JP2018529129A (ja) 共有ノードを有するドライバ回路
JP2015519608A (ja) ディスプレイドライバ出力を生じさせるためのチャージポンプ
TWI416474B (zh) 參差行驅動電路及方法、顯示器及用於顯示器之裝置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121009

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees