JP5155166B2 - リコンフィギュラブル予備クラスタを備えるリコンフィギュラブル回路 - Google Patents
リコンフィギュラブル予備クラスタを備えるリコンフィギュラブル回路 Download PDFInfo
- Publication number
- JP5155166B2 JP5155166B2 JP2008530396A JP2008530396A JP5155166B2 JP 5155166 B2 JP5155166 B2 JP 5155166B2 JP 2008530396 A JP2008530396 A JP 2008530396A JP 2008530396 A JP2008530396 A JP 2008530396A JP 5155166 B2 JP5155166 B2 JP 5155166B2
- Authority
- JP
- Japan
- Prior art keywords
- cluster
- reconfigurable
- clusters
- output ports
- input ports
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17748—Structural details of configuration resources
- H03K19/17764—Structural details of configuration resources for reliability
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17736—Structural details of routing resources
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Quality & Reliability (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
Description
この避け難い大きさのため、リコンフィギュラブル回路装置は歩留まりが悪く初期不良が多発する。リコンフィギュラブル回路の製造者や使用者はこの問題に長年悩まされてきた。
さらに、リコンフィギュラブル回路を用いれば、特定用途向けの集積回路が実際にシリコンに作り込まれる前に間違いがないかどうか確かめるために、その特定用途向けの集積回路を模したものを作成し試すことができる。これにより、特定用途向けの集積回路の開発費を大いに抑えることができる。
また、初期不良の問題に対しては、主にバーンインプロセス(Burn−in process)が用いられてきた。この方法では、意図的にある期間その部品を使用状態に置くことで、初期不良を起こすような部品を洗い出すことができる。
しかしながら、これらの従来の方法では、製造過程において著しいコストが発生し、またその部品の耐用期間中に不具合が起こらないことを保証することはできない。
本明細書において「ひとつの実施の形態」を参照するということは、その実施の形態において説明された特定の特徴、構成または性質が本発明の少なくとも一つの実施の形態に含まれていることを意味する。
本明細書の様々な箇所に見られる「ひとつの実施の形態においては」という文言については、その文言全てが必ずしも同じ実施の形態を指しているとは言えないが、そうであってもよい。
本発明の他の実施の形態においては、マクロクラスタの形にまとめられた様々なクラスタを用いてもよいし、用いなくてもよい。
本実施の形態においては、マクロクラスタ200は複数のリコンフィギュラブル接続デバイス230およびプログラミングインタフェース220を含む。図に示されるとおり、このリコンフィギュラブル接続デバイス230とプログラミングインタフェース220とは互いに接続され、かつその両方はクラスタ240および250とも接続されている。例えば、リコンフィギュラブル接続デバイスはクロスバースイッチであってもよい。
本実施の形態においては、以下で詳細に説明するように、プログラミングインタフェース220は特に本実施の形態におけるクラスタ240および250の構成を実現する適切な論理回路を備える。その論理回路によりプログラミングインタフェース220は、クラスタ240および250の部分集合、例えばクラスタ240、を外部によって使用されるクラスタとして設定する。さらに、残りのクラスタ、例えばクラスタ250、を外部によって使用されるクラスタのうちの不良クラスタをトランスピアレントな態様で置き換える予備クラスタとして設定する。
以下で詳細に説明するように、外部によって使用されるクラスタは物理アドレスではない論理アドレスによって指定されてもよい。その外部によって使用されるクラスタは、それが論理アドレスによって指定されるか物理アドレスによって指定されるかにかかわらず、主要クラスタと呼ばれてもよい。
以下でより詳細に説明するように、このホモジニアスな実施の形態のうちのいくつかの実施の形態においては、プログラミングインタフェース220は適切な論理回路を備える。その論理回路によりプログラミングインタフェース220は、n+1個のクラスタのうちのn個のクラスタ240を外部によって使用されるクラスタとして設定してもよい。そして残りのひとつのクラスタ250を予備クラスタとして設定してもよい。この予備クラスタ250は、n個の外部によって使用されるクラスタ240のうちのひとつの不良クラスタをトランスピアレントな態様で置き換えるために用いられてもよい。
ここで説明を進める前に、以下の点を注意しておく。説明を簡単にするために図1では、「上部」に配置されたn個のクラスタ240を外部によって使用されるクラスタとして表し、「最下部」に配置されたクラスタ250を予備クラスタとしてと表すことによってホモジニアスな実施の形態を説明する。しかしその配置は外部に対してはトランスピアレントな態様であり、プログラミングインタフェース220のみによって認識されている。
他の実施の形態においては、プログラミングインタフェース220は、クラスタ240および250のうちの任意のn個を外部によって使用されるクラスタとして選び、残りのひとつのクラスタを予備クラスタとして設定してもよい。
しかしながら、別のヘテロジニアスな実施の形態においては、以下でさらに詳細に説明するように、「特別な」クラスタ250とその他のヘテロジニアスなクラスタ240とはプログラム上異なったクラスタであってもよい。
また別の実施の形態においては、マクロクラスタ200はその不良検知および識別を行うテスト回路を含んでもよい。
また他の実施の形態においては、クラスタ240および250のそれぞれは、それ自身の不良検知および識別を行うテスト回路を含んでもよい。
他の実施の形態においては、プログラミング論理回路222は、利用可能な予備クラスタよりも多くの不良クラスタを検知した場合は、マクロクラスタ200を使用不能に設定した上でそれが使用不能であることを報告してもよい。
他の実施の形態においては、マッピング情報304はクラスタ識別子を入力するn個の入力部を備える。
物理アドレスを用いる実施の形態においては、マッピング情報304はn個のクラスタの識別子のそれぞれをそれ自身もしくは予備クラスタのクラスタ識別子へ変換する。例えば、クラスタn+1が予備クラスタの場合であってクラスタn0が不良クラスタである場合、クラスタ識別子n+1はクラスタn0に対するマッピング情報304が格納される記憶部に格納され、クラスタn0を宛先アドレスとしたどのような処理もクラスタn+1を宛先アドレスとした処理に変換される。
論理アドレスを用いる実施の形態においては、マッピング情報304は論理アドレスによるn個のクラスタ識別子のそれぞれを物理アドレスによるクラスタ識別子に変換する。この際物理アドレスによって識別されるクラスタは主要クラスタであっても、予備クラスタであってもよい。
図2に示されるとおり、混合部306はルックアップテーブル302の出力に基づいて元の処理データのアドレス部を変換し、その変換されたアドレス部と元の処理データに含まれていたアドレス以外の他のデータとをつなぎ合わせて再構成する。
Claims (20)
- プログラミングインタフェースと、
それぞれが前記プログラミングインタフェースと接続された複数のリコンフィギュラブル接続デバイスと、
各クラスタが前記プログラミングインタフェースおよび前記複数のリコンフィギュラブル接続デバイスと接続されたリコンフィギュラブル論理回路の複数のクラスタと、を備え、
前記複数のクラスタは、前記複数のクラスタのうちのひとつの不良クラスタの代わりに動作するよう設定することが可能な少なくともひとつの予備クラスタを含み、
前記不良クラスタの不良は、前記不良クラスタと関連するリコンフィギュラブル接続デバイスの、前記不良クラスタとの接続不能であり、
前記複数のリコンフィギュラブル接続デバイスのそれぞれは、
命令受付ポートと、
α*(n+1)個の出力ポートであって(ただしnおよびαは整数)、n+1個のクラスタのそれぞれが前記α*(n+1)個の出力ポートのうちのα個と接続されているα*(n+1)個の出力ポートと、
β*(n+1)個の入力ポートであって(ただしnおよびβは整数)、n+1個のクラスタのそれぞれが前記β*(n+1)個の入力ポートのうちのβ個と接続されているβ*(n+1)個の入力ポートと、
前記命令受付ポートと前記β*(n+1)個の入力ポートと前記α*(n+1)個の出力ポートとに接続され、前記命令受付ポートを通して受信した命令に従って前記β*(n+1)個の入力ポートと前記α*(n+1)個の出力ポートを選択的に接続するよう設定することが可能であるリコンフィギュラブル接続部と、を含むことを特徴とするリコンフィギュラブル回路。 - 論理アドレスから物理アドレスへのマッピングを行うことにより前記複数のクラスタのうちのひとつの予備クラスタを前記不良クラスタの代わりに動作せしめるように前記プログラミングインタフェースを設定することが可能であることを特徴とする請求項1に記載のリコンフィギュラブル回路。
- 前記複数のクラスタのそれぞれは、
命令受付ポートと、
α*k個の入力ポートであって(ただしkおよびαは整数)、k個のリコンフィギュラブル接続デバイスのそれぞれが前記α*k個の入力ポートのうちのα個と接続されているα*k個の入力ポートと、
β*k個の出力ポートであって(ただしkおよびβは整数)、k個のリコンフィギュラブル接続デバイスのそれぞれが前記β*k個の出力ポートのうちのβ個と接続されているβ*k個の出力ポートと、
前記命令受付ポートと前記α*k個の入力ポートと前記β*k個の出力ポートとに接続され、前記命令受付ポートを通して受信した命令に従って複数の機能のうちの少なくともひとつの機能を実装するよう設定することが可能であるリコンフィギュラブルモジュールと、を含むことを特徴とする請求項1または2に記載のリコンフィギュラブル回路。 - 前記プログラミングインタフェースは、
外部からのデータがクラスタに送信されているのか、それともリコンフィギュラブル接続デバイスに送信されているのかを判断する論理回路を含み、
外部からのデータが不良クラスタに対応する論理宛先アドレスを含む場合には、それが前記不良クラスタに命令を与える場合であろうと、前記不良クラスタと接続するよう接続デバイスに命令を与える場合であろうとにかかわらず、前記プログラミングインタフェースは前記不良クラスタに対応する論理宛先アドレスを、前記不良クラスタを代替する前記予備クラスタに対応する宛先アドレスと置き換え、前記外部からのデータの残余部分をトランスピアレントな態様で通過させることを特徴とする請求項1から3のいずれかに記載のリコンフィギュラブル回路。 - 前記複数のクラスタのそれぞれは同一であることを特徴とする請求項1から4のいずれかに記載のリコンフィギュラブル回路。
- 前記プログラミングインタフェースと前記複数のリコンフィギュラブル接続デバイスと前記リコンフィギュラブル論理回路とがマクロクラスタを形成することを特徴とする請求項1から5のいずれかに記載のリコンフィギュラブル回路。
- 前記マクロクラスタの他に少なくともひとつのマクロクラスタをさらに備え、
前記複数のマクロクラスタはお互いに接続されていることを特徴とする請求項6に記載のリコンフィギュラブル回路。 - リコンフィギュラブル回路内の不良クラスタを識別するデータを受け取ることと、
前記識別された不良クラスタの代わりに動作するよう予備クラスタに命令を与えることと、を含み、
前記リコンフィギュラブル回路は、前記不良クラスタおよび少なくともひとつの予備クラスタを含む複数のクラスタであってそれぞれがリコンフィギュラブル論理回路のクラスタである複数のクラスタを有し、
各クラスタは、複数のリコンフィギュラブル接続デバイスと接続され、
前記不良クラスタの不良は、前記不良クラスタと関連するリコンフィギュラブル接続デバイスの、前記不良クラスタとの接続不能であり、
前記複数のリコンフィギュラブル接続デバイスのそれぞれは、
命令受付ポートと、
α*(n+1)個の出力ポートであって(ただしnおよびαは整数)、n+1個のクラスタのそれぞれが前記α*(n+1)個の出力ポートのうちのα個と接続されているα*(n+1)個の出力ポートと、
β*(n+1)個の入力ポートであって(ただしnおよびβは整数)、n+1個のクラスタのそれぞれが前記β*(n+1)個の入力ポートのうちのβ個と接続されているβ*(n+1)個の入力ポートと、
前記命令受付ポートと前記β*(n+1)個の入力ポートと前記α*(n+1)個の出力ポートとに接続され、前記命令受付ポートを通して受信した命令に従って前記β*(n+1)個の入力ポートと前記α*(n+1)個の出力ポートを選択的に接続するよう設定することが可能であるリコンフィギュラブル接続部と、を含むことを特徴とする方法。 - 前記命令を与えることは、
前記不良クラスタが正常であれば実装していたであろう機能と等価な機能を、前記不良クラスタに与える命令と同じ命令を用いて実装するよう前記予備クラスタをトランスピアレントな態様で設定することと、
前記リコンフィギュラブル回路をトランスピアレントな態様で動作させることと、を含み、
前記動作させることは、前記不良クラスタへ送信されるデータが、前記不良クラスタを代替する前記予備クラスタへと送信されるよう自動的に経路変更することを含むことを特徴とする請求項8に記載の方法。 - 前記経路変更することは、クラスタを処理する際に、受信した前記不良クラスタの論理識別子を前記予備クラスタの識別子と置き換えることを含むことを特徴とする請求項9に記載の方法。
- 前記命令を与えることは、前記不良クラスタが正常であれば実装していたであろうメモリ機能または第2の機能もしくはその両方を実装するよう前記予備クラスタをトランスピアレントな態様で設定することを含むことを特徴とする請求項9または10に記載の方法。
- 前記命令を与えることは、前記不良クラスタが正常であれば実装していたであろう乗算機能または第2の機能もしくはその両方を実装するよう前記予備クラスタをトランスピアレントな態様で設定することを含むことを特徴とする請求項9または10に記載の方法。
- 前記命令を与えることは、前記不良クラスタが正常であれば実装していたであろう乗算機能およびメモリ機能、またはそのどちらかを実装するように、もしくはそのどちらも実装しないように前記予備クラスタをトランスピアレントな態様で設定することを含むことを特徴とする請求項9または10に記載の方法。
- 前記不良クラスタおよび前記予備クラスタは、前記リコンフィギュラブル回路に含まれるマクロクラスタの構成要素であり、
前記リコンフィギュラブル回路はお互いに接続された複数のマクロクラスタを含み、
前記データを受け取ることおよび前記命令を与えることを前記マクロクラスタの他の少なくともひとつのマクロクラスタに対して繰り返すことをさらに含むことを特徴とする請求項8から13のいずれかに記載の方法。 - 複数の機能のうちの任意のひとつの機能を実装させる命令を伴った外部アプリケーションからのデータを受信するプログラミングインタフェースと、
それぞれが前記プログラミングインタフェースと接続されている複数のリコンフィギュラブル接続と、
前記複数のリコンフィギュラブル接続および前記プログラミングインタフェースと接続され、それぞれは、外部アプリケーションからのデータによってその論理アドレスが指定されうる複数のクラスタと、
前記複数のクラスタのうちの少なくともひとつのクラスタと設定上同一であり、前記外部アプリケーションからのデータからは見えない少なくともひとつの予備クラスタと、を備え、
前記プログラミングインタフェースは、前記少なくともひとつの予備クラスタに、前記複数のクラスタのうちの少なくともひとつの不良クラスタを代替させる命令を与えるよう設定され、前記複数のリコンフィギュラブル接続に、アプリケーションからのデータの送信先を前記少なくともひとつの不良クラスタから前記少なくともひとつの予備クラスタへ変更する命令を与えるよう設定され、
前記少なくともひとつの不良クラスタの不良は、前記少なくともひとつの不良クラスタと関連するリコンフィギュラブル接続の、前記少なくともひとつの不良クラスタとの接続不能であり、
前記複数のリコンフィギュラブル接続のそれぞれは、
命令受付ポートと、
α*(n+1)個の出力ポートであって(ただしnおよびαは整数)、n+1個のクラスタのそれぞれが前記α*(n+1)個の出力ポートのうちのα個と接続されているα*(n+1)個の出力ポートと、
β*(n+1)個の入力ポートであって(ただしnおよびβは整数)、n+1個のクラスタのそれぞれが前記β*(n+1)個の入力ポートのうちのβ個と接続されているβ*(n+1)個の入力ポートと、
前記命令受付ポートと前記β*(n+1)個の入力ポートと前記α*(n+1)個の出力ポートとに接続され、前記命令受付ポートを通して受信した命令に従って前記β*(n+1)個の入力ポートと前記α*(n+1)個の出力ポートを選択的に接続するよう設定することが可能であるリコンフィギュラブル接続部と、を含むことを特徴とする装置。 - 前記複数のクラスタのそれぞれは同一であることを特徴とする請求項15に記載の装置。
- 前記プログラミングインタフェースと、前記複数のリコンフィギュラブル接続と、前記複数のクラスタと、前記少なくともひとつの予備クラスタはマクロクラスタを形成し、
少なくともひとつの他のマクロクラスタをさらに備え、
前記マクロクラスタおよび前記他のマクロクラスタはそれぞれがお互いに接続されていることを特徴とする請求項15または16に記載の装置。 - 前記少なくともひとつの予備クラスタは、前記複数のリコンフィギュラブル接続および前記プログラミングインタフェースと接続されていることを特徴とする請求項15から17のいずれかに記載の装置。
- 複数の回路基板と、
リコンフィギュラブル基板間接続と、を備え、
前記複数の回路基板のそれぞれは、
複数のリコンフィギュラブル回路と、
前記複数のリコンフィギュラブル回路をお互いに選択的にかつ再設定可能に接続する複数のリコンフィギュラブル基板上接続と、を含み、
前記複数のリコンフィギュラブル回路のそれぞれは、
複数のクラスタと、
前記複数のクラスタのうちのひとつの不良クラスタの代わりに動作するよう設定することが可能な少なくともひとつの予備クラスタと、を含み、
前記リコンフィギュラブル基板間接続は、前記複数の回路基板上の前記複数の基板上接続をお互いに選択的にかつ再設定可能に接続し、
各クラスタは、複数のリコンフィギュラブル接続と接続され、
前記不良クラスタの不良は、前記不良クラスタと関連するリコンフィギュラブル接続の、前記不良クラスタとの接続不能であり、
前記複数のリコンフィギュラブル接続のそれぞれは、
命令受付ポートと、
α*(n+1)個の出力ポートであって(ただしnおよびαは整数)、n+1個のクラスタのそれぞれが前記α*(n+1)個の出力ポートのうちのα個と接続されているα*(n+1)個の出力ポートと、
β*(n+1)個の入力ポートであって(ただしnおよびβは整数)、n+1個のクラスタのそれぞれが前記β*(n+1)個の入力ポートのうちのβ個と接続されているβ*(n+1)個の入力ポートと、
前記命令受付ポートと前記β*(n+1)個の入力ポートと前記α*(n+1)個の出力ポートとに接続され、前記命令受付ポートを通して受信した命令に従って前記β*(n+1)個の入力ポートと前記α*(n+1)個の出力ポートを選択的に接続するよう設定することが可能であるリコンフィギュラブル接続部と、を含むことを特徴とするシステム。 - 前記複数のリコンフィギュラブル回路のうちの少なくともひとつは、
複数の機能のうちの任意のひとつの機能を実装させる命令を伴った外部アプリケーションからのデータを受信するプログラミングインタフェースと、
それぞれが前記プログラミングインタフェースと接続されている複数のリコンフィギュラブル接続と、
前記複数のリコンフィギュラブル接続および前記プログラミングインタフェースと接続され、それぞれは、外部アプリケーションからのデータによってその論理アドレスが指定されうる複数のクラスタと、
前記複数のクラスタのうちの少なくともひとつのクラスタと設定上同一であり、前記外部アプリケーションからのデータからは見えない少なくともひとつの予備クラスタと、を備えることを特徴とする請求項19に記載のシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/225,750 | 2005-09-13 | ||
US11/225,750 US7478261B2 (en) | 2005-09-13 | 2005-09-13 | Reconfigurable circuit with redundant reconfigurable cluster(s) |
PCT/EP2006/008820 WO2007031249A1 (en) | 2005-09-13 | 2006-09-11 | Reconfigurable circuit with redundant reconfigurablf cluster(s) |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009508243A JP2009508243A (ja) | 2009-02-26 |
JP5155166B2 true JP5155166B2 (ja) | 2013-02-27 |
Family
ID=37343162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008530396A Expired - Fee Related JP5155166B2 (ja) | 2005-09-13 | 2006-09-11 | リコンフィギュラブル予備クラスタを備えるリコンフィギュラブル回路 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7478261B2 (ja) |
EP (1) | EP1924917A1 (ja) |
JP (1) | JP5155166B2 (ja) |
WO (1) | WO2007031249A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7362697B2 (en) * | 2003-01-09 | 2008-04-22 | International Business Machines Corporation | Self-healing chip-to-chip interface |
US7263456B2 (en) * | 2006-01-10 | 2007-08-28 | M2000 | On circuit finalization of configuration data in a reconfigurable circuit |
DE102008045717A1 (de) * | 2008-09-04 | 2010-03-11 | Rohde & Schwarz Gmbh & Co. Kg | Flugfunkgerät und Verfahren mit dynamisch rekonfigurierbarer Redundanz |
US9104690B2 (en) | 2011-01-27 | 2015-08-11 | Micron Technology, Inc. | Transactional memory |
US9003222B2 (en) * | 2011-09-30 | 2015-04-07 | International Business Machines Corporation | Configuration fault localization in shared resource environments |
CN109783434B (zh) * | 2018-10-25 | 2023-05-09 | 西安空间无线电技术研究所 | 低代价高可靠的星载单机多片sram型fpga在轨重构系统及方法 |
US10726181B1 (en) * | 2019-07-03 | 2020-07-28 | Xilinx, Inc. | Regularity of fabrics in programmable logic devices |
FR3107375B1 (fr) | 2020-02-14 | 2022-04-08 | Safran Electronics & Defense | Procede de transmission de donnees et puce electronique de type manycore |
Family Cites Families (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4020469A (en) | 1975-04-09 | 1977-04-26 | Frank Manning | Programmable arrays |
USRE34363E (en) | 1984-03-12 | 1993-08-31 | Xilinx, Inc. | Configurable electrical circuit having configurable logic elements and configurable interconnects |
US4870302A (en) | 1984-03-12 | 1989-09-26 | Xilinx, Inc. | Configurable electrical circuit having configurable logic elements and configurable interconnects |
US4642487A (en) | 1984-09-26 | 1987-02-10 | Xilinx, Inc. | Special interconnect for configurable logic array |
US4700187A (en) | 1985-12-02 | 1987-10-13 | Concurrent Logic, Inc. | Programmable, asynchronous logic cell and array |
US4918440A (en) | 1986-11-07 | 1990-04-17 | Furtek Frederick C | Programmable logic cell and array |
DE69034227T2 (de) * | 1989-04-13 | 2007-05-03 | Sandisk Corp., Sunnyvale | EEprom-System mit Blocklöschung |
US5255203A (en) | 1989-08-15 | 1993-10-19 | Advanced Micro Devices, Inc. | Interconnect structure for programmable logic device |
JPH07105715B2 (ja) * | 1989-12-27 | 1995-11-13 | 川崎製鉄株式会社 | プログラマブル論理システム、及び、そのためのプログラマブル論理素子 |
FR2660510A1 (fr) | 1990-03-27 | 1991-10-04 | Dune Technologies | Procede et dispositif d'interconnexion programmable entre deux ensembles de circuits electroniques et application a un circuit logique programmable. |
US5260610A (en) | 1991-09-03 | 1993-11-09 | Altera Corporation | Programmable logic element interconnections for programmable logic array integrated circuits |
US5208491A (en) | 1992-01-07 | 1993-05-04 | Washington Research Foundation | Field programmable gate array |
US5498975A (en) | 1992-11-19 | 1996-03-12 | Altera Corporation | Implementation of redundancy on a programmable logic device |
US5430734A (en) | 1993-02-12 | 1995-07-04 | Metalithic Systems, Inc. | Fault-tolerant waferscale integrated circuit device and method |
US5396126A (en) | 1993-02-19 | 1995-03-07 | At&T Corp. | FPGA with distributed switch matrix |
GB2280293B (en) | 1993-07-19 | 1997-12-10 | Hewlett Packard Co | Architecture for programmable logic |
US5457410A (en) | 1993-08-03 | 1995-10-10 | Btr, Inc. | Architecture and interconnect scheme for programmable logic circuits |
US5455525A (en) | 1993-12-06 | 1995-10-03 | Intelligent Logic Systems, Inc. | Hierarchically-structured programmable logic array and system for interconnecting logic elements in the logic array |
US5648911A (en) | 1993-12-21 | 1997-07-15 | Grodstein; Joel Joseph | Method of minimizing area for fanout chains in high-speed networks |
SG68564A1 (en) | 1994-01-25 | 1999-11-16 | Advantage Logic Inc | Apparatus and method for partitioning resources for interconnections |
US6294928B1 (en) | 1996-04-05 | 2001-09-25 | Altera Corporation | Programmable logic device with highly routable interconnect |
US5594363A (en) | 1995-04-07 | 1997-01-14 | Zycad Corporation | Logic cell and routing architecture in a field programmable gate array |
JP3727065B2 (ja) | 1995-05-03 | 2005-12-14 | ビィティアール・インコーポレーテッド | スケーリング可能な多重レベル相互接続アーキテクチャ |
US5777887A (en) * | 1995-05-12 | 1998-07-07 | Crosspoint Solutions, Inc. | FPGA redundancy |
US5963049A (en) | 1995-05-17 | 1999-10-05 | Altera Corporation | Programmable logic array integrated circuit architectures |
US5909126A (en) | 1995-05-17 | 1999-06-01 | Altera Corporation | Programmable logic array integrated circuit devices with interleaved logic array blocks |
JP3294741B2 (ja) * | 1995-08-23 | 2002-06-24 | 富士通株式会社 | 自己修復装置 |
US5574388A (en) | 1995-10-13 | 1996-11-12 | Mentor Graphics Corporation | Emulation system having a scalable multi-level multi-stage programmable interconnect network |
JP3486725B2 (ja) | 1995-11-28 | 2004-01-13 | 株式会社ルネサステクノロジ | 可変論理集積回路 |
US5744995A (en) | 1996-04-17 | 1998-04-28 | Xilinx, Inc. | Six-input multiplexer wtih two gate levels and three memory cells |
US5742181A (en) | 1996-06-04 | 1998-04-21 | Hewlett-Packard Co. | FPGA with hierarchical interconnect structure and hyperlinks |
US6148390A (en) | 1996-06-12 | 2000-11-14 | Quicklogic Corporation | Techniques and circuits for high yield improvements in programmable devices using redundant logic |
US5796268A (en) | 1996-10-02 | 1998-08-18 | Kaplinsky; Cecil H. | Programmable logic device with partial switch matrix and bypass mechanism |
JPH10233677A (ja) * | 1996-12-20 | 1998-09-02 | Hitachi Ltd | 半導体集積回路 |
US6091258A (en) | 1997-02-05 | 2000-07-18 | Altera Corporation | Redundancy circuitry for logic circuits |
US6034536A (en) | 1997-02-05 | 2000-03-07 | Altera Corporation | Redundancy circuitry for logic circuits |
US6289494B1 (en) | 1997-11-12 | 2001-09-11 | Quickturn Design Systems, Inc. | Optimized emulation and prototyping architecture |
US6137308A (en) | 1998-01-20 | 2000-10-24 | Cypress Semiconductor Corporation | Programmable interconnect matrix architecture for complex programmable logic device |
US6218859B1 (en) | 1998-05-26 | 2001-04-17 | Altera Corporation | Programmable logic device having quadrant layout |
US6201404B1 (en) * | 1998-07-14 | 2001-03-13 | Altera Corporation | Programmable logic device with redundant circuitry |
US6215326B1 (en) | 1998-11-18 | 2001-04-10 | Altera Corporation | Programmable logic device architecture with super-regions having logic regions and a memory region |
JP2002009156A (ja) * | 2000-06-16 | 2002-01-11 | Hitachi Ltd | 論理モジュール及び論理エミュレーション方法 |
US6530049B1 (en) * | 2000-07-06 | 2003-03-04 | Lattice Semiconductor Corporation | On-line fault tolerant operation via incremental reconfiguration of field programmable gate arrays |
JP2002109899A (ja) | 2000-07-26 | 2002-04-12 | Mitsubishi Electric Corp | 半導体記憶装置およびそれを備える半導体集積回路装置 |
US6693456B2 (en) | 2000-08-04 | 2004-02-17 | Leopard Logic Inc. | Interconnection network for a field programmable gate array |
US6965249B2 (en) * | 2001-10-15 | 2005-11-15 | Altera Corporation | Programmable logic device with redundant circuitry |
US6976198B1 (en) * | 2001-11-02 | 2005-12-13 | Lsi Logic Corporation | Self-repairing integrated circuit and method of operating the same |
US6861865B1 (en) * | 2003-03-11 | 2005-03-01 | Cavium Networks | Apparatus and method for repairing logic blocks |
JP2005136481A (ja) * | 2003-10-28 | 2005-05-26 | Fujitsu Ltd | 伝送システム |
US7251804B1 (en) * | 2004-10-01 | 2007-07-31 | Xilinx, Inc. | Structures and methods of overcoming localized defects in programmable integrated circuits by routing during the programming thereof |
US7277346B1 (en) * | 2004-12-14 | 2007-10-02 | Altera Corporation | Method and system for hard failure repairs in the field |
-
2005
- 2005-09-13 US US11/225,750 patent/US7478261B2/en active Active
-
2006
- 2006-09-11 WO PCT/EP2006/008820 patent/WO2007031249A1/en active Application Filing
- 2006-09-11 JP JP2008530396A patent/JP5155166B2/ja not_active Expired - Fee Related
- 2006-09-11 EP EP06805683A patent/EP1924917A1/en not_active Withdrawn
-
2008
- 2008-12-09 US US12/331,097 patent/US20090177912A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20090177912A1 (en) | 2009-07-09 |
EP1924917A1 (en) | 2008-05-28 |
US20070057693A1 (en) | 2007-03-15 |
JP2009508243A (ja) | 2009-02-26 |
US7478261B2 (en) | 2009-01-13 |
WO2007031249A1 (en) | 2007-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5155166B2 (ja) | リコンフィギュラブル予備クラスタを備えるリコンフィギュラブル回路 | |
US11119857B2 (en) | Substitute redundant memory | |
US11507718B1 (en) | Chip verification system and verification method therefor | |
JPS60157799A (ja) | メモリシステム | |
JPS6273500A (ja) | 半導体記憶装置 | |
US20180157779A1 (en) | Programmable logic integrated circuit, design support system, and configuration method | |
US10665316B2 (en) | Memory device | |
WO2014047225A1 (en) | Substitute redundant memory | |
US11804278B2 (en) | Memory systems including simplified BISR logic circuit | |
JPH1125689A (ja) | 半導体メモリ装置テスト方法及び半導体メモリ装置 | |
TW202111525A (zh) | 開機程序除錯系統及其主機與方法 | |
US11798649B2 (en) | Defect repair circuit and defect repair method | |
US8010826B2 (en) | Reconfigurable circuit with redundant reconfigurable cluster(s) | |
US11322222B2 (en) | Memory device | |
US20040153904A1 (en) | [memory architecture and method for repairing a serial access memory] | |
JP2006073111A (ja) | 冗長メモリセルがテスト可能な半導体メモリ | |
US7079430B2 (en) | Memory device with built-in error-correction capabilities | |
WO2022193471A1 (zh) | 存储器件修复方法及系统 | |
JP2005203064A (ja) | 半導体記憶装置 | |
US7263456B2 (en) | On circuit finalization of configuration data in a reconfigurable circuit | |
JPS61192100A (ja) | 半導体記憶装置 | |
KR20240126736A (ko) | 양자 회로 수준의 내장 자가 수리 모델을 이용한 영구적 결함 큐빗 수리 시스템 및 방법 | |
JP3177975B2 (ja) | 1チップマイクロコンピュータ | |
KR960002332B1 (ko) | 이브이에이칩의 포트제어회로 | |
US7679400B2 (en) | System and method for local generation of programming data in a programmable device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110329 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110621 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110628 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121206 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121213 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5155166 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |