New! View global litigation for patent families

JP5153364B2 - Stacked semiconductor package and electronics - Google Patents

Stacked semiconductor package and electronics

Info

Publication number
JP5153364B2
JP5153364B2 JP2008018809A JP2008018809A JP5153364B2 JP 5153364 B2 JP5153364 B2 JP 5153364B2 JP 2008018809 A JP2008018809 A JP 2008018809A JP 2008018809 A JP2008018809 A JP 2008018809A JP 5153364 B2 JP5153364 B2 JP 5153364B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
wires
power
package
semiconductor
connecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008018809A
Other languages
Japanese (ja)
Other versions
JP2009182087A (en )
Inventor
慎二 早川
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Abstract

<P>PROBLEM TO BE SOLVED: To provide a stacked semiconductor package, in which the power bounce caused by inductance is reduced without increasing the mounting area. <P>SOLUTION: In a stacked semiconductor package 1 consisting of multiple stacked semiconductor package elements, power wires and grounding wires of adjacent semiconductor package elements are respectively connected together by connection conductors 4, and connection conductors 4 for connecting power wires and those for connecting grounding wires are alternately arranged. The capacitance between a connection conductor 4 for connecting power wires and that for connecting grounding wires acts as decoupling capacitance that prevents the power bounce. <P>COPYRIGHT: (C)2009,JPO&amp;INPIT

Description

本発明は、半導体素子が搭載される半導体パッケージが少なくとも2つ以上積層されてなる積層型半導体パッケージならびにその積層型半導体パッケージを用いた電子装置に関するものである。 The present invention relates to an electronic device using a stacked semiconductor package and a stacked semiconductor package that a semiconductor package on which a semiconductor element is mounted is laminated at least two or more.

近年、電子機器の小型化や高機能化に伴う高集積化に対応して、半導体素子をはじめとする電子部品が高密度に搭載された半導体パッケージに関する開発が活発に行なわれている。 Recently, in response to high integration due to miniaturization and high performance of electronic devices, development of a semiconductor package on which electronic components including the semiconductor element is mounted at a high density have been actively. 例えば、グリッド状にランドを持つBGA(Ball Grid Array)パッケージやCSP(Chip Scale Package)が採用されている。 For example, BGA with a land (Ball Grid Array) packages and CSP (Chip Scale Package) is employed in a grid. また更なる高密度化に対応するために、複数の半導体パッケージを上下に積み重ねて一体的に積層したPOP(Package On Package)と呼ばれる積層型半導体パッケージが使用されるようになってきている。 Also in order to cope with a further higher density, it has become stacked semiconductor package called POP laminated integrally (Package On Package) is used by stacking a plurality of semiconductor packages and down.

しかしながら、POP構造は半導体素子を実装した半導体パッケージが3次元的に接続されるので、上層に存在するパッケージに実装された半導体素子ほど、下層の半導体パッケージを介して接続されるために電源供給線路の接続点が多くなり、接続距離も長くなる。 However, since the POP structure semiconductor package mounting a semiconductor element is three-dimensionally connected, as semiconductor device mounted in a package which is present in the upper layer, the power supply line to be connected through the lower layer of the semiconductor package of it are many connection point, the connection distance becomes longer. 従って、電源供給経路のインダクタンスの変動が大きくなり、電源バウンスが発生して、安定した信号品質が保てなくなってしまう。 Thus, variations in inductance of the power supply path is increased, the power bounce occurs and stable signal quality can no longer be maintained.

ここで、電源バウンスとは上記インダクタンス成分により逆起電圧が生じ、電源供給線路の電圧が変動する事である。 Here, the counter electromotive voltage is generated by the inductance component of the supply bounce, it is that the voltage of the power supply line varies. この解決法として、図5に示すように、2段目の半導体パッケージ102bよりも上に存在する半導体素子105bへの電源供給経路をプリント基板108と半田ボール104a,104bを介して直接接続し、接続点を少なくする方法が提案されている(例えば、特許文献1)。 As a solution, as shown in FIG. 5, the second stage of the power supply path to the printed circuit board 108 and the solder ball 104a of the semiconductor device 105b that exists above the semiconductor package 102b, directly connected via 104b, how to reduce the connection point has been proposed (e.g., Patent Document 1).
特開2006−295136号公報 JP 2006-295136 JP

しかしながら、上記従来の方法は、1段目の半導体パッケージ102aよりも2段目の半導体パッケージ102bのサイズが大きくなってしまい、積層型半導体パッケージ101全体の実装面積が大きくなるという問題がある。 However, the conventional method has a problem in that the size of the second stage of the semiconductor package 102b than the first stage of the semiconductor package 102a becomes large footprint of the whole stacked semiconductor package 101 is increased. 更に、積層型半導体パッケージ101は半導体素子105a,105b間の距離が短いため、半導体素子105a,105b間に挟まれた空間に熱が滞留し、熱の滞留が著しい場合は半導体素子105a,105bが動作不良を起こしてしまうという問題がある。 Furthermore, the stacked semiconductor package 101 is a semiconductor device 105a, the distance between 105b is short, semiconductor devices 105a, heat is retained sandwiched by spaces between 105b, when the thermal retention is significant semiconductor element 105a, 105b is there is a problem that caused the malfunction.

本発明は、上記問題点を解決するために案出されたものであり、その目的は、実装面積を大きくする事なく、電源バウンスを減少させ、安定した信号品質を供給するパッケージを提供することにある。 The present invention has been devised to solve the above problems, and an object, without increasing the mounting area, reduces the power bounce, to provide a package for supplying a stable signal quality It is in.

本発明の積層型半導体パッケージは、複数個の半導体パッケージを積層してなる積層型半導体パッケージにおいて、隣接する半導体パッケージの電源配線同士および接地配線同士を接続導体によって接続するとともに、電源配線接続用と接地配線接続用の接続導体を交互に並べて複数配設しており、該接続導体は短冊形状であり、 該短冊形状の接続導体の長辺が上下に位置するように配置し、上下互いに対向するそれぞれの前記長辺隣接する前記半導体パッケージの電源配線同士または接地配線同士接続するとともに電源配線接続用の前記接続導体および接地配線接続用の前記接続導体の表面が対面するように複数配設されていることを特徴とする。 Stacked semiconductor package of the present invention, the stacked semiconductor package formed by stacking a plurality of semiconductor packages, as well as connect the power wirings and ground wirings of adjacent semiconductor package by a connection conductor, a power supply line connected and arranging a plurality of alternately arranged connecting conductors for ground wire connection, the connecting conductors are strip-shaped, arranged so that the long sides of the connecting conductors of the strip shape is positioned vertically, up and down opposite to each other arranging a plurality of such said connecting conductors and the surface of the connection conductor for grounding wire connection for the power supply wiring connection as well as connected to the power source wirings or the ground wirings of the semiconductor package adjacent each of the long side faces characterized in that it is.

また、好ましくは、本発明の積層型半導体パッケージにおいて、前記接続導体は、金属バンプの周囲に低融点半田を溶着させて形成されていることを特徴とする。 Preferably, in the stacked semiconductor package of the present invention, the connection conductor is characterized in that it is formed by welding the low melting point solder around the metal bump.

また、好ましくは、本発明の積層型半導体パッケージにおいて、前記接続導体は、誘電率の高い樹脂によって取り囲まれていることを特徴とする。 Preferably, in the stacked semiconductor package of the present invention, the connection conductors, characterized in that it is surrounded by high dielectric constant resin.

また、好ましくは、本発明の積層型半導体パッケージにおいて、前記接続導体は短冊形状であり、対向する長辺によって隣接する前記半導体パッケージの電源配線同士または接地配線同士を接続するとともに電源配線接続用の前記接続導体および接地配線接続用の前記接続導体の表面が対面するように複数配設されていることを特徴とする。 Preferably, in the stacked semiconductor package of the present invention, the connection conductor is strip-shaped, with the connecting power lines to each other or the ground wirings of the semiconductor package adjacent the opposite long sides of the power supply wiring connection wherein a surface of the connection conductor for the connection conductor and the ground wire connections are more disposed to face.

また、好ましくは、本発明の積層型半導体パッケージにおいて、隣接する前記半導体パッケージの層間に、前記半導体パッケージの表面と平行に2枚の金属板が対面させて配置され、その金属板は、電源配線接続用の前記接続導体および接地配線接続用の前記接続導体にそれぞれ接続されていることを特徴とする。 Preferably, in the stacked semiconductor package of the present invention, the layers of the semiconductor package adjacent the semiconductor package of the surface parallel to two metal plates are disposed so as to face, the metal plate, the power supply wiring characterized in that it is connected to the connecting conductors and the connecting conductors for ground wire connection for the connection.

また、好ましくは、本発明の積層型半導体パッケージにおいて、前記金属板の間に誘電率の高い樹脂を配置したことを特徴とする。 Preferably, in the stacked semiconductor package of the present invention is characterized in that a high dielectric constant resin in the metal plates.

また、本発明の電子装置は、上記本発明の積層型半導体パッケージに、半導体素子を含む電子部品が搭載されて成る。 The electronic device of the present invention, the stacked semiconductor package of the present invention, an electronic component comprising a semiconductor element is formed by mounting.

本発明の積層型半導体パッケージによれば、隣接する半導体パッケージの電源配線同士および接地配線同士を接続導体によって接続するとともに、電源配線接続用と接地配線接続用の接続導体を交互に並べて複数配設したことことから、電源配線接続用の接続導体と接地配線接続用の接続導体間に容量を持たせることができ、この容量から半導体素子への電荷供給ができるので、上段半導体素子への電荷供給経路が短くなる。 According to the stacked semiconductor package of the present invention, as well as connected by a connecting conductor power wirings and ground wirings of adjacent semiconductor packages, arranging a plurality of side by side alternately with the power supply lines connecting the connection conductor for grounding wiring connection since the fact, it can have a capacitance between the connection conductors of the connection conductor and the ground line connection for power supply wiring connection, since it is the charge supply from the capacitor to the semiconductor element, the charge supply to the upper semiconductor element route is shorter. これによって、電源供給経路に付随するインダクタンスによる電圧の変動、すなわち電源バウンスを小さくすることができる。 Thus, variations in the voltage due to the inductance associated with the power supply path, that is, to reduce the power bounce.

また、本発明の積層型半導体パッケージにおいて、接続導体は、金属バンプの周囲に低融点半田を溶着させて形成されている場合、リフローを通した際に液化した低融点半田が金属バンプの周囲を取り囲み、円柱形状の接続導体が形成されるとともに、金属バンプ径と同等の高さを持つ円柱形状となることから、半導体パッケージ間の距離を一定に保ちつつ、接続導体間の容量を一定のものとすることができる。 Further, in the stacked semiconductor package of the present invention, the connection conductor, if it is formed by welding the low melting point solder around the metal bump, low melting point solder liquefied upon through the reflow around the metal bump surrounds, with the connection conductors of the cylindrical shape is formed, since a cylindrical shape having a height equal to the metal bump diameter, while keeping the distance between the semiconductor package constant, that the capacitance between the connection conductors of constant it can be.

また、本発明の積層型半導体パッケージにおいて、接続導体は、誘電率の高い樹脂によって取り囲まれている場合、樹脂は比誘電率が空気に比べて大きいので、接続導体間に形成される容量値を大きくする事が可能となる。 Further, in the stacked semiconductor package of the present invention, the connection conductor, if it is surrounded by high dielectric constant resin, the resin dielectric constant is larger than the air, the capacitance value formed between connection conductors that to increase it is possible. 従って、電源バウンスを小さくすることができる。 Therefore, it is possible to reduce the power bounce.

また、本発明の積層型半導体パッケージにおいて、接続導体は短冊形状であり、対向する長辺によって隣接する半導体パッケージの電源配線同士または接地配線同士を接続するとともに電源配線接続用の接続導体および接地配線接続用の接続導体の表面が対面するように複数配設されている場合、対面する接続導体の表面積を大きくすることができ、大きな容量を形成する事が可能となる。 Further, in the stacked semiconductor package of the present invention, the connection conductors are strip-shaped, opposing connecting conductors and ground wiring for power supply wiring connected with connecting power wirings or ground wirings of the semiconductor package adjacent the long sides If the surface of the connection conductor for connection is more disposed to face, it is possible to increase the surface area of ​​the facing connecting conductors, it is possible to form a large capacity. 従って、電源バウンスをより効果的に抑制する事が出来る。 Therefore, it is possible to more effectively suppress the power bounce.

また、本発明の積層型半導体パッケージにおいて、隣接する半導体パッケージの層間に、半導体パッケージの表面と平行に2枚の金属板が対面させて配置され、その金属板は、電源配線接続用の接続導体および接地配線接続用の接続導体にそれぞれ接続されている場合、電源配線接続用の接続導体と接続した電源用金属板と接地配線接続用の接地導体に接続した接地用金属板間に容量を形成する事が可能となる。 Further, in the stacked semiconductor package of the present invention, the layers of adjacent semiconductor packages, are arranged in parallel to is faced the two metal plates and semiconductor packages surface, the metal plate, connecting conductors for power wiring connection and if it is connected to a connection conductor for grounding wire connected, forming a capacitor to ground metal plates connected to the ground conductor of the metal plate and a ground wiring connecting the power source which is connected to the connecting conductor of the power supply wiring connection it becomes possible to. 接続導体同士の容量形成に加えて、更に金属板による容量形成が可能となるので、電源バウンスをより効果的に抑制する事が出来る。 In addition to the space forming the connection between conductors, further since it is possible to capacitance formed by the metal plate, it is possible to more effectively suppress the power bounce.

また、本発明の積層型半導体パッケージにおいて、金属板の間に誘電率の高い樹脂を配置した場合、電源配線接続用の接地導体と接続した電源用金属板と接地配線接続用の接地導体に接続した接地用金属板間に形成される容量を大きくする事が出来るので、電源バウンスをより抑制する事が可能となる。 Further, in the stacked semiconductor package of the present invention, it was connected to a grounding conductor for the case of arranging a high dielectric constant resin in the metal plates, ground wiring connected to the power supply metal plate connected to the ground conductor of the power supply lines connected ground since the capacitance formed use metal plates to it can be increased, it is possible to further suppress the power bounce.

また、本発明の電子装置は、上記本発明の積層型パッケージに半導体素子を含む電子部品が搭載されてなることから、電子部品に供給される電源の電源バウンスが抑制されて、電子部品の作動性に優れる電子装置とすることができる。 The electronic device of the present invention, since the electronic component comprising a semiconductor element to the laminated package of the present invention is mounted, the power supply bounce of the power supplied to the electronic components is suppressed, the operation of the electronic component it can be an electronic device which is excellent in resistance.

本発明の積層型半導体パッケージについて以下に詳細に説明する。 A multilayer semiconductor package of the present invention will be described in detail below.

図1は本発明の積層型半導体パッケージ1の実施の形態の一例を示す断面図であり、図2は図1の平面図である。 Figure 1 is a sectional view showing an example of an embodiment of the stacked semiconductor package 1 of the present invention, FIG. 2 is a plan view of FIG. また、図3は本発明の積層型半導体パッケージの実施の形態の他の例を示す平面図である。 Further, FIG. 3 is a plan view showing another example of the embodiment of the stacked semiconductor package of the present invention. 図1乃至図3において同じ部位には同じ符号を付している。 It is denoted by the same reference numerals to the same site in FIGS. 図1は図2の断面A−AAを示している。 Figure 1 shows a cross section A-AA of Figure 2. また、図2、図3において、分かりやすくするために、特定導体部位にハッチングを付している。 Also, FIG. 2, 3, for clarity, are hatched in particular conductor portion. 従って、このハッチングは断面を示すものではない。 Therefore, the hatching does not show a cross section.

図1乃至図3において、1は本発明の積層型半導体パッケージを示す。 1 to 3, 1 denotes a stacked semiconductor package of the present invention. 2は半導体パッケージの基板を示し、2aは実装基板8からみて1層目の半導体パッケージの基板、2bは実装基板8からみて2層目の半導体パッケージの基板を示す。 2 shows the substrate of the semiconductor package, 2a is a substrate of the first-layer semiconductor package viewed from the mounting substrate 8, 2b shows the substrate of the second layer of the semiconductor package viewed from the mounting substrate 8. 3は2枚の金属板を示し、3aは電源配線接続用の接続導体4aに接続されている金属板(以下、電源電位金属板ともいう)、3bは接地配線接続用の接続導体4bに接続されている金属板(以下、接地電位金属板ともいう)を示す。 3 shows the two metal plates, 3a is a metal plate which is connected to the connection conductor 4a of the power supply wiring connection (hereinafter also referred to as a power supply potential metal plate), 3b is connected to a connecting conductor 4b for grounding wiring connection metal plate being (hereinafter, also referred to as ground potential metal plate) shows a. 4は隣接する半導体パッケージ間を接続する接続導体を示し、4aは隣接する半導体パッケージの電源配線同士を接続する電源配線接続用の接続導体(以下、電源用接続導体ともいう)、4bは隣接する半導体パッケージの接地配線同士を接続する接地配線接続用の接続導体(以下、接地用接続導体ともいう)、4cは隣接する半導体パッケージの信号配線同士を接続する信号配線接続用の接続導体(以下、信号用接続導体ともいう)を示す。 4 shows a connection conductor for connecting the semiconductor package adjacent, 4a is adjacent semiconductor package connecting conductors of the power supply wiring connection for connecting the power supply wirings (hereinafter, also referred to as a power supply connection conductor), 4b is adjacent connection conductor for grounding wiring connection for connecting the ground wirings of the semiconductor package (hereinafter, also referred to as a ground connection conductor), 4c are connected conductors for adjacent signal lines connected for connecting signal wirings in a semiconductor package (hereinafter, shows also referred) and the signal connection conductor. 5は電子部品の例としての半導体素子を示す。 5 shows a semiconductor device as an example of an electronic component. 6は接続導体4を取り囲む誘電率が高い樹脂および2枚の金属板3の間に配置された誘電率が高い樹脂を示す。 6 shows the placed dielectric constant higher resin between the metal plate 3 has a high dielectric constant resin and two surrounding the connection conductor 4.

本発明の積層型半導体パッケージ1において、基板2aおよび基板2bは、酸化アルミニウム質焼結体,窒化アルミニウム質焼結体,炭化珪素質焼結体,窒化珪素質焼結体,ムライト質焼結体またはガラスセラミックス等の無機絶縁材料と半導体素子5および実装基板8間を繋ぐ為の金属配線とから主として成っている。 In the stacked semiconductor package 1 of the present invention, the substrate 2a and the substrate 2b are aluminum sintered body oxide, aluminum sintered body nitride, silicon carbide sintered body, a silicon nitride sintered body, mullite sintered body or it is mainly comprised of a metal wiring for connecting the inorganic insulating material and the semiconductor element 5 and the mounting substrate 8 of glass ceramic or the like.

金属配線は、例えば、タングステン(W),モリブデン(Mo),モリブデン−マンガン(Mo−Mn),銅(Cu),銀(Ag)または銀−パラジウム(Ag−Pd)等の金属粉末メタライズ、あるいは銅(Cu),銀(Ag),ニッケル(Ni),クロム(Cr),チタン(Ti),金(Au)またはニオブ(Nb)やそれらの合金等で形成される。 Metal wires, for example, tungsten (W), molybdenum (Mo), a molybdenum - manganese (Mo-Mn), copper (Cu), silver (Ag) or a silver - silver-palladium (Ag-Pd) or the like of the metal powder metalized or copper (Cu), silver (Ag), nickel (Ni), chromium (Cr), is formed of titanium (Ti), gold (Au) or niobium (Nb) or an alloy thereof. この金属配線は、厚膜法や薄膜法等の金属層形成手段により上記セラミックス等の絶縁体に所定パターンに被着、形成される。 The metal wire is deposited in a predetermined pattern on the insulator such as the ceramic by the metal layer forming means, such as a thick-film method and the thin film method, it is formed.

例えば金属配線を厚膜法で形成する場合、W粉末に適当な有機バインダや溶剤等を添加混合して得た金属ペーストを、セラミックグリーンシートに所定のパターンで印刷塗布し、これらセラミックグリーンシートを積層して積層体とするともに焼成することによって形成することができる。 For example, when forming a metal wiring in a thick film method, a W powder in a suitable organic binder and metal paste solvent such as was obtained by admixing, applied by printing in a predetermined pattern on the ceramic green sheets, these ceramic green sheets it can be formed by firing in together that the laminated to form a laminate.

また、基板2aおよび基板2bの無機絶縁材料は、例えばセラミックグリーンシート積層法や、押し出し成形法等の基板形成手段によって形成される。 The inorganic insulating material of the substrate 2a and substrate 2b may be, for example, a ceramic green sheet laminating method, is formed by the substrate forming means such as extrusion molding.

これらの無機絶縁材料は以下のようにして作製される。 These inorganic insulating material is produced as follows. 無機絶縁材料が例えば酸化アルミニウム質焼結体から成る場合、まず、酸化アルミニウム,酸化珪素,酸化カルシウムまたは酸化マグネシウム等の原料粉末に適当な有機バインダや溶剤等を添加混合して泥漿状となし、これをドクターブレード法等でシート状となすことによってセラミックグリーンシートを得る。 When the inorganic insulating material is made of for example sintered aluminum oxide, first, aluminum oxide, silicon oxide, calcium oxide or magnesium oxide raw material powder in a suitable organic binder and a solvent such as adding and mixing mud 漿状 and without, This obtain a ceramic green sheet by forming a sheet by a doctor blade method or the like. そして、セラミックグリーンシートに各導体層と成る金属ペーストを所定のパターンに印刷塗布して、これらを上下に積層し、最後にこの積層体を還元雰囲気中で約1600℃の温度で焼成することによって製作される。 Then, by which a metal paste comprising a respective conductive layer on the ceramic green sheet was printed and applied in a predetermined pattern, stacked them vertically, calcined at a temperature of the last about 1600 ° C. The laminate in a reducing atmosphere It is fabricated.

また、基板2aおよび基板2bの無機絶縁材料は、ポリイミド,エポキシ樹脂,フッ素樹脂,ポリノルボルネンまたはベンゾシクロブテン等の有機絶縁材料、あるいはセラミック粉末等の無機絶縁物粉末をエポキシ樹脂等の熱硬化性樹脂で結合して成る複合絶縁材料等の電気的な絶縁材料から成っていてもよい。 The inorganic insulating material of the substrate 2a and the substrate 2b are polyimide, epoxy resin, fluorine resin, polynorbornene or benzocyclobutene organic insulating material such as or thermosetting such as an epoxy resin an inorganic insulator powder ceramic powder or the like, it may consist of an electrically insulating material of the composite insulating material formed by combining a resin or the like.

例えば、複合絶縁材料からなる場合、まず酸化アルミニウム質焼結体から成るセラミックスを混合した熱硬化性のエポキシ樹脂、あるいはガラス繊維を織り込んだ布にエポキシ樹脂を含浸させて成るガラスエポキシ樹脂等から成る絶縁層の上面に、有機樹脂前駆体をスピンコート法もしくはカーテンコート法等により被着させ、これを熱硬化処理することによって絶縁層を形成する。 For example, if a composite insulating material, made of a glass epoxy resin or the like comprising first sintered aluminum oxide thermosetting mixed ceramics consisting of epoxy resin, or impregnated with fabric epoxy resin woven glass fiber on the upper surface of the insulating layer, an organic resin precursor is deposited by spin coating or curtain coating method or the like, which forms an insulating layer by thermal curing treatment. この絶縁層と、銅層を無電解めっき法や蒸着法等の薄膜形成技術およびフォトリソグラフィ技術を採用することによって形成して成る薄膜配線導体層とを交互に積層し、約170℃程度の温度で加熱硬化することによって製作される。 And the insulating layer, a copper layer are alternately stacked and the thin-film wiring conductor layer formed by forming by employing a thin film formation technique and a photolithography technique such as electroless plating or vapor deposition temperature of about 170 ° C. in is made by heating curing. これらの積層された無機絶縁材料の厚みは、使用する材料の特性に応じて、要求される仕様に対応する機械的強度や電気的特性等の条件を満たすように設定される。 The thickness of these laminated inorganic insulating material, depending on the characteristics of the material used, is set so as to satisfy the conditions such as mechanical strength and electrical characteristic corresponding to the required specifications.

また、本発明の積層型半導体パッケージ1において、基板2aおよび基板2bの表面には、高速で動作するIC,LSI等の半導体素子5や半導体レーザ(LD),フォトダイオード(PD)等の光半導体素子5が搭載される。 Further, in the stacked semiconductor package 1 of the present invention, the surface of the substrate 2a and substrate 2b, IC operating at high speed, the semiconductor element 5 and the semiconductor laser such as an LSI (LD), a photodiode (PD) light such as a semiconductor element 5 is mounted. この半導体素子5は、裏面側に信号用や電源用、接地用の端子(図示せず)が形成され、各端子が基板2aおよび基板2bの表面に形成されたフリップチップ用電極パッドに、錫−鉛(Sn−Pb)合金や錫-銀-銅(Sn−Ag−Cu)等の半田または金(Au)等から成るフリップチップ接続用導体バンプを介して電気的に接続されて実装される。 The semiconductor element 5 is, for signal and power supply on the back side, the terminal for the ground (not shown) is formed, the flip chip electrode pads formed on the surface of each terminal board 2a and the substrate 2b, tin - lead (Sn-Pb) alloy and tin - silver - is mounted are electrically connected through a flip chip connecting conductor bumps made of copper (Sn-Ag-Cu) solder or gold (Au) or the like, such as .

各フリップチップ用電極パッドは、基板2aおよび基板2bの内部に形成されている金属配線と、基板2aおよび基板2bの表面から内部にかけて形成されたビア導体等の貫通導体等とを介してそれぞれ所望の回路に電気的に接続され、半導体素子5の各端子が、対応する回路配線と電気的に接続される。 Electrode pads for each flip chip, respectively optionally via a metal wiring formed in the substrate 2a and substrate 2b, and a through conductor of the via conductor or the like formed from the surface to the inside of the substrate 2a and substrate 2b like circuit are electrically connected to each terminal of the semiconductor element 5 is corresponding circuit wiring electrically connected.

また、基板2aと基板2b内に形成された貫通導体(図示せず)は、セラミックグリーンシートに貫通孔を金型やパンチングによる打ち抜き方法またはレーザ加工等の加工方法により形成しておき、W粉末に適当な有機バインダや溶剤等を添加混合して得た金属ペーストを貫通孔の内側側面の所定の領域に塗布し、これをセラミックグリーンシートの積層体とともに焼成することによって形成することができる。 Further, formed in the substrate 2a and the substrate 2b the through conductors (not shown) is previously formed by the machining method of the punching process or laser processing or the like with a die and punching a through hole in the ceramic green sheet, W powder a metal paste obtained by admixing a suitable organic binder and solvent or the like applied on a predetermined area of ​​the inner side surface of the through hole, which can be formed by firing with the laminate of the ceramic green sheet.

本発明の積層型半導体パッケージ1において、信号波形を伝送する基板2aと基板2b内に形成された線路導体(図示せず)は、各線路導体の配線幅および基板2aと基板2b内に形成された絶縁層厚みを設定することにより、線路導体の特性インピーダンスを任意の値に設定することができる。 In the stacked semiconductor package 1 of the present invention, (not shown) line conductor formed in the substrate 2a and the substrate 2b for transmitting a signal waveform is formed in the wiring width and the substrate 2a and the substrate 2b of each line conductor by setting the insulating layer thickness was, it is possible to set the characteristic impedance of the line conductors to an arbitrary value. そのため、例えば複数の線路導体により、良好な伝送特性を有する線路導体を形成することが可能となる。 Therefore, for example, by a plurality of line conductors, it is possible to form a line conductor having good transmission characteristics. 各線路導体の特性インピーダンスは一般的には50Ωに設定される。 Characteristic impedance of each line conductors is generally set to 50 [Omega. なお、複数の線路導体は、それぞれ異なる電気信号を伝送するものとしてもよい。 The plurality of line conductors, may be transmitted to different electrical signals.

本発明の積層型半導体パッケージ1は、半導体パッケージ基板2と半導体素子5とを含む複数個の半導体パッケージが積層されてなる。 Stacked semiconductor package 1 of the present invention, a plurality of semiconductor packages including the semiconductor package substrate 2 and the semiconductor element 5 are stacked. 隣接する半導体パッケージ基板2の電源配線同士および接地配線同士は接続導体4によって接続される。 Power wirings and ground wirings of adjacent semiconductor package substrate 2 are connected by the connection conductor 4. この接続導体4は、隣接する半導体パッケージ基板2の層間に、電源用接続導体4aと接地用接続導体4bとが基板2の表面に沿って、交互に並べて複数配設される。 The connection conductor 4, the layers of the semiconductor package substrate 2 adjacent, the power supply connection conductor 4a and the ground connection conductor 4b along the surface of the substrate 2, is more disposed side by side alternately.

半導体素子5のスイッチング動作に必要な電荷は基板2aの場合、外部電気回路と接続される外部接続用導体バンプ7および基板2a内の金属配線を介して供給され、基板2bの場合、実装基板8上に形成された外部電気回路と接続される外部接続用導体バンプ7、基板2a内の金属配線、電源用接続導体4a、電源電位金属板3aおよび基板2b内の金属配線を介して供給される。 If charges required for switching operation of the substrate 2a of the semiconductor element 5, is supplied via the metal wire of the external connection conductor bumps 7 and the substrate 2a is connected to an external electric circuit, when the substrate 2b, the mounting substrate 8 external connection conductor bumps 7 to be connected to the external electrical circuit formed on the metal wiring in the substrate 2a, is supplied through the power supply connection conductor 4a, the metal wiring of the power supply potential metal plate 3a and the substrate 2b . また、接地電位が外部接続用導体バンプ7、基板2a内の金属配線、接地用接続導体4b、接地電位金属板3bおよび基板2b内の金属配線を介して供給される。 The ground potential external connection conductor bumps 7, the metal wiring in the substrate 2a, the ground connection conductor 4b, is supplied via the metal wiring in the ground potential metal plate 3b and the substrate 2b.

そして本発明の積層型半導体パッケージ1においては、電源用接続導体4aと接地用接続導体4b、電源電位金属板3aと接地電位金属板3b間に形成されるデカップリング容量が半導体素子5に供給される電荷を補う役目をする。 And in stacked semiconductor package 1 of the present invention, the power supply connection conductor 4a and the ground connection conductor 4b, the decoupling capacitance to the supply potential metal plates 3a is formed between the ground potential metal plate 3b is supplied to the semiconductor element 5 It serves to compensate for that charge. その結果、半導体素子5のスイッチング動作によって得られた信号波形は積層型半導体パッケージ1内に形成された配線を伝播し、外部接続用導体バンプ7を介して実装基板8上に形成された外部電気回路に伝送される。 As a result, the signal waveform obtained by the switching operation of the semiconductor element 5 propagates was formed in the stacked semiconductor package 1 interconnection, external electrical formed on the mounting substrate 8 through the external connection conductor bumps 7 It is transmitted to the circuit.

このように、電源用接続導体4aと接地用接続導体4bとの間および電源電位金属板3aと接地電位金属板3bとの間のデカップリング容量から半導体素子5の動作に必要な電荷が供給される。 Thus, the supplied charge required from the decoupling capacitance to the operation of the semiconductor element 5 and between the power supply potential metal plate 3a and the ground potential metal plate 3b of the power supply connection conductor 4a and the ground connection conductor 4b that. このデカップリング容量は半導体素子5の近辺に配置される為、デカップリング容量から半導体素子5への電荷供給経路が短くなる。 The decoupling capacitance because it is disposed in the vicinity of the semiconductor element 5, a charge supply path to the semiconductor element 5 is shortened decoupling capacitance. これによって、電源供給経路に付随するインダクタンスにより生じる電圧の変動、すなわち半導体素子5に供給される電源供給回路の電源バウンスは小さくなる。 Thus, variations in the voltage caused by the inductance associated with the power supply path, i.e. the power supply bounce of the power supply circuit to be supplied to the semiconductor element 5 is reduced.

本発明の積層型半導体パッケージ1において、積層型半導体パッケージ1を上面から透視する図2に示すように、電源用接続導体4aおよび接地用接続導体4bは、基板2の半導体素子5を実装する中心部および半導体素子5のスイッチング動作によって得られた信号波形を伝送する為の信号用接続導体4cを除く部分に配置されるのが好ましい。 Center in the stacked type semiconductor package 1 of the present invention, as shown in FIG. 2 for perspective the stacked semiconductor package 1 from the top, the power supply connection conductor 4a and the ground connection conductor 4b is for mounting a semiconductor element 5 of the substrate 2 parts and being disposed in a portion except for the signal connection conductor 4c for transmitting the obtained signal waveform by the switching operation of the semiconductor element 5 is preferred. 配置の仕方は、例えば、信号用接続導体4cが半導体素子5の周囲に配置され、電源用接続導体4aおよび接地用接続導体4bがその外周部に千鳥状の配置となるように配置されるのが好ましい。 Manner of arrangement, for example, the signal connection conductor 4c is disposed around the semiconductor element 5, the power supply connection conductor 4a and the ground connection conductor 4b is arranged to be staggered arrangement on the outer peripheral portion It is preferred. つまり、接続導体4a,4bは、図2に示すように、縦、横グリッド状の交点に複数列に配置され、第1列目41に隣接する第2列目42において、第1列目41の電源用接続導体4a(右上がりのハッチングを付した接続導体)の隣には第2列目42の接地用接続導体4b(右下がりのハッチングを付した接続導体)が位置するように電源用接続導体4aと接地用接続導体4bとが配置される。 That is, the connection conductor 4a, 4b, as shown in FIG. 2, vertical, arranged in a plurality of rows in the transverse grid intersections, in the second row 42 adjacent to the first column 41, first row 41 for the next to the power connection conductor 4a of (connecting conductor hatched right-up) power to ground connection conductor 4b of the second column 42 (connection conductor hatched diagonally right down) is located a connection conductor 4a and the ground connection conductor 4b is arranged.

また、半導体素子5への確実な電荷供給という観点から、電源配線接続用の接続導体4aおよび接地配線接続用の接続導体4bおよび信号配線接続用の接続導体4cがそれぞれ接触しないように密に配置されるのがよい。 From the viewpoint of reliable supply of electric charge to the semiconductor element 5, the connecting conductor 4c is densely arranged so as not to contact each connection conductor 4b and the signal wiring connections for connecting conductors 4a and a ground wire connecting the power source wiring lines connected good to be.

電源接続用導体4aおよび接地用接続導体4bの間には、誘電率の高い樹脂6が配置されるのが好ましい。 Between the power supply connection conductor 4a and the ground connection conductor 4b, preferably higher resin 6 dielectric constant is arranged. これによって、電源用接続導体4aおよび接地用接続導体4bの間の容量値を大きくすることができる。 Thereby, it is possible to increase the capacitance value between the power supply connection conductor 4a and the ground connection conductor 4b.

電源用接続導体4aおよび接地用接続導体4bは、例えば、高融点半田バンプの外周に溶着された低融点半田バンプを溶融させて隣接する半導体パッケージの間を接続するように柱状に形成される。 Power connection conductor 4a and the ground connection conductor 4b is formed, for example, in a columnar shape so as to connect between the semiconductor package adjacent to melt the low melting point solder bumps which are welded to the outer periphery of the high melting point solder bumps. または、金属バンプの周囲に低融点半田を溶着させて隣接する半導体パッケージの間を接続するように柱状に形成される。 Or it is formed in a columnar shape so as to connect between the semiconductor package adjacent to weld the low melting point solder around the metal bump. ここで、低融点半田バンプは、錫の割合が63%、融点が184℃である共晶半田や、共晶半田よりも低融点の金属、例えば、亜鉛およびインジューム等を混合させて更に融点を低くした半田が好ましい。 The low melting point solder bumps, the proportion of tin 63%, eutectic solder or a melting point of 184 ° C., the low melting point metal than eutectic solder, for example, further by mixing zinc and indium like melting point was lower solder is preferable.

また、電源用接続導体4aおよび接地用接続導体4bは、長方形、正方形、円筒形状であってもよい。 The power supply connection conductor 4a and the ground connection conductor 4b can be rectangular, square, or may be a cylindrical shape. 円筒形状である場合は、導体厚みを信号が伝送する際の最大周波数成分における表皮深さ分の厚みとなるようにするのが好ましい。 If a cylindrical shape is preferably a conductor thickness signal is set to be the thickness of the skin depth of the maximum frequency component at the time of transmission. すなわち、円筒形状を上から見た場合、円筒形状の外周から内周に向い、表皮深さまでは導体が存在する部分とすることが好ましい。 That is, when viewed cylindrical from the top, towards the inner periphery from the outer periphery of the cylindrical, it is preferable that the portion where there are conductors to the skin depth. その内側は非導体であってもよい。 Inside it may be non-conductive.

また、本発明の積層型半導体パッケージ1において、図1に示されるように、層方向に隣接する半導体パッケージ基板2の層間に、半導体パッケージ基板2の表面と平行に2枚の金属板3(電源電位金属板3a,接地電位金属板3b)の広い面同士が対面させて配置され、その2枚の金属板3は、電源用接続導体4aおよび接地用接続導体4bにそれぞれ接続されており、信号用接続導体4cとは接続されていない構造となっている。 Further, in the stacked semiconductor package 1 of the present invention, as shown in FIG. 1, between the layers of the semiconductor package substrate 2 adjacent to the layer direction, the surface parallel to two metal plates 3 of the semiconductor package substrate 2 (power potential metal plate 3a, wide surfaces between the ground potential metal plate 3b) are arranged so as to face, two metal plates 3 that are respectively connected to the power supply connection conductor 4a and the ground connection conductor 4b, the signal the use connection conductor 4c has a structure not connected.

このような2枚の金属板は例えば、タングステン(W),モリブデン(Mo),モリブデン−マンガン(Mo−Mn),銅(Cu),銀(Ag)または銀−パラジウム(Ag−Pd)等の金属粉末メタライズ、あるいは銅(Cu),銀(Ag),ニッケル(Ni),クロム(Cr),チタン(Ti),金(Au)またはニオブ(Nb)やそれらの合金等で形成されている。 Such two metal plates, for example, tungsten (W), molybdenum (Mo), a molybdenum - manganese (Mo-Mn), copper (Cu), silver (Ag) or a silver - silver-palladium (Ag-Pd), such as metal powder metallized or copper, (Cu), silver (Ag), nickel (Ni), chromium (Cr), are formed of titanium (Ti), gold (Au) or niobium (Nb) or an alloy thereof.

金属板3は、隣接する半導体パッケージ間の電磁干渉(EMIノイズ)をシールドすることにもなる。 Metal plate 3 is also to shield the electromagnetic interference between the semiconductor package adjacent (EMI noise). さらに、半導体パッケージ間に滞留する熱を金属板3により熱伝導させて放散させる機能も有する。 Further, also it has a heat staying between the semiconductor package function of dissipating by thermal conduction by the metal plate 3.

また、電源電位金属板3aと接地電位金属板3b間の距離は短いほど好ましい。 The distance between the power supply potential metal plate 3a ground metal plate 3b is shorter preferable. また、2枚の金属板3の平面視における形状は、正方形、長方形の他に、菱形形状、多角形であってもよく、円形であってもよい。 The shape of the two plane view of the metal plate 3 is square, other rectangular, diamond-shaped, it may be polygonal or may be circular.

また、上記2枚の金属板3の間または電源用接続導体4aおよび接地用接続導体4bの間には、誘電率の高い樹脂が用いられるのが好ましく、例えば、エポキシ樹脂、ポリイミド樹脂が用いられる。 Between the two connecting conductors 4a or between the power supply of the metal plate 3 and the ground connection conductor 4b, preferably in a high dielectric constant resin is used, for example, epoxy resin, polyimide resin is used . また、例えば、アクリル樹脂やフェノール樹脂やシリコン樹脂等の高誘電率を持つ材料を混合して得られる樹脂を配置することにより構成してもよい。 Further, for example, it may be constructed by placing a resin obtained by mixing a material having a high dielectric constant such as an acrylic resin or a phenolic resin or a silicone resin.

また、本発明の積層型半導体パッケージ1において、隣接する半導体パッケージ間を接続する接続導体4は、図3に示されるように、細長い金属板を用いた短冊形状であってもよい。 Further, in the stacked semiconductor package 1 of the present invention, the connection conductor 4 connecting between the semiconductor package adjacent, as shown in FIG. 3, it may be a strip shape with an elongated metal plate. この場合、短冊板状体を長辺が上下に位置するように立てて並べ、上下互いに対向するそれぞれの長辺を隣接する半導体パッケージ基板2の電源配線同士または接地配線同士に接続するとともに、板の広い表面が隣接する板の広い表面に対面するように電源用接続導体4aおよび接地用接続導体4bが交互に並べて複数配設される。 In this case, with the strip-shaped body long sides arranged upright so as to be positioned vertically and connected to each of the semiconductor package supply wirings or ground wirings of the substrate 2 adjacent the long sides of the upper and lower facing each other, the plate wide surface power connection conductor 4a and the ground connection conductor 4b so as to face the broad surfaces of adjacent plates are more disposed side by side in alternating.

ここで、半導体素子5のスイッチング動作によって得られた信号波形を伝送する為の信号用接続導体4cは半導体素子5の周囲に配置されているのがよい。 Here, the signal connection conductor 4c for transmitting a signal waveform obtained by the switching operation of the semiconductor element 5 is good that is disposed around the semiconductor element 5. 電源用接続導体4aおよび接地用接続導体4bは、その外側に配置され、半導体パッケージ基板2の辺に対して斜め45°の角度で左または右に傾いたように並べられる。 Power connection conductor 4a and the ground connection conductor 4b, the disposed outside, it is arranged as inclined to the left or right at an angle oblique 45 ° to the sides of the semiconductor package substrate 2. また、電源用接続導体4aと接地用接続導体4bとは、交互に広い表面が対面するように並べられ、また、電源用接続導体4aと接地用接続導体4bの厚みは信号用接続導体4cの直径の値と略同等の厚みを持っていることが望ましい。 Further, the power supply connection conductor 4a and the ground connection conductor 4b, alternately wide surface arranged to face, also, of the power supply connection conductor 4a and the ground connection conductor 4b thickness of the signal connection conductor 4c it is desirable to have a value substantially equal to the thickness of the diameter.

また、本発明の積層型半導体パッケージ1に搭載される電子部品は、半導体素子5のみに限らず、チップ抵抗,薄膜抵抗,コイルインダクタ,クロスインダクタ,チップキャパシターまたは電解キャパシター等を用いた、電子回路モジュール等を構成したものでもよい。 The electronic components mounted on the stacked semiconductor package 1 of the present invention is not limited only to the semiconductor element 5, chip resistors, thin film resistors, coil inductors, with cross inductors, chip capacitors or electrolytic capacitors and the like, an electronic circuit it may be one constructed modules, and the like.

また、積層型半導体パッケージ1の平面視における形状は、正方形状や長方形状の他に、菱形状,六角形状または八角形状、円形状等の形状であってもよい。 The shape in plan view of the stacked semiconductor package 1, in addition to the square or rectangular shape, a rhombic shape, a hexagonal shape or octagonal shape may be a shape such as a circular shape.

そして、このような本発明の積層型半導体パッケージ1は、半導体素子収納用パッケージ等の電子部品収納用パッケージや電子部品搭載用基板、多数の半導体素子5が搭載されるいわゆるマルチチップモジュールやマルチチップパッケージ、あるいはマザーボード等として使用される。 The stacked semiconductor package 1 of the present invention as described above, a semiconductor device electronic component storing package and the electronic component mounting board of the package for receiving the like, so-called multi-chip module or multi-chip a large number of semiconductor devices 5 are mounted package, or is used as a mother board.

また、図4は本発明の実施形態による積層型半導体パッケージ1の半導体パッケージ基板2間を形成する製造工程の一部を示す図である。 Further, FIG. 4 is a diagram showing a part of a manufacturing process for forming between the semiconductor package substrate 2 of the stacked semiconductor package 1 according to an embodiment of the present invention.

(a)まず、図4(a)に示されるように、基板2aと基板2bの主面中央部へ半導体素子5を実装する。 (A) First, as shown in FIG. 4 (a), for mounting a semiconductor element 5 to the main surface central portion of the substrate 2a and the substrate 2b.

(b)次に、図4(b)に示されるように、電源電位金属板3aに対して、電源配線接続用低融点半田ペースト4abを用いて電源配線接続用高融点半田ボール4aaを電源電位金属板3aの所定箇所に接続する。 (B) Next, as shown in FIG. 4 (b), to the power supply potential metal plate 3a, a power supply potential high melting point solder balls 4aa power supply lines connected with the low melting point solder paste 4ab power lines connected connecting a predetermined position of the metal plate 3a.

また、接地電位金属板3bに対して、接地配線接続用低融点半田ペースト4bbを用いて接地配線接続用高融点半田ボール4baを接地電位金属板3bの所定箇所に接続する。 Further, with respect to the ground potential metal plate 3b, connecting the high melting point solder balls 4ba ground wiring connection using a low melting point solder paste 4bb ground wiring connected to a predetermined portion of the ground potential metal plate 3b.

また、電源電位金属板3aまたは接地電位金属板3bの半田ボール4aa,4ba,4caを接続しない位置には、半田ボール4aa,4ba,4caよりも直径の大きな貫通孔を設けておく。 Further, the power supply potential metal plate 3a or solder balls of the ground potential metal plate 3b 4aa, 4ba, in a position not connected to 4ca, the solder balls 4aa, 4ba, preferably provided with large through hole diameters than 4ca.

2つの電源配線接続用高融点半田ボール4aaを電源配線接続用低融点半田ペースト4abにて接続したもの、2つの接地配線接続用高融点半田ボール4baを接地配線接続用低融点半田ペースト4bbにて接続したもの、2つの信号配線接続用高融点半田ボール4caを信号配線接続用低融点半田ペースト4cbにて接続する。 That connects the two high melting point solder balls 4aa power lines connected via the power supply wiring for connecting the low melting point solder paste 4ab, at two low melting point solder paste 4bb ground wire connecting the high melting point solder balls 4ba ground wire connection those connected, connects the two high melting point solder balls 4ca signal lines connected by the low melting point solder paste 4cb signal wiring connections. そして、メタルマスクなどの半田ボールを支持するものを用いて、2つが接続された接地配線用高融点半田ボール4ba、2つが接続された信号配線用高融点半田ボール4caを電源電位金属板3aの貫通孔の内部に、また、2つが接続された電源配線用接続用高融点半田ボール4aa、2つが接続された信号配線用高融点半田ボール4caを接地電位金属板3bの貫通孔の内部にそれぞれ金属板3と接触しないように配置する。 Then, using supports the solder balls, such as metal mask, the two are the high melting point solder balls 4ba connection to a ground wire, two of the high melting point solder balls 4ca signal line connected to the power supply potential metal plate 3a inside the through hole, also respectively two of the high melting point solder balls 4aa for connection connected power lines, two of the high melting point solder balls 4ca signal wiring connected to the through hole of the ground metal plate 3b arranged so as not to contact with the metal plate 3.

(c)次に、図4(c)に示されるように、(a)にて作製された半導体素子5が実装された基板2aと基板2bに、(b)にて作製された電源電位金属板3aと接地電位金属板3bを実装する。 (C) Next, as shown in FIG. 4 (c), the substrate 2a and the substrate 2b which is a semiconductor element 5 which is manufactured is mounted in (a), the power supply potential metal made by (b) implementing the plate 3a to the ground potential metal plate 3b.

(d)次に、図4(d)に示されるように、(c)にて作製された基板2aの上に基板2bを半導体素子5が対面するように、基板2bを反転して積層する。 (D) Next, as shown in FIG. 4 (d), the semiconductor element 5 to the substrate 2b on the fabricated substrate 2a is to face, laminating inverting the substrate 2b at (c) .

(e)最後に、図4(e)に示されるように、(d)にて積層して作製した基板2aおよび基板2bをリフローにより接合し、その後、隣接する半導体パッケージ基板2の層間に封止樹脂6を配置する。 To (e) Finally, as shown in FIG. 4 (e), the substrate 2a and substrate 2b was prepared by laminating at (d) joined by reflow, then sealed between the layers of the semiconductor package substrate 2 adjacent placing the sealing resin 6.

このようにして積層型半導体パッケージ1の外部接続用導体バンプ7上に実装される構造が作製される。 Such structure to be mounted is fabricated to on the external connection conductor bumps 7 of the stacked semiconductor package 1.

なお、本発明は上述の実施の形態および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。 The present invention is not limited to the embodiments and examples above embodiment, and various modifications as long as it is within the range not departing from the gist of the present invention are possible.

また、上記実施の形態の説明において上下左右という用語は、単に図面上の位置関係を説明するために用いたものであり、実際の使用時における位置関係を意味するものではない。 Further, the term vertically and horizontally in the description of the above embodiments are merely used for explaining the positional relationship of the drawing, and does not mean the positional relation in actual use.

本発明の積層型半導体パッケージの実施の形態の一例を示す断面図である。 An example of an embodiment of a stacked semiconductor package of the present invention is a cross-sectional view illustrating. 図1に示す積層型半導体パッケージの平面図である。 It is a plan view of a stacked semiconductor package shown in FIG. 本発明の積層型半導体パッケージの実施の形態の他の例を示す平面図である。 Another example of embodiment of the stacked semiconductor package of the present invention is a plan view showing. 図1に示す積層型半導体パッケージの製造方法の一部を示す断面図である。 It is a sectional view showing a part of the manufacturing method of the stacked semiconductor package shown in FIG. 従来の積層型半導体パッケージの例を示す断面図である。 It is a cross-sectional view showing an example of a conventional stacked semiconductor package.

符号の説明 DESCRIPTION OF SYMBOLS

1:積層型半導体パッケージ2a :(半導体パッケージの)基板2b :(半導体パッケージの)基板3a :電源配線接続用の接続導体に接続されている金属板(電源電位金属板) 1: stacked semiconductor packages 2a :( semiconductor package) of the substrate 2b :( semiconductor package) substrate 3a: a metal plate that is connected to the connecting conductor of the power supply wiring connection (power supply potential metal plate)
3b :接地配線接続用の接続導体に接続されている金属板(接地電位金属板) 3b: a metal plate that is connected to a connection conductor for ground wire connection (ground metal plate)
4a :隣接する半導体パッケージの電源配線同士を接続する接続導体(電源用接続導体) 4a: connection conductor for connecting the power supply wiring of the adjacent semiconductor package (power connection conductor)
4b :隣接する半導体パッケージの接地配線同士を接続する接続導体(接地用接続導体) 4b: connection conductor for connecting the ground line of adjacent semiconductor packages (ground connection conductor)
4c :隣接する半導体パッケージの信号配線同士を接続する接続導体(信号用接続導体) 4c: connecting conductor connecting the signal lines of adjacent semiconductor packages (signal connection conductors)
4aa:電源配線接続用高融点半田ボール4ab:電源配線接続用低融点半田ペースト4ba:接地配線接続用高融点半田ボール4bb:接地配線接続用低融点半田ペースト4ca:信号配線接続用高融点半田ボール4cb:信号配線接続用低融点半田ペースト5:半導体素子6:樹脂7:外部接続用導体バンプ 4aa: power supply wiring for connecting the high melting point solder balls 4ab: power supply wiring for connecting the low melting point solder paste 4ba: ground wiring connecting the high melting point solder balls 4bb: low melting point solder paste 4ca ground wire connection: high melting point solder balls signal wiring connection 4cb: signal lines for connecting the low melting point solder paste 5: semiconductor element 6: resin 7: conductor bump for external connection
8:実装基板 8: mounting board

Claims (6)

  1. 複数個の半導体パッケージを積層してなる積層型半導体パッケージにおいて、隣接する前記半導体パッケージの電源配線同士および接地配線同士を接続導体によって接続するとともに、電源配線接続用と接地配線接続用の前記接続導体を交互に並べて複数配設しており、該接続導体は短冊形状であり、 該短冊形状の接続導体の長辺が上下に位置するように配置し、上下互いに対向するそれぞれの前記長辺隣接する前記半導体パッケージの電源配線同士または接地配線同士接続するとともに電源配線接続用の前記接続導体および接地配線接続用の前記接続導体の表面が対面するように複数配設されていることを特徴とする積層型半導体パッケージ。 In the stacked semiconductor package formed by stacking a plurality of semiconductor packages, as well as connected by a connecting conductor power wirings and ground wirings of the semiconductor package adjacent to the connection conductor for grounding wire connecting the power source wiring connected and arranging a plurality of side by side alternately, the connecting conductors are strip-shaped, adjacent each of the long sides the long side of the connecting conductors of the strip shape are arranged so as to be positioned vertically, up and down opposite to each other wherein said connecting conductor and the surface of the connection conductor for grounding wire connection for the power supply wiring connection as well as connected to the power source wirings or the ground wirings of the semiconductor package is more disposed to face to the stacked semiconductor package to be.
  2. 前記接続導体は、金属バンプの周囲に低融点半田を溶着させて形成されていることを特徴とする請求項1記載の積層型半導体パッケージ。 The connecting conductors are stacked semiconductor package according to claim 1, characterized by being formed by welding the low melting point solder around the metal bump.
  3. 前記接続導体は、誘電率の高い樹脂によって取り囲まれていることを特徴とする請求項1または2記載の積層型半導体パッケージ。 The connecting conductors are stacked semiconductor package according to claim 1, wherein that it is surrounded by high dielectric constant resin.
  4. 隣接する前記半導体パッケージの層間に、前記半導体パッケージの表面と平行に2枚の金属板が対面させて配置され、該金属板は、電源配線接続用の前記接続導体および接地配線接続用の前記接続導体にそれぞれ接続されていることを特徴とする請求項1乃至3のいずれかに記載の積層型半導体パッケージ。 Between the layers of the semiconductor package adjacent the parallel to the semiconductor package surface two metal plates disposed so as to face, the metal plate, the connecting conductor and the connection for grounding wire connection for the power supply wiring connection the stacked semiconductor package according to any one of claims 1 to 3, characterized in that it is connected to the conductor.
  5. 前記金属板の間に誘電率の高い樹脂を配置したことを特徴とする請求項4記載の積層型半導体パッケージ。 The stacked semiconductor package according to claim 4, characterized in that a high dielectric constant resin in the metal plates.
  6. 請求項1乃至5のいずれかに記載の積層型半導体パッケージに、半導体素子を含む電子部品が搭載されて成る電子装置。 The stacked semiconductor package according to any one of claims 1 to 5, the electronic device the electronic components, which are mounted including a semiconductor element.
JP2008018809A 2008-01-30 2008-01-30 Stacked semiconductor package and electronics Active JP5153364B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008018809A JP5153364B2 (en) 2008-01-30 2008-01-30 Stacked semiconductor package and electronics

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008018809A JP5153364B2 (en) 2008-01-30 2008-01-30 Stacked semiconductor package and electronics

Publications (2)

Publication Number Publication Date
JP2009182087A true JP2009182087A (en) 2009-08-13
JP5153364B2 true JP5153364B2 (en) 2013-02-27

Family

ID=41035841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008018809A Active JP5153364B2 (en) 2008-01-30 2008-01-30 Stacked semiconductor package and electronics

Country Status (1)

Country Link
JP (1) JP5153364B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5333077B2 (en) * 2009-09-07 2013-11-06 新神戸電機株式会社 Resin molding
JP5991750B2 (en) * 2012-09-10 2016-09-14 キヤノン株式会社 The stacked semiconductor device and the printed circuit board
JP6295863B2 (en) 2014-07-16 2018-03-20 富士通株式会社 Method of manufacturing an electronic component, electronic devices and electronic devices
JP2016143853A (en) * 2015-02-05 2016-08-08 富士通株式会社 Layered semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2944449B2 (en) * 1995-02-24 1999-09-06 日本電気株式会社 Semiconductor package and a method of manufacturing the same
JP4280179B2 (en) * 2004-02-27 2009-06-17 新光電気工業株式会社 Stacked semiconductor device
JP4491338B2 (en) * 2004-12-27 2010-06-30 新光電気工業株式会社 Semiconductor device substrate and a semiconductor device
JP2006344787A (en) * 2005-06-09 2006-12-21 Canon Inc Semiconductor device
JP2008004853A (en) * 2006-06-26 2008-01-10 Elpida Memory Inc Laminated semiconductor device, and module

Also Published As

Publication number Publication date Type
JP2009182087A (en) 2009-08-13 application

Similar Documents

Publication Publication Date Title
US5281151A (en) Semiconductor chip carrier, module having same chip carrier mounted therein, and electronic device incorporating same module
US5858815A (en) Semiconductor package and method for fabricating the same
US20040056341A1 (en) Semiconductor device, semiconductor package member, and semiconductor device manufacturing method
US6483714B1 (en) Multilayered wiring board
US20050168961A1 (en) Stereoscopic electronic circuit device, and relay board and relay frame used therein
US6037665A (en) Mounting assembly of integrated circuit device and method for production thereof
US20020017700A1 (en) Multilayer capacitor, semiconductor device, and electrical circuit board
US20040184219A1 (en) Assembly of semiconductor device, interposer and substrate
US6410366B1 (en) Semiconductor device and manufacturing method thereof, circuit board and electronic equipment
US7807499B2 (en) Stacked module and manufacturing method thereof
US20070064375A1 (en) Ceramic capacitor
US20040183213A1 (en) Semiconductor packaging substrate and method of producing the same
US7335995B2 (en) Microelectronic assembly having array including passive elements and interconnects
US20050263874A1 (en) Semiconductor package, method of production of same, and semiconductor device
US7038309B2 (en) Chip package structure with glass substrate
US20110316119A1 (en) Semiconductor package having de-coupling capacitor
JPH09116091A (en) Hybrid integrated circuit device
US20110169170A1 (en) Semiconductor device
JP2003110084A (en) Semiconductor device
US20040194999A1 (en) Wiring board, method for manufacturing a wiring board and electronic equipment
JP2004304159A (en) Intermediate substrate, intermediate substrate with semiconductor element, substrate with intermediate substrate, and structure composed of semiconductor element, intermediate substrate, and substrate
US20100265682A1 (en) Semiconductor Chip Package with Undermount Passive Devices
US7321166B2 (en) Wiring board having connecting wiring between electrode plane and connecting pad
JP2002204077A (en) Wiring substrate, wiring substrate main body, and chip capacitor
US20080230886A1 (en) Stacked package module

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20100715

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20120131

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Written amendment

Effective date: 20120402

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Written amendment

Effective date: 20121002

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121204

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20151214