JP5151317B2

JP5151317B2 - Surface emitting semiconductor laser device and manufacturing method thereof

Info

Publication number: JP5151317B2
Application number: JP2007221276A
Authority: JP
Inventors: 淳櫻井; 昌宏吉川
Original assignee: Fuji Xerox Co Ltd; Fujifilm Business Innovation Corp
Current assignee: Fujifilm Business Innovation Corp
Priority date: 2007-08-28
Filing date: 2007-08-28
Publication date: 2013-02-27
Anticipated expiration: 2027-08-28
Also published as: JP2009054855A

Description

本発明は、光情報処理あるいは高速光通信の光源として利用される面発光型半導体レーザ装置およびその製造方法に関する。 The present invention relates to a surface emitting semiconductor laser device used as a light source for optical information processing or high-speed optical communication, and a method for manufacturing the same.

近年、光通信や光記録等の技術分野において、面発光型半導体レーザ（Vertical-Cavity Surface-Emitting Laser：以下ＶＣＳＥＬと呼ぶ）への関心が高まっている。ＶＣＳＥＬは、しきい値電流が低く消費電力が小さい、円形の光スポットが容易に得られる、ウエハ状態での評価や光源の二次元アレイ化が可能であるといった、端面発光型半導体レーザにはない優れた特長を有する。これらの特長を生かし、通信分野における光源としての需要がとりわけ期待されている。 In recent years, interest in a surface-emitting semiconductor laser (Vertical-Cavity Surface-Emitting Laser: hereinafter referred to as VCSEL) has increased in technical fields such as optical communication and optical recording. VCSELs are not available in edge-emitting semiconductor lasers that have low threshold currents, low power consumption, can easily obtain a circular light spot, and can be evaluated in a wafer state or a two-dimensional array of light sources. Has excellent features. Taking advantage of these features, demand as a light source in the communication field is particularly expected.

ＶＣＳＥＬの信頼性を向上させ、かつ動作寿命を改善させるため、ＶＣＳＥＬを外部の水分や湿気から保護する技術が幾つか開示されている。例えば、特許文献１は、基板上にメサエッチングを行い、２つのＬＥＤをつながったままの状態にし、エッチングにより露出されたＡｌ含有量の多い閉じ込め層を６００℃で５分間酸化させ、自然酸化膜パッシベーション膜を形成した後にシンギュレーションを行っている。 In order to improve the reliability of the VCSEL and improve the operating life, several techniques for protecting the VCSEL from external moisture and moisture have been disclosed. For example, in Patent Document 1, mesa etching is performed on a substrate to keep two LEDs connected, and a confinement layer having a high Al content exposed by etching is oxidized at 600 ° C. for 5 minutes to form a natural oxide film Singulation is performed after the passivation film is formed.

特許文献２は、ＶＣＳＥＬの表面から酸化された領域まで延びるエッチング加工された穴を、湿気浸透防護壁により覆うことで、穴に対する湿気の侵入を阻止している。この防護壁は、好ましくは３００ｎｍ以上の厚さを有する窒化珪素層を用いている。 In Patent Document 2, a hole that has been etched from the surface of the VCSEL to the oxidized region is covered with a moisture permeation protection wall, thereby preventing moisture from entering the hole. The protective wall preferably uses a silicon nitride layer having a thickness of 300 nm or more.

特許文献３は、メサ状に加工が施され、メサ状の側面からＡｌを主成分としてなる半導体層を選択酸化して酸化狭窄構造が形成された半導体レーザにおいて、酸化狭窄構造が形成されたメサの最上面よりも高さが高い材料層が半導体基板上にさらに設けられている。これにより、応力による破損あるいは欠陥を防止する。 Patent Document 3 discloses a mesa in which an oxide constriction structure is formed in a semiconductor laser in which an oxide constriction structure is formed by selectively oxidizing a semiconductor layer mainly composed of Al from a mesa side surface. A material layer having a height higher than that of the uppermost surface is further provided on the semiconductor substrate. This prevents damage or defects due to stress.

特許文献４は、チップ周囲の多層膜反射鏡を除去し、外周溝を形成し、外周溝によって露出されたパッド形成領域の側面および表面のすべての領域が絶縁膜によって覆われている。これにより、パッド形成領域表面のコンタクト層が外部からの水分や湿気の影響を受けることがなくなる。これにより、コンタクト層が変性または腐食し、それに伴いコンタクト層上の絶縁層が剥離したり、電極配線が断線することが防止される。 In Patent Document 4, the multilayer mirror around the chip is removed, an outer peripheral groove is formed, and the side surface of the pad forming region exposed by the outer peripheral groove and the entire surface area are covered with an insulating film. Thereby, the contact layer on the surface of the pad forming region is not affected by moisture or moisture from the outside. Thereby, the contact layer is denatured or corroded, and accordingly, the insulating layer on the contact layer is prevented from peeling off or the electrode wiring is prevented from being disconnected.

特開２０００−２０８８１1号JP 2000-208811 A 特開２００３−２０４１１７号JP 2003-204117 A 特開２００５−１９１２６０号JP-A-2005-191260 特開２００７−１７３５１３号JP 2007-173513 A

ＶＣＳＥＬは、ベアチップ状態で高温高湿下(８５℃、８５％など)で駆動すると、室温低湿度下で駆動した場合よりも寿命が短くなる傾向がある。その一因として、ｐ型のＧａＡｓコンタクト層の変成による上部電極の断線に至る故障モードがある。このような故障を防止する方法として、特許文献４に示すように、パッド形成領域の側面および表面のすべての領域を絶縁膜により覆う構造がある。この構造は、ＧａＡｓコンタクト層を外部から保護しコンタクト層への水分の浸入を抑制するため、コンタクト層の変成を効果的に防止することができる。 When the VCSEL is driven in a bare chip state under high temperature and high humidity (85 ° C., 85%, etc.), the lifetime tends to be shorter than when it is driven under room temperature and low humidity. One of the causes is a failure mode that leads to disconnection of the upper electrode due to the transformation of the p-type GaAs contact layer. As a method for preventing such a failure, as disclosed in Patent Document 4, there is a structure in which all regions on the side surface and the surface of the pad formation region are covered with an insulating film. Since this structure protects the GaAs contact layer from the outside and suppresses the intrusion of moisture into the contact layer, the contact layer can be effectively prevented from being transformed.

しかしながら、ＶＣＳＥＬの表面の大部分が熱伝導性の低い絶縁層により覆われているため、ＶＣＳＥＬの発光部から発生する熱を効率よく外部に放熱することができなかった。この結果、ＶＣＳＥＬの温度上昇に伴い光出力の低下を招くことがあった。 However, since most of the surface of the VCSEL is covered with an insulating layer having low thermal conductivity, heat generated from the light emitting portion of the VCSEL cannot be efficiently radiated to the outside. As a result, there is a case where the light output is lowered as the temperature of the VCSEL increases.

本発明は、上記従来の課題を解決するために成されたものであり、放熱性に優れ、光出力の低下を抑制する面発光型半導体レーザ装置およびその製造方法を提供することを目的とする。 The present invention has been made to solve the above-described conventional problems, and an object of the present invention is to provide a surface-emitting type semiconductor laser device that is excellent in heat dissipation and suppresses a decrease in light output and a method for manufacturing the same. .

本発明に係る面発光型半導体レーザ装置は、基板上に、少なくとも第１導電型の第１の半導体多層膜、活性領域、および第1の半導体多層膜とともに共振器を構成する第２導電型の第２の半導体多層膜を含む半導体層が積層され、レーザ光を出射する発光部とパッド形成領域とが前記半導体層に形成された溝によって分離され、さらに前記パッド形成領域の外縁に、前記半導体層をエッチングした外周溝が形成されたものであって、前記パッド形成領域には、第２の半導体多層膜上に形成された絶縁膜を介して電極パッドが形成され、前記電極パッドから離間し、かつ前記パッド形成領域から前記外周溝の側面を延在する金属膜が形成される。 A surface-emitting type semiconductor laser device according to the present invention includes a second conductivity type that forms a resonator together with at least a first semiconductor multilayer film of the first conductivity type, an active region, and a first semiconductor multilayer film on a substrate. A semiconductor layer including a second semiconductor multilayer film is stacked, a light emitting portion that emits laser light and a pad formation region are separated by a groove formed in the semiconductor layer, and further, the semiconductor is formed on an outer edge of the pad formation region. An outer peripheral groove formed by etching a layer is formed, and an electrode pad is formed in the pad forming region via an insulating film formed on the second semiconductor multilayer film, and is separated from the electrode pad. A metal film extending from the pad forming region to the side surface of the outer peripheral groove is formed.

好ましくは前記金属膜は、第１の半導体多層膜と電気的に接続する第１のコンタクト部と第２の半導体多層膜と電気的に接続する第２のコンタクト部を含む。好ましくは前記パッド形成領域の半導体層上には上方に突出した段差部が形成され、前記金属膜は、前記絶縁膜を介して前記段差部を覆い、前記金属膜は、前記発光部に形成された上部電極の位置よりも高い。 Preferably, the metal film includes a first contact portion electrically connected to the first semiconductor multilayer film and a second contact portion electrically connected to the second semiconductor multilayer film. Preferably, a stepped portion protruding upward is formed on the semiconductor layer of the pad forming region, the metal film covers the stepped portion through the insulating film, and the metal film is formed on the light emitting portion. Higher than the position of the upper electrode.

発光部の半導体層上には、環状電極と環状電極の露出部を覆う保護膜が形成され、前記段差部は、前記環状電極と同一の金属および前記保護膜と同一の膜との積層を含むことができる。好ましくは、金属膜は、前記電極パッドを取り囲むように前記パッド形成領域に配置されている。 A protective film that covers the annular electrode and the exposed portion of the annular electrode is formed on the semiconductor layer of the light emitting part, and the stepped portion includes a stack of the same metal as the annular electrode and the same film as the protective film. be able to. Preferably, the metal film is disposed in the pad forming region so as to surround the electrode pad.

金属膜の第２のコンタクト部は、パッド形成領域に形成された前記絶縁膜によって第２の半導体多層膜が露出された領域であることができ、あるいは外周溝の側面に露出された第２の半導体多層膜の領域であることができる。また、金属膜の第１のコンタクト部は、前記外周溝の側面に露出された第１の半導体多層膜の領域であることができる。 The second contact portion of the metal film may be a region where the second semiconductor multilayer film is exposed by the insulating film formed in the pad formation region, or the second contact portion exposed on the side surface of the outer peripheral groove. It can be a region of a semiconductor multilayer film. The first contact portion of the metal film may be a region of the first semiconductor multilayer film exposed on the side surface of the outer peripheral groove.

好ましくは、基板は第１導電型を有し、前記外周溝は、基板に至る深さを有し、前記金属膜は、前記外周溝によって露出された基板まで延在する。金属膜は、例えばＡｕ、ＰｔまたはＴｉのいずれかを含む熱伝導性の高い金属材料から構成される。また、外周溝は、基板を切断するときのダイシング領域であることができる。好ましくは第１および第２の半導体多層膜は、Ａｌを含むＩＩＩ−Ｖ族半導体層から構成され、第２の半導体多層膜は、ＧａＡｓコンタクト層を含む。好ましくは、発光部は、ポストまたはメサであり、Ａｌを含む半導体層の一部が選択的に酸化された電流狭窄層を含む。 Preferably, the substrate has a first conductivity type, the outer peripheral groove has a depth reaching the substrate, and the metal film extends to the substrate exposed by the outer peripheral groove. The metal film is made of a metal material having high thermal conductivity including, for example, any one of Au, Pt, and Ti. Further, the outer peripheral groove may be a dicing area when cutting the substrate. Preferably, the first and second semiconductor multilayer films are composed of a group III-V semiconductor layer containing Al, and the second semiconductor multilayer film includes a GaAs contact layer. Preferably, the light emitting portion is a post or a mesa and includes a current confinement layer in which a part of the semiconductor layer containing Al is selectively oxidized.

本発明に係る面発光型半導体レーザ装置の製造方法は、基板上に、少なくとも第１導電型の第１の半導体多層膜、活性領域、および第1の半導体多層膜とともに共振器を構成する第２導電型の第２の半導体多層膜を含む半導体層を積層するステップと、前記半導体層をエッチングし、発光部とパッド形成領域とを規定する第１の溝を形成するステップと、前記半導体をエッチングし、前記パッド形成領域の外縁に少なくとも第１の半導体多層膜に至る深さの第２の溝を形成するステップと、第１の溝および第２の溝を含む前記半導体層上に絶縁膜を形成するステップと、前記絶縁膜をパターニングするステップと、前記パッド形成領域上に電極パッドを形成するとともに、前記電極パッドから離間されかつ前記第２の溝の側面を延在する金属膜を形成するステップとを含む。 The method of manufacturing the surface-emitting type semiconductor laser device according to the present invention includes a second configuration in which a resonator is formed on a substrate together with at least a first conductivity type first semiconductor multilayer film, an active region, and a first semiconductor multilayer film. Laminating a semiconductor layer including a second semiconductor multilayer film of conductive type, etching the semiconductor layer to form a first groove defining a light emitting portion and a pad formation region, and etching the semiconductor Forming a second groove having a depth reaching at least the first semiconductor multilayer film at an outer edge of the pad forming region; and an insulating film on the semiconductor layer including the first groove and the second groove. Forming a metal layer, patterning the insulating film, forming an electrode pad on the pad forming region, and separating from the electrode pad and extending a side surface of the second groove Forming a step.

好ましくは絶縁膜をパターニングするステップは、前記パッド形成領域上の絶縁膜の一部を除去し、第２の半導体多層膜を露出させるステップを含み、前記金属膜は、当該露出された第２の半導体多層膜に電気的に接続される。製造方法はさらに、前記パッド形成領域の前記半導体層上に上方に突出する段差部を形成するステップを含み、前記金属膜は、前記絶縁膜を介して前記段差部を覆うようにしてもよい。製造方法はさらに、発光部の半導体層上に環状電極と環状電極の露出部を覆う保護膜を形成するステップを含み、前記段差部は、前記環状電極と同一の金属および前記保護膜と同一の膜との積層であることができる。 Preferably, the step of patterning the insulating film includes a step of removing a part of the insulating film on the pad forming region and exposing the second semiconductor multilayer film, wherein the metal film is formed by exposing the exposed second film. It is electrically connected to the semiconductor multilayer film. The manufacturing method may further include forming a stepped portion protruding upward on the semiconductor layer in the pad forming region, and the metal film may cover the stepped portion with the insulating film interposed therebetween. The manufacturing method further includes the step of forming a protective film covering the annular electrode and the exposed portion of the annular electrode on the semiconductor layer of the light emitting part, wherein the stepped part is the same metal as the annular electrode and the same as the protective film It can be a laminate with a film.

本発明によれば、パッド形成領域から外周溝の側面まで延在する金属膜を形成することで、発光部で発熱された熱を効率よく放熱させることできる。さらに、金属膜により第１の半導体層と第２の半導体層とを電気的に接続することで、外部から侵入した水分により外周溝の側面に電流が流れるのが抑制され、これは、半導体層の変成の防止に効果的である。 According to the present invention, by forming the metal film extending from the pad formation region to the side surface of the outer peripheral groove, the heat generated in the light emitting portion can be efficiently radiated. Furthermore, by electrically connecting the first semiconductor layer and the second semiconductor layer with the metal film, current flowing into the side surface of the outer peripheral groove due to moisture entering from the outside is suppressed. It is effective in preventing metamorphosis.

以下、本発明を実施するための最良の形態について図面を参照して説明する。 The best mode for carrying out the present invention will be described below with reference to the drawings.

図１は、複数のＶＣＳＥＬが形成されたウエハの平面図を示し、図２は本発明の第１の実施例に係るＶＣＳＥＬの平面図、図３は図２のＡ−Ａ線断面図である。ウエハＷには、図１に示すように、複数のＶＣＳＥＬ１００が形成され、各ＶＣＳＥＬ１００は、スクライブライン（またはダイシング面）Ｓに沿ってスクライブ装置またはダイシング装置より矩形状に切断される。 FIG. 1 is a plan view of a wafer on which a plurality of VCSELs are formed, FIG. 2 is a plan view of the VCSEL according to the first embodiment of the present invention, and FIG. 3 is a cross-sectional view taken along line AA of FIG. . As shown in FIG. 1, a plurality of VCSELs 100 are formed on the wafer W, and each VCSEL 100 is cut along a scribe line (or dicing surface) S into a rectangular shape by a scribe device or a dicing device.

ＶＣＳＥＬ１００は、図２および図３に示すように、ｎ型のＧａＡｓ基板１０２の裏面にｎ側の下部電極１５０を含み、さらに基板１０２上に、ｎ型のＧａＡｓバッファ層１０４、ｎ型のＡｌＧａＡｓの半導体多層膜からなる下部ＤＢＲ（Distributed Bragg Reflector:分布ブラッグ型反射鏡）１０６、活性領域１０８、ｐ型のＡｌＡｓからなる電流狭窄層１１０、ｐ型のＡｌＧａＡｓの半導体多層膜からなる上部ＤＢＲ１１２、ｐ型のＧａＡｓコンタクト層１１４を含む半導体層が積層されている。 As shown in FIGS. 2 and 3, the VCSEL 100 includes an n-side lower electrode 150 on the back surface of the n-type GaAs substrate 102, and an n-type GaAs buffer layer 104 and an n-type AlGaAs layer on the substrate 102. Lower DBR (Distributed Bragg Reflector) 106 made of semiconductor multilayer film, active region 108, current confinement layer 110 made of p-type AlAs, upper DBR 112 made of p-type AlGaAs semiconductor multilayer film, p-type A semiconductor layer including the GaAs contact layer 114 is laminated.

基板上には、半導体層をエッチングして形成されたリング状の溝１１６が形成されている。溝１１６は、コンタクト層１１４から下部ＤＢＲ１０６の一部に到達する深さを有し、溝１１６により、レーザ光の発光部である円筒状のポストＰが規定されている。ポストＰは、下部ＤＢＲ１０６と上部ＤＢＲ１１２により共振器構造を形成し、これらの間に、活性領域１０８および電流狭窄層１１０を介在させている。電流狭窄層１１０は、ポストＰの側面において露出されたＡｌＡｓを選択的に酸化させた酸化領域と酸化領域によって包囲された導電性領域を含み、導電性領域内に電流および光の閉じ込めを行う。 A ring-shaped groove 116 formed by etching the semiconductor layer is formed on the substrate. The groove 116 has a depth that reaches a part of the lower DBR 106 from the contact layer 114, and the groove 116 defines a cylindrical post P that is a laser light emitting part. The post P forms a resonator structure with the lower DBR 106 and the upper DBR 112, and the active region 108 and the current confinement layer 110 are interposed therebetween. The current confinement layer 110 includes an oxidized region obtained by selectively oxidizing AlAs exposed on the side surface of the post P and a conductive region surrounded by the oxidized region, and confines current and light in the conductive region.

基板上にはさらに、溝１１６によってポストＰと隔てられたパッド形成領域１１８が形成されている。パッド形成領域１１８は、ポストＰと同一の半導体層を含むものであり、パッド形成領域１１８の外縁には、ダイシング領域に対応する外周溝１４０が形成されている。外周溝１４０は、コンタクト層１１４から基板１０２の表面または基板１０２の一部にまで到達する深さを有している。外周溝１４０は、一定の幅を有し、この幅はダイシング装置のカーフ幅よりも大きく、基板１０２はダイシングＳで切断される。 A pad forming region 118 separated from the post P by a groove 116 is further formed on the substrate. The pad forming region 118 includes the same semiconductor layer as the post P, and an outer peripheral groove 140 corresponding to the dicing region is formed on the outer edge of the pad forming region 118. The outer peripheral groove 140 has a depth that reaches the surface of the substrate 102 or a part of the substrate 102 from the contact layer 114. The outer peripheral groove 140 has a certain width, which is larger than the kerf width of the dicing apparatus, and the substrate 102 is cut by the dicing S.

溝１１６を覆う基板上面にパターニングされた層間絶縁膜１２０が形成されている。層間絶縁膜１２０は、ポストＰの頂部および側面、溝１１６、パッド形成領域１１８の側面および表面を覆っている。層間絶縁膜１２０は、公知のフォトリソ工程によりパターニングされ、ポストＰの頂部の層間絶縁膜１２０には、リング状のコンタクトホールが形成され、コンタクト層１１４を露出させている。 A patterned interlayer insulating film 120 is formed on the upper surface of the substrate covering the trench 116. The interlayer insulating film 120 covers the top and side surfaces of the post P, the trench 116, and the side surfaces and surface of the pad forming region 118. The interlayer insulating film 120 is patterned by a known photolithography process, and a ring-shaped contact hole is formed in the interlayer insulating film 120 on the top of the post P to expose the contact layer 114.

ポストＰの頂部には、層間絶縁膜１２０を介してｐ側の上部電極１３０が形成され、上部電極１３０は、コンタクトホールを介してコンタクト層１１４にオーミック接続されている。上部電極１３０の中央には、レーザ光の出射領域を規定する円形状の開口１３２が形成されている。開口１３２は、レーザ光の出射窓を規定し、出射窓は層間絶縁膜１２０によって塞がれ、ＧａＡｓコンタクト層１１４が外部に露出されないように保護されている。 A p-side upper electrode 130 is formed on the top of the post P via an interlayer insulating film 120, and the upper electrode 130 is ohmically connected to the contact layer 114 via a contact hole. In the center of the upper electrode 130, a circular opening 132 that defines a laser light emission region is formed. The opening 132 defines a laser light emission window, which is blocked by the interlayer insulating film 120 and protected so that the GaAs contact layer 114 is not exposed to the outside.

パッド形成領域１１８には、外周溝１４０に隣接する外縁を除き、ほぼ全面に層間絶縁膜１２０が形成されている。層間絶縁膜１２０上には、図２に示すような円形状の電極パッド１３４が形成され、電極パッド１３４は、溝１１６を延在する電極配線１３６を介してｐ側の上部電極１３０に接続されている。 In the pad forming region 118, the interlayer insulating film 120 is formed on almost the entire surface except for the outer edge adjacent to the outer peripheral groove 140. A circular electrode pad 134 as shown in FIG. 2 is formed on the interlayer insulating film 120, and the electrode pad 134 is connected to the p-side upper electrode 130 through an electrode wiring 136 extending through the groove 116. ing.

さらに、パッド形成領域１１８には、放熱用金属膜１３８が形成されている。放熱用金属膜１３８は、電極パッド１３４から離間し、電極パッド１３４を取り囲み、電極パッド１３４と電気的に絶縁されている。層間絶縁膜１２０は、上記したように外縁１２２においてコンタクト層１１４を露出するようにパターニングされており、放熱用金属膜１３８は、外縁１２２においてコンタクト層１１４とオーミック接続される。放熱用金属膜１３８はさらに、外縁１２２を超えて外周溝１４０の側面を延び、外周溝１４０によって露出された基板１０２の底面１０２ａまで延在する。放熱用金属膜１３８は、外周溝１４０の側面に露出されたｐ型の上部ＤＢＲ１１２、ｎ型の下部ＤＢＲ１０６およびｎ型の基板１０２を電気的に結合させ、それらを同電位にする。なお、基板１０２の底面１０２ａは、ダイシングされる領域に用いられる。 Further, a heat dissipation metal film 138 is formed in the pad formation region 118. The heat dissipation metal film 138 is separated from the electrode pad 134, surrounds the electrode pad 134, and is electrically insulated from the electrode pad 134. As described above, the interlayer insulating film 120 is patterned so as to expose the contact layer 114 at the outer edge 122, and the heat-dissipating metal film 138 is ohmically connected to the contact layer 114 at the outer edge 122. The heat radiating metal film 138 further extends beyond the outer edge 122 to the side surface of the outer peripheral groove 140 and extends to the bottom surface 102 a of the substrate 102 exposed by the outer peripheral groove 140. The heat-dissipating metal film 138 electrically couples the p-type upper DBR 112, the n-type lower DBR 106, and the n-type substrate 102 exposed on the side surface of the outer peripheral groove 140 so that they have the same potential. Note that the bottom surface 102a of the substrate 102 is used for a region to be diced.

好ましくは、放熱用金属膜１３８は、上部電極１３０や電極パッド１３４を形成するときに同時に形成される。放熱用金属膜１３８は、好ましくは、熱伝導性が高い金属材料から構成される。仮に、放熱用金属膜１３８を上部電極１３０および電極パッド１３４と同時に形成する場合には、金やチタン、またはこれらの積層金属から構成される。 Preferably, the heat dissipating metal film 138 is formed at the same time as the upper electrode 130 and the electrode pad 134 are formed. The heat dissipation metal film 138 is preferably made of a metal material having high thermal conductivity. If the heat radiating metal film 138 is formed simultaneously with the upper electrode 130 and the electrode pad 134, it is made of gold, titanium, or a laminated metal thereof.

ＶＣＳＥＬ１００は、ｐ側の上部電極１３０およびｎ側の下部電極１５０に順方向バイアス電圧が印加し、バイアス電流がしきい値を超えると発振し、上部電極１３０の開口１３２から基板１０２とほぼ垂直方向にレーザ光が出射される。レーザ光の発振によりポストＰにおいて熱が発生するが、この熱は、半導体層や基板等を介して外部に放熱される。本実施例の場合、パッド形成領域１１８の表面のかなりの面積に放熱用金属膜１３８が形成されているため、効率よく放熱が行われる。さらに、放熱用金属膜１３８を外周溝１４０の側面の半導体層および基板１０２の底面１０２ａに熱的に結合させることで、放熱特性が促進される。さらに、外周溝１４０の側面、すなわちパッド形成領域１１８の側面は、放熱用金属膜１３８により覆われるため、直接的な外気から保護される。また、放熱用金属膜１３８は、ｐ型のコンタクト層１１４から基板１０２に至る外周溝の側面に電位差を生じさせないため、コンタクト層１１４と基板１０２間に流れる電流による電気的化学反応によるコンタクト層等の腐食や、それに伴う層間絶縁膜の密着性の低下による剥離、電極パッド等の金属層の断線を抑制することができる。 The VCSEL 100 oscillates when a forward bias voltage is applied to the p-side upper electrode 130 and the n-side lower electrode 150 and the bias current exceeds a threshold value, and is substantially perpendicular to the substrate 102 from the opening 132 of the upper electrode 130. A laser beam is emitted. Heat is generated in the post P by the oscillation of the laser light, but this heat is radiated to the outside through the semiconductor layer, the substrate, and the like. In the case of the present embodiment, since the heat radiating metal film 138 is formed in a considerable area on the surface of the pad forming region 118, heat is efficiently radiated. Furthermore, heat dissipation characteristics are promoted by thermally coupling the heat dissipation metal film 138 to the semiconductor layer on the side surface of the outer peripheral groove 140 and the bottom surface 102a of the substrate 102. Furthermore, since the side surface of the outer peripheral groove 140, that is, the side surface of the pad forming region 118 is covered with the heat-dissipating metal film 138, it is protected from direct outside air. Further, since the heat radiating metal film 138 does not generate a potential difference on the side surface of the outer peripheral groove extending from the p-type contact layer 114 to the substrate 102, the contact layer or the like by an electrochemical reaction due to the current flowing between the contact layer 114 and the substrate 102, etc. Corrosion, peeling due to a decrease in adhesion of the interlayer insulating film, and disconnection of metal layers such as electrode pads can be suppressed.

このように本実施例によれば、外周溝１４０によって露出されたパッド形成領域１１８の側面およびその表面を放熱用金属膜１３８により覆い、エピタキシャル成長されたＧａＡｓおよびＡｌＧａＡｓを露出することなく、同時に、効率よく放熱を行うことが可能となる。このため、特に、高温高湿の環境下において、高い信頼性をもってＶＣＳＥＬを駆動することができる。 As described above, according to the present embodiment, the side surface and the surface of the pad forming region 118 exposed by the outer peripheral groove 140 are covered with the heat-dissipating metal film 138, and the epitaxially grown GaAs and AlGaAs are exposed at the same time. It is possible to dissipate heat well. Therefore, the VCSEL can be driven with high reliability, particularly in a high temperature and high humidity environment.

なお、基板１０２は、ダイシング面Ｓにより露出されるが、基板１０２は、エピタキシャル成長された半導体層と比較して耐湿性が高いため、必ずしも金属膜により保護する必要はない。また、上記実施例では、外周溝１４０を基板に至る深さとしたが、外周溝１４０は、下部ＤＢＲ１０６に到達する深さであってもよい。この場合、ポストＰを形成する溝１１６と同時に形成することができる。さらに、上記実施例では、単一のポストＰからレーザ光を出射する、シングルスポットのＶＣＳＥＬ１００の例を示したが、複数のポストＰを配列しそこからレーザ光を出射する、マルチスポットのＶＣＳＥＬアレイであっても良い。 Although the substrate 102 is exposed by the dicing surface S, the substrate 102 is not necessarily protected by a metal film because it has higher moisture resistance than an epitaxially grown semiconductor layer. In the above embodiment, the outer circumferential groove 140 has a depth reaching the substrate, but the outer circumferential groove 140 may have a depth reaching the lower DBR 106. In this case, it can be formed simultaneously with the groove 116 for forming the post P. Furthermore, in the above embodiment, an example of a single spot VCSEL 100 that emits laser light from a single post P has been shown, but a multi-spot VCSEL array that arranges a plurality of posts P and emits laser light therefrom. It may be.

図４は、マルチスポットタイプのＶＣＳＥＬを示している。ＶＣＳＥＬ１００ａは、基板１０２上は、４つのポストＰを直線状に配置している。各ポストＰは、溝１１６によって取り囲まれている。溝１１６より隔てられたパッド形成領域１１８には、ポストＰの上部電極１３０に接続された配線電極１３６と電極パッド１３４が形成されている。パッド形成領域１１８の外縁には、４つのポストＰ、配線電極１３６、および電極パッド１３４を取り囲むように矩形状の外周溝１４０が形成されている。外周溝１４０に隣接する外縁１２２ａは、コンタクト層１１４が露出される。放熱用金属膜１３８は、それぞれの電極パッド１３４から離間され、電極パッド１３４およびポストＰを取り囲むようにパッド形成領域１１８の表面を覆い、さらに外周溝１４０の側面にまで延びている。なお、アレイ上に形成されるポストの数は、４つに限るものではなく、さらにはポストが２次状に配列されたアレイであってもよい。 FIG. 4 shows a multi-spot type VCSEL. In the VCSEL 100a, four posts P are linearly arranged on the substrate 102. Each post P is surrounded by a groove 116. A wiring electrode 136 and an electrode pad 134 connected to the upper electrode 130 of the post P are formed in the pad forming region 118 separated from the groove 116. A rectangular outer peripheral groove 140 is formed on the outer edge of the pad forming region 118 so as to surround the four posts P, the wiring electrode 136, and the electrode pad 134. The contact layer 114 is exposed at the outer edge 122 a adjacent to the outer circumferential groove 140. The heat radiating metal film 138 is spaced from the respective electrode pads 134, covers the surface of the pad forming region 118 so as to surround the electrode pad 134 and the post P, and further extends to the side surface of the outer peripheral groove 140. The number of posts formed on the array is not limited to four, and may be an array in which the posts are arranged in a secondary shape.

次に、本発明の第１の実施例に係るＶＣＳＥＬの製造方法について図５ないし図７を参照して説明する。先ず、図５（ａ）に示すように、有機金属気相成長(ＭＯＣＶＤ)法により、ｎ型がＧａＡｓ基板１０２上に、キャリア濃度１×１０¹⁸ｃｍ^-3、膜厚０．２μｍ程度のｎ型ＧａＡｓバッファ層１０４を積層し、その上に、Ａｌ_0．9Ｇａ_0．1ＡｓとＡｌ_0．3Ｇａ_0．7Ａｓとをそれぞれの膜厚が媒質内波長の１／４となるように交互に４０．５周期積層したキャリア濃度１×１０¹⁸ｃｍ^-3で総膜厚が約４μｍとなる下部ｎ型ＤＢＲ１０６、アンドープ下部Ａｌ_0．5Ｇａ_0．5Ａｓスぺーサー層とアンドープ量子井戸活性層(膜厚９０ｎｍ、Ａｌ_0．11Ｇａ_0．89Ａｓ量子井戸層３層と膜厚５０ｎｍ、Ａｌ_0．3Ｇａ_0．7Ａｓ障壁層４層とで構成されている)とアンドープ上部Ａｌ_0．5Ｇａ_0．5Ａｓスぺーサー層とで構成された膜厚が媒質内波長となる活性領域１０８、ｐ型のＡｌＡｓ層１１０、その上にＡｌ_0．9Ｇａ_0．1ＡｓとＡｌ_0．3Ｇａ_0．7Ａｓとをそれぞれの膜厚が媒質内波長の１／４となるように交互に３０周期積層したキャリア濃度１×１０¹⁸ｃｍ^-3、総膜厚が約２μｍとなる上部ｐ型ＤＢＲ１１２、キャリア濃度１×１０¹⁹ｃｍ^-3となる膜厚１０ｎｍ程のｐ型のＧａＡｓコンタクト層１１４を順次積層する。 Next, a manufacturing method of the VCSEL according to the first embodiment of the present invention will be described with reference to FIGS. First, as shown in FIG. 5A, an n-type n-type substrate having a carrier concentration of 1 × 10 ¹⁸ cm ⁻³ and a film thickness of about 0.2 μm is formed on the GaAs substrate 102 by metal organic chemical vapor deposition (MOCVD). A type GaAs buffer layer 104 is laminated, and Al _0.9 Ga _0.1 As and Al _0.3 Ga _0.7 As are formed on the GaAs buffer layer 104 so that the thickness of each becomes 1/4 of the wavelength in the medium. Lower n-type DBR 106 with a carrier concentration of 1 × 10 ¹⁸ cm ⁻³ and a total film thickness of about 4 μm stacked alternately for 40.5 periods, undoped lower Al _0.5 Ga _0.5 As spacer layer and undoped quantum well Active layer (consisting of 90 nm, Al _0.11 Ga _0.89 As quantum well layer and 50 nm, Al _0.3 Ga _0.7 As barrier layer 4) and undoped upper Al thickness configured is the wavelength in the medium between _0.5 Ga _0.5 as spacer layer Sexual region 108, p-type AlAs layer 110, so that the respective film thicknesses and Al _0.9 Ga _0.1 As and Al _0.3 Ga _0.7 As thereon is ¼ of the wavelength in the medium The upper p-type DBR 112 having a carrier concentration of 1 × 10 ¹⁸ cm ⁻³ and a total film thickness of about 2 μm, and a p-type GaAs of about 10 nm having a carrier concentration of 1 × 10 ¹⁹ cm ^−3. Contact layers 114 are sequentially stacked.

原料ガスとしては、トリメチルガリウム、トリメチルアルミニウム、アルシン、ドーパント材料としてはｐ型用にシクロペンタジニウムマグネシウム、ｎ型用にシランを用い、成長時の基板温度は７５０℃とし、真空を破ることなく、原料ガスを順次変化し、連続して成膜を行った。また、詳しくは述べないが、ＤＢＲの電気的抵抗を下げるために、Ａｌ_0．9Ｇａ_0．1ＡｓとＡｌ_0．3Ｇａ_0．7Ａｓの界面にＡｌ組成を９０％から３０％に段階的に変化させた膜厚が９ｎｍ程度の領域を設けることも可能である。 The source gas is trimethylgallium, trimethylaluminum, arsine, the dopant material is cyclopentadinium magnesium for p-type, and silane for n-type. The substrate temperature during growth is 750 ° C. without breaking the vacuum. Then, the source gas was changed sequentially, and the film was formed continuously. Although not described in detail, in order to lower the electric resistance of the DBR, the Al composition is increased from 90% to 30% at the interface between Al _0.9 Ga _0.1 As and Al _0.3 Ga _0.7 As. It is also possible to provide a region having a thickness of about 9 nm that is changed according to the conditions.

次に、図５（ｂ）に示すように、フォトリソ工程により結晶成長層上にレジストマスクＲを形成し、塩素あるいは塩素および三塩化ホウ素をエッチングガスとして用いた反応性イオンエッチングにより下部ＤＢＲ１０６の途中までエッチングし、図５（ｃ）に示すように、環状の溝１１６を形成する。これにより、１０〜３０μｍ程度の径の円柱もしくは角柱の半導体柱（ポスト）Ｐと、その周囲にパッド形成領域１１８を形成する。 Next, as shown in FIG. 5B, a resist mask R is formed on the crystal growth layer by a photolithography process, and a reactive ion etching using chlorine or chlorine and boron trichloride as an etching gas is performed in the middle of the lower DBR 106. Etching is performed until an annular groove 116 is formed as shown in FIG. As a result, a cylindrical or prismatic semiconductor pillar (post) P having a diameter of about 10 to 30 μm and a pad forming region 118 are formed around the semiconductor pillar (post) P.

レジストＲを除去した後、図６（ｄ）に示すように、フォトリソ工程によりレジストマスクＲを形成し、塩素あるいは塩素および三塩化ホウ素をエッチングガスとして用いた反応性イオンエッチング、あるいは硫酸および過酸化水素水をエッチャントとして、パッド形成領域１１８の外縁に外周溝１４０を形成する。外周溝１４０は、基板１０２にまで達し、基板１０２の一部がダイシング領域１０２ａとして露出される。 After removing the resist R, as shown in FIG. 6D, a resist mask R is formed by a photolithography process, and reactive ion etching using chlorine or chlorine and boron trichloride as an etching gas, or sulfuric acid and peroxide. An outer peripheral groove 140 is formed on the outer edge of the pad forming region 118 using hydrogen water as an etchant. The outer peripheral groove 140 reaches the substrate 102, and a part of the substrate 102 is exposed as a dicing region 102a.

次に、図６（ｅ）に示すように、レジストマスクＲを除去した後、例えば３４０℃の水蒸気雰囲気に基板を一定時間晒し、酸化処理を行う。電流狭窄層１１０を構成するＡｌＡｓ層は、同じくその一部を構成するＡｌ_0．9Ｇａ_0．1Ａｓ層やＡｌ_0．3Ｇａ_0．7Ａｓ層と比べ著しく酸化速度が速いため、ポストＰの側面からポスト形状を反映した酸化領域１１０ａが形成され、酸化されずに残った非酸化領域が電流注入領域あるいは導電領域となる。 Next, as shown in FIG. 6E, after removing the resist mask R, the substrate is exposed to a steam atmosphere at, for example, 340 ° C. for a certain period of time to perform an oxidation treatment. The AlAs layer constituting the current confinement layer 110 has a significantly faster oxidation rate than the Al _0.9 Ga _0.1 As layer and the Al _0.3 Ga _0.7 As layer, which also constitute part of the current confinement layer 110. An oxidized region 110a reflecting the post shape is formed from the side surface of the substrate, and a non-oxidized region remaining without being oxidized becomes a current injection region or a conductive region.

次に、図６（ｆ）に示すように、プラズマＣＶＤ装置を用いて、溝１１６および外周溝１４０を含む基板全面にＳｉＮからなる層間絶縁膜１２０を蒸着する。その後、図７（ｇ）に示すように、通常のフォトリソ工程と六フッ化硫黄をエッチングガスを用いて層間絶縁膜１２０をエッチングし、ポストＰの頂部の層間絶縁膜１２０にリング状のコンタクトホール１２０ａを形成し、さらにパッド形成領域１１８の外縁１２２から外周溝１４０の層間絶縁膜１２０を除去し、コンタクト層１１４の一部を露出させる。 Next, as shown in FIG. 6F, an interlayer insulating film 120 made of SiN is deposited on the entire surface of the substrate including the groove 116 and the outer peripheral groove 140 using a plasma CVD apparatus. After that, as shown in FIG. 7G, the interlayer insulating film 120 is etched using a normal photolithography process and sulfur hexafluoride etching gas to form a ring-shaped contact hole in the interlayer insulating film 120 at the top of the post P. 120 a is formed, and the interlayer insulating film 120 in the outer peripheral groove 140 is removed from the outer edge 122 of the pad forming region 118 to expose a part of the contact layer 114.

次に、フォトリソ工程を用いてポストＰの頂部およびパッド形成領域１１８にレジストパターンを形成し、その上方からＥＢ蒸着機を用いて、ｐ側電極材料としてＡｕまたはＴｉを基板全面に１００〜１０００ｎｍ、望ましくは６００ｎｍ蒸着する。次に、リフトオフ工程によりレジストパターンが剥離され、この時、レジストパターン上のＡｕが取り除かれ、図７（ｈ）に示すように、上部電極１３０、電極パッド１３４、配線電極１３６および放熱用金属膜１３８が形成される。蒸着されるｐ側電極材料は、ピンホールを減少させるために、２層以上積層することが望ましい。 Next, a resist pattern is formed on the top of the post P and the pad formation region 118 using a photolithography process, and Au or Ti is used as a p-side electrode material from 100 to 1000 nm on the entire surface of the substrate by using an EB vapor deposition device from above. Desirably, 600 nm is deposited. Next, the resist pattern is peeled off by a lift-off process. At this time, Au on the resist pattern is removed, and as shown in FIG. 7H, the upper electrode 130, the electrode pad 134, the wiring electrode 136, and the heat dissipation metal film 138 is formed. The deposited p-side electrode material is preferably laminated in two or more layers in order to reduce pinholes.

上部電極１３０の開口１３２は、電流狭窄層１１０の開口と整合し、ポストＰの中央からレーザ光を出射させる。開口１３２の出射口径は３〜２０μｍぐらいが好ましい。放熱用金属膜１３８は、ｐ側電極材料により電極パッド１３４を取り囲むように形成され、外周溝１４０の側壁を通りダイシング領域１０２ａと接触し、電気的に接続される。放熱用金属膜１３８は、望ましくは１．２μｍ以上の厚さに蒸着する。また、基板１０２の裏面には、ｎ側電極としてＡｕ／Ｇｅが蒸着される。 The opening 132 of the upper electrode 130 is aligned with the opening of the current confinement layer 110 and emits laser light from the center of the post P. The exit aperture of the opening 132 is preferably about 3 to 20 μm. The heat radiating metal film 138 is formed by the p-side electrode material so as to surround the electrode pad 134, passes through the side wall of the outer peripheral groove 140, contacts the dicing region 102a, and is electrically connected. The heat dissipating metal film 138 is preferably deposited to a thickness of 1.2 μm or more. Further, Au / Ge is deposited on the back surface of the substrate 102 as an n-side electrode.

その後、アニール温度２５０℃〜５００℃、望ましくは３００℃〜４００℃で１０分間アニールを行う。尚、アニール時間は１０分に限定されるわけではなく、０〜３０分の間であればよい。また、蒸着方法としてＥＢ蒸着機に限定されるものではなく、抵抗加熱法、スパッタリング法、マグネトロンスパッタリング法、ＣＶＤ法を用いてもよい。また、アニール方法として通常の電気炉を用いた熱アニールに限定されるものではなく、赤外線によるフラッシュアニールやレーザアニール、高周波加熱、電子ビームによるアニール、ランプ加熱によるアニールにより、同等の効果を得ることも可能である。 Thereafter, annealing is performed at an annealing temperature of 250 ° C. to 500 ° C., desirably 300 ° C. to 400 ° C. for 10 minutes. The annealing time is not limited to 10 minutes, and may be between 0 and 30 minutes. Further, the deposition method is not limited to the EB deposition machine, and a resistance heating method, a sputtering method, a magnetron sputtering method, and a CVD method may be used. Also, the annealing method is not limited to thermal annealing using a normal electric furnace, and the same effect can be obtained by flash annealing using infrared rays, laser annealing, high-frequency heating, electron beam annealing, and lamp heating annealing. Is also possible.

最後に、基板のダイシング面Ｓすなわち露出領域１０２ａに沿って基板が切断され、個々のＶＣＳＥＬチップ１００を得ることができる。なお、上記製造方法は、好ましい一例であって、必ずしもこれに限定されるものではない。電流狭窄層の酸化工程は、外周溝１４０の形成後に行うようにしたが、これに限らず、溝１１６の形成後であって外周溝１４０の形成前に行うようにしてもよい。 Finally, the substrate is cut along the dicing surface S of the substrate, that is, the exposed region 102a, and individual VCSEL chips 100 can be obtained. In addition, the said manufacturing method is a preferable example, Comprising: It is not necessarily limited to this. Although the current confining layer oxidation step is performed after the outer peripheral groove 140 is formed, the present invention is not limited thereto, and may be performed after the formation of the groove 116 and before the outer peripheral groove 140 is formed.

次に、本発明の第２の実施例について説明する。第２の実施例に係るＶＣＳＥＬは、パッド形成領域の放熱用金属膜の高さを、ポストＰの上部電極よりも高くし、ポストＰの発光部を外部の衝撃や接触から保護する。 Next, a second embodiment of the present invention will be described. In the VCSEL according to the second embodiment, the height of the heat dissipation metal film in the pad formation region is made higher than that of the upper electrode of the post P, and the light emitting portion of the post P is protected from external impact and contact.

図８は、本発明の第２の実施例に係るＶＣＳＥＬのＡ−Ａ線断面図である。ＶＣＳＥＬ２００は、第１の実施例と同様に、基板上にポストＰとパッド形成領域１１８とを含む。ポストＰの頂部において、コンタクト層１１４上には、環状の電極２１０と環状の電極２１０により露出されたコンタクト層１１４を覆う保護膜２２０が形成されている。環状の電極２１０は、電流狭窄層１１０の開口と整合し、レーザ光を出射させる。ポストＰの頂部において、層間絶縁膜１２０には円形のコンタクトホールが形成され、環状の電極２１０および保護膜２２０が露出され、コンタクトホールを介してｐ側の上部電極２３０が環状の電極２１０に接続されている。 FIG. 8 is a sectional view taken along line AA of the VCSEL according to the second embodiment of the present invention. The VCSEL 200 includes a post P and a pad formation region 118 on the substrate, as in the first embodiment. On the top of the post P, on the contact layer 114, a protective film 220 is formed to cover the contact layer 114 exposed by the annular electrode 210 and the annular electrode 210. The annular electrode 210 is aligned with the opening of the current confinement layer 110 and emits laser light. At the top of the post P, a circular contact hole is formed in the interlayer insulating film 120, the annular electrode 210 and the protective film 220 are exposed, and the p-side upper electrode 230 is connected to the annular electrode 210 through the contact hole. Has been.

他方、パッド形成領域１１８のコンタクト層１１４上には、環状の電極２１０と同時に形成された金属膜２１０ａが形成される。金属膜２１０ａの形状や大きさには特に制限はない。金属膜２１０ａ上には、保護膜２２０と同時に形成された保護膜２２０ａが形成される。好ましくは、保護膜２２０ａは、金属膜２１０ａの全面を完全に覆う。但し、保護膜２２０ａは、金属膜２１０ａの一部を覆うように積層されても良い。こうして、コンタクト層１１４上には、金属膜２１０ａと保護膜２２０ａの積層により段差部２４０が形成され、段差部２４０を覆うように層間絶縁膜２５０が形成される。層間絶縁膜２５０は、電極パッド１３４とコンタクト層１１４を絶縁するための第１の領域２５２と、段差部２４０を覆いその上に放熱用金属膜２６０を形成するための第２の領域２５４とを含む。第２の領域２５４の一方の端部は、第１の領域２５２から一定の距離だけ離間され、他方の端部は外周溝１４０に整合するように終端している。 On the other hand, a metal film 210 a formed simultaneously with the annular electrode 210 is formed on the contact layer 114 in the pad formation region 118. There is no restriction | limiting in particular in the shape and magnitude | size of the metal film 210a. A protective film 220a formed at the same time as the protective film 220 is formed on the metal film 210a. Preferably, the protective film 220a completely covers the entire surface of the metal film 210a. However, the protective film 220a may be laminated so as to cover a part of the metal film 210a. Thus, a stepped portion 240 is formed on the contact layer 114 by stacking the metal film 210a and the protective film 220a, and an interlayer insulating film 250 is formed so as to cover the stepped portion 240. The interlayer insulating film 250 includes a first region 252 for insulating the electrode pad 134 and the contact layer 114, and a second region 254 for covering the stepped portion 240 and forming the heat radiating metal film 260 thereon. Including. One end of the second region 254 is separated from the first region 252 by a certain distance, and the other end is terminated so as to be aligned with the outer circumferential groove 140.

第１の領域２５２と第２の領域２５４の間のコンタクト領域２５６は、コンタクト層１１４を露出する。放熱用金属膜２６０は、段差部２４０を覆うように第２の領域２５４上に形成され、コンタクト領域２５６においてコンタクト層１１４にオーミック接続される。放熱用金属膜２６０はさらに、外周溝１４０の側面を通り、基板１０２の底部１０２ａまで延在する。 The contact region 256 between the first region 252 and the second region 254 exposes the contact layer 114. The heat radiating metal film 260 is formed on the second region 254 so as to cover the stepped portion 240, and is ohmically connected to the contact layer 114 in the contact region 256. The heat radiating metal film 260 further passes through the side surface of the outer circumferential groove 140 and extends to the bottom 102 a of the substrate 102.

このように、ポストＰに形成される環状の電極２１０と保護膜２２０を利用することで、製造工程を増加することなく、パッド形成領域１１８上に段差部２４０を形成し、パッド形成領域の最上位面をポストＰのそれよりも高くすることができる。また、環状の電極２１０および保護膜２２０の膜厚を調整することで、段差部２４０の高さを容易に可変することができる。 As described above, by using the annular electrode 210 and the protective film 220 formed on the post P, the stepped portion 240 is formed on the pad forming region 118 without increasing the number of manufacturing steps, and the pad forming region is formed at the outermost portion. The upper surface can be made higher than that of the post P. Further, the height of the stepped portion 240 can be easily varied by adjusting the film thickness of the annular electrode 210 and the protective film 220.

次に、第２の実施例に係るＶＣＳＥＬの製造方法について図９ないし図１１を参照して説明する。先ず、第１の実施例と同様に、図５（ａ）に示すように有機金属気相成長(ＭＯＣＶＤ)法により、ｎ型のＧａＡｓ基板１０２上に、ｎ型ＧａＡｓバッファ層１０４を積層し、その上に、下部ｎ型ＤＢＲ１０６、活性領域１０８、ｐ型のＡｌＡｓ層１１０、その上に、上部ｐ型ＤＢＲ１１２、ｐ型のＧａＡｓコンタクト層１１４を順次積層する。 Next, a VCSEL manufacturing method according to the second embodiment will be described with reference to FIGS. First, as in the first embodiment, an n-type GaAs buffer layer 104 is stacked on an n-type GaAs substrate 102 by metal organic chemical vapor deposition (MOCVD) as shown in FIG. A lower n-type DBR 106, an active region 108, a p-type AlAs layer 110, and an upper p-type DBR 112 and a p-type GaAs contact layer 114 are sequentially stacked thereon.

次に、図９（ａ）に示すように、フォトリソ工程により結晶成長層上にレジストパターンを形成し、さらにレジストＲを含む基板全面にｐ側電極材料としてＡｕまたはＴｉの金属膜２１０を蒸着する。次に、リフトオフ法によりレジストパターンを除去し、図９（ｂ）に示すように、コンタクト層１１４に環状またはリング状のｐ側電極２１０と、金属膜２１０ａが形成される。Ｐ側電極としては、Ti/Au、Ti/Pt/Auなどが使用できる。金属膜２１０ａは、パッド形成領域１１８の外周部となる位置に形成され、本例では、金属膜２１０ａは、ポストＰの両側にそれぞれ形成される。環状の電極２１０の中央の開口は、レーザ光を出射するための出射窓となる。 Next, as shown in FIG. 9A, a resist pattern is formed on the crystal growth layer by a photolithography process, and an Au or Ti metal film 210 is deposited as a p-side electrode material on the entire surface of the substrate including the resist R. . Next, the resist pattern is removed by a lift-off method, and an annular or ring-shaped p-side electrode 210 and a metal film 210a are formed on the contact layer 114 as shown in FIG. Ti / Au, Ti / Pt / Au, etc. can be used as the P-side electrode. The metal film 210a is formed at a position that becomes the outer peripheral portion of the pad forming region 118. In this example, the metal film 210a is formed on both sides of the post P, respectively. The central opening of the annular electrode 210 serves as an emission window for emitting laser light.

続いて、出射口の保護膜２２０であるＳｉＯｎ膜をプラズマＣＶＤ、スパッタリング法などで着膜し、環状の電極２１０の内側とチップ周辺部を除いて、エッチングにより除去する。こうして、図９（ｃ）に示すように、ポストＰの頂部に、環状の電極２１０とその開口を覆う保護膜２２０が形成され、パッド形成領域には、電極膜２１０ａを完全に覆う保護膜２２０ａが積層され、コンタクト層１１４上に上方に突出した段差部２４０が形成される。 Subsequently, the SiOn film, which is the protective film 220 at the exit port, is deposited by plasma CVD, sputtering, or the like, and is removed by etching except for the inner side of the annular electrode 210 and the chip periphery. Thus, as shown in FIG. 9C, the annular electrode 210 and the protective film 220 that covers the opening are formed on the top of the post P, and the protective film 220a that completely covers the electrode film 210a is formed in the pad formation region. And a stepped portion 240 protruding upward is formed on the contact layer 114.

次に、図５（ｂ）から図６（ｆ）に示す第１の実施例と同一の工程により、環状の溝１１６、パッド形成領域１１８の外縁の外周溝１４０、および電流狭窄層１１０を構成するＡｌＡｓ層に酸化領域１１０ａが形成され、続いて、図１０（ｄ）に示すように、溝１１６および外周溝１４０を含む基板全面にＳｉＮからなる層間絶縁膜２５０が蒸着される。 Next, the annular groove 116, the outer peripheral groove 140 on the outer edge of the pad forming region 118, and the current confinement layer 110 are formed by the same process as that of the first embodiment shown in FIGS. 5B to 6F. An oxidized region 110a is formed in the AlAs layer to be formed, and then, as shown in FIG. 10D, an interlayer insulating film 250 made of SiN is deposited on the entire surface of the substrate including the groove 116 and the outer peripheral groove 140.

その後、図１０（ｅ）に示すように、通常のフォトリソ工程と六フッ化硫黄をエッチングガスを用いて層間絶縁膜２５０をエッチングし、ポストＰの頂部の層間絶縁膜２５０に円形状のコンタクトホール２５０ａが形成され、環状の電極２１０の一部と、保護膜２２０が露出される。同時にパット形成領域１１８において、層間絶縁膜２５０の第１の領域２５２と第２の領域２５４の間にコンタクトホール２５６が形成され、コンタクト層１１４が露出される。 Thereafter, as shown in FIG. 10E, the interlayer insulating film 250 is etched using a normal photolithography process and sulfur hexafluoride etching gas, and a circular contact hole is formed in the interlayer insulating film 250 at the top of the post P. A part 250a of the annular electrode 210 and the protective film 220 are exposed. At the same time, in the pad formation region 118, a contact hole 256 is formed between the first region 252 and the second region 254 of the interlayer insulating film 250, and the contact layer 114 is exposed.

次に、フォトリソ工程を用いてポストＰの頂部およびパッド形成領域１１８にレジストパターンを形成し、引き続きｐ側電極材料としてＡｕまたはＴｉを基板全面に１００〜１０００ｎｍ、望ましくは６００ｎｍ蒸着する。次に、リフトオフによりレジストパターンを除去し、図１０（ｆ）に示すように、上部電極２３０、電極パッド１３４、配線電極１３６および放熱用金属膜２６０が形成される。基板１０２の裏面には、ｎ側電極としてＡｕ／Ｇｅが蒸着される。 Next, a resist pattern is formed on the top of the post P and the pad formation region 118 using a photolithography process, and subsequently Au or Ti is vapor-deposited on the entire surface of the substrate as a p-side electrode material at 100 to 1000 nm, preferably 600 nm. Next, the resist pattern is removed by lift-off, and an upper electrode 230, an electrode pad 134, a wiring electrode 136, and a heat dissipation metal film 260 are formed as shown in FIG. On the back surface of the substrate 102, Au / Ge is deposited as an n-side electrode.

第１の実施例と同様に、外周溝１４０の側壁には、放熱用金属膜２６０が形成される。放熱用金属膜２６０は、コンタクトホール２５６を介してｐ型のコンタクト層１１４に電気的に接続されるとともに、ｎ型の基板のダイシング領域１０２ａと電気的に接続される。これにより、外周溝１４０の側壁に不所望な電流経路が形成されるのが抑制され、水分や湿気等によるＧａＡｓ、ＡｌＧａＡｓ層の変成を防止し、それに伴う層間絶縁膜の剥離、金属膜の断線の故障を防止する。 As in the first embodiment, a heat radiating metal film 260 is formed on the side wall of the outer peripheral groove 140. The heat radiating metal film 260 is electrically connected to the p-type contact layer 114 through the contact hole 256 and is also electrically connected to the dicing region 102a of the n-type substrate. This suppresses the formation of an undesired current path on the side wall of the outer peripheral groove 140, prevents the GaAs and AlGaAs layers from being deformed by moisture, moisture, etc., and causes the peeling of the interlayer insulating film and the disconnection of the metal film. To prevent malfunction.

次に、本実施例のＶＣＳＥＬを利用したモジュール、光送信装置、空間伝送システム、光伝送装置等について図面を参照して説明する。図１１Ａは、ＶＣＳＥＬを実装したパッケージ（モジュール）の構成を示す断面図である。パッケージ３００は、ＶＣＳＥＬが形成されたチップ３１０を、導電性接着剤３２０を介して円盤状の金属ステム３３０上に固定する。導電性のリード３４０、３４２は、ステム３３０に形成された貫通孔（図示省略）内に挿入され、一方のリード３４０は、ＶＣＳＥＬのｎ側電極に電気的に接続され、他方のリード３４２は、ｐ側電極に電気的に接続される。 Next, a module, an optical transmission device, a spatial transmission system, an optical transmission device, and the like using the VCSEL of this embodiment will be described with reference to the drawings. FIG. 11A is a cross-sectional view illustrating a configuration of a package (module) on which a VCSEL is mounted. The package 300 fixes the chip 310 on which the VCSEL is formed on a disk-shaped metal stem 330 via a conductive adhesive 320. Conductive leads 340 and 342 are inserted into through holes (not shown) formed in the stem 330, one lead 340 is electrically connected to the n-side electrode of the VCSEL, and the other lead 342 is It is electrically connected to the p-side electrode.

チップ３１０を含むステム３３０上に矩形状の中空のキャップ３５０が固定され、キャップ３５０の中央の開口３５２内にボールレンズ３６０が固定されている。ボールレンズ３６０の光軸は、チップ３１０のほぼ中心と一致するように位置決めされる。リード３４０、３４２間に順方向の電圧が印加されると、チップ３１０から垂直方向にレーザ光が出射される。チップ３１０とボールレンズ３６０との距離は、チップ３１０からのレーザ光の広がり角θ内にボールレンズ３６０が含まれるように調整される。また、キャップ内に、ＶＣＳＥＬの発光状態をモニターするための受光素子や温度センサを含ませるようにしてもよい。 A rectangular hollow cap 350 is fixed on a stem 330 including the chip 310, and a ball lens 360 is fixed in an opening 352 at the center of the cap 350. The optical axis of the ball lens 360 is positioned so as to substantially coincide with the center of the chip 310. When a forward voltage is applied between the leads 340 and 342, laser light is emitted from the chip 310 in the vertical direction. The distance between the chip 310 and the ball lens 360 is adjusted so that the ball lens 360 is included within the spread angle θ of the laser light from the chip 310. Further, a light receiving element or a temperature sensor for monitoring the light emission state of the VCSEL may be included in the cap.

図１１Ｂは、他のパッケージの構成を示す図であり、同図に示すパッケージ３０２は、ボールレンズ３６０を用いる代わりに、キャップ３５０の中央の開口３５２内に平板ガラス３６２を固定している。平板ガラス３６２の中心は、チップ３１０のほぼ中心と一致するように位置決めされる。チップ３１０と平板ガラス３６２との距離は、平板ガラス３６２の開口径がチップ３１０からのレーザ光の広がり角度θ以上になるように調整される。 FIG. 11B is a diagram showing the configuration of another package. In the package 302 shown in FIG. 11B, a flat glass 362 is fixed in an opening 352 in the center of the cap 350 instead of using the ball lens 360. The center of the flat glass 362 is positioned so as to substantially coincide with the center of the chip 310. The distance between the chip 310 and the flat glass 362 is adjusted so that the opening diameter of the flat glass 362 is equal to or greater than the spread angle θ of the laser light from the chip 310.

図１２は、ＶＣＳＥＬを光源として適用した例を示す図である。光源装置３７０は、図１１Ａまたは図１１ＢのようにＶＣＳＥＬを実装したパッケージ３００、パッケージ３００からのマルチビームのレーザ光を入射するコリメータレンズ３７２、一定の速度で回転し、コリメータレンズ３７２からの光線束を一定の広がり角で反射するポリゴンミラー３７４、ポリゴンミラー３７４からのレーザ光を入射し反射ミラー３７８を照射するｆθレンズ３７６、ライン状の反射ミラー３７８、反射ミラー３７８からの反射光に基づき潜像を形成する感光体ドラム３８０を備えている。このように、ＶＣＳＥＬからのレーザ光を感光体ドラム上に集光する光学系と、集光されたレーザ光を光体ドラム上で走査する機構とを備えた複写機やプリンタなど、光情報処理装置の光源として利用することができる。 FIG. 12 is a diagram illustrating an example in which a VCSEL is applied as a light source. The light source device 370 includes a package 300 on which a VCSEL is mounted as shown in FIG. 11A or 11B, a collimator lens 372 that receives multi-beam laser light from the package 300, and a light flux from the collimator lens 372 that rotates at a constant speed. Mirror 374 that reflects light at a constant spread angle, an fθ lens 376 that receives laser light from the polygon mirror 374 and irradiates the reflection mirror 378, a line-shaped reflection mirror 378, and a latent image based on the reflected light from the reflection mirror 378 A photosensitive drum 380 is formed. As described above, optical information processing such as a copying machine or a printer provided with an optical system for condensing the laser light from the VCSEL on the photosensitive drum and a mechanism for scanning the condensed laser light on the optical drum. It can be used as a light source for the apparatus.

図１３は、図１１Ａに示すモジュールを光送信装置に適用したときの構成を示す断面図である。光送信装置４００は、ステム３３０に固定された円筒状の筐体４１０、筐体４１０の端面に一体に形成されたスリーブ４２０、スリーブ４２０の開口４２２内に保持されるフェルール４３０、およびフェルール４３０によって保持される光ファイバ４４０を含んで構成される。ステム３３０の円周方向に形成されたフランジ３３２には、筐体４１０の端部が固定される。フェルール４３０は、スリーブ４２０の開口４２２に正確に位置決めされ、光ファイバ４４０の光軸がボールレンズ３６０の光軸に整合される。フェルール４３０の貫通孔４３２内に光ファイバ４４０の芯線が保持されている。 FIG. 13 is a cross-sectional view illustrating a configuration when the module illustrated in FIG. 11A is applied to an optical transmission device. The optical transmission device 400 includes a cylindrical casing 410 fixed to the stem 330, a sleeve 420 integrally formed on the end surface of the casing 410, a ferrule 430 held in the opening 422 of the sleeve 420, and a ferrule 430. The optical fiber 440 to be held is included. An end of the housing 410 is fixed to a flange 332 formed in the circumferential direction of the stem 330. The ferrule 430 is accurately positioned in the opening 422 of the sleeve 420 and the optical axis of the optical fiber 440 is aligned with the optical axis of the ball lens 360. The core wire of the optical fiber 440 is held in the through hole 432 of the ferrule 430.

チップ３１０の表面から出射されたレーザ光は、ボールレンズ３６０によって集光され、集光された光は、光ファイバ４４０の芯線に入射され、送信される。上記例ではボールレンズ３６０を用いているが、これ以外にも両凸レンズや平凸レンズ等の他のレンズを用いることができる。さらに、光送信装置４００は、リード３４０、３４２に電気信号を印加するための駆動回路を含むものであってもよい。さらに、光送信装置４００は、光ファイバ４４０を介して光信号を受信するための受信機能を含むものであってもよい。 The laser light emitted from the surface of the chip 310 is collected by the ball lens 360, and the collected light is incident on the core wire of the optical fiber 440 and transmitted. Although the ball lens 360 is used in the above example, other lenses such as a biconvex lens and a plano-convex lens can be used. Further, the optical transmission device 400 may include a drive circuit for applying an electrical signal to the leads 340 and 342. Furthermore, the optical transmission device 400 may include a reception function for receiving an optical signal via the optical fiber 440.

図１４は、図１３に示すモジュールを空間伝送システムに用いたときの構成を示す図である。空間伝送システム５００は、パッケージ３００と、集光レンズ５１０と、拡散板５２０と、反射ミラー５３０とを含んでいる。集光レンズ５１０によって集光された光は、反射ミラー５３０の開口５３２を介して拡散板５２０で反射され、その反射光が反射ミラー５３０へ向けて反射される。反射ミラー５３０は、その反射光を所定の方向へ向けて反射させ、光伝送を行う。 FIG. 14 is a diagram showing a configuration when the module shown in FIG. 13 is used in a spatial transmission system. The spatial transmission system 500 includes a package 300, a condenser lens 510, a diffusion plate 520, and a reflection mirror 530. The light condensed by the condenser lens 510 is reflected by the diffusion plate 520 through the opening 532 of the reflection mirror 530, and the reflected light is reflected toward the reflection mirror 530. The reflection mirror 530 reflects the reflected light in a predetermined direction and performs optical transmission.

図１５Ａは、ＶＣＳＥＬを光源に利用した光伝送システムの一構成例を示す図である。光伝送システム６００は、ＶＣＳＥＬが形成されたチップ３１０を含む光源６１０と、光源６１０から放出されたレーザ光の集光などを行う光学系６２０と、光学系６２０から出力されたレーザ光を受光する受光部６３０と、光源６１０の駆動を制御する制御部６４０とを有する。制御部６４０は、ＶＣＳＥＬを駆動するための駆動パルス信号を光源６１０に供給する。光源６１０から放出された光は、光学系６２０を介し、光ファイバや空間伝送用の反射ミラーなどにより受光部６３０へ伝送される。受光部６３０は、受光した光をフォトディテクターなどによって検出する。受光部６３０は、制御信号６５０により制御部６４０の動作（例えば光伝送の開始タイミング）を制御することができる。 FIG. 15A is a diagram illustrating a configuration example of an optical transmission system using a VCSEL as a light source. The optical transmission system 600 receives a light source 610 including a chip 310 on which a VCSEL is formed, an optical system 620 that collects laser light emitted from the light source 610, and the laser light output from the optical system 620. A light receiving unit 630 and a control unit 640 that controls driving of the light source 610 are included. The control unit 640 supplies a drive pulse signal for driving the VCSEL to the light source 610. Light emitted from the light source 610 is transmitted to the light receiving unit 630 via an optical system 620 by an optical fiber, a reflection mirror for spatial transmission, or the like. The light receiving unit 630 detects the received light with a photodetector or the like. The light receiving unit 630 can control the operation of the control unit 640 (for example, the start timing of optical transmission) by the control signal 650.

図１５Ｂは、光伝送システムに利用される光伝送装置の概観構成を示す図である。光伝送装置７００は、ケース７１０、光信号送信／受信コネクタ接合部７２０、発光／受光素子７３０、電気信号ケーブル接合部７４０、電源入力部７５０、動作中を示すＬＥＤ７６０、異常発生を示すＬＥＤ７７０、ＤＶＩコネクタ７８０を含み、内部に送信回路基板／受信回路基板を有している。 FIG. 15B is a diagram illustrating a general configuration of an optical transmission device used in the optical transmission system. The optical transmission device 700 includes a case 710, an optical signal transmission / reception connector joint 720, a light emitting / receiving element 730, an electric signal cable joint 740, a power input unit 750, an LED 760 indicating that an operation is in progress, an LED 770 indicating occurrence of an abnormality, and a DVI. It includes a connector 780 and has a transmission circuit board / reception circuit board inside.

光伝送装置７００を用いた映像伝送システムを図１６に示す。映像伝送システム８００は、映像信号発生装置８１０で発生された映像信号を、液晶ディスプレイなどの画像表示装置８２０に伝送するため、図１５Ｂに示す光伝送装置を利用している。すなわち、映像伝送システム８００は、映像信号発生装置８１０、画像表示装置８２０、ＤＶＩ用電気ケーブル８３０、送信モジュール８４０、受信モジュール８５０、映像信号伝送光信号用コネクタ８６０、光ファイバ８７０、制御信号用電気ケーブルコネクタ８８０、電源アダプタ８９０、ＤＶＩ用電気ケーブル９００を含んでいる。 A video transmission system using the optical transmission device 700 is shown in FIG. The video transmission system 800 uses the optical transmission device shown in FIG. 15B in order to transmit the video signal generated by the video signal generation device 810 to the image display device 820 such as a liquid crystal display. That is, the video transmission system 800 includes a video signal generation device 810, an image display device 820, a DVI electric cable 830, a transmission module 840, a reception module 850, a video signal transmission optical signal connector 860, an optical fiber 870, and a control signal electrical. A cable connector 880, a power adapter 890, and an electric cable 900 for DVI are included.

本発明に係る面発光型半導体レーザ装置は、光情報処理や光高速データ通信の分野で利用することができる。 The surface-emitting type semiconductor laser device according to the present invention can be used in the fields of optical information processing and optical high-speed data communication.

ＶＣＳＥＬが形成されたウエハを示す図である。It is a figure which shows the wafer in which VCSEL was formed. 第１の実施例に係るＶＣＳＥＬの平面図である。It is a top view of VCSEL concerning a 1st example. 図２のＡ−Ａ線線断面図である。It is the sectional view on the AA line of FIG. マルチスポットのＶＣＳＥＬアレイを示す図である。FIG. 2 shows a multi-spot VCSEL array. 第１の実施例に係るＶＣＳＥＬの製造方法を説明する工程断面図である。It is process sectional drawing explaining the manufacturing method of VCSEL which concerns on a 1st Example. 第１の実施例に係るＶＣＳＥＬの製造方法を説明する工程断面図である。It is process sectional drawing explaining the manufacturing method of VCSEL which concerns on a 1st Example. 第１の実施例に係るＶＣＳＥＬの製造方法を説明する工程断面図である。It is process sectional drawing explaining the manufacturing method of VCSEL which concerns on a 1st Example. 第２の実施例に係るＶＣＳＥＬのＡ−Ａ断面図である。It is AA sectional drawing of VCSEL which concerns on a 2nd Example. 第２の実施例に係るＶＣＳＥＬの製造方法を説明する工程断面図である。It is process sectional drawing explaining the manufacturing method of VCSEL which concerns on a 2nd Example. 第２の実施例に係るＶＣＳＥＬの製造方法を説明する工程断面図である。It is process sectional drawing explaining the manufacturing method of VCSEL which concerns on a 2nd Example. 本実施例に係るＶＣＳＥＬに光学部品を実装したモジュールの構成を示す概略断面図である。It is a schematic sectional drawing which shows the structure of the module which mounted the optical component in VCSEL which concerns on a present Example. ＶＣＳＥＬを使用した光源装置の構成例を示す図である。It is a figure which shows the structural example of the light source device which uses VCSEL. 図１１に示すモジュールを用いた光送信装置の構成を示す概略断面図である。It is a schematic sectional drawing which shows the structure of the optical transmitter using the module shown in FIG. 図１１に示すモジュールを空間伝送システムに用いたときの構成を示す図である。It is a figure which shows a structure when the module shown in FIG. 11 is used for a spatial transmission system. 図１５Ａは、光伝送システムの構成を示すブロック図、図１５Ｂは、光伝送装置の外観構成を示す図である。FIG. 15A is a block diagram showing a configuration of the optical transmission system, and FIG. 15B is a diagram showing an external configuration of the optical transmission device. 図１５Ｂの光伝送装置を利用した映像伝送システムを示す図である。It is a figure which shows the video transmission system using the optical transmission apparatus of FIG. 15B.

Explanation of symbols

１００：ＶＣＳＥＬ１０２：基板
１０４：バッファ層１０６：下部ＤＢＲ
１０８：活性領域１１０：電流狭窄層
１１２：上部ＤＢＲ１１４：コンタクト層
１１６：溝１１８：パッド形成流域
１２０：層間絶縁膜１２２：外縁
１３０：ｐ側上部電極１３２：開口
１３４：電極パッド１３６：配線電極
１３８：放熱用金属膜１４０：外周溝
１５０：ｎ側下部電極２１０：環状の電極
２１０ａ：金属膜２２０、２２０ａ：保護膜
２３０：ｐ側上部電極２４０：段差部
２５０：層間絶縁膜２６０：放熱用金属膜
Ｐ：ポストＳ：ダイシング面 100: VCSEL 102: Substrate 104: Buffer layer 106: Lower DBR
108: Active region 110: Current confinement layer 112: Upper DBR 114: Contact layer 116: Groove 118: Pad formation basin 120: Interlayer insulating film 122: Outer edge 130: P-side upper electrode 132: Opening 134: Electrode pad 136: Wiring electrode 138: metal film for heat dissipation 140: outer peripheral groove 150: n-side lower electrode 210: annular electrode 210a: metal film 220, 220a: protective film 230: p-side upper electrode 240: stepped portion 250: interlayer insulating film 260: for heat dissipation Metal film P: Post S: Dicing surface

Claims

A module in which a surface emitting semiconductor laser device and an optical member are mounted,
The surface-emitting type semiconductor laser device includes a second conductivity type second semiconductor which forms a resonator together with at least a first semiconductor multilayer film of the first conductivity type, an active region, and a first semiconductor multilayer film on a substrate. A semiconductor layer including a semiconductor multilayer film has a light emitting portion that emits laser light and a pad formation region separated by a groove formed in the semiconductor layer, and the semiconductor layer is etched at an outer edge of the pad formation region Outer peripheral grooves are formed,
In the pad forming region, an electrode pad is formed through an insulating film formed on the second semiconductor multilayer film,
A metal film that is spaced apart from the electrode pad and extends from the pad forming region to the side surface of the outer peripheral groove is formed,
The metal film includes a first contact portion electrically connected to the first semiconductor multilayer film and a second contact portion electrically connected to the second semiconductor multilayer film,
The second contact portion of the metal film is a region where the second semiconductor multilayer film is exposed by the insulating film formed in the pad formation region,
The outer circumferential groove is a dicing area when cutting the substrate,
A stepped portion protruding upward is formed on the semiconductor layer of the pad forming region, the metal film covers the stepped portion through the insulating film, and the metal film is an upper portion formed in the light emitting portion. rather than higher than the position of the electrode,
A protective film is formed on the semiconductor layer of the light emitting part to cover the upper electrode and the exposed part of the upper electrode, and the stepped part is a laminate of the same metal as the upper electrode and the same film as the protective film. Including module.

The module according to claim 1, wherein the upper electrode is an annular electrode, and the protective film covers an exposed portion of the annular electrode .

The module according to claim 1, wherein the metal film is formed in the pad formation region so as to surround the electrode pad.

The module according to claim 1, wherein the second contact portion of the metal film is a region of the second semiconductor multilayer film exposed on a side surface of the outer peripheral groove.

The module according to claim 1, wherein the first contact portion of the metal film is a region of the first semiconductor multilayer film exposed on a side surface of the outer peripheral groove.

The module according to claim 1, wherein the substrate has a first conductivity type, the outer peripheral groove has a depth reaching the substrate, and the metal film extends to the substrate exposed by the outer peripheral groove. .

The module according to any one of claims 1 to 6, wherein the metal film is made of a metal material having high thermal conductivity including any of Au, Pt, and Ti.

The said 1st and 2nd semiconductor multilayer film is comprised from the III-V group semiconductor layer containing Al, and the 2nd semiconductor multilayer film contains a GaAs contact layer. Modules.

The module according to claim 1, wherein the light emitting unit includes a current confinement layer in which a part of a semiconductor layer containing Al is selectively oxidized.

An optical transmission device comprising: the module according to claim 1; and a transmission unit configured to transmit a laser beam emitted from the module through an optical medium.

An optical space transmission apparatus comprising: the module according to claim 1; and a transmission unit that spatially transmits light emitted from the module.

An optical transmission system comprising: the module according to claim 1; and a transmission unit that transmits a laser beam emitted from the module.

An optical space transmission system comprising: the module according to claim 1; and a transmission unit that spatially transmits light emitted from the module.