JP2007059672A - Vertical cavity surface-emitting semiconductor laser array - Google Patents

Vertical cavity surface-emitting semiconductor laser array Download PDF

Info

Publication number
JP2007059672A
JP2007059672A JP2005244031A JP2005244031A JP2007059672A JP 2007059672 A JP2007059672 A JP 2007059672A JP 2005244031 A JP2005244031 A JP 2005244031A JP 2005244031 A JP2005244031 A JP 2005244031A JP 2007059672 A JP2007059672 A JP 2007059672A
Authority
JP
Japan
Prior art keywords
opening
upper electrode
semiconductor laser
emitting semiconductor
surface emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005244031A
Other languages
Japanese (ja)
Inventor
Atsushi Sakurai
淳 櫻井
Akira Sakamoto
朗 坂本
Hiroki Otoma
広己 乙間
Nobuaki Ueki
伸明 植木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2005244031A priority Critical patent/JP2007059672A/en
Publication of JP2007059672A publication Critical patent/JP2007059672A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a vertical cavity surface-emitting semiconductor laser which can control the transversal mode of a laser beam while realizing compatibility among a reduced spread angle, a high output, and a low resistance. <P>SOLUTION: A VCSEL (vertical cavity surface emitting laser) 100 has a semiconductor substrate 102 made of n-type lower DBR (distributed bragg reflector) layers 106, an active region 108, and p-type upper DBR layers 110, which are sequentially laminated to form a resonator together therewith; an upper electrode 118 provided on the upper DBR layers 110 and having an opening 120 forming an exit region of a laser beam generated in the active region 108; a current-path narrowing layer 114 having an oxidation region 114a formed at a peripheral edge of a current path provided between the upper electrode 118 and the lower DBR layers 106; and a semi-transparent electrode 122 electrically connected to the upper electrode 118, and having an opening 124 more inside than the opening 120. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、面発光型半導体レーザ(Vertical-Cavity Surface-Emitting Laser diode 以下、VCSELという)に関し、特に、レーザ光の横モード制御に関する。   The present invention relates to a surface emitting semiconductor laser (Vertical-Cavity Surface-Emitting Laser diode, hereinafter referred to as a VCSEL), and more particularly to laser beam transverse mode control.

VCSELは、半導体基板の表面から光が出射されるレーザダイオードであり、端面発光型のレーザダイオードと比べて、駆動電流が低い、ウエハレベルでの特性検査が可能、および2次元アレイ化が容易である、といった特徴を備えている。このため、光情報処理や光通信用の光源、または光を使用してなされるデータ記憶装置の光源として利用されている。   A VCSEL is a laser diode that emits light from the surface of a semiconductor substrate, has a lower drive current than a surface emitting laser diode, can be inspected at the wafer level, and can be easily formed into a two-dimensional array. It has the feature of being. For this reason, it is used as a light source for optical information processing and optical communication, or as a light source for a data storage device that uses light.

VCSELの基本構成は、例えば、図17に示すように、n型の下部多層膜反射鏡12、活性領域14、及び下部多層膜反射鏡12とともに共振器を構成するp型の上部多層膜反射鏡16が順次積層されたn型の半導体基板10と、上部多層膜反射鏡16の上部に設けられ、且つ活性領域14で発生したレーザ光の出射領域を形成する開口部18が形成された上部電極20と、上部電極20と下部多層膜反射鏡12との間に設けられ電流経路の周縁部を絶縁化して形成された電流狭窄領部22と、基板の裏面に形成された下部電極24とを含んでいる。上部多層膜反射鏡16から下部多層膜反射鏡12の一部に至るまで、基板上にメサが形成され、メサの底部、側面および頂部の一部が層間絶縁膜26によって覆われている。メサ頂部において、層間絶縁膜26にはコンタクトホールが形成され、環状の上部電極20がコンタクトホールを介して上部多層膜反射鏡16の最上層のコンタクト層に接続されている。電流狭窄部22は、p型のAlAsなどの材料で構成され、その外縁部に絶縁領域である酸化領域22aが形成されている。   The basic configuration of the VCSEL is, for example, as shown in FIG. 17, a p-type upper multilayer reflector that forms a resonator together with the n-type lower multilayer reflector 12, the active region 14, and the lower multilayer reflector 12. N-type semiconductor substrate 10 in which 16 are sequentially stacked, and an upper electrode provided on the upper multilayer reflector 16 and having an opening 18 for forming an emission region of the laser light generated in the active region 14 20, a current confinement region 22 provided between the upper electrode 20 and the lower multilayer-film reflective mirror 12 and formed by insulating the peripheral portion of the current path, and a lower electrode 24 formed on the back surface of the substrate. Contains. A mesa is formed on the substrate from the upper multilayer reflector 16 to a part of the lower multilayer reflector 12, and a part of the bottom, side, and top of the mesa is covered with an interlayer insulating film 26. At the top of the mesa, a contact hole is formed in the interlayer insulating film 26, and the annular upper electrode 20 is connected to the uppermost contact layer of the upper multilayer reflector 16 through the contact hole. The current confinement portion 22 is made of a material such as p-type AlAs, and an oxide region 22a, which is an insulating region, is formed on the outer edge thereof.

VCSELにおける基本横モード発振は、光導波路の中心(光軸に近接して)に生じ、高次横モード発振は、光軸から垂直方向に離間した位置において生じる。従って、VCSELを光伝送システム等の光源として用いるためには、発振横モードを制御する必要がある。すなわち、発振横モードを制御することで、発振スペクトル波長の幅および広がり角(FFP)を小さくすることが望ましい。   The fundamental transverse mode oscillation in the VCSEL occurs at the center of the optical waveguide (close to the optical axis), and the high-order transverse mode oscillation occurs at a position vertically separated from the optical axis. Therefore, in order to use the VCSEL as a light source for an optical transmission system or the like, it is necessary to control the oscillation transverse mode. That is, it is desirable to reduce the width and divergence angle (FFP) of the oscillation spectrum wavelength by controlling the oscillation transverse mode.

上記した図17に示すVCSELでは、電流狭窄部22の酸化領域によって囲まれる導電領域の円形状の開口部の径D1をより小さくすることで横モードを制御することが可能であるが、開口部の径D1が上部電極20の開口部の径D2より小さくなると(D2>D1)、電流経路の抵抗が増加し、光出力が低下するという問題がある。   In the VCSEL shown in FIG. 17 described above, the transverse mode can be controlled by making the diameter D1 of the circular opening of the conductive region surrounded by the oxidized region of the current confinement portion 22 smaller. When the diameter D1 is smaller than the diameter D2 of the opening of the upper electrode 20 (D2> D1), there is a problem that the resistance of the current path increases and the light output decreases.

このような問題を回避するため、いくつかの提案がなされている。特許文献2は、VCSELのp側電極に対応する領域の共振器の反射率に基づいて、レーザ光の高次横モードにおける共振器の光学損失とレーザ光の基本横モードにおける共振器の光学損失との差が大きくなるように、開口部の径及び電流狭窄部の開口部の径を決定している。好ましくは、図18に示すように、上部電極20の開口部18の径D2を、電流狭窄部22の導電領域の開口部の径D1よりも小さくし(D2<D1)、高次横モードの発生を抑制し、同時に、電流経路の抵抗を低減させている。   Several proposals have been made to avoid such problems. Patent Document 2 discloses an optical loss of a resonator in a higher-order transverse mode of laser light and an optical loss of the resonator in a fundamental transverse mode of laser light based on the reflectance of the resonator in a region corresponding to the p-side electrode of the VCSEL. The diameter of the opening and the diameter of the opening of the current constriction are determined so that the difference between the current and the current confinement becomes larger. Preferably, as shown in FIG. 18, the diameter D2 of the opening 18 of the upper electrode 20 is made smaller than the diameter D1 of the opening of the conductive region of the current constriction 22 (D2 <D1), Generation | occurrence | production is suppressed and the resistance of a current path is reduced simultaneously.

また、特許文献3は、図19に示すように、メサ上部の上部電極20の開口部18の内側に、誘電体からなる透明層30を形成している。透明層30には、開口部が形成され、開口部の径D3は、上部電極20の開口部の径D2よりも小さくなっている。開口部の径を、D3<D1<D2とすることにより、レーザ光の発振横モードの制御を可能にしている。   In Patent Document 3, as shown in FIG. 19, a transparent layer 30 made of a dielectric is formed inside the opening 18 of the upper electrode 20 on the mesa. An opening is formed in the transparent layer 30, and the diameter D3 of the opening is smaller than the diameter D2 of the opening of the upper electrode 20. By making the diameter of the opening D3 <D1 <D2, the oscillation transverse mode of the laser beam can be controlled.

特開2001−210908号JP 2001-210908 A 特開2002−208755号JP 2002-208755 A 特開2001−156395号JP 2001-156395 A

上記した図18に示すVCSELでは、不透明な電極リングを用い、その開口部の径D2を電流狭窄部22の開口部の径D1より小さくしている。これにより、低モード化を図り、広がり角を抑制することができるが、その反面、D2<D1の関係にあるため、活性層で発生されたレーザ光が上部電極20との界面で反射され、光出力が低下するという課題がある。   In the VCSEL shown in FIG. 18 described above, an opaque electrode ring is used, and the diameter D2 of the opening is made smaller than the diameter D1 of the opening of the current confinement portion 22. As a result, the mode can be lowered and the spread angle can be suppressed, but on the other hand, because of the relationship D2 <D1, the laser light generated in the active layer is reflected at the interface with the upper electrode 20, There is a problem that the light output decreases.

また、図19に示すVCSELは、誘電体からなる透明層30を上部電極20の開口部の内側に配置するため、活性層で発生されたレーザ光が透明層30を介して出力され、これにより、低モード化による広がり角の抑制と高出力との両立を図ることができる。しかし、上部電極20は、電流狭窄部22の開口部(酸化アパーチャー)より外側(光軸と垂直方向)にあるため、電流経路の抵抗が増加するという課題がある。これは、共振器の多層膜反射鏡(DBR)の横方向抵抗が高いためである。従って、従来のVCSELには、依然として、広がり角の低減(低モード化)、高出力および低抵抗化を両立する課題が残されている。   Further, the VCSEL shown in FIG. 19 has the transparent layer 30 made of a dielectric disposed inside the opening of the upper electrode 20, so that the laser light generated in the active layer is output through the transparent layer 30, thereby Therefore, it is possible to achieve both suppression of the divergence angle and high output by lowering the mode. However, since the upper electrode 20 is located outside the opening (oxidation aperture) of the current confinement part 22 (in the direction perpendicular to the optical axis), there is a problem that the resistance of the current path increases. This is because the lateral resistance of the multilayer reflector (DBR) of the resonator is high. Therefore, the conventional VCSEL still has the problems of reducing the spread angle (lowering the mode), achieving higher output and lowering the resistance.

本発明は、広がり角低減、高出力、および低抵抗の全てを両立してレーザ光の横モード制御を行うことができる面発光型半導体レーザおよびその製造方法を提供することを目的とする。   An object of the present invention is to provide a surface-emitting type semiconductor laser capable of performing transverse mode control of laser light while achieving all of reduction in divergence angle, high output, and low resistance, and a method for manufacturing the same.

本発明に係る面発光型半導体レーザは、第1導電型の下部多層膜反射鏡、活性領域、及び下部多層膜反射鏡とともに共振器を構成する第2導電型の上部多層膜反射鏡が順次積層された半導体基板と、上部多層膜反射鏡の上部に設けられ、且つ活性領域で発生したレーザ光を出射する第1の開口部が形成された第1の上部電極と、第1の上部電極と下部多層膜反射鏡との間に設けられ、電流経路の周縁部を絶縁化して形成された電流狭窄領部と、第1の上部電極に電気的に接続され、第1の開口部より内側で上部多層膜反射鏡の一部を覆う第2の上部電極とを有し、第2の上部電極は、導電性および光透過性の材料から構成される。   The surface emitting semiconductor laser according to the present invention includes a first conductive type lower multilayer reflector, an active region, and a second conductive type upper multilayer reflector that constitutes a resonator together with the lower multilayer reflector in order. A semiconductor substrate, a first upper electrode provided on the upper multilayer reflector and having a first opening for emitting laser light generated in the active region; and a first upper electrode; A current confinement region provided between the lower multilayer reflector and insulating the peripheral portion of the current path, and electrically connected to the first upper electrode, inside the first opening And a second upper electrode that covers a part of the upper multilayer-film reflective mirror, and the second upper electrode is made of a conductive and light-transmissive material.

好ましくは、第2の上部電極には、第1の開口部よりも小さい径の第2の開口部が形成され、第2の開口部により上部多層膜反射鏡の一部が露出される。第2の上部電極は、上部多層膜反射鏡の最上層であるコンタクト層とオーミック接続されることが望ましい。   Preferably, a second opening having a smaller diameter than the first opening is formed in the second upper electrode, and a part of the upper multilayer-film reflective mirror is exposed by the second opening. The second upper electrode is preferably in ohmic contact with the contact layer that is the uppermost layer of the upper multilayer-film reflective mirror.

第2の上部電極は、半透明電極であってもよい。例えば、半透明電極は、少なくとも50%以下の光減衰率を有し、あるいは、少なくとも50%以上の光透過率を有する。第2の上部電極は、薄膜金属から構成することができる。薄膜金属は、Cr/Auの多層構造、あるいはITOを用いることができる。   The second upper electrode may be a translucent electrode. For example, the translucent electrode has a light attenuation factor of at least 50% or a light transmittance of at least 50%. The second upper electrode can be composed of a thin film metal. As the thin film metal, a multilayer structure of Cr / Au or ITO can be used.

好ましくは、電流狭窄部の電流通路を規定する第3の開口部の径は、第2の開口部の径よりも大きい。これにより、高次モードの発生を抑制することができる。また、第3の開口部の径は、第1の開口部の径とほぼ等しい。   Preferably, the diameter of the third opening defining the current path of the current constriction is larger than the diameter of the second opening. Thereby, generation | occurrence | production of a higher mode can be suppressed. Further, the diameter of the third opening is approximately equal to the diameter of the first opening.

本発明によれば、第1の上部電極と電気的に接続された第2の上部電極が、第1の開口部によって露出された部分の一部を覆うようにし、かつ、第2の上部電極を導電性および光透過性を有する材料から構成することで、高次モードが抑制され、低モード化により広がり角が低減される。同時に、第2の上部電極が光透過性を有するため、レーザ光の一部が第2の上部電極を透過することで出力の低減が抑制され、しかも、第2の上部電極が導電性を有するため、電流経路の低抵抗化を図ることができる。   According to the present invention, the second upper electrode electrically connected to the first upper electrode covers a part of the portion exposed by the first opening, and the second upper electrode Is made of a material having electrical conductivity and light transmission, higher order modes are suppressed, and the spread angle is reduced by lowering the mode. At the same time, since the second upper electrode is light transmissive, a part of the laser light is transmitted through the second upper electrode, so that a reduction in output is suppressed, and the second upper electrode has conductivity. Therefore, the resistance of the current path can be reduced.

以下、本発明の好適な実施の形態について図面を参照して詳細に説明する。   DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of the invention will be described in detail with reference to the drawings.

図1(a)は、本発明の実施例に係るVCSELの模式的な平面図、図1(b)は、そのX−X線断面図である。VCSEL100において、裏面にn側の下部電極102が形成されたn型のGaAs等の半導体基板104上に、n型の下部DBR(Distributed Bragg Reflector)層106、活性領域108、p型の上部DBR層110の順で半導体薄膜が堆積されている。上部DBR層110の最上層は、p型のGaAsコンタクト層112であり、最下層は、p型のAlAsからなる電流狭窄層114である。   FIG. 1A is a schematic plan view of a VCSEL according to an embodiment of the present invention, and FIG. 1B is a sectional view taken along line XX. In the VCSEL 100, an n-type lower DBR (Distributed Bragg Reflector) layer 106, an active region 108, and a p-type upper DBR layer are formed on an n-type GaAs semiconductor substrate 104 having an n-side lower electrode 102 formed on the back surface. Semiconductor thin films are deposited in the order of 110. The uppermost layer of the upper DBR layer 110 is a p-type GaAs contact layer 112, and the lowermost layer is a current confinement layer 114 made of p-type AlAs.

上部DBR層110から下部DBR層102の一部に至るまで円筒状のメサMが基板上に形成されている。電流狭窄層114は、メサ側面から内部に向けて一定の距離だけ酸化された酸化領域114aを含み、この酸化領域114aによってメサの外形を反映した円形状の導電性領域である開口部が規定される。この開口部の径D1は、約12μmである。   A cylindrical mesa M is formed on the substrate from the upper DBR layer 110 to a part of the lower DBR layer 102. The current confinement layer 114 includes an oxidized region 114a that is oxidized from the side surface of the mesa toward the inside by a certain distance, and the oxidized region 114a defines an opening that is a circular conductive region that reflects the outer shape of the mesa. The The diameter D1 of this opening is about 12 μm.

メサMの底部、側面および頂部の一部が層間絶縁膜116によって被覆されている。メサ頂部の層間絶縁膜116には、コンタクト層112を露出するためのコンタクトホールが形成され、コンタクトホールを介してコンタクト層112と電気的に接続される環状のp側の上部電極118が形成されている。上部電極118は、例えば、TiとAuの積層体から構成され、それぞれの膜厚は、0.03μm、1.0μmである。上部電極118の中央には、電流狭窄層114の開口部と整合するように、円形状の開口部120が形成されている。開口部120の径D2は、約12μmである。   A part of the bottom, side, and top of the mesa M is covered with an interlayer insulating film 116. A contact hole for exposing the contact layer 112 is formed in the interlayer insulating film 116 at the top of the mesa, and an annular p-side upper electrode 118 that is electrically connected to the contact layer 112 through the contact hole is formed. ing. The upper electrode 118 is composed of, for example, a laminate of Ti and Au, and the film thicknesses thereof are 0.03 μm and 1.0 μm, respectively. A circular opening 120 is formed at the center of the upper electrode 118 so as to be aligned with the opening of the current confinement layer 114. The diameter D2 of the opening 120 is about 12 μm.

さらに本実施例では、上部電極118と電気的に接続された環状の半透明電極122が形成されている。半透明電極122は、例えば、膜厚が5nmのCrと、膜厚が20nmのAuを積層した薄膜金属であり、これは、導電性および光透過性を有する。好ましくは、VCSEL100の活性領域で発生される波長のレーザ光の少なくとも50%を透過し、あるいは、レーザ光の50%以下の減衰率を有する。半透明電極122の中央には、電流狭窄層114の開口部と整合するように、円形状の開口部124が形成されている。開口部124の径D3は、約10μmである。その結果、開口部124が開口部120よりも内側に位置し、開口部120により露出されたコンタクト層112の一部を被覆するように、半透明電極122が上部電極118上に形成される。半透明電極122は、開口部120より内側の領域において、コンタクト層112とオーミック接続されることが好ましい。   Furthermore, in this embodiment, an annular translucent electrode 122 electrically connected to the upper electrode 118 is formed. The translucent electrode 122 is, for example, a thin film metal in which Cr having a film thickness of 5 nm and Au having a film thickness of 20 nm are stacked, and has conductivity and light transmission. Preferably, it transmits at least 50% of the laser light having a wavelength generated in the active region of the VCSEL 100, or has an attenuation factor of 50% or less of the laser light. A circular opening 124 is formed at the center of the semitransparent electrode 122 so as to be aligned with the opening of the current confinement layer 114. The diameter D3 of the opening 124 is about 10 μm. As a result, the translucent electrode 122 is formed on the upper electrode 118 so that the opening 124 is located inside the opening 120 and covers a part of the contact layer 112 exposed by the opening 120. The translucent electrode 122 is preferably ohmically connected to the contact layer 112 in a region inside the opening 120.

下部電極102と上部電極118ならびに半透明電極122間に順方向電圧を印加し、駆動電流がしきい値を越えると、活性領域108からレーザ光が発生する。レーザ光は、光軸(メサの軸方向の中心に近似される)に沿って、メサMの頂部の開口部120、124から基板と垂直方向に出射される。このとき、レーザ光の基本横モードは、光軸付近で発生し、光軸から離れる方向に高次モードが発生するが、高次モード光は、半透明電極122による光学損失により抑制される。これにより、低モード化となり、広がり角が抑制される。さらに、半透明電極122の光透過性により、レーザ光が完全に遮蔽されるのではなく、その一部が半透明電極122を透過するため、光出力の低減が抑制される。さらに、半透明電極122の開口部の径D3は、D3<D2=D1の関係にあるため、半透明電極122が電流狭窄層114と対向する電極として機能し得る。これにより、上部DBR層110の電流経路の低抵抗化を図ることができる。   When a forward voltage is applied between the lower electrode 102, the upper electrode 118, and the translucent electrode 122 and the drive current exceeds a threshold value, laser light is generated from the active region 108. Laser light is emitted in the direction perpendicular to the substrate from the openings 120 and 124 at the top of the mesa M along the optical axis (approximate to the center of the mesa in the axial direction). At this time, the fundamental transverse mode of the laser light is generated in the vicinity of the optical axis, and a higher-order mode is generated in a direction away from the optical axis. However, the higher-order mode light is suppressed by optical loss due to the translucent electrode 122. As a result, the mode is lowered and the spread angle is suppressed. Furthermore, the light transmittance of the translucent electrode 122 does not completely shield the laser light, but a part of the laser light is transmitted through the translucent electrode 122, so that a reduction in light output is suppressed. Furthermore, since the diameter D3 of the opening of the semitransparent electrode 122 has a relationship of D3 <D2 = D1, the semitransparent electrode 122 can function as an electrode facing the current confinement layer 114. Thereby, the resistance of the current path of the upper DBR layer 110 can be reduced.

図2は、本実施例のVCSELのI−L特性を、従来のVCSELと比較したグラフである。横軸に電流Iを示し、縦軸に光出力Lを示している。曲線Aは、図1に示すVCSELの特性であり、曲線Bは、従来の図18に示すVCSELの特性を示している。グラフから明らかなように、本実施例のVCSEL100の場合、半透明電極122を採用することにより、従来のVCSELよりも光出力が増加している。   FIG. 2 is a graph comparing the IL characteristics of the VCSEL of this example with a conventional VCSEL. The horizontal axis represents the current I, and the vertical axis represents the light output L. A curve A shows the characteristics of the VCSEL shown in FIG. 1, and a curve B shows the characteristics of the VCSEL shown in FIG. As is apparent from the graph, in the VCSEL 100 of the present embodiment, the light output is increased as compared with the conventional VCSEL by adopting the translucent electrode 122.

このように本実施例によれば、半透明電極を用いることで、高次モード、発振スペクトル波長幅、広がり角の抑制を維持しつつ、電流経路の低抵抗化を図り、光出力低下の防止を実現することができる。   As described above, according to the present embodiment, by using the semitransparent electrode, the resistance of the current path is reduced while the suppression of the higher-order mode, the oscillation spectrum wavelength width, and the divergence angle is maintained, and the reduction of the light output is prevented. Can be realized.

上記実施例では、半透明電極に薄膜金属を用いたが、GaAs等とオーミック接触を得ることができる導電性および光透過性を有する、他の材料を用いることも可能である。たとえば、インジウム−スズ酸化物(ITO)を用いることも可能である。ITOは、導電性および光透過性を備えており、ITOを一定の温度以上でアニールすることにより、GaAsと良好なオーミックコンタクトを得ることが可能となる。   In the above embodiment, a thin film metal is used for the translucent electrode. However, other materials having conductivity and optical transparency capable of obtaining ohmic contact with GaAs or the like can also be used. For example, indium-tin oxide (ITO) can be used. ITO has electrical conductivity and light transmittance, and it becomes possible to obtain good ohmic contact with GaAs by annealing ITO at a certain temperature or higher.

図3は、ITOのアニール温度とコンタクト抵抗の関係を示すグラフであり、次の文献にて開示されている(C.L. Chua. et al, Indium Tin Oxide Transparent Electrodes for Broad-Area Top-Emitting Vertical-Cavity lasers Fabricated using a Single Lithography Step, IEEE PHOTONICS TECHNOLOGY LETTERS. VOL,.9, NO.5, MAY 1997, p551)。約600度でアニールを行うと、ITOとGaAsの良好なオーミック接触を得ることができる。   FIG. 3 is a graph showing the relationship between the annealing temperature and contact resistance of ITO, which is disclosed in the following document (CL Chua. Et al, Indium Tin Oxide Transparent Electrodes for Broad-Area Top-Emitting Vertical-Cavity lasers Fabricated using a Single Lithography Step, IEEE PHOTONICS TECHNOLOGY LETTERS. VOL, .9, NO.5, MAY 1997, p551). When annealing is performed at about 600 degrees, good ohmic contact between ITO and GaAs can be obtained.

また、上記実施例では、上部電極118の開口部120の径D2を、電流狭窄層114の開口部の径D1とほぼ等しくしたが、開口部の径D2を径D1より大きくしてもよい。この場合、開口部の径は、D2>D1>D3となる。   In the above embodiment, the diameter D2 of the opening 120 of the upper electrode 118 is substantially equal to the diameter D1 of the opening of the current confinement layer 114, but the diameter D2 of the opening may be larger than the diameter D1. In this case, the diameter of the opening is D2> D1> D3.

次に、本実施例のVCSELの製造方法について図4ないし図7を参照して説明する。図4(a)に示すように、有機金属気相成長(MOCVD)法により、n型のGaAs基板104の(100)面上にn型のAl0.8Ga0.2As層とn型のAl0.1Ga0.9As層との複数層積層体よりなる下部DBR層106と、アンドープのAl0.4Ga0.6As層よりなるスペーサ層、アンドープのAl0.2Ga0.8As層よりなる障壁層、及びアンドープのGaAs層よりなる量子井戸層との積層体よりなる活性領域108と、p型のAlAs層およびGaAsコンタクト層を含むp型のAl0.8Ga0.2As層とp型のAl0.1Ga0.9As層との複数層積層体よりなる上部DBR層110とを順次積層する。 Next, a manufacturing method of the VCSEL of this embodiment will be described with reference to FIGS. As shown in FIG. 4A, an n-type Al 0.8 Ga 0.2 As layer and an n-type Al 0.1 Ga layer are formed on the (100) plane of the n-type GaAs substrate 104 by metal organic chemical vapor deposition (MOCVD). A lower DBR layer 106 made of a multi-layer stack of 0.9 As layers, a spacer layer made of an undoped Al 0.4 Ga 0.6 As layer, a barrier layer made of an undoped Al 0.2 Ga 0.8 As layer, and an undoped GaAs layer A multi-layer stack including an active region 108 formed of a stack with a quantum well layer, a p-type Al 0.8 Ga 0.2 As layer including a p-type AlAs layer and a GaAs contact layer, and a p-type Al 0.1 Ga 0.9 As layer The upper DBR layer 110 is sequentially stacked.

下部DBR層106は、n型のAl0.8Ga0.2As層とn型のAl0.1Ga0.9As層との複数層積層体よりなるが、各層の厚さはλ/4nr(但し、λは発振波長、nrは媒質中の光学屈折率)に相当し、混晶比の異なる層を交互に36.5周期積層してある。n型不純物としてシリコンをドーピングした後のキャリア濃度は、3×1018cm-3である。活性領域108は、アンドープのGaAs層よりなる厚さ8nmの量子井戸活性層とアンドープのAl0.2Ga0.8As層よりなる厚さ5nmの障壁層とを交互に積層した(但し、外層は障壁層)積層体が、アンドープのAl0.4Ga0.6As層よりなるスペーサ層の中央部に配置され、量子井戸活性層と障壁層とを含むスペーサ層の膜厚がλ/4nrの整数倍となるよう設計されている。このような構成の活性領域108からは波長850nmの放射光が得られる。 The lower DBR layer 106 is formed of a multi-layer stack of an n-type Al 0.8 Ga 0.2 As layer and an n-type Al 0.1 Ga 0.9 As layer, and the thickness of each layer is λ / 4nr (where λ is the oscillation wavelength) , Nr corresponds to the optical refractive index in the medium), and layers having different mixed crystal ratios are alternately laminated for 36.5 periods. The carrier concentration after doping silicon as an n-type impurity is 3 × 10 18 cm −3 . The active region 108 is formed by alternately stacking an 8 nm thick quantum well active layer made of an undoped GaAs layer and a 5 nm thick barrier layer made of an undoped Al 0.2 Ga 0.8 As layer (where the outer layer is a barrier layer). The stack is arranged in the center of the spacer layer made of an undoped Al 0.4 Ga 0.6 As layer, and the thickness of the spacer layer including the quantum well active layer and the barrier layer is designed to be an integral multiple of λ / 4nr. ing. Radiation light having a wavelength of 850 nm is obtained from the active region 108 having such a configuration.

上部DBR層110は、p型のAl0.8Ga0.2As層とp型のAl0.1Ga0.9As層との複数半導体層からなる積層である。各層の厚さは下部多層反射膜106と同様にλ/4nrであり、混晶比の異なる層を交互に22周期で積層してある。この周期数は下層に設けたAlAs層114、および上層に設けたコンタクト層112を加えた数である。p型不純物として炭素をドーピングした後のキャリア濃度は3×1018cm-3である。 The upper DBR layer 110 is a stacked layer composed of a plurality of semiconductor layers of a p-type Al 0.8 Ga 0.2 As layer and a p-type Al 0.1 Ga 0.9 As layer. The thickness of each layer is λ / 4 nr, similar to the lower multilayer reflective film 106, and layers having different mixed crystal ratios are alternately stacked in 22 cycles. This number of periods is the number of the AlAs layer 114 provided in the lower layer and the contact layer 112 provided in the upper layer. The carrier concentration after doping carbon as a p-type impurity is 3 × 10 18 cm −3 .

上部DBR層110上に、リフトオフ工程によりTi/Auの2層構造の上部電極118がパターン形成される。上部電極118には、上部DBR層110の最上層であるコンタクト層112を露出するように、円形状の開口部120が形成される。開口部120の径D2は、約12μmである。次に、図4(b)に示すように、上部電極118上に、膜厚5nmのCrと膜厚20nmとAuが積層され、開口部120の内側に開口部124が形成されるようにCrとAuがパターンニングされ、半透明電極122が形成される。開口部124の径D3は、10μmである。これらの電極パターンの形成後、所定の温度にてアニ―ルが行われる。   An upper electrode 118 having a two-layer structure of Ti / Au is patterned on the upper DBR layer 110 by a lift-off process. A circular opening 120 is formed in the upper electrode 118 so as to expose the contact layer 112 that is the uppermost layer of the upper DBR layer 110. The diameter D2 of the opening 120 is about 12 μm. Next, as shown in FIG. 4B, a Cr film having a thickness of 5 nm, a 20 nm film thickness, and Au are stacked on the upper electrode 118, and an opening 124 is formed inside the opening 120. And Au are patterned to form a translucent electrode 122. The diameter D3 of the opening 124 is 10 μm. After these electrode patterns are formed, annealing is performed at a predetermined temperature.

次に、図5(a)に示すように、半透明電極122の開口部124により露出された上部DBR層を保護するためSiON等の保護膜126が形成され、パターニングされる。保護膜126は、上部DBR層の表面、すなわちGaAsコンタクト層112が、以降のプロセスで汚染されないように出射面を保護する。活性領域で発生したレーザ光は、この保護膜126を介して外部へ出力されることになる。   Next, as shown in FIG. 5A, a protective film 126 such as SiON is formed and patterned to protect the upper DBR layer exposed by the opening 124 of the translucent electrode 122. The protective film 126 protects the emission surface so that the surface of the upper DBR layer, that is, the GaAs contact layer 112 is not contaminated in subsequent processes. Laser light generated in the active region is output to the outside through this protective film 126.

次に、図5(b)に示すように、上部電極118および透明電極122を覆うようにマスク絶縁膜128が形成され、パターンニングされる。マスク絶縁膜128は、その後に形成されるメサの外形を規定するものである。ここでは、円筒状のメサを形成するため、マスク絶縁膜128は円形にパターンニングされる。次に、マスク絶縁膜128をマスクに用いて、ドライエッチングが行われ、基板上に、メサMが形成される。メサMは、少なくとも電流狭窄層114が露出する深さまで行われる。   Next, as shown in FIG. 5B, a mask insulating film 128 is formed and patterned so as to cover the upper electrode 118 and the transparent electrode 122. The mask insulating film 128 defines the outer shape of the mesa formed thereafter. Here, in order to form a cylindrical mesa, the mask insulating film 128 is patterned into a circle. Next, dry etching is performed using the mask insulating film 128 as a mask to form a mesa M on the substrate. The mesa M is performed at least to a depth at which the current confinement layer 114 is exposed.

次に、図6(a)に示すように、メサMが形成された基板を、窒素を含むキャリアガス(流量:2リットル/分)とする340℃の水蒸気雰囲気に40分間晒し、酸化処理を行う。電流狭窄層114を構成するAlAs層は、上部DBR層のAl0.8Ga0.2As層やAl0.1Ga0.9As層と比べ著しく酸化速度が速いため、メサM内の一部である活性領域108の直上部分にポスト形状を反映した酸化領域114aが形成される。酸化されずに残った非酸化領域が電流注入領域あるいは導電領域の開口部となる。この酸化工程で得られた電流狭窄層114の開口部の径D1は12μmである。酸化領域114aは電流狭窄部となるが、同時に周囲の半導体層に比べ光学屈折率が半分程度となることから、光閉じ込め領域としても機能する。 Next, as shown in FIG. 6A, the substrate on which the mesa M is formed is exposed to a 340 ° C. water vapor atmosphere using nitrogen-containing carrier gas (flow rate: 2 liters / minute) for 40 minutes to perform an oxidation treatment. Do. Since the AlAs layer constituting the current confinement layer 114 has a significantly faster oxidation rate than the Al 0.8 Ga 0.2 As layer and the Al 0.1 Ga 0.9 As layer of the upper DBR layer, it is directly above the active region 108 that is a part of the mesa M. An oxidized region 114a reflecting the post shape is formed in the portion. A non-oxidized region remaining without being oxidized becomes an opening of a current injection region or a conductive region. The diameter D1 of the opening of the current confinement layer 114 obtained in this oxidation step is 12 μm. Although the oxidized region 114a serves as a current confinement portion, it simultaneously functions as a light confinement region because the optical refractive index is about half that of the surrounding semiconductor layer.

次に、図6(b)に示すように基板上にSiOx等の層間絶縁膜130が形成され、そして、メサ頂部が露出するように層間絶縁膜130の一部がエッチングされる。これにより、層間絶縁膜130と保護膜126によって上部電極118の一部と半透明電極122の一部が露出されたコンタクトホール132が形成される。   Next, as shown in FIG. 6B, an interlayer insulating film 130 such as SiOx is formed on the substrate, and a part of the interlayer insulating film 130 is etched so that the top of the mesa is exposed. As a result, a contact hole 132 in which a part of the upper electrode 118 and a part of the translucent electrode 122 are exposed by the interlayer insulating film 130 and the protective film 126 is formed.

次に、図7(a)に示すように、上部配線134が形成され、パターンニングされる。上部配線134は、層間絶縁膜130と保護膜126によって露出された上部電極118および半透明電極122に接続される。なお、上部配線134は、ここには図示しないボンディングパッドに接続されている。最後に、図7(b)に示すように、基板の裏面にn側の下部電極102が形成される。   Next, as shown in FIG. 7A, the upper wiring 134 is formed and patterned. The upper wiring 134 is connected to the upper electrode 118 and the semitransparent electrode 122 exposed by the interlayer insulating film 130 and the protective film 126. The upper wiring 134 is connected to a bonding pad (not shown) here. Finally, as shown in FIG. 7B, the n-side lower electrode 102 is formed on the back surface of the substrate.

上記製造工程は、一例であって、他の工程により形成することも可能である。例えば、上部電極118および半透明電極122は、メサMの形成後に形成してもよい。また、半透明電極として、ITOを用いる場合には、好ましくは、図3に示すように600度程度のアニールが必要となるので、電流狭窄層の酸化工程前に形成することが望ましい。   The above manufacturing process is an example, and can be formed by other processes. For example, the upper electrode 118 and the translucent electrode 122 may be formed after the mesa M is formed. Further, when ITO is used as the semitransparent electrode, it is preferable to form the electrode before the current confinement layer oxidation step because annealing of about 600 degrees is required as shown in FIG.

さらに、上記実施例では、基板上に単一のVCSEL素子が形成された例を示しているが、勿論、基板上に複数のVCSEL素子がアレイ状に形成された、いわゆるマルチスポット型またはマルチビット型のVCSELアレイに本発明を適用することも可能である。   Furthermore, in the above embodiment, an example in which a single VCSEL element is formed on a substrate is shown. Of course, a so-called multi-spot type or multi-bit in which a plurality of VCSEL elements are formed in an array on a substrate. The present invention can also be applied to a type of VCSEL array.

図8は、単一または複数のVCSEL素子が形成されたチップが実装された半導体レーザ装置のパッケージ(モジュール)例を示す概略断面を示す図である。同図に示すように、パッケージ300は、VCSELアレイが形成されたチップ310を、マウンタ320上のダイアタッチを介して円盤状の金属ステム330上に固定する。導電性のリード340、342は、ステム330の貫通孔(図示省略)内に挿入され、一方のリード340は、チップ310の裏面に形成された下部電極に電気的に接続され、他方のリード342は、チップ310の上面に形成された上部電極にボンディングワイヤ等を介して電気的に接続される。   FIG. 8 is a schematic cross-sectional view showing an example of a package (module) of a semiconductor laser device on which a chip on which a single or a plurality of VCSEL elements are formed is mounted. As shown in the figure, the package 300 fixes a chip 310 on which a VCSEL array is formed on a disk-shaped metal stem 330 via a die attach on the mounter 320. The conductive leads 340 and 342 are inserted into through holes (not shown) of the stem 330, and one lead 340 is electrically connected to the lower electrode formed on the back surface of the chip 310, and the other lead 342. Are electrically connected to the upper electrode formed on the upper surface of the chip 310 via a bonding wire or the like.

キャップ350の出射窓352内にボールレンズ360が固定されている。ボールレンズ360の光軸は、チップ310のほぼ中心と一致するように位置決めされる。また、チップ310とボールレンズ360との距離は、チップ310からのレーザ光の放射角(広がり角)θ内にボールレンズ360が含まれるように調整される。リード340、342間に順方向の電圧が印加されると、チップ310からレーザ光が出射され、ボールレンズ360を介して外部へ出力される。なお、キャップ内に、VCSELの発光状態をモニターするための受光素子を含ませるようにしてもよい。   A ball lens 360 is fixed in the exit window 352 of the cap 350. The optical axis of the ball lens 360 is positioned so as to substantially coincide with the center of the chip 310. In addition, the distance between the chip 310 and the ball lens 360 is adjusted so that the ball lens 360 is included within the radiation angle (expansion angle) θ of the laser light from the chip 310. When a forward voltage is applied between the leads 340 and 342, laser light is emitted from the chip 310 and output to the outside through the ball lens 360. Note that a light receiving element for monitoring the light emission state of the VCSEL may be included in the cap.

図9は、さらに他のパッケージの構成を示す図であり、好ましくは、後述する空間伝送システムに使用される。同図に示すパッケージ302は、ボールレンズ360を用いる代わりに、キャップ350の中央の出射窓352内に平板ガラス362を固定している。平板ガラス362の中心は、チップ310のほぼ中心と一致するように位置決めされる。チップ310と平板ガラス362との距離は、平板ガラス362の開口径がチップ310からのレーザ光の放射角θ以上になるように調整されている。   FIG. 9 is a diagram showing the configuration of still another package, and is preferably used in a spatial transmission system described later. In the package 302 shown in the drawing, a flat glass 362 is fixed in an emission window 352 at the center of the cap 350 instead of using the ball lens 360. The center of the flat glass 362 is positioned so as to substantially coincide with the center of the chip 310. The distance between the chip 310 and the flat glass 362 is adjusted so that the opening diameter of the flat glass 362 is not less than the radiation angle θ of the laser beam from the chip 310.

図10は、図8に示すパッケージまたはモジュールを光送信装置に適用したときの構成を示す断面図である。光送信装置400は、ステム330に固定された円筒状の筐体410と、筐体410の端面に一体に形成されたスリーブ420と、スリーブ420の開口422内に保持されるフェルール430と、フェルール430によって保持される光ファイバ440とを含んで構成される。   FIG. 10 is a cross-sectional view showing a configuration when the package or module shown in FIG. 8 is applied to an optical transmitter. The optical transmission device 400 includes a cylindrical housing 410 fixed to the stem 330, a sleeve 420 integrally formed on an end surface of the housing 410, a ferrule 430 held in the opening 422 of the sleeve 420, a ferrule And an optical fiber 440 held by 430.

ステム330の円周方向に形成されたフランジ332には、筐体410の端部が固定される。フェルール430は、スリーブ420の開口422に正確に位置決めされ、光ファイバ440の光軸がボールレンズ360の光軸に整合される。フェルール430の貫通孔432内に光ファイバ440の芯線が保持されている。   An end of the housing 410 is fixed to a flange 332 formed in the circumferential direction of the stem 330. The ferrule 430 is accurately positioned in the opening 422 of the sleeve 420 and the optical axis of the optical fiber 440 is aligned with the optical axis of the ball lens 360. The core wire of the optical fiber 440 is held in the through hole 432 of the ferrule 430.

チップ310の表面から出射されたレーザ光は、ボールレンズ360によって集光され、集光された光は、光ファイバ440の芯線に入射され、送信される。上記例ではボールレンズ360を用いているが、これ以外にも両凸レンズや平凸レンズ等の他のレンズを用いることができる。さらに、光送信装置400は、リード340、342に電気信号を印加するための駆動回路を含むものであってもよい。さらに、光送信装置400は、光ファイバ440を介して光信号を受信するための受信機能を含むものであってもよい。   The laser light emitted from the surface of the chip 310 is collected by the ball lens 360, and the collected light is incident on the core wire of the optical fiber 440 and transmitted. Although the ball lens 360 is used in the above example, other lenses such as a biconvex lens and a plano-convex lens can be used. Further, the optical transmission device 400 may include a drive circuit for applying an electrical signal to the leads 340 and 342. Furthermore, the optical transmission device 400 may include a reception function for receiving an optical signal via the optical fiber 440.

図11は、図9に示すパッケージを空間伝送システムに用いたときの構成を示す図である。空間伝送システム500は、パッケージ300と、集光レンズ510と、拡散板520と、反射ミラー530とを含んでいる。空間伝送システム500では、パッケージ300に用いられたボールレンズ360を用いる代わりに、集光レンズ510を用いている。集光レンズ510によって集光された光は、反射ミラー530の開口532を介して拡散板520で反射され、その反射光が反射ミラー530へ向けて反射される。反射ミラー530は、その反射光を所定の方向へ向けて反射させ、光伝送を行う。空間伝送の光源の場合には、マルチスポット型のVCSELを用い、高出力を得るようにしてもよい。   FIG. 11 is a diagram showing a configuration when the package shown in FIG. 9 is used in a spatial transmission system. The spatial transmission system 500 includes a package 300, a condenser lens 510, a diffusion plate 520, and a reflection mirror 530. In the spatial transmission system 500, instead of using the ball lens 360 used in the package 300, a condensing lens 510 is used. The light condensed by the condenser lens 510 is reflected by the diffusion plate 520 through the opening 532 of the reflection mirror 530, and the reflected light is reflected toward the reflection mirror 530. The reflection mirror 530 reflects the reflected light in a predetermined direction and performs optical transmission. In the case of a spatial transmission light source, a multi-spot type VCSEL may be used to obtain a high output.

図12は、VCSELを光源に利用した光伝送システムの一構成例を示す図である。光伝送システム600は、VCSELが形成されたチップ310を含む光源610と、光源610から放出されたレーザ光の集光などを行う光学系620と、光学系620から出力されたレーザ光を受光する受光部630と、光源610の駆動を制御する制御部640とを有する。制御部640は、VCSELを駆動するための駆動パルス信号を光源610に供給する。光源610から放出された光は、光学系620を介し、光ファイバや空間伝送用の反射ミラーなどにより受光部630へ伝送される。受光部630は、受光した光をフォトディテクターなどによって検出する。受光部630は、制御信号650により制御部640の動作(例えば光伝送の開始タイミング)を制御することができる。   FIG. 12 is a diagram illustrating a configuration example of an optical transmission system using a VCSEL as a light source. The optical transmission system 600 receives a light source 610 including a chip 310 on which a VCSEL is formed, an optical system 620 that collects laser light emitted from the light source 610, and the laser light output from the optical system 620. A light receiving unit 630 and a control unit 640 that controls driving of the light source 610 are included. The control unit 640 supplies a drive pulse signal for driving the VCSEL to the light source 610. Light emitted from the light source 610 is transmitted to the light receiving unit 630 via an optical system 620 by an optical fiber, a reflection mirror for spatial transmission, or the like. The light receiving unit 630 detects the received light with a photodetector or the like. The light receiving unit 630 can control the operation of the control unit 640 (for example, the start timing of optical transmission) by the control signal 650.

次に、光伝送システムに利用される光伝送装置の構成について説明する。図13は、光伝送装置の外観構成を示す図であり、図14はその内部構成を模式的に示す図である。光伝送装置700は、ケース710、光信号送信/受信コネクタ接合部720、発光/受光素子730、電気信号ケーブル接合部740、電源入力部750、動作中を示すLED760、異常発生を示すLED770、DVIコネクタ780、送信回路基板/受信回路基板790を有している。   Next, the configuration of an optical transmission device used in the optical transmission system will be described. FIG. 13 is a diagram illustrating an external configuration of the optical transmission apparatus, and FIG. 14 is a diagram schematically illustrating an internal configuration thereof. The optical transmission device 700 includes a case 710, an optical signal transmission / reception connector joint 720, a light emitting / receiving element 730, an electric signal cable joint 740, a power input unit 750, an LED 760 indicating that an operation is in progress, an LED 770 indicating occurrence of an abnormality, and a DVI. A connector 780 and a transmission circuit board / reception circuit board 790 are provided.

光伝送装置700を用いた映像伝送システムを図15および図16に示す。これらの図において、映像伝送システム800は、映像信号発生装置810で発生された映像信号を、液晶ディスプレイなどの画像表示装置820に伝送するため、図10に示す光伝送装置を利用している。すなわち、映像伝送システム800は、映像信号発生装置810、画像表示装置820、DVI用電気ケーブル830、送信モジュール840、受信モジュール850、映像信号伝送光信号用コネクタ860、光ファイバ870、映像信号伝送用電気ケーブルコネクタ880、電源アダプタ890、DVI用電気ケーブル900を含んでいる。   A video transmission system using the optical transmission apparatus 700 is shown in FIGS. In these drawings, the video transmission system 800 uses the optical transmission device shown in FIG. 10 to transmit the video signal generated by the video signal generation device 810 to the image display device 820 such as a liquid crystal display. That is, the video transmission system 800 includes a video signal generation device 810, an image display device 820, a DVI electric cable 830, a transmission module 840, a reception module 850, a video signal transmission optical signal connector 860, an optical fiber 870, and a video signal transmission. An electric cable connector 880, a power adapter 890, and an electric cable 900 for DVI are included.

上記映像伝送システムでは、映像信号発生装置810と送信モジュール840、および受信モジュール850と画像表示装置820の間を電気ケーブル830、900による電気信号の伝送としたが、これらの間の伝送を光信号により行うことも可能である。例えば、電気−光変換回路および光−電気変換回路をコネクタに含む信号送信用ケーブルを電気ケーブル830、900の代わりに用いるようにしてもよい。   In the video transmission system described above, electrical signals are transmitted between the video signal generation device 810 and the transmission module 840, and between the reception module 850 and the image display device 820 using the electrical cables 830 and 900. Transmission between these signals is an optical signal. It is also possible to do this. For example, a signal transmission cable including an electrical / optical conversion circuit and an optical / electrical conversion circuit in a connector may be used instead of the electrical cables 830 and 900.

本発明による面発光型半導体レーザは、広がり角が小さく、高光出力を有するため、上記したモジュール、光伝送装置、光送信装置、空間伝送システム等において、非常に有用な光源として利用することができる。   Since the surface emitting semiconductor laser according to the present invention has a small divergence angle and a high light output, it can be used as a very useful light source in the above-described modules, optical transmission devices, optical transmission devices, spatial transmission systems, and the like. .

本発明に係る面発光型半導体レーザは、画像記録装置や光通信装置の光源や、プリンタ、複写装置等の画像形成装置の光源等に用いることができる。   The surface emitting semiconductor laser according to the present invention can be used for a light source of an image recording apparatus or an optical communication apparatus, a light source of an image forming apparatus such as a printer or a copying apparatus, and the like.

図1(a)は、本発明の実施例に係るVCSELの模式的な平面図、図1(b)は、そのX−X線断面図である。FIG. 1A is a schematic plan view of a VCSEL according to an embodiment of the present invention, and FIG. 1B is a sectional view taken along line XX. 本実施例のよるVCSELと従来のVCSELのI−L特性を比較したグラフである。It is the graph which compared the IL characteristic of VCSEL by a present Example, and conventional VCSEL. ITOのアニール温度とGaAsとのコンタクト抵抗の関係を示すグラフである。It is a graph which shows the relationship between the annealing temperature of ITO and the contact resistance with GaAs. 本発明の実施例に係るVCSELの概略製造工程を示す工程断面図である。It is process sectional drawing which shows the schematic manufacturing process of VCSEL which concerns on the Example of this invention. 本発明の実施例に係るVCSELの概略製造工程を示す工程断面図である。It is process sectional drawing which shows the schematic manufacturing process of VCSEL which concerns on the Example of this invention. 本発明の実施例に係るVCSELの概略製造工程を示す工程断面図である。It is process sectional drawing which shows the schematic manufacturing process of VCSEL which concerns on the Example of this invention. 本発明の実施例に係るVCSELの概略製造工程を示す工程断面図である。It is process sectional drawing which shows the schematic manufacturing process of VCSEL which concerns on the Example of this invention. VCSELが形成された半導体チップを実装したパッケージの構成を示す概略断面図である。It is a schematic sectional drawing which shows the structure of the package which mounted the semiconductor chip in which VCSEL was formed. 他のパッケージの構成を示す概略断面図である。It is a schematic sectional drawing which shows the structure of another package. 図8に示すパッケージを用いた光送信装置の構成を示す断面図である。It is sectional drawing which shows the structure of the optical transmission device using the package shown in FIG. 図9に示すパッケージを空間伝送システムに用いたときの構成を示す図である。It is a figure which shows a structure when the package shown in FIG. 9 is used for a spatial transmission system. 光伝送システムの構成を示すブロック図である。It is a block diagram which shows the structure of an optical transmission system. 光伝送装置の外観構成を示す図である。It is a figure which shows the external appearance structure of an optical transmission apparatus. 光伝送装置の内部構成を示し、図14Aは上面を切り取ったときの内部構造を示し、図14Bは側面を切り取ったときの内部構造を示している。14A shows the internal structure of the optical transmission device, FIG. 14A shows the internal structure when the top surface is cut off, and FIG. 14B shows the internal structure when the side surface is cut off. 図13の光伝送装置を利用した映像伝送システムを示す図である。It is a figure which shows the video transmission system using the optical transmission apparatus of FIG. 図15の映像伝送システムを裏側から示した図である。It is the figure which showed the video transmission system of FIG. 15 from the back side. 従来のVCSELの構成を示す断面図である。It is sectional drawing which shows the structure of the conventional VCSEL. 従来のVCSELの構成を示す断面図である。It is sectional drawing which shows the structure of the conventional VCSEL. 従来のVCSELの構成を示す断面図である。It is sectional drawing which shows the structure of the conventional VCSEL.

符号の説明Explanation of symbols

100:VCSEL 102:下部電極
104:基板 106:下部DBR層
108:活性領域 110:上部DBR層
112:コンタクト層 114:電流狭窄層
114a:酸化領域 116:層間絶縁膜
118:上部電極 120:開口部
122:半透明電極 124:開口部
100: VCSEL 102: Lower electrode 104: Substrate 106: Lower DBR layer 108: Active region 110: Upper DBR layer 112: Contact layer 114: Current confinement layer 114a: Oxidized region 116: Interlayer insulating film 118: Upper electrode 120: Opening 122: Translucent electrode 124: Opening

Claims (24)

第1導電型の下部多層膜反射鏡、活性領域、及び下部多層膜反射鏡とともに共振器を構成する第2導電型の上部多層膜反射鏡が順次積層された半導体基板と、
上部多層膜反射鏡の上部に設けられ、且つ活性領域で発生したレーザ光を出射する第1の開口部が形成された第1の上部電極と、
第1の上部電極と下部多層膜反射鏡との間に設けられ、電流経路の周縁部を絶縁化して形成された電流狭窄領部と、
第1の上部電極に電気的に接続され、第1の開口部よりも内側で上部多層膜反射鏡の一部を覆う第2の上部電極とを有し、
第2の上部電極は、導電性および光透過性を有する材料から構成される、面発光型半導体レーザ。
A semiconductor substrate in which a first conductive type lower multilayer reflector, an active region, and a lower multilayer reflector reflecting the second conductive type upper multilayer reflector constituting the resonator are sequentially stacked;
A first upper electrode provided on the upper multilayer reflector and formed with a first opening for emitting laser light generated in the active region;
A current confinement region provided between the first upper electrode and the lower multilayer-film reflective mirror and formed by insulating the peripheral portion of the current path;
A second upper electrode that is electrically connected to the first upper electrode and covers a part of the upper multilayer film reflector inside the first opening,
The second upper electrode is a surface emitting semiconductor laser composed of a material having conductivity and light transmission.
第2の上部電極には、第1の開口部よりも小さい径の第2の開口部が形成されている、請求項1に記載の面発光型半導体レーザ。 The surface emitting semiconductor laser according to claim 1, wherein a second opening having a diameter smaller than that of the first opening is formed in the second upper electrode. 第2の上部電極は、上部多層膜反射鏡の最上層であるコンタクト層とオーミック接続される、請求項1または2に記載の面発光型半導体レーザ。 3. The surface emitting semiconductor laser according to claim 1, wherein the second upper electrode is ohmically connected to a contact layer which is an uppermost layer of the upper multilayer-film reflective mirror. 第2の上部電極は、半透明電極である、請求項1ないし3いずれか1つに記載の面発光型半導体レーザ。 The surface emitting semiconductor laser according to any one of claims 1 to 3, wherein the second upper electrode is a translucent electrode. 第2の上部電極は、薄膜金属からなる、請求項1ないし4いずれか1つに記載の面発光型半導体レーザ。 The surface emitting semiconductor laser according to claim 1, wherein the second upper electrode is made of a thin film metal. 薄膜金属は、多層構造である、請求項7に記載の面発光型半導体レーザ。 The surface emitting semiconductor laser according to claim 7, wherein the thin film metal has a multilayer structure. 薄膜金属は、CrまたはAuの少なくとも一方を含む、請求項5または6に記載の面発光型半導体レーザ。 The surface emitting semiconductor laser according to claim 5 or 6, wherein the thin film metal includes at least one of Cr and Au. 第2の上部電極は、ITOを含む、請求項1ないし7いずれか1つに記載の面発光型半導体レーザ。 The surface emitting semiconductor laser according to claim 1, wherein the second upper electrode includes ITO. 上部多層膜反射鏡のコンタクト層は、第2導電型のGaAs層である、請求項1ないし8いずれか1つに記載の面発光型半導体レーザ。 9. The surface emitting semiconductor laser according to claim 1, wherein the contact layer of the upper multilayer mirror is a GaAs layer of a second conductivity type. 電流狭窄部の電流通路を規定する第3の開口部の径は、第2の開口部の径よりも大きい、請求項1ないし9いずれか1つに記載の面発光型半導体レーザ。 10. The surface-emitting type semiconductor laser according to claim 1, wherein a diameter of the third opening defining the current path of the current constriction is larger than a diameter of the second opening. 第3の開口部の径は、第1の開口部の径とほぼ等しい、請求項1ないし10いずれか1つに記載の面発光型半導体レーザ。 The surface emitting semiconductor laser according to claim 1, wherein a diameter of the third opening is substantially equal to a diameter of the first opening. 電流狭窄部は、第2導電型のAlAs層を含み、AlAs層の周縁部に選択的に酸化された酸化領域が形成され、当該酸化領域によって第3の開口部が規定される、請求項1ないし11いずれか1つに記載の面発光型半導体レーザ。 The current confinement portion includes an AlAs layer of a second conductivity type, an oxidized region selectively oxidized is formed at a peripheral portion of the AlAs layer, and a third opening is defined by the oxidized region. Thru | or any one of 11 surface emitting semiconductor lasers. 上部多層膜反射鏡から電流狭窄部に至るまでのメサが基板上に形成され、電流狭窄部の酸化領域は、メサ側面から酸化される、請求項12に記載の面発光型半導体レーザ。 13. The surface emitting semiconductor laser according to claim 12, wherein a mesa from the upper multilayer reflector to the current confinement portion is formed on the substrate, and an oxidation region of the current confinement portion is oxidized from the side surface of the mesa. メサの活性領域からはマルチモード光が発生され、高次モードが第2の上部電極により抑制される、請求項1ないし13いずれか1つに記載の面発光型半導体レーザ。 The surface emitting semiconductor laser according to any one of claims 1 to 13, wherein multimode light is generated from the active region of the mesa, and a higher-order mode is suppressed by the second upper electrode. 請求項1ないし14いずれか1つに記載の面発光型半導体レーザを実装したモジュール。 A module on which the surface emitting semiconductor laser according to claim 1 is mounted. 請求項15に記載されたモジュールと、モジュールから発せられたレーザ光を光媒体を介して送信する送信手段とを備えた、光送信装置。 An optical transmission device comprising: the module according to claim 15; and a transmission unit configured to transmit a laser beam emitted from the module via an optical medium. 請求項15に記載されたモジュールと、モジュールから発せられた光を空間伝送する伝送手段とを備えた、光空間伝送装置。 An optical space transmission apparatus comprising: the module according to claim 15; and a transmission unit that spatially transmits light emitted from the module. 請求項15に記載されたモジュールと、モジュールから発せられたレーザ光を送信する送信手段とを備えた、光送信システム。 An optical transmission system comprising: the module according to claim 15; and a transmission unit that transmits a laser beam emitted from the module. 請求項15に記載されたモジュールと、モジュールから発せられた光を空間伝送する伝送手段とを備えた、光空間伝送システム。 An optical space transmission system comprising the module according to claim 15 and a transmission means for spatially transmitting light emitted from the module. 面発光型半導体レーザの製造方法であって、
基板上に、下部多層膜反射鏡、活性領域、電流狭窄部、上部多層膜反射鏡を含む半導体層を積層するステップと、
上部多層膜反射鏡上に、第1の開口部が形成された第1の上部電極を形成するステップと、
第1の開口部よりも内側に第2の開口部が位置するように第2の上部電極を形成するステップと、
第2の開口部によって露出された上部多層膜反射鏡を覆う保護膜を形成するステップと、
上部多層膜反射鏡から少なくとも電流狭窄部に至るまでのメサを基板上に形成するステップと、
電流狭窄部の一部を酸化するステップと、
少なくとも第1または第2の上部電極の一方に接続される配線を形成するステップとを有し、
第2の上部電極は、導電性および光透過性を有する材料から構成される、面発光型半導体レーザの製造方法。
A method of manufacturing a surface emitting semiconductor laser,
Laminating a semiconductor layer including a lower multilayer reflector, an active region, a current constriction, and an upper multilayer reflector on a substrate;
Forming a first upper electrode in which a first opening is formed on the upper multilayer-film reflective mirror;
Forming a second upper electrode such that the second opening is positioned inside the first opening;
Forming a protective film covering the upper multilayer mirror exposed by the second opening;
Forming a mesa on the substrate from the upper multilayer reflector to at least the current confinement portion;
Oxidizing a portion of the current constriction;
Forming a wiring connected to at least one of the first or second upper electrode,
The second upper electrode is a method for manufacturing a surface emitting semiconductor laser, wherein the second upper electrode is made of a material having conductivity and light transmittance.
酸化するステップにより規定された電流通路の第3の開口部の径は、第2の上部電極の第2の開口部の径よりも大きい、請求項20に記載の製造方法。 21. The manufacturing method according to claim 20, wherein the diameter of the third opening of the current path defined by the oxidizing step is larger than the diameter of the second opening of the second upper electrode. 第3の開口部の径は、第1の上部電極の第1の開口部の径とほぼ等しい、請求項20に記載の製造方法。 The manufacturing method according to claim 20, wherein the diameter of the third opening is substantially equal to the diameter of the first opening of the first upper electrode. 製造方法はさらに、第1および第2の上部電極を形成後に、一定の温度でアニールする工程を含む、請求項20に記載の製造方法。 The manufacturing method according to claim 20, further comprising a step of annealing at a constant temperature after forming the first and second upper electrodes. 第2の上部電極は、上部多層膜反射鏡の一部とオーミック接触する、請求項23に記載の製造方法。 The manufacturing method according to claim 23, wherein the second upper electrode is in ohmic contact with a part of the upper multilayer-film reflective mirror.
JP2005244031A 2005-08-25 2005-08-25 Vertical cavity surface-emitting semiconductor laser array Pending JP2007059672A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005244031A JP2007059672A (en) 2005-08-25 2005-08-25 Vertical cavity surface-emitting semiconductor laser array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005244031A JP2007059672A (en) 2005-08-25 2005-08-25 Vertical cavity surface-emitting semiconductor laser array

Publications (1)

Publication Number Publication Date
JP2007059672A true JP2007059672A (en) 2007-03-08

Family

ID=37922891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005244031A Pending JP2007059672A (en) 2005-08-25 2005-08-25 Vertical cavity surface-emitting semiconductor laser array

Country Status (1)

Country Link
JP (1) JP2007059672A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029607A (en) * 2009-06-30 2011-02-10 Nichia Corp Vertical resonator type surface-emitting laser
JP2011175993A (en) * 2010-02-23 2011-09-08 Nichia Corp Nitride semiconductor laser element
CN103107482A (en) * 2013-01-29 2013-05-15 中国科学院半导体研究所 Single-mode photonic crystal vertical cavity surface emitting laser and preparation method thereof
CN104300364A (en) * 2014-10-10 2015-01-21 中国科学院长春光学精密机械与物理研究所 Vertical-cavity surface-emitting semiconductor laser
JP2018523311A (en) * 2015-09-28 2018-08-16 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Semiconductor laser
WO2019164755A1 (en) * 2018-02-20 2019-08-29 Ii-Vi Delaware, Inc. Tailoring of high power vcsel arrays
WO2020022827A1 (en) * 2018-07-27 2020-01-30 엘지이노텍 주식회사 Surface-emitting laser element and light-emitting device comprising same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156395A (en) * 1999-09-13 2001-06-08 Furukawa Electric Co Ltd:The Surface emission semiconductor laser element

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156395A (en) * 1999-09-13 2001-06-08 Furukawa Electric Co Ltd:The Surface emission semiconductor laser element

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029607A (en) * 2009-06-30 2011-02-10 Nichia Corp Vertical resonator type surface-emitting laser
JP2011175993A (en) * 2010-02-23 2011-09-08 Nichia Corp Nitride semiconductor laser element
CN103107482A (en) * 2013-01-29 2013-05-15 中国科学院半导体研究所 Single-mode photonic crystal vertical cavity surface emitting laser and preparation method thereof
CN104300364A (en) * 2014-10-10 2015-01-21 中国科学院长春光学精密机械与物理研究所 Vertical-cavity surface-emitting semiconductor laser
CN104300364B (en) * 2014-10-10 2017-07-25 中国科学院长春光学精密机械与物理研究所 Vertical-cavity-face emitting semiconductor laser
JP2018523311A (en) * 2015-09-28 2018-08-16 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Semiconductor laser
US10333278B2 (en) 2015-09-28 2019-06-25 Osram Opto Semiconductors Gmbh Semiconductor laser
WO2019164755A1 (en) * 2018-02-20 2019-08-29 Ii-Vi Delaware, Inc. Tailoring of high power vcsel arrays
WO2020022827A1 (en) * 2018-07-27 2020-01-30 엘지이노텍 주식회사 Surface-emitting laser element and light-emitting device comprising same
KR20200012613A (en) * 2018-07-27 2020-02-05 엘지이노텍 주식회사 A surface-emitting laser device and light emitting device including the same
KR102551471B1 (en) * 2018-07-27 2023-07-06 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 A surface-emitting laser device and light emitting device including the same

Similar Documents

Publication Publication Date Title
JP5092432B2 (en) Surface emitting semiconductor laser, method for manufacturing surface emitting semiconductor laser, optical apparatus, light irradiation apparatus, information processing apparatus, optical transmission apparatus, optical space transmission apparatus, and optical transmission system
JP4892940B2 (en) Surface emitting semiconductor laser device and manufacturing method thereof
JP4946041B2 (en) Surface emitting semiconductor laser device and manufacturing method thereof
JP4899344B2 (en) Surface emitting semiconductor laser and manufacturing method thereof
JP4815812B2 (en) Vertical cavity surface emitting semiconductor laser device
JP5082344B2 (en) Surface emitting semiconductor laser and manufacturing method thereof
JP4479804B2 (en) Surface emitting semiconductor laser
JP5151317B2 (en) Surface emitting semiconductor laser device and manufacturing method thereof
JP2009094332A (en) Surface-emitting semiconductor laser device, and manufacturing method thereof
JP5092533B2 (en) Surface emitting semiconductor laser, optical device, light irradiation device, information processing device, light transmission device, space optical transmission device, and light transmission system
JP4650631B2 (en) Semiconductor light emitting device
JP2007059672A (en) Vertical cavity surface-emitting semiconductor laser array
JP4479803B2 (en) Surface emitting semiconductor laser
JP4892941B2 (en) Surface emitting semiconductor laser device and manufacturing method thereof
JP2008027949A (en) Surface emission semiconductor laser
JP5087874B2 (en) Surface emitting semiconductor laser and manufacturing method thereof
JP4940600B2 (en) Electro-optic element, optical transmission module, electronic device
JP6237075B2 (en) Surface emitting semiconductor laser, surface emitting semiconductor laser device, optical transmission device, and information processing device
JP2011155143A (en) Surface-emitting semiconductor laser, surface-emitting semiconductor laser device, optical transmission device, and information processing device
JP2007329193A (en) Surface-emission semiconductor laser device, and its fabrication process
JP2009071216A (en) Surface emitting semiconductor laser device and manufacturing method of the same
JP4946029B2 (en) Surface emitting semiconductor laser
JP4915197B2 (en) Surface emitting semiconductor laser and manufacturing method thereof
JP2009238815A (en) Surface light-emitting semiconductor laser and manufacturing method therefor
JP2008060339A (en) Semiconductor laser device

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20080522

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101027

A977 Report on retrieval

Effective date: 20101026

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101209

A02 Decision of refusal

Effective date: 20110222

Free format text: JAPANESE INTERMEDIATE CODE: A02