JP2009238815A - Surface light-emitting semiconductor laser and manufacturing method therefor - Google Patents

Surface light-emitting semiconductor laser and manufacturing method therefor Download PDF

Info

Publication number
JP2009238815A
JP2009238815A JP2008079932A JP2008079932A JP2009238815A JP 2009238815 A JP2009238815 A JP 2009238815A JP 2008079932 A JP2008079932 A JP 2008079932A JP 2008079932 A JP2008079932 A JP 2008079932A JP 2009238815 A JP2009238815 A JP 2009238815A
Authority
JP
Japan
Prior art keywords
oxide layer
region
semiconductor laser
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008079932A
Other languages
Japanese (ja)
Inventor
Takashi Kondo
崇 近藤
Masachika Yamamoto
将央 山本
Masahiro Yoshikawa
昌宏 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2008079932A priority Critical patent/JP2009238815A/en
Publication of JP2009238815A publication Critical patent/JP2009238815A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a surface light-emitting semiconductor laser which can enhance optical output by reducing the element resistance. <P>SOLUTION: A VCSEL 10 comprises a substrate 12, an n-type lower DBR 14, an active region 16, and a p-type upper DBR 18. The lower DBR 14 further comprises an oxidized layer 40 which functions to confine light, and a current route layer 60 of high impurity concentration between the oxidized layer 40 and the active region 16. The upper DBR 18 has an oxidized layer 50 which functions to constrict a current. In addition to a current route K1 by a non-oxidized region 46 surrounded by an oxidized region 42, a current route K2 turning around the oxidized region 42 is formed for the carriers injected from a lower electrode 22. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、面発光型半導体レーザに関し、特に基本横モード発振をする面発光型半導体レーザに関する。   The present invention relates to a surface emitting semiconductor laser, and more particularly to a surface emitting semiconductor laser that performs fundamental transverse mode oscillation.

光ファイバ等を用いたデータ通信、あるいは複写機等の情報処理装置の光源として、2次元アレイ化が容易であり、かつ消費電力が小さい面発光型半導体レーザ(Vertical-Cavity Surface-Emitting Laser diode:以下、VCSELと呼ぶ)が利用されている。   As a light source for data communication using an optical fiber or the like, or as a light source for an information processing apparatus such as a copying machine, a surface-emitting semiconductor laser (Vertical-Cavity Surface-Emitting Laser diode) that can be easily formed into a two-dimensional array and consumes less power Hereinafter referred to as VCSEL).

典型的なVCSELは、下部DBR、活性層および上部DBRを有し、活性層で発せられた光を下部DBRと上部DBRの垂直共振器により発振させる。VCSELには、レーザ光の発振を低しきい値電流で効率よく行うため、電流狭窄層や光閉じ込め層が用いられている。特許文献1および特許文献2は、一方の酸化層を電流狭窄、もう一方の酸化層を高次モード制御層に用いたVCSELを開示している。特許文献3は、上部DBRに穴を開けることによって、高次単一モード発振を可能とするVCSELを開示している。   A typical VCSEL has a lower DBR, an active layer, and an upper DBR, and the light emitted from the active layer is oscillated by the vertical resonators of the lower DBR and the upper DBR. The VCSEL uses a current confinement layer or an optical confinement layer in order to efficiently oscillate laser light with a low threshold current. Patent Document 1 and Patent Document 2 disclose a VCSEL using one oxide layer as a current confinement and the other oxide layer as a higher-order mode control layer. Patent Document 3 discloses a VCSEL that enables high-order single mode oscillation by making a hole in the upper DBR.

特開2004−253408号公報Japanese Patent Laid-Open No. 2004-253408 特開2005−259951号公報JP 2005-259951 A 特開2006−41181号公報JP 2006-41181 A

VCSELを単一モードすなわち基本横モードで動作させるとき、素子抵抗を下げ、それに伴う発熱を抑制し、光出力を増加させることが望まれる。しかしながら、現状のVCSELでは、依然として素子抵抗が高く、最大光出力が不十分であるという課題がある。   When the VCSEL is operated in a single mode, that is, a basic transverse mode, it is desired to reduce the element resistance, suppress the heat generation associated therewith, and increase the light output. However, the current VCSEL still has a problem that the element resistance is still high and the maximum light output is insufficient.

本発明は、上記従来の課題を解決するものであり、素子抵抗を低減させ、光出力を向上させることができる面発光型半導体レーザおよびその製造方法を提供することを目的とする。   The present invention solves the above-described conventional problems, and an object thereof is to provide a surface-emitting type semiconductor laser capable of reducing element resistance and improving light output and a method for manufacturing the same.

本発明に係る面発光型半導体レーザは、基板と、基板上に形成され、少なくとも1つの第1の酸化層を含む第1導電型の第1の半導体多層膜反射鏡と、第1の半導体多層膜反射鏡上に形成された活性領域と、前記活性領域上に形成され、少なくとも1つの第2の酸化層を含む第2導電型の第2の半導体多層膜反射鏡とを含み、前記第1の半導体多層膜反射鏡は、前記第1の酸化層と前記活性領域の間に、他の半導体多層膜よりも不純物濃度が高い高不純物濃度領域を含み、前記第1の酸化層は、酸化領域によって囲まれた第1の導電領域を有し、前記第2の酸化層は、酸化領域によって囲まれた第2の導電領域を有し、前記1の酸化層は、前記第2の酸化層よりも前記活性領域の中心から離れている。   A surface-emitting type semiconductor laser according to the present invention includes a substrate, a first conductivity type first semiconductor multilayer film reflecting mirror formed on the substrate and including at least one first oxide layer, and a first semiconductor multilayer film. An active region formed on the film reflector, and a second semiconductor multilayer reflector of the second conductivity type formed on the active region and including at least one second oxide layer, The semiconductor multilayer mirror includes a high impurity concentration region having an impurity concentration higher than that of the other semiconductor multilayer film between the first oxide layer and the active region, and the first oxide layer includes an oxide region. The second oxide layer has a second conductive region surrounded by an oxide region, and the first oxide layer is more than the second oxide layer. Is also far from the center of the active region.

好ましくは第1の導電領域は、前記第2の導電領域と同等もしくはそれよりも大きい。好ましくは、発振波長をλとしたとき、前記高不純物濃領域の厚さは、1.5λ/n(nは、媒質の屈折率)よりも大きい。また、前記高不純物濃度領域は、第1の半導体多層膜反射鏡の他の半導体多層膜の反射率よりも小さいてもよい。   Preferably, the first conductive region is equal to or larger than the second conductive region. Preferably, when the oscillation wavelength is λ, the thickness of the high impurity concentration region is larger than 1.5λ / n (n is the refractive index of the medium). The high impurity concentration region may be smaller than the reflectance of another semiconductor multilayer film of the first semiconductor multilayer film reflector.

好ましくは第1の半導体多層膜反射鏡には、前記第1の酸化層に至る複数の孔が形成され、前記第1の酸化層は、前記複数の孔によって露出された側面から選択的に酸化された酸化領域を含む。好ましくは第1および第2の半導体多層膜反射鏡は、Al組成の低い低Al半導体層とAl組成の高い高Al半導体層を交互に含み、前記第1および第2の酸化層は、前記高Al半導体層よりもAl組成が大きい半導体層を含む。好ましくは基板上には、少なくとも第2の半導体多層膜反射鏡のエッチングによりメサが形成され、前記第2の酸化層は、前記メサ側面から選択的に酸化された酸化領域を含む。好ましくは第1の酸化層および第2の酸化層は、同時に酸化された酸化領域を有する。好ましくは、メサ頂部には上部電極が形成され、前記基板の裏面には下部電極が形成される。また、前記メサ頂部には上部電極が形成され、前記高不純物濃度領域に電気的に接続された下部電極が前記基板上に形成されるようにしてよい。   Preferably, a plurality of holes reaching the first oxide layer are formed in the first semiconductor multilayer mirror, and the first oxide layer is selectively oxidized from a side surface exposed by the plurality of holes. An oxidized region. Preferably, the first and second semiconductor multilayer film reflectors alternately include a low Al semiconductor layer having a low Al composition and a high Al semiconductor layer having a high Al composition, wherein the first and second oxide layers include the high Al semiconductor layer. A semiconductor layer having an Al composition larger than that of the Al semiconductor layer is included. Preferably, a mesa is formed on the substrate by etching of at least the second semiconductor multilayer reflector, and the second oxide layer includes an oxidized region selectively oxidized from the side surface of the mesa. Preferably, the first oxide layer and the second oxide layer have simultaneously oxidized regions. Preferably, an upper electrode is formed on the top of the mesa, and a lower electrode is formed on the back surface of the substrate. Further, an upper electrode may be formed on the top of the mesa, and a lower electrode electrically connected to the high impurity concentration region may be formed on the substrate.

本発明に係る面発光型半導体レーザは、基板と、基板上に形成され、少なくとも1つの第1の酸化層を含む第1導電型の第1の半導体多層膜反射鏡と、第1の半導体多層膜反射鏡上に形成された活性領域と、前記活性領域上に形成され、少なくとも1つの第2の酸化層を含む第1導電型の第2の半導体多層膜反射鏡とを含み、前記第1の半導体多層膜反射鏡は、前記第1の酸化層と前記活性領域の間に、他の半導体多層膜よりも不純物濃度が高い高不純物濃度領域を含み、前記第2の半導体多層膜反射鏡は、内部にトンネル接合を含み、前記第1の酸化層は、酸化領域によって囲まれた第1の導電領域を有し、前記第2の酸化層は、酸化領域によって囲まれた第2の導電領域を有し、前記1の酸化層は、前記第2の酸化層よりも前記活性領域から離れている。   A surface-emitting type semiconductor laser according to the present invention includes a substrate, a first conductivity type first semiconductor multilayer film reflecting mirror formed on the substrate and including at least one first oxide layer, and a first semiconductor multilayer film. An active region formed on the film reflector, and a second semiconductor multilayer reflector of the first conductivity type formed on the active region and including at least one second oxide layer, The semiconductor multilayer film reflector includes a high impurity concentration region having an impurity concentration higher than that of the other semiconductor multilayer film between the first oxide layer and the active region, and the second semiconductor multilayer film reflector includes The first oxide layer includes a first conductive region surrounded by an oxide region, and the second oxide layer is a second conductive region surrounded by the oxide region. The first oxide layer is more active than the second oxide layer. Apart et al.

本発明に係る面発光型半導体レーザの製造方法は、基板上に、少なくとも1つの第1の酸化層と第1の酸化層上に高不純物濃度領域を含む第1導電型の第1の半導体多層膜反射鏡、活性領域、少なくとも1つの第2の酸化層を含む第2導電型の第2の半導体多層膜反射鏡を含む半導体層を積層するステップと、少なくとも前記第2の酸化層が露出するように前記半導体層をエッチングし、基板上にメサを形成するステップと、前記第1の半導体多層膜反射鏡に少なくとも前記第1の酸化層に到達する深さの複数の孔を形成するステップと、前記メサ側面に露出された前記第1の酸化層および前記孔の側面に露出された第2の酸化層を同時に酸化し、第1の酸化領域によって囲まれた第1の導電領域および第2の酸化領域によって囲まれた第2の導電領域を前記第1および第2の酸化層に形成するステップと、第1の多層膜反射鏡に電気的に接続される第1の電極および第2の多層膜反射鏡に電気的に接続される第2の電極を形成するステップとを有する。   A method for manufacturing a surface-emitting type semiconductor laser according to the present invention includes a first conductive type first semiconductor multilayer including at least one first oxide layer on a substrate and a high impurity concentration region on the first oxide layer. Laminating a semiconductor layer including a film reflector, an active region, a second semiconductor multilayer reflector of the second conductivity type including at least one second oxide layer, and exposing at least the second oxide layer; Etching the semiconductor layer to form a mesa on the substrate, and forming a plurality of holes having a depth reaching at least the first oxide layer in the first semiconductor multilayer reflector; The first oxide layer exposed on the side surface of the mesa and the second oxide layer exposed on the side surface of the hole are oxidized at the same time, and the first conductive region and the second region surrounded by the first oxide region Second surrounded by an oxidized region of Forming a conductive region in the first and second oxide layers; electrically connected to the first electrode and the second multilayer reflector that are electrically connected to the first multilayer reflector; Forming a second electrode.

本発明によれば、活性領域を挟むように第1および第2の酸化層を形成し、第1および第2の酸化層がそれぞれ光り閉じ込めおよび電流狭窄の役割を担うようにしたので、第1および第2の酸化層を光閉じ込めおよび電流狭窄に適した位置に配することができ、これにより、単一モードで発振させるときの素子抵抗の低減を図り、かつ光出力を向上させることができる。さらに、第1の酸化層と活性領域との間に高濃度不純物領域を介在したことで、より素子抵抗を低減することができる。   According to the present invention, the first and second oxide layers are formed so as to sandwich the active region, and the first and second oxide layers play the role of light confinement and current confinement, respectively. And the second oxide layer can be arranged at positions suitable for optical confinement and current confinement, thereby reducing the element resistance when oscillating in a single mode and improving the optical output. . Furthermore, the element resistance can be further reduced by interposing the high concentration impurity region between the first oxide layer and the active region.

本発明を実施するための最良の形態について図面を参照して説明する。なお、以下の図は、VCSELの主要な構成または特徴を説明するものであり、必ずしもVCSELの最終形態を示すものではなし、実際のVCSELを同一スケールで表したものではない。   The best mode for carrying out the present invention will be described with reference to the drawings. Note that the following drawings are to explain the main configuration or features of the VCSEL, and do not necessarily show the final form of the VCSEL, and do not represent the actual VCSEL on the same scale.

図1Aは、本発明の第1の実施例に係るVCSELの概略平面図、図1Bは、図1AのA1−A1線で切断したときの概略断面図である。第1の実施例に係るVCSEL10は、n型の基板12と、基板12上に形成されたn型の分布型ブラッグ反射鏡(Distributed Bragg Reflector:以下、DBRという)14と、下部DBR14上に形成された活性領域16と、活性領域16上に形成されたp型の上部DBR18と、上部DBR18上に形成された環状の上部電極20と、基板12の裏面に形成された下部電極22とを含んで構成される。なお、図1Aにおいて、上部電極20をハッチングで表している。   1A is a schematic plan view of a VCSEL according to a first embodiment of the present invention, and FIG. 1B is a schematic cross-sectional view taken along line A1-A1 of FIG. 1A. The VCSEL 10 according to the first embodiment is formed on an n-type substrate 12, an n-type distributed Bragg reflector (hereinafter referred to as DBR) 14 formed on the substrate 12, and a lower DBR 14. Active region 16, p-type upper DBR 18 formed on active region 16, annular upper electrode 20 formed on upper DBR 18, and lower electrode 22 formed on the back surface of substrate 12. Consists of. In FIG. 1A, the upper electrode 20 is hatched.

基板12は、例えば、n型のGaAsから構成される。基板12上に、エピタキシャル成長により複数の半導体層が積層され、下部DBR14、活性領域16および上部DBR18が形成される。下部DBR14および上部DBR18は、例えば、Al組成の高い低屈折率のAlGaAs層とAl組成の低い高屈折率のAlGaAs層を対とし、これを複数対積層して形成される。各層の膜厚は、1/4λ(λは、発振波長)である。   The substrate 12 is made of, for example, n-type GaAs. A plurality of semiconductor layers are stacked on the substrate 12 by epitaxial growth to form the lower DBR 14, the active region 16, and the upper DBR 18. The lower DBR 14 and the upper DBR 18 are formed, for example, by stacking a plurality of pairs of a low refractive index AlGaAs layer having a high Al composition and a high refractive index AlGaAs layer having a low Al composition. The film thickness of each layer is 1 / 4λ (λ is an oscillation wavelength).

上部DBR18から下部DBR14に至るまで半導体層をエッチングすることにより円筒状のポスト(またはメサ)Pが形成され、ポストPの頂部には、中央に出射窓24が形成された上部電極20が形成される。上部電極20と下部電極22に順方向バイアスを与えたとき、活性領域16で発せられた光は、下部DBR14と上部DBR18の垂直共振器により増幅され、出射窓24からレーザ光として出射される。   A cylindrical post (or mesa) P is formed by etching the semiconductor layer from the upper DBR 18 to the lower DBR 14, and an upper electrode 20 having an emission window 24 formed in the center is formed on the top of the post P. The When a forward bias is applied to the upper electrode 20 and the lower electrode 22, the light emitted from the active region 16 is amplified by the vertical resonators of the lower DBR 14 and the upper DBR 18 and emitted from the emission window 24 as laser light.

従来の典型的な選択酸化型のVCSELは、ポストP内に選択酸化された酸化層を形成し、当該酸化層により電流狭窄および光閉じ込めを行っている。これに対し、本実施例のVCSEL10は、光閉じ込めを行う酸化層40を下部DBR14内に形成し、電流狭窄を行うための酸化層50を上部DBR18内に形成している。   In a conventional typical selective oxidation type VCSEL, an oxide layer selectively oxidized in the post P is formed, and current confinement and optical confinement are performed by the oxide layer. On the other hand, in the VCSEL 10 of this embodiment, the oxide layer 40 for optical confinement is formed in the lower DBR 14 and the oxide layer 50 for current confinement is formed in the upper DBR 18.

ポストPの中心軸Cに関して回転対称となる位置に4つのの矩形状の孔30が形成される。図1Aに示すように、各孔30は、中心軸Cから等しい距離に90度の等間隔で配置される。中心軸Cから孔30の側壁までの距離は、ポストPの半径に等しいかそれより僅かに大きい。孔30は、後述するように酸化層40の選択酸化に利用されるため、少なくとも酸化層40に到達する深さを有する。なお、ここに示す孔30は、一例であって、孔30の数、大きさ、形状等は適宜変更することができる。例えば、孔30は、円筒状であり、45度の間隔で8つ形成してもよい。   Four rectangular holes 30 are formed at positions that are rotationally symmetric with respect to the central axis C of the post P. As shown in FIG. 1A, the holes 30 are arranged at equal distances from the central axis C at equal intervals of 90 degrees. The distance from the central axis C to the side wall of the hole 30 is equal to or slightly larger than the radius of the post P. Since the hole 30 is used for selective oxidation of the oxide layer 40 as will be described later, the hole 30 has a depth that reaches at least the oxide layer 40. In addition, the hole 30 shown here is an example, Comprising: The number, a magnitude | size, a shape, etc. of the hole 30 can be changed suitably. For example, the holes 30 may be cylindrical and may be formed with eight intervals of 45 degrees.

下部DBR14は、上記したように、光閉じ込めを行うための酸化領域を形成する酸化層40を含み、上部DBR18は、電流狭窄を行うための酸化領域を形成する酸化層50を含んでいる。例えば、下部DBR14がn型のAlxGa1-xAs層とAlyGa1-yAs層(X>Y)の対を有するとき、酸化層40は、n型のAlAs層またはAlzGa1-zAs層(Z>X)を含む。この場合、AlxGa1-xAs層をAlzGa1-zAs層に置換してもよい。また、上部DBR18がp型のAlxGa1-xAs層およびAlyGa1-yAs層(X>Y)の対を有するとき、酸化層50は、p型のAlAs層またはAlzGa1-zAs層(Z>X)を含む。この場合、AlxGa1-xAs層がAlzGa1-zAs層に置換してもよい。 As described above, the lower DBR 14 includes the oxide layer 40 that forms an oxide region for optical confinement, and the upper DBR 18 includes an oxide layer 50 that forms an oxide region for current confinement. For example, when the lower DBR 14 has a pair of an n-type Al x Ga 1-x As layer and an Al y Ga 1-y As layer (X> Y), the oxide layer 40 is an n-type AlAs layer or an Al z Ga layer. 1-z As layer (Z> X) is included. In this case, the Al x Ga 1-x As layer may be replaced with an Al z Ga 1-z As layer. Further, when the upper DBR 18 has a pair of a p-type Al x Ga 1-x As layer and an Al y Ga 1-y As layer (X> Y), the oxide layer 50 has a p-type AlAs layer or an Al z Ga layer. 1-z As layer (Z> X) is included. In this case, the Al x Ga 1-x As layer may be replaced with an Al z Ga 1-z As layer.

酸化層40は、孔30によって露出された側面を有し、この側面から一定の距離だけ酸化される。酸化層40の酸化は、孔30を中心に半径方向に等方的に広がり、その停止位置は、酸化時間を制御することにより決定される。図1Aに示すように、1つの孔30の側面から進行した酸化領域42の境界44は、近似的に孔30と同心円状とみることができる。酸化領域42は、隣接する他の孔30の酸化領域42と重複し、酸化領域42の境界44によって囲まれた非酸化領域46が形成される。酸化領域42は、電気的に絶縁された領域であり、非酸化領域46は電気的に導電性の領域である。   The oxide layer 40 has a side surface exposed by the hole 30 and is oxidized by a certain distance from this side surface. The oxidation of the oxide layer 40 isotropically spreads in the radial direction around the hole 30, and the stop position thereof is determined by controlling the oxidation time. As shown in FIG. 1A, the boundary 44 of the oxidized region 42 proceeding from the side surface of one hole 30 can be seen as being approximately concentric with the hole 30. The oxidized region 42 overlaps with the oxidized region 42 of another adjacent hole 30 to form a non-oxidized region 46 surrounded by the boundary 44 of the oxidized region 42. The oxidized region 42 is an electrically insulated region, and the non-oxidized region 46 is an electrically conductive region.

図1Aに示す非酸化領域46の輪郭は、4つの境界44によって決定された略多角形状であり、非酸化領域46の概略中心は、ポストPの中心軸Cに一致する。非酸化領域46の大きさは、制御する横モードに応じて、かつ活性領域16からの距離に応じて適宜選択される。言い換えれば、酸化層40が活性領域16から離れるほど、非酸化領域46の径を大きくすることができ、好ましくは、基本横モード発振をさせるとき、非酸化領域46の大きさを5μm以上とする。5μm以上の径は、光出力の低下の抑制および低抵抗化に寄与し得る。なお、図1Aでは、非酸化領域46は4角形状であるが、孔の数を増やせば、非酸化領域46の輪郭は多角形となり、円形状に近づく。   The outline of the non-oxidized region 46 shown in FIG. 1A is a substantially polygonal shape determined by the four boundaries 44, and the approximate center of the non-oxidized region 46 coincides with the central axis C of the post P. The size of the non-oxidized region 46 is appropriately selected according to the lateral mode to be controlled and according to the distance from the active region 16. In other words, the farther the oxide layer 40 is from the active region 16, the larger the diameter of the non-oxidized region 46. Preferably, when the fundamental transverse mode oscillation is performed, the size of the non-oxidized region 46 is 5 μm or more. . A diameter of 5 μm or more can contribute to suppression of a decrease in light output and a reduction in resistance. In FIG. 1A, the non-oxidized region 46 has a quadrangular shape. However, if the number of holes is increased, the contour of the non-oxidized region 46 becomes a polygon and approaches a circular shape.

酸化層50は、ポストPの側面から一定の距離だけ酸化され、これにより、酸化領域52と、酸化領域52によって囲まれた非酸化領域54が形成される。酸化層50の酸化は、ポストPの側面からほぼ等方的に内側に向けて進行するため、非酸化領域54の平面矢視は、ポストPの外形を反映した円形状となる。非酸化領域54の中心は、ポストPの中心軸Cにほぼ一致し、さらには下部DBR14内の酸化層40の非酸化領域46の中心にほぼ一致する。酸化領域52は、電気的に絶縁であり、非酸化領域54は、電気的に導電性である。   The oxidized layer 50 is oxidized by a certain distance from the side surface of the post P, whereby an oxidized region 52 and a non-oxidized region 54 surrounded by the oxidized region 52 are formed. Oxidation of the oxide layer 50 proceeds from the side surface of the post P substantially isotropically toward the inside, so that the planar arrow view of the non-oxidized region 54 has a circular shape reflecting the outer shape of the post P. The center of the non-oxidized region 54 substantially coincides with the center axis C of the post P, and further substantially coincides with the center of the non-oxidized region 46 of the oxide layer 40 in the lower DBR 14. The oxidized region 52 is electrically insulating, and the non-oxidized region 54 is electrically conductive.

酸化層40および酸化層50は、同時の酸化プロセスで酸化されることができる。酸化層40および酸化層50の膜厚およびAl組成が等しければ、酸化層40および酸化層50の酸化速度を等しくすることができる。仮に、孔30の側壁がポストPの側面に近接していれば、酸化領域42と酸化領域52を等しくし、その結果、非酸化領域46と非酸化領域54とをほぼ等しい大きさとすることができる。   The oxide layer 40 and the oxide layer 50 can be oxidized in a simultaneous oxidation process. If the thicknesses and Al compositions of the oxide layer 40 and the oxide layer 50 are equal, the oxidation rates of the oxide layer 40 and the oxide layer 50 can be made equal. If the side wall of the hole 30 is close to the side surface of the post P, the oxidized region 42 and the oxidized region 52 are made equal, and as a result, the non-oxidized region 46 and the non-oxidized region 54 are made to have substantially the same size. it can.

他方、酸化層50の酸化速度を、酸化層40よりも速くさせる場合、酸化層40のAlの組成や膜厚に対して、酸化層50のAl組成を高くする、もしくは膜厚を厚くすればよい。例えば、酸化層40のAlの組成が98%、膜厚が30nmであった場合、酸化層50のAl組成は99%〜100%、膜厚は30nmもしくはAl組成98%、膜厚は30nmより大きくされる。これにより、酸化層40および50を同時に酸化させたとき、異なる大きさの非酸化領域44、52を形成することができる。酸化層40の酸化速度を酸化層50よりも速くさせる場合にも上記と同様にして行うことができる。   On the other hand, when the oxidation rate of the oxide layer 50 is made faster than that of the oxide layer 40, the Al composition of the oxide layer 50 is made higher or thicker than the Al composition and film thickness of the oxide layer 40. Good. For example, when the Al composition of the oxide layer 40 is 98% and the film thickness is 30 nm, the Al composition of the oxide layer 50 is 99% to 100%, the film thickness is 30 nm or the Al composition is 98%, and the film thickness is 30 nm. Increased. Thereby, when the oxide layers 40 and 50 are oxidized simultaneously, the non-oxidized regions 44 and 52 having different sizes can be formed. In the case where the oxidation rate of the oxide layer 40 is made faster than that of the oxide layer 50, it can be performed in the same manner as described above.

好ましくは、非酸化領域46は、専ら光閉じ込め層として機能するため、その大きさは、基本横モードを発振することが可能な最大の大きさとすることができる。そして、その大きさは、活性領域16から離れるほど大きくすることができる。他方、非酸化領域54は、専ら電流狭窄層として機能するため、基本横モード発振を可能にするための大きさ以下でなければならない。   Preferably, since the non-oxidized region 46 functions exclusively as an optical confinement layer, the size of the non-oxidized region 46 can be set to the maximum size capable of oscillating the fundamental transverse mode. The size can be increased as the distance from the active region 16 increases. On the other hand, since the non-oxidized region 54 functions exclusively as a current confinement layer, the non-oxidized region 54 must be equal to or smaller than a size that enables fundamental transverse mode oscillation.

また、下部DBR14は、酸化層40と活性領域16との間に、電流経路層60を含んでいる。電流経路層60は、他の下部DBR14と同様に、高屈折率のAlGaAs層と低屈折率のAlGaAs層とを積層しているが、これらの層の不純物濃度が他のAlGaAs層の不純物濃度よりも高くなっている。電流経路層60の膜厚は、好ましくは、発振波長をλとするとき、1.5λ/n(nは、媒質の屈折率)より大きい。また、電流経路層60の反射率は、他の下部DBR14の反射率よりも小さくても良く、例えば、他の下部DBR14の反射率が99%以上であるとき、95%程度であってもよい。   The lower DBR 14 includes a current path layer 60 between the oxide layer 40 and the active region 16. The current path layer 60 is formed by laminating a high refractive index AlGaAs layer and a low refractive index AlGaAs layer in the same manner as the other lower DBRs 14, but the impurity concentration of these layers is higher than the impurity concentration of the other AlGaAs layers. Is also high. The film thickness of the current path layer 60 is preferably larger than 1.5λ / n (n is the refractive index of the medium) when the oscillation wavelength is λ. Further, the reflectivity of the current path layer 60 may be smaller than the reflectivity of the other lower DBR 14, and may be about 95% when the reflectivity of the other lower DBR 14 is 99% or more, for example. .

図1AおよびBに示すVCSEL10を駆動するとき、下部DBR14および上部DBR18が順方向にバイアスされ、上部電極20から正孔、下部電極22から電子が注入される。このとき、下部電極22から活性領域16へ向かう電流経路は、酸化領域42によって囲まれた非酸化領域(導電領域)46を通過する経路K1に加えて、酸化領域42によって囲まれない経路、すなわち非酸化領域46の外側を通過する経路K2が形成されるため、抵抗を低減することができる。さらに、酸化層40と活性領域16との間には、不純物濃度が高い電流経路層60が介在されるため、電流経路の抵抗がさらに低減される。他方、酸化層50は、活性領域16上に近接して配置されているため、上部電極20から注入された正孔を効果的に狭窄し、正孔を効率よく活性領域16へ導くことができる。これにより、電子−正孔対の結合確率が上昇し、光出力を向上させることができる。   When driving the VCSEL 10 shown in FIGS. 1A and 1B, the lower DBR 14 and the upper DBR 18 are forward-biased, and holes are injected from the upper electrode 20 and electrons are injected from the lower electrode 22. At this time, the current path from the lower electrode 22 to the active region 16 is a path that is not surrounded by the oxidized region 42 in addition to the path K1 that passes through the non-oxidized region (conductive region) 46 surrounded by the oxidized region 42, that is, Since the path K2 passing through the outside of the non-oxidized region 46 is formed, the resistance can be reduced. Further, since the current path layer 60 having a high impurity concentration is interposed between the oxide layer 40 and the active region 16, the resistance of the current path is further reduced. On the other hand, since the oxide layer 50 is disposed close to the active region 16, the holes injected from the upper electrode 20 can be effectively confined and the holes can be efficiently guided to the active region 16. . Thereby, the coupling probability of electron-hole pairs is increased, and the light output can be improved.

このように第1の実施例によれば、光閉じ込めとして層として機能し得る酸化層40をn型の下部DBR14内に形成し、電流狭窄層として機能し得る酸化層50をp型の上部DBR18内に形成し、光閉じ込めおよび電流狭窄にとって最適な位置に酸化層40および50を形成し、かつ、それらの非酸化領域の大きさを個別に設定することができるため、基本横モードで発振させるときの素子抵抗が低減され、これによる発熱が抑制され、光出力の向上を図ることができる。   As described above, according to the first embodiment, the oxide layer 40 that can function as a layer for optical confinement is formed in the n-type lower DBR 14, and the oxide layer 50 that can function as a current confinement layer is formed in the p-type upper DBR 18. Since the oxide layers 40 and 50 are formed at the optimum positions for optical confinement and current confinement, and the sizes of their non-oxidized regions can be individually set, oscillation is performed in the fundamental transverse mode. Element resistance is reduced, heat generation due to this is suppressed, and light output can be improved.

次に、本発明の第2の実施例を図2に示す。第2の実施例に係るVCSEL10Aは、下部電極22Aを下部DBR14の電流経路層60に電気的に接続している。それ以外の構成は、第1の実施例と同様である。ここには図示していないが、ポストPの側壁および底部は、絶縁膜によって覆われており、下部電極22Aは、絶縁膜に形成されたコンタクトホールを介して電流経路層60に接続される。この場合、電流経路層60の最上層は、下部電極22Aとのオーミック接続されるような不純物濃度を有する。また、GaAs基板12や、下部DBR14の酸化層40より可能の半導体多層膜は、必ずしもn型である必要はなく、不純物がドーピングされていない半絶縁性であってもよい。   Next, a second embodiment of the present invention is shown in FIG. In the VCSEL 10A according to the second embodiment, the lower electrode 22A is electrically connected to the current path layer 60 of the lower DBR 14. The other configuration is the same as that of the first embodiment. Although not shown here, the side wall and the bottom of the post P are covered with an insulating film, and the lower electrode 22A is connected to the current path layer 60 through a contact hole formed in the insulating film. In this case, the uppermost layer of the current path layer 60 has an impurity concentration such that it is in ohmic contact with the lower electrode 22A. Further, the semiconductor multilayer film that can be formed from the GaAs substrate 12 or the oxide layer 40 of the lower DBR 14 is not necessarily n-type, and may be semi-insulating without being doped with impurities.

第2の実施例によれば、図2に示すように、下部電極22Aから注入された電子の電流経路K3は、高不純物濃度の電流経路層60のみを通過するため素子抵抗が非常に小さくなる。さらに、下部電極22Aから活性領域16までの電流経路K3の距離も短くなり、これも低抵抗化に寄与する。   According to the second embodiment, as shown in FIG. 2, since the current path K3 of electrons injected from the lower electrode 22A passes only through the current path layer 60 having a high impurity concentration, the element resistance becomes very small. . Furthermore, the distance of the current path K3 from the lower electrode 22A to the active region 16 is shortened, which also contributes to the reduction in resistance.

次に、本発明の第3の実施例について説明する。図3Aは、第3の実施例に係るVCSELの特徴部分を表した平面図、図3Bは、図3AのA−C線およびB−C線で切断したときの概略断面図である。第3の実施例は、第1の実施例のVCSELを変形するものである。すなわち、第1の実施例では、基板上に連続した環状の溝を形成することによって円筒形状のポストPを形成したが、第3の実施例の実施例では、図3Aに示すように、基板上に4つの円弧状の溝70を形成することによってポストPがブリッジ72によって周囲の半導体領域74と接続された構成を有している。   Next, a third embodiment of the present invention will be described. FIG. 3A is a plan view showing the characteristic part of the VCSEL according to the third embodiment, and FIG. 3B is a schematic cross-sectional view taken along the lines AC and BC in FIG. 3A. The third embodiment is a modification of the VCSEL of the first embodiment. That is, in the first embodiment, the cylindrical post P is formed by forming a continuous annular groove on the substrate. However, in the third embodiment, as shown in FIG. The post P is connected to the surrounding semiconductor region 74 by a bridge 72 by forming four arc-shaped grooves 70 thereon.

ポストPと周辺の半導体領域74との間を複数のブリッジ72で接続することによりポストPの強度が向上する。そして、ブリッジ72の一部および周囲の半導体領域74にプロトンを注入して絶縁領域76を形成し、ポストPを周辺の半導体領域74から電気的に隔離している。図1Aでは、プロトンの注入領域を分かり易くするためにハッチングで表している。プロトンイオンを注入する場合には、絶縁領域76以外の部分にマスクを形成し、プロトンを一定のエネルギーで注入することで上部DBR18内に絶縁領域を形成することができる。   By connecting the post P and the peripheral semiconductor region 74 with a plurality of bridges 72, the strength of the post P is improved. Then, protons are injected into a part of the bridge 72 and the surrounding semiconductor region 74 to form an insulating region 76, and the post P is electrically isolated from the surrounding semiconductor region 74. In FIG. 1A, the proton injection region is hatched for easy understanding. In the case of implanting proton ions, an insulating region can be formed in the upper DBR 18 by forming a mask in a portion other than the insulating region 76 and injecting protons with a constant energy.

次に、本発明の第4の実施例について説明する。図4Aは、第4の実施例に係るVCSELの特徴部分を表した平面図、図4Bは、図4AのA−C線およびB−C線で切断したときの概略断面図である。第4の実施例は、第3の実施例をさらに変形するものであり、基板上にポストPを形成するための溝を形成せず、この代わりに、プロトンをイオン注入することによって上部DBRに環状の絶縁領域80を形成する。ポストPを形成するためのエッチング工程が不要となり、発光部を形成するポストがなくなるため、ポストの脱落等の故障をなくすことができる。第4の実施例では、酸化層40および酸化層50の酸化領域42、52は、孔30からの酸化によってそれぞれ同時に形成される。   Next, a fourth embodiment of the present invention will be described. FIG. 4A is a plan view illustrating a characteristic portion of a VCSEL according to the fourth embodiment, and FIG. 4B is a schematic cross-sectional view taken along the lines AC and BC in FIG. 4A. The fourth embodiment is a further modification of the third embodiment, and does not form a groove for forming the post P on the substrate. Instead, protons are ion-implanted into the upper DBR. An annular insulating region 80 is formed. An etching process for forming the post P is not required, and there is no post for forming the light emitting portion. Therefore, it is possible to eliminate a failure such as a dropout of the post. In the fourth embodiment, the oxidized regions 40 and the oxidized regions 42 and 52 of the oxidized layer 50 are simultaneously formed by oxidation from the holes 30.

なお、上記実施例では、上部DBR18内に酸化層50を形成しているが、酸化層50を形成することなく、プロトンイオン注入による絶縁領域によって電流狭窄を行うようにしてもよい。この場合、図5に示すように、単一基本モードで動作し得る大きさの導電領域84が形成されるようにプロトンイオン注入による絶縁領域82が形成される。   In the above embodiment, the oxide layer 50 is formed in the upper DBR 18, but the current confinement may be performed by an insulating region by proton ion implantation without forming the oxide layer 50. In this case, as shown in FIG. 5, an insulating region 82 is formed by proton ion implantation so that a conductive region 84 having a size capable of operating in a single basic mode is formed.

次に、本発明の第5の実施例について説明する。図6は、第5の実施例に係るVCSELの概略断面図である。第5の実施例に係るVCSEL10Dは、トンネル接合を利用したものである。p型半導体は、n型半導体に比べてキャリアの移動度が遅く、電気抵抗が高く、しかも光吸収が大きい。このため、上部DBR18をn型半導体で構成すれば、低抵抗化、高出力化を図ることができる。   Next, a fifth embodiment of the present invention will be described. FIG. 6 is a schematic cross-sectional view of a VCSEL according to the fifth embodiment. The VCSEL 10D according to the fifth embodiment uses a tunnel junction. A p-type semiconductor has lower carrier mobility, higher electric resistance, and higher light absorption than an n-type semiconductor. For this reason, if the upper DBR 18 is formed of an n-type semiconductor, it is possible to reduce the resistance and increase the output.

第5の実施例では、n型の下部DBR14、活性領域16、n型の上部DBR18Aを含むが、n型の上部DBR18Aは、活性領域16上にp型の酸化層50と、その上にp型の高濃度不純物の高不純物層90とを含んでいる。VCSEL10Dが駆動されるとき、下部電極22から注入された電子は、p型の高不純物層90とn型の多層膜反射鏡との接合をトンネル効果によって通過し、上部電極20に流れる。   The fifth embodiment includes an n-type lower DBR 14, an active region 16, and an n-type upper DBR 18A. The n-type upper DBR 18A includes a p-type oxide layer 50 on the active region 16, and a p-type oxide on the p-type oxide layer 50. And a high impurity layer 90 of a high concentration impurity of the type. When the VCSEL 10D is driven, electrons injected from the lower electrode 22 pass through the junction between the p-type high impurity layer 90 and the n-type multilayer reflector by the tunnel effect and flow to the upper electrode 20.

上記した第1ないし第5の実施例は、基板上に単一のポストPが形成されたシングルスポットタイプのVCSELを例示したが、基板上に複数のポストPが形成された複数のレーザ光を出射するマルチスポットタイプのVCSELであってもよい。さらに、上記実施例は、AlGaAs系の半導体層を用いたVCSELを例示したが、他のIII−V族化合物半導体を用いたVCSELであってもよい。さらに、ポストPの形状は、円筒状の他、矩形状であってもよい。   In the first to fifth embodiments described above, a single spot type VCSEL in which a single post P is formed on a substrate is illustrated, but a plurality of laser beams in which a plurality of posts P are formed on a substrate are used. A multi-spot type VCSEL that emits light may be used. Furthermore, although the said Example illustrated VCSEL using the AlGaAs type semiconductor layer, VCSEL using the other III-V group compound semiconductor may be sufficient. Further, the post P may have a rectangular shape in addition to the cylindrical shape.

次に、本発明の第1実施例に係るVCSELの製造方法について図7よび図8参照して説明する。図7Aに示すように、有機金属気相成長(MOCVD)法により、n型GaAs基板12上に、Al0.9Ga0.1AsとAl0.15Ga0.85Asとをそれぞれの膜厚が媒質内波長の1/4となるように交互に40.5周期積層した、キャリア濃度1×1018cm-3のn型の下部DBR14、アンドープ下部Al0.6Ga0.4Asスぺーサー層とアンドープ量子井戸活性層(膜厚70nmGaAs量子井戸層3層と膜厚50nmAl0.3Ga0.7As障壁層4層とで構成されている)とアンドープ上部Al0.6Ga0.4Asスぺーサー層とで構成された膜厚が媒質内波長となる活性領域16、その上にAl0.9Ga0.1AsとAl0.15Ga0.85Asとをそれぞれの膜厚が媒質内波長の1/4となるように交互に30周期積層したキャリア濃度が1×1018cm-3のP型の上部DBR18を順次積層する。 Next, a manufacturing method of the VCSEL according to the first embodiment of the present invention will be described with reference to FIGS. As shown in FIG. 7A, Al 0.9 Ga 0.1 As and Al 0.15 Ga 0.85 As are formed on an n-type GaAs substrate 12 by metal organic chemical vapor deposition (MOCVD), and the thickness of each of them is 1 / of the wavelength in the medium. N-type lower DBR 14 having an carrier concentration of 1 × 10 18 cm −3 , an undoped lower Al 0.6 Ga 0.4 As spacer layer, and an undoped quantum well active layer (film thickness) The film thickness is composed of three 70 nm GaAs quantum well layers and four 50 nm thick Al 0.3 Ga 0.7 As barrier layers) and the undoped upper Al 0.6 Ga 0.4 As spacer layer. The carrier concentration obtained by alternately stacking 30 cycles of the active region 16 and Al 0.9 Ga 0.1 As and Al 0.15 Ga 0.85 As on the active region 16 so that each film thickness becomes ¼ of the wavelength in the medium is 1 × 10 18 cm. -3 P-type upper DBRs 18 are sequentially stacked.

下部DBR14には、横モード制御層として光を閉じ込めるためのn型のAlAsからなる酸化層40が形成されている。さらに酸化層40上には、n型の電流経路層60が形成されている。n型の電流経路層60は、例えば、Al0.9Ga0.1AsとAl0.15Ga0.85Asを1対または複数対含み、そのキャリア濃度は他のDBRの対の不純物濃度よりも高い。また、基板12と下部DBR14との間に、キャリア濃度1×1018cm-3のn型GaAsバッファ層を形成してもよい。 In the lower DBR 14, an oxide layer 40 made of n-type AlAs for confining light is formed as a transverse mode control layer. Further, an n-type current path layer 60 is formed on the oxide layer 40. The n-type current path layer 60 includes, for example, one or more pairs of Al 0.9 Ga 0.1 As and Al 0.15 Ga 0.85 As, and the carrier concentration thereof is higher than the impurity concentration of other DBR pairs. Further, an n-type GaAs buffer layer having a carrier concentration of 1 × 10 18 cm −3 may be formed between the substrate 12 and the lower DBR 14 .

上部DBR18には、p型のAlAsからなる酸化層50が形成されている。上部DBR18の最上層には、キャリア濃度が1×1019cm-3となる膜厚20nm程のP型GaAsコンタクト層を形成することができる。 An oxide layer 50 made of p-type AlAs is formed on the upper DBR 18. A P-type GaAs contact layer having a film thickness of about 20 nm and a carrier concentration of 1 × 10 19 cm −3 can be formed on the uppermost layer of the upper DBR 18.

次に、図7Bに示すように、フォトリソ工程により上部DBR18上にマスクM1を形成し、反応性イオンエッチングにより下部DBR14に到達するまでエッチングする。これにより、下部DBR14上に、円筒状のポストPが形成される。なお、このエッチングは、活性領域16に到達するまでであってもよいし、必ずしも下部DBR14の表面で停止することなく下部DBR14の一部がエッチングされてもよい。   Next, as shown in FIG. 7B, a mask M1 is formed on the upper DBR 18 by a photolithography process, and etching is performed until the lower DBR 14 is reached by reactive ion etching. Thereby, a cylindrical post P is formed on the lower DBR 14. This etching may be performed until the active region 16 is reached, or a part of the lower DBR 14 may be etched without necessarily stopping at the surface of the lower DBR 14.

図7Cに示すように、孔30を形成する流域を除き基板全面にマスクM2が形成される。マスクM2には、下部DBR14に形成されるべき孔30に対応する開口が形成されている。マスクM2を用いて反応性イオンエッチングを行い、下部DBR14に、複数の孔30を形成する。孔30は、酸化層40に到達する深さを有する。   As shown in FIG. 7C, a mask M2 is formed on the entire surface of the substrate except for the flow area where the holes 30 are formed. An opening corresponding to the hole 30 to be formed in the lower DBR 14 is formed in the mask M2. Reactive ion etching is performed using the mask M <b> 2 to form a plurality of holes 30 in the lower DBR 14. The hole 30 has a depth that reaches the oxide layer 40.

次に、マスクM2を除去した後に、図8Aに示すように基板の酸化処理を行う。ポストP内の酸化層50は、ポストPの側面から酸化され、下部DBR14内の酸化層40は、孔30の側面から酸化される。これにより、ポストPには、酸化領域52によって囲まれた非酸化領域54が形成され、下部DBR14には、酸化領域42によって囲まれた非酸化領域46が形成される。   Next, after removing the mask M2, the substrate is oxidized as shown in FIG. 8A. The oxide layer 50 in the post P is oxidized from the side surface of the post P, and the oxide layer 40 in the lower DBR 14 is oxidized from the side surface of the hole 30. As a result, a non-oxidized region 54 surrounded by the oxidized region 52 is formed in the post P, and a non-oxidized region 46 surrounded by the oxidized region 42 is formed in the lower DBR 14.

好ましくは、酸化層40の酸化速度が、酸化層50の酸化速度よりも小さいことが望ましい。このため、酸化層40の膜厚を、半導体被酸化層50よりも薄くするか、酸化層40のAlの組成を酸化層50のAl組成よりも小さくする。後者の場合、酸化層40は、AlAsではなく、AlGaAs層とすることができる。   Preferably, the oxidation rate of the oxide layer 40 is smaller than the oxidation rate of the oxide layer 50. For this reason, the thickness of the oxide layer 40 is made thinner than the semiconductor oxidized layer 50 or the Al composition of the oxide layer 40 is made smaller than the Al composition of the oxide layer 50. In the latter case, the oxide layer 40 can be an AlGaAs layer instead of AlAs.

なお、上記第3および第4の実施例のようにプロトンイオン注入を行う場合には、さらに図8Bの工程の後に、イオン注入用のマスクを形成し、プロトンイオンを注入する。   When proton ion implantation is performed as in the third and fourth embodiments, an ion implantation mask is formed after the step of FIG. 8B, and proton ions are implanted.

次に、図示しない層間絶縁膜等を形成したのち、図8Bに示すように、ポストPの頂部には、Auからなる上部電極20が形成され、基板裏面にはAu/Geからなる下部電極22が形成される。   Next, after forming an interlayer insulating film or the like (not shown), as shown in FIG. 8B, an upper electrode 20 made of Au is formed on the top of the post P, and a lower electrode 22 made of Au / Ge is formed on the back surface of the substrate. Is formed.

次に、本実施例のVCSELを利用した光学装置(モジュール)、光照射装置、光送信装置、伝送システム、光伝送装置等について図面を参照して説明する。図9Aは、VCSELを実装した光学装置の構成を示す断面図である。光学装置300は、VCSELが形成されたチップ310を、導電性接着剤320を介して円盤状の金属ステム330上に固定する。導電性のリード340、342は、ステム330の貫通孔(図示省略)内に挿入され、一方のリード340は、VCSELのn側電極に電気的に接続され、他方のリード342は、p側電極に電気的に接続される。   Next, an optical device (module), a light irradiation device, a light transmission device, a transmission system, a light transmission device, and the like using the VCSEL of this embodiment will be described with reference to the drawings. FIG. 9A is a cross-sectional view showing a configuration of an optical device mounted with a VCSEL. The optical device 300 fixes the chip 310 on which the VCSEL is formed on the disk-shaped metal stem 330 via the conductive adhesive 320. Conductive leads 340 and 342 are inserted into through holes (not shown) of the stem 330, one lead 340 is electrically connected to the n-side electrode of the VCSEL, and the other lead 342 is a p-side electrode. Is electrically connected.

チップ310を含むステム330上に矩形状の中空のキャップ350が固定され、キャップ350の中央の開口内にボールレンズ360が固定されている。ボールレンズ360の光軸は、チップ310のほぼ中心と一致するように位置決めされる。チップ310とボールレンズ360との距離は、チップ310からのレーザ光の広がり角θ内にボールレンズ360が含まれるように調整される。また、キャップ内に、VCSELの発光状態をモニターするための受光素子や温度センサを含ませるようにしてもよい。   A rectangular hollow cap 350 is fixed on the stem 330 including the chip 310, and a ball lens 360 is fixed in the central opening of the cap 350. The optical axis of the ball lens 360 is positioned so as to substantially coincide with the center of the chip 310. The distance between the chip 310 and the ball lens 360 is adjusted so that the ball lens 360 is included within the spread angle θ of the laser light from the chip 310. Further, a light receiving element or a temperature sensor for monitoring the light emission state of the VCSEL may be included in the cap.

図8Bは、他の光学装置の構成を示す図であり、同図に示す光学装置302は、ボールレンズ360を用いる代わりに、キャップ350の中央の開口内に平板ガラス362を固定している。平板ガラス362の中心は、チップ310のほぼ中心と一致するように位置決めされる。チップ310と平板ガラス362との距離は、平板ガラス362の開口径がチップ310からのレーザ光の広がり角度θ以上になるように調整される。   FIG. 8B is a diagram showing the configuration of another optical device. In the optical device 302 shown in FIG. 8B, a flat glass 362 is fixed in the central opening of the cap 350 instead of using the ball lens 360. The center of the flat glass 362 is positioned so as to substantially coincide with the center of the chip 310. The distance between the chip 310 and the flat glass 362 is adjusted so that the opening diameter of the flat glass 362 is equal to or greater than the spread angle θ of the laser light from the chip 310.

図10は、VCSELを光源として適用した光照射装置の例を示す図である。光照射装置370は、図9Aまたは図9BのようにVCSELを実装した光学装置300または302、光学装置300または302からのマルチビームのレーザ光を入射するコリメータレンズ372、一定の速度で回転し、コリメータレンズ372からの光線束を一定の広がり角で反射するポリゴンミラー374、ポリゴンミラー374からのレーザ光を入射し反射ミラー378を照射するfθレンズ376、ライン状の反射ミラー378、反射ミラー378からの反射光に基づき潜像を形成する感光体ドラム380を備えている。このように、VCSELからのレーザ光を感光体ドラム上に集光する光学系と、集光されたレーザ光を光体ドラム上で走査する機構とを備えた複写機やプリンタなど、光情報処理装置の光源として利用することができる。   FIG. 10 is a diagram illustrating an example of a light irradiation apparatus to which a VCSEL is applied as a light source. As shown in FIG. 9A or 9B, the light irradiation device 370 rotates at a constant speed, an optical device 300 or 302 mounted with a VCSEL, a collimator lens 372 that receives multi-beam laser light from the optical device 300 or 302, From the polygon mirror 374 that reflects the light beam from the collimator lens 372 at a certain divergence angle, the fθ lens 376 that receives the laser beam from the polygon mirror 374 and irradiates the reflection mirror 378, the line-shaped reflection mirror 378, and the reflection mirror 378 A photosensitive drum 380 that forms a latent image based on the reflected light. As described above, optical information processing such as a copying machine or a printer provided with an optical system for condensing the laser light from the VCSEL on the photosensitive drum and a mechanism for scanning the condensed laser light on the optical drum. It can be used as a light source for the apparatus.

図11は、図9Aに示す光学装置を光送信装置に適用したときの構成を示す断面図である。光送信装置400は、ステム330に固定された円筒状の筐体410、筐体410の端面に一体に形成されたスリーブ420、スリーブ420の開口422内に保持されるフェルール430、およびフェルール430によって保持される光ファイバ440を含んで構成される。ステム330の円周方向に形成されたフランジ332には、筐体410の端部が固定される。フェルール430は、スリーブ420の開口422に正確に位置決めされ、光ファイバ440の光軸がボールレンズ360の光軸に整合される。フェルール430の貫通孔432内に光ファイバ440の芯線が保持されている。   FIG. 11 is a cross-sectional view illustrating a configuration when the optical device illustrated in FIG. 9A is applied to an optical transmission device. The optical transmission device 400 includes a cylindrical casing 410 fixed to the stem 330, a sleeve 420 integrally formed on the end surface of the casing 410, a ferrule 430 held in the opening 422 of the sleeve 420, and a ferrule 430. The optical fiber 440 to be held is included. An end of the housing 410 is fixed to a flange 332 formed in the circumferential direction of the stem 330. The ferrule 430 is accurately positioned in the opening 422 of the sleeve 420 and the optical axis of the optical fiber 440 is aligned with the optical axis of the ball lens 360. The core wire of the optical fiber 440 is held in the through hole 432 of the ferrule 430.

チップ310の表面から出射されたレーザ光は、ボールレンズ360によって集光され、集光された光は、光ファイバ440の芯線に入射され、送信される。上記例ではボールレンズ360を用いているが、これ以外にも両凸レンズや平凸レンズ等の他のレンズを用いることができる。さらに、光送信装置400は、リード340、342に電気信号を印加するための駆動回路を含むものであってもよい。さらに、光送信装置400は、光ファイバ440を介して光信号を受信するための受信機能を含むものであってもよい。   The laser light emitted from the surface of the chip 310 is collected by the ball lens 360, and the collected light is incident on the core wire of the optical fiber 440 and transmitted. Although the ball lens 360 is used in the above example, other lenses such as a biconvex lens and a plano-convex lens can be used. Further, the optical transmission device 400 may include a drive circuit for applying an electrical signal to the leads 340 and 342. Furthermore, the optical transmission device 400 may include a reception function for receiving an optical signal via the optical fiber 440.

図12は、図9Aに示す光学装置を空間伝送システムに用いたときの構成を示す図である。空間伝送システム500は、光学装置300と、集光レンズ510と、拡散板520と、反射ミラー530とを含んでいる。集光レンズ510によって集光された光は、反射ミラー530の開口532を介して拡散板520で反射され、その反射光が反射ミラー530へ向けて反射される。反射ミラー530は、その反射光を所定の方向へ向けて反射させ、光伝送を行う。   FIG. 12 is a diagram showing a configuration when the optical device shown in FIG. 9A is used in a spatial transmission system. The spatial transmission system 500 includes an optical device 300, a condenser lens 510, a diffusion plate 520, and a reflection mirror 530. The light condensed by the condenser lens 510 is reflected by the diffusion plate 520 through the opening 532 of the reflection mirror 530, and the reflected light is reflected toward the reflection mirror 530. The reflection mirror 530 reflects the reflected light in a predetermined direction and performs optical transmission.

図13Aは、VCSELを光源に利用した光伝送システムの一構成例を示す図である。光伝送システム600は、VCSELが形成されたチップ310を含む光源610と、光源610から放出されたレーザ光の集光などを行う光学系620と、光学系620から出力されたレーザ光を受光する受光部630と、光源610の駆動を制御する制御部640とを有する。制御部640は、VCSELを駆動するための駆動パルス信号を光源610に供給する。光源610から放出された光は、光学系620を介し、光ファイバや空間伝送用の反射ミラーなどにより受光部630へ伝送される。受光部630は、受光した光をフォトディテクターなどによって検出する。受光部630は、制御信号650により制御部640の動作(例えば光伝送の開始タイミング)を制御することができる。   FIG. 13A is a diagram illustrating a configuration example of an optical transmission system using a VCSEL as a light source. The optical transmission system 600 receives a light source 610 including a chip 310 on which a VCSEL is formed, an optical system 620 that collects laser light emitted from the light source 610, and the laser light output from the optical system 620. A light receiving unit 630 and a control unit 640 that controls driving of the light source 610 are included. The control unit 640 supplies a drive pulse signal for driving the VCSEL to the light source 610. Light emitted from the light source 610 is transmitted to the light receiving unit 630 via an optical system 620 by an optical fiber, a reflection mirror for spatial transmission, or the like. The light receiving unit 630 detects the received light with a photodetector or the like. The light receiving unit 630 can control the operation of the control unit 640 (for example, the start timing of optical transmission) by the control signal 650.

図13Bは、光伝送システムに利用される光伝送装置の概観構成を示す図である。光伝送装置700は、ケース710、光信号送信/受信コネクタ接合部720、発光/受光素子730、電気信号ケーブル接合部740、電源入力部750、動作中を示すLED760、異常発生を示すLED770、DVIコネクタ780を含み、内部に送信回路基板/受信回路基板を有している。   FIG. 13B is a diagram illustrating a general configuration of an optical transmission device used in the optical transmission system. The optical transmission device 700 includes a case 710, an optical signal transmission / reception connector joint 720, a light emitting / receiving element 730, an electric signal cable joint 740, a power input unit 750, an LED 760 indicating that an operation is in progress, an LED 770 indicating occurrence of an abnormality, and a DVI. It includes a connector 780 and has a transmission circuit board / reception circuit board inside.

光伝送装置700を用いた映像伝送システムを図14に示す。映像伝送システム800は、映像信号発生装置810で発生された映像信号を、液晶ディスプレイなどの画像表示装置820に伝送するため、図13Bに示す光伝送装置を利用している。すなわち、映像伝送システム800は、映像信号発生装置810、画像表示装置820、DVI用電気ケーブル830、送信モジュール840、受信モジュール850、映像信号伝送光信号用コネクタ860、光ファイバ870、制御信号用電気ケーブルコネクタ880、電源アダプタ890、DVI用電気ケーブル900を含んでいる。   A video transmission system using the optical transmission apparatus 700 is shown in FIG. The video transmission system 800 uses the optical transmission device shown in FIG. 13B in order to transmit the video signal generated by the video signal generation device 810 to the image display device 820 such as a liquid crystal display. That is, the video transmission system 800 includes a video signal generation device 810, an image display device 820, a DVI electric cable 830, a transmission module 840, a reception module 850, a video signal transmission optical signal connector 860, an optical fiber 870, and a control signal electrical. A cable connector 880, a power adapter 890, and an electric cable 900 for DVI are included.

以上、本発明の好ましい実施の形態について詳述したが、本発明は、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。   The preferred embodiment of the present invention has been described in detail above, but the present invention is not limited to the specific embodiment, and various modifications can be made within the scope of the present invention described in the claims. Deformation / change is possible.

図1Aは、本発明の第1の実施例に係るVCSELの概略平面図、図1Bは、そのA1−A1線概略断面図である。FIG. 1A is a schematic plan view of a VCSEL according to a first embodiment of the present invention, and FIG. 1B is a schematic cross-sectional view taken along line A1-A1 thereof. 本発明の第2の実施例に係るVCSELの概略略断面図である。It is a general | schematic schematic sectional drawing of VCSEL which concerns on the 2nd Example of this invention. 図3Aは、本発明の第3の実施例に係るVCSELの特徴部分を示す平面図、図3Bは、そのA−C線およびB−C線の概略断面図である。FIG. 3A is a plan view showing a characteristic portion of a VCSEL according to a third embodiment of the present invention, and FIG. 3B is a schematic cross-sectional view of the line AC and the line BC. 図4Aは、本発明の第4の実施例に係るVCSELの特徴部分を示す平面図、図4Bは、そのA−C線およびB−C線の概略断面図である。FIG. 4A is a plan view showing a characteristic portion of a VCSEL according to the fourth embodiment of the present invention, and FIG. 4B is a schematic cross-sectional view taken along the lines AC and BC. 第4の変形例を示すVCSELの断面図である。It is sectional drawing of VCSEL which shows a 4th modification. 本発明の第5の実施例に係るVCSELの概略断面図である。It is a schematic sectional drawing of VCSEL which concerns on the 5th Example of this invention. 第1の実施例のVCSELの製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of VCSEL of a 1st Example. 第1の実施例のVCSELの製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of VCSEL of a 1st Example. 本実施例に係るVCSELに光学部品を実装したモジュールの構成を示す概略断面図である。It is a schematic sectional drawing which shows the structure of the module which mounted the optical component in VCSEL which concerns on a present Example. VCSELを使用した光源装置の構成例を示す図である。It is a figure which shows the structural example of the light source device which uses VCSEL. 図9に示す光学装置を用いた光送信装置の構成を示す概略断面図である。It is a schematic sectional drawing which shows the structure of the optical transmission device using the optical apparatus shown in FIG. 図9に示す光学装置を伝送システムに用いたときの構成を示す図である。It is a figure which shows a structure when the optical apparatus shown in FIG. 9 is used for a transmission system. 図13Aは、光伝送システムの構成を示すブロック図、図13Bは、光伝送装置の外観構成を示す図である。FIG. 13A is a block diagram showing a configuration of the optical transmission system, and FIG. 13B is a diagram showing an external configuration of the optical transmission device. 図13Bの光伝送装置を利用した映像伝送システムを示す図である。It is a figure which shows the video transmission system using the optical transmission apparatus of FIG. 13B.

符号の説明Explanation of symbols

10:VCSEL 12:基板
14:下部DBR 16:活性領域
18:上部DBR 20:上部電極
22:下部電極 24:開口
30:孔 40:酸化層
42:酸化領域 44:酸化領域の境界
46:非酸化領域 50:酸化層
52:酸化領域 54:非酸化領域
60:電流経路層 70:溝
72:ブリッジ 74:周辺の半導体領域
76、80、82:絶縁領域(プロトン注入領域)
90:高不純物層
10: VCSEL 12: Substrate 14: Lower DBR 16: Active region 18: Upper DBR 20: Upper electrode 22: Lower electrode 24: Opening 30: Hole 40: Oxidized layer 42: Oxidized region 44: Oxidized region boundary 46: Non-oxidized Region 50: Oxidized layer 52: Oxidized region 54: Non-oxidized region 60: Current path layer 70: Groove 72: Bridge 74: Peripheral semiconductor regions 76, 80, 82: Insulating region (proton implantation region)
90: High impurity layer

Claims (20)

基板と、
基板上に形成され、少なくとも1つの第1の酸化層を含む第1導電型の第1の半導体多層膜反射鏡と、
第1の半導体多層膜反射鏡上に形成された活性領域と、
前記活性領域上に形成され、少なくとも1つの第2の酸化層を含む第2導電型の第2の半導体多層膜反射鏡とを含み、
前記第1の半導体多層膜反射鏡は、前記第1の酸化層と前記活性領域の間に、他の半導体多層膜よりも不純物濃度が高い高不純物濃度領域を含み、
前記第1の酸化層は、酸化領域によって囲まれた第1の導電領域を有し、
前記第2の酸化層は、酸化領域によって囲まれた第2の導電領域を有し、
前記1の酸化層は、前記第2の酸化層よりも前記活性領域の中心から離れている、面発光型半導体レーザ。
A substrate,
A first semiconductor multilayer reflector of a first conductivity type formed on a substrate and including at least one first oxide layer;
An active region formed on the first semiconductor multilayer mirror;
A second semiconductor multilayer reflector of a second conductivity type formed on the active region and including at least one second oxide layer;
The first semiconductor multilayer film reflector includes a high impurity concentration region having a higher impurity concentration than other semiconductor multilayer films between the first oxide layer and the active region,
The first oxide layer has a first conductive region surrounded by an oxide region;
The second oxide layer has a second conductive region surrounded by an oxide region;
The surface emitting semiconductor laser, wherein the first oxide layer is farther from the center of the active region than the second oxide layer.
前記第1の導電領域は、前記第2の導電領域と同等もしくはそれよりも大きい、請求項1に記載の面発光型半導体レーザ。 The surface emitting semiconductor laser according to claim 1, wherein the first conductive region is equal to or larger than the second conductive region. 発振波長をλとしたとき、前記高不純物濃領域の厚さは、1.5λ/n(nは、媒質の屈折率)よりも大きい、請求項1に記載の面発光型半導体レーザ。 2. The surface emitting semiconductor laser according to claim 1, wherein when the oscillation wavelength is λ, the thickness of the high impurity concentration region is larger than 1.5λ / n (n is a refractive index of the medium). 前記高不純物濃度領域は、第1の半導体多層膜反射鏡の他の半導体多層膜の反射率よりも小さい、請求項3に記載の面発光型半導体レーザ。 4. The surface emitting semiconductor laser according to claim 3, wherein the high impurity concentration region is smaller than a reflectance of another semiconductor multilayer film of the first semiconductor multilayer film reflector. 前記第1の半導体多層膜反射鏡には、前記第1の酸化層に至る複数の孔が形成され、前記第1の酸化層は、前記複数の孔によって露出された側面から選択的に酸化された酸化領域を含む、請求項1に記載の面発光型半導体レーザ。 A plurality of holes reaching the first oxide layer are formed in the first semiconductor multilayer mirror, and the first oxide layer is selectively oxidized from the side surface exposed by the plurality of holes. The surface emitting semiconductor laser according to claim 1, further comprising an oxidized region. 前記第1および第2の半導体多層膜反射鏡は、Al組成の低い低Al半導体層とAl組成の高い高Al半導体層を交互に含み、前記第1および第2の酸化層は、前記高Al半導体層よりもAl組成が大きい半導体層を含む、請求項1に記載の面発光型半導体レーザ。 The first and second semiconductor multilayer film reflectors alternately include a low Al semiconductor layer having a low Al composition and a high Al semiconductor layer having a high Al composition, and the first and second oxide layers comprise the high Al semiconductor layer. The surface emitting semiconductor laser according to claim 1, comprising a semiconductor layer having an Al composition larger than that of the semiconductor layer. 前記基板上には、少なくとも第2の半導体多層膜反射鏡のエッチングによりメサが形成され、前記第2の酸化層は、前記メサ側面から選択的に酸化された酸化領域を含む、請求項1に記載の面発光型半導体レーザ。 The mesa is formed on the substrate by etching of at least a second semiconductor multilayer film reflecting mirror, and the second oxide layer includes an oxidized region selectively oxidized from a side surface of the mesa. The surface emitting semiconductor laser described. 前記第1の酸化層および第2の酸化層は、同時に酸化された酸化領域を有する、請求項7に記載の面発光型半導体レーザ。 8. The surface emitting semiconductor laser according to claim 7, wherein the first oxide layer and the second oxide layer have an oxidized region that is simultaneously oxidized. 前記メサ頂部には上部電極が形成され、前記基板の裏面には下部電極が形成される、請求項7に記載の面発光型半導体レーザ。 8. The surface emitting semiconductor laser according to claim 7, wherein an upper electrode is formed on the top of the mesa and a lower electrode is formed on the back surface of the substrate. 前記メサ頂部には上部電極が形成され、前記高不純物濃度領域に電気的に接続された下部電極が前記基板上に形成される、請求項7に記載の面発光型半導体レーザ。 8. The surface emitting semiconductor laser according to claim 7, wherein an upper electrode is formed on the top of the mesa, and a lower electrode electrically connected to the high impurity concentration region is formed on the substrate. 前記第1の導電型はn型であり、前記第2の導電型はp型である、請求項1ないし10いずれか1つに記載の面発光型半導体レーザ。 11. The surface-emitting type semiconductor laser according to claim 1, wherein the first conductivity type is an n-type, and the second conductivity type is a p-type. 基板と、
基板上に形成され、少なくとも1つの第1の酸化層を含む第1導電型の第1の半導体多層膜反射鏡と、
第1の半導体多層膜反射鏡上に形成された活性領域と、
前記活性領域上に形成され、少なくとも1つの第2の酸化層を含む第1導電型の第2の半導体多層膜反射鏡とを含み、
前記第1の半導体多層膜反射鏡は、前記第1の酸化層と前記活性領域の間に、他の半導体多層膜よりも不純物濃度が高い高不純物濃度領域を含み、
前記第2の半導体多層膜反射鏡は、内部にトンネル接合を含み、
前記第1の酸化層は、酸化領域によって囲まれた第1の導電領域を有し、
前記第2の酸化層は、酸化領域によって囲まれた第2の導電領域を有し、
前記1の酸化層は、前記第2の酸化層よりも前記活性領域から離れている、面発光型半導体レーザ。
A substrate,
A first semiconductor multilayer reflector of a first conductivity type formed on a substrate and including at least one first oxide layer;
An active region formed on the first semiconductor multilayer mirror;
A second semiconductor multilayer reflector of a first conductivity type formed on the active region and including at least one second oxide layer;
The first semiconductor multilayer film reflector includes a high impurity concentration region having a higher impurity concentration than other semiconductor multilayer films between the first oxide layer and the active region,
The second semiconductor multilayer mirror includes a tunnel junction inside,
The first oxide layer has a first conductive region surrounded by an oxide region;
The second oxide layer has a second conductive region surrounded by an oxide region;
The surface emitting semiconductor laser, wherein the first oxide layer is farther from the active region than the second oxide layer.
請求項1ないし12いずれか1つに記載の面発光型半導体レーザと、面発光型半導体レーザに電気的に接続された電気接続端子と、面発光型半導体レーザから出射された光を入射する光学部品とを備えた光学装置。 13. The surface-emitting type semiconductor laser according to claim 1, an electrical connection terminal electrically connected to the surface-emitting type semiconductor laser, and an optical system that receives light emitted from the surface-emitting type semiconductor laser. And an optical device. 請求項1ないし12いずれか1つに記載された面発光型半導体レーザと、面発光型半導体レーザから発せられた光をレンズおよびミラーの少なくとも1つを含む光学部品を介して照射する照射手段と備えた、光照射装置。 A surface emitting semiconductor laser according to any one of claims 1 to 12, and an irradiating means for irradiating light emitted from the surface emitting semiconductor laser through an optical component including at least one of a lens and a mirror; A light irradiation device provided. 請求項13に記載された光学装置と、面発光型半導体レーザから発せられた光を送信する送信手段とを備えた、情報処理装置。 An information processing apparatus comprising: the optical device according to claim 13; and a transmission unit that transmits light emitted from the surface-emitting type semiconductor laser. 請求項13に記載された光学装置と、面発光型半導体レーザから発せられた光を送信する送信手段とを備えた、光送信装置。 An optical transmission device comprising: the optical device according to claim 13; and a transmission unit that transmits light emitted from the surface-emitting type semiconductor laser. 請求項13に記載された光学装置と、面発光型半導体レーザから発せられた光を空間伝送する伝送手段とを備えた、光空間伝送装置。 An optical space transmission device comprising: the optical device according to claim 13; and a transmission unit that spatially transmits light emitted from the surface-emitting type semiconductor laser. 請求項13に記載された光学装置と、面発光型半導体レーザから発せられた光を伝送する伝送手段とを備えた、光伝送システム。 An optical transmission system comprising: the optical device according to claim 13; and a transmission unit that transmits light emitted from the surface-emitting type semiconductor laser. 面発光型半導体レーザの製造方法であって、
基板上に、少なくとも1つの第1の酸化層と第1の酸化層上に高不純物濃度領域を含む第1導電型の第1の半導体多層膜反射鏡、活性領域、少なくとも1つの第2の酸化層を含む第2導電型の第2の半導体多層膜反射鏡を含む半導体層を積層するステップと、
少なくとも前記第2の酸化層が露出するように前記半導体層をエッチングし、基板上にメサを形成するステップと、
前記第1の半導体多層膜反射鏡に少なくとも前記第1の酸化層に到達する深さの複数の孔を形成するステップと、
前記メサ側面に露出された前記第1の酸化層および前記孔の側面に露出された第2の酸化層を同時に酸化し、第1の酸化領域によって囲まれた第1の導電領域および第2の酸化領域によって囲まれた第2の導電領域を前記第1および第2の酸化層に形成するステップと、
第1の多層膜反射鏡に電気的に接続される第1の電極および第2の多層膜反射鏡に電気的に接続される第2の電極を形成するステップと、
を有する面発光型半導体レーザの製造方法。
A method of manufacturing a surface emitting semiconductor laser,
A first semiconductor multilayer reflector of a first conductivity type including at least one first oxide layer and a high impurity concentration region on the first oxide layer on the substrate; an active region; and at least one second oxide. Laminating a semiconductor layer including a second semiconductor multilayer reflector of the second conductivity type including a layer;
Etching the semiconductor layer to expose at least the second oxide layer to form a mesa on the substrate;
Forming a plurality of holes with a depth reaching at least the first oxide layer in the first semiconductor multilayer mirror;
The first oxide layer exposed on the side surface of the mesa and the second oxide layer exposed on the side surface of the hole are simultaneously oxidized to form a first conductive region and a second region surrounded by the first oxide region. Forming a second conductive region surrounded by an oxide region in the first and second oxide layers;
Forming a first electrode electrically connected to the first multilayer reflector and a second electrode electrically connected to the second multilayer reflector;
Manufacturing method of surface emitting semiconductor laser having
前記第1の酸化層は、前記第2の酸化層よりも前記活性領域の中心から離れている、請求項19に記載の製造方法。 The manufacturing method according to claim 19, wherein the first oxide layer is further away from the center of the active region than the second oxide layer.
JP2008079932A 2008-03-26 2008-03-26 Surface light-emitting semiconductor laser and manufacturing method therefor Pending JP2009238815A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008079932A JP2009238815A (en) 2008-03-26 2008-03-26 Surface light-emitting semiconductor laser and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008079932A JP2009238815A (en) 2008-03-26 2008-03-26 Surface light-emitting semiconductor laser and manufacturing method therefor

Publications (1)

Publication Number Publication Date
JP2009238815A true JP2009238815A (en) 2009-10-15

Family

ID=41252453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008079932A Pending JP2009238815A (en) 2008-03-26 2008-03-26 Surface light-emitting semiconductor laser and manufacturing method therefor

Country Status (1)

Country Link
JP (1) JP2009238815A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112117639A (en) * 2019-06-21 2020-12-22 全新光电科技股份有限公司 Vertical cavity surface emitting laser diode (VCSEL) with multiple current confinement layers
DE102019125442B4 (en) * 2018-09-27 2021-07-01 Broadcom International Pte. Ltd. Optical Devices With Bandwidth Enhancing Structures

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003324251A (en) * 2002-04-30 2003-11-14 Ricoh Co Ltd Method for manufacturing surface-emitting semiconductor laser element, the surface-emitting semiconductor laser element and optical transmission system
JP2004253408A (en) * 2002-02-22 2004-09-09 Ricoh Co Ltd Surface emission laser element, surface emission laser array using same, electrophotographic system, surface emission laser module, optical communication system, optical interconnection system, and method of manufacturing surface emission laser element
JP2004327862A (en) * 2003-04-25 2004-11-18 Fuji Xerox Co Ltd Surface light emitting semiconductor laser and its manufacturing method
JP2005142361A (en) * 2003-11-06 2005-06-02 Toshiba Corp Surface-emitting semiconductor element and its manufacturing method
JP2006196830A (en) * 2005-01-17 2006-07-27 Toshiba Corp Surface luminescence semiconductor device
JP2006278572A (en) * 2005-03-28 2006-10-12 Fuji Xerox Co Ltd Multi-spot surface emitting laser and its manufacturing method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253408A (en) * 2002-02-22 2004-09-09 Ricoh Co Ltd Surface emission laser element, surface emission laser array using same, electrophotographic system, surface emission laser module, optical communication system, optical interconnection system, and method of manufacturing surface emission laser element
JP2003324251A (en) * 2002-04-30 2003-11-14 Ricoh Co Ltd Method for manufacturing surface-emitting semiconductor laser element, the surface-emitting semiconductor laser element and optical transmission system
JP2004327862A (en) * 2003-04-25 2004-11-18 Fuji Xerox Co Ltd Surface light emitting semiconductor laser and its manufacturing method
JP2005142361A (en) * 2003-11-06 2005-06-02 Toshiba Corp Surface-emitting semiconductor element and its manufacturing method
JP2006196830A (en) * 2005-01-17 2006-07-27 Toshiba Corp Surface luminescence semiconductor device
JP2006278572A (en) * 2005-03-28 2006-10-12 Fuji Xerox Co Ltd Multi-spot surface emitting laser and its manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019125442B4 (en) * 2018-09-27 2021-07-01 Broadcom International Pte. Ltd. Optical Devices With Bandwidth Enhancing Structures
CN112117639A (en) * 2019-06-21 2020-12-22 全新光电科技股份有限公司 Vertical cavity surface emitting laser diode (VCSEL) with multiple current confinement layers

Similar Documents

Publication Publication Date Title
JP4839662B2 (en) Surface emitting semiconductor laser array and optical transmission system using the same
JP5092432B2 (en) Surface emitting semiconductor laser, method for manufacturing surface emitting semiconductor laser, optical apparatus, light irradiation apparatus, information processing apparatus, optical transmission apparatus, optical space transmission apparatus, and optical transmission system
JP4479804B2 (en) Surface emitting semiconductor laser
JP5017797B2 (en) Multi-spot surface emitting laser and driving method thereof
JP5515445B2 (en) Surface emitting semiconductor laser, surface emitting semiconductor laser device, optical transmission device, and information processing device
JP5092533B2 (en) Surface emitting semiconductor laser, optical device, light irradiation device, information processing device, light transmission device, space optical transmission device, and light transmission system
US20110183450A1 (en) Surface emitting semiconductor laser, method for fabricating surface emitting semiconductor laser, module, light source apparatus, data processing apparatus, light sending apparatus, optical spatial transmission apparatus, and optical spatial transmission system
JP4967463B2 (en) Surface emitting semiconductor laser device
JP5082344B2 (en) Surface emitting semiconductor laser and manufacturing method thereof
JP5593700B2 (en) Surface emitting semiconductor laser, surface emitting semiconductor laser device, optical transmission device, and information processing device
JP2006049829A (en) Surface emitting semiconductor laser and manufacturing method of the same
JP4479803B2 (en) Surface emitting semiconductor laser
JP2005252240A (en) Vertical cavity surface emitting semiconductor laser device
JP5151317B2 (en) Surface emitting semiconductor laser device and manufacturing method thereof
JP2012009727A (en) Surface emission semiconductor laser, surface emission semiconductor laser device, optical transmission device, and information processor
JP5978669B2 (en) Surface emitting semiconductor laser, surface emitting semiconductor laser device, optical transmission device, and information processing device
JP4892941B2 (en) Surface emitting semiconductor laser device and manufacturing method thereof
JP4784123B2 (en) Multi-spot surface emitting laser and manufacturing method thereof
JP2008027949A (en) Surface emission semiconductor laser
JP2007059672A (en) Vertical cavity surface-emitting semiconductor laser array
JP6237075B2 (en) Surface emitting semiconductor laser, surface emitting semiconductor laser device, optical transmission device, and information processing device
JP2011155143A (en) Surface-emitting semiconductor laser, surface-emitting semiconductor laser device, optical transmission device, and information processing device
JP2009238815A (en) Surface light-emitting semiconductor laser and manufacturing method therefor
JP5435008B2 (en) Surface emitting semiconductor laser
JP2013045845A (en) Surface emitting semiconductor laser, surface emitting semiconductor laser device, optical transmission device and information processing device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120314

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120427

Effective date: 20120427

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20121023

Free format text: JAPANESE INTERMEDIATE CODE: A02