JP5143099B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP5143099B2 JP5143099B2 JP2009209507A JP2009209507A JP5143099B2 JP 5143099 B2 JP5143099 B2 JP 5143099B2 JP 2009209507 A JP2009209507 A JP 2009209507A JP 2009209507 A JP2009209507 A JP 2009209507A JP 5143099 B2 JP5143099 B2 JP 5143099B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- period
- switch circuit
- voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
前記第一及び第二の整流素子はグランド端子同士が互いに接続され、前記補助巻線の両端子のうち、第一の期間に高電位となる第一の端子が前記第一の整流素子の駆動端子に接続され、前記補助巻線の第二の端子が前記第二の整流素子の駆動端子に接続され、前記第一の整流素子のグランド端子と前記補助巻線の第一の端子との間に、前記グランド端子側をアノード端子とする第一のダイオードが接続され、前記第二の整流素子のグランド端子と前記補助巻線の第二の端子との間に、前記グランド端子側をアノード端子とする第二のダイオードが接続され、第一の期間若しくは第三の期間、又はその両方の期間に、前記補助巻線の発生電圧によって充電され、その電荷を保持する電荷保持コンデンサが設けられ、
第二の期間になると、その直前の期間に前記第一の入力コンデンサ及び前記電荷保持コンデンサが保持している電荷が前記補助巻線を介して移動し、前記第一の入力コンデンサ、前記第二の入力コンデンサ及び前記電荷保持コンデンサで分配されることにより、前記第一及び第二の整流素子が同時にオンし、
第四の期間になると、その直前の期間に前記第二の入力コンデンサ及び前記電荷保持コンデンサが保持している電荷が前記補助巻線を介して移動し、前記第一の入力コンデンサ、第二の入力コンデンサ及び前記電荷保持コンデンサで分配されることにより、前記第一及び第二の整流素子が同時にオンするスイッチング電源装置である。
前記第一のスイッチ回路は、第一の期間に導通し、前記補助巻線の発生電圧が前記第一の電荷保持コンデンサを充電する経路になり、さらに第四の期間に導通し、第一の期間に蓄積した当該電荷を前記第一の整流素子又は前記第二の整流素子の入力コンデンサに分配する経路になるようオン・オフ動作し、
前記第二のスイッチ回路は、第三の期間に導通し、前記補助巻線の発生電圧が前記第二の電荷保持コンデンサを充電する経路になり、さらに第二の期間に導通し、第三の期間に蓄積した当該電荷を前記第一の整流素子又は前記第二の整流素子の入力コンデンサに分配する経路になるようオン・オフ動作するスイッチング電源装置である。
前記第二の電荷保持コンデンサは、一端が前記第二の整流素子のグランド端子に接続され、前記第二のスイッチ回路は、前記第二のダイオードのカソード端子と前記第二の整流素子の駆動端子の接続点に挿入された第二の抵抗と、ゲート端子が前記第二の抵抗の前記第二のダイオード側の一端に接続され、ソース端子が前記第二の抵抗の他の一端に接続され、ドレイン端子が前記第二の電荷保持コンデンサの他の一端に接続されたN−chのMOS型FETである第二のトランジスタとで構成され、
前記第一及び前記第二のトランジスタは、前記第一及び第二の抵抗の両端に発生する電圧によって個々にオン・オフするスイッチング電源装置である。
前記第一のスイッチ回路は、第一の期間に導通し、前記補助巻線の発生電圧が前記第一の電荷保持コンデンサを充電する経路になり、さらに第二の期間に導通し、第一の期間に蓄積した当該電荷を前記第一の整流素子又は前記第二の整流素子の入力コンデンサに分配する経路になるようオン・オフ動作し、
前記第二のスイッチ回路は、第三の期間に導通し、前記補助巻線の発生電圧が前記第二の電荷保持コンデンサを充電する経路になり、さらに第四の期間に導通し、第三の期間に蓄積した当該電荷を前記第一の整流素子又は前記第二の整流素子の入力コンデンサに分配する経路になるようオン・オフ動作するスイッチング電源装置である。
前記第一のスイッチ回路は、第一の期間に導通し、前記補助巻線の発生電圧が前記第一のコンデンサを充電する経路になるようオン・オフ動作し、前記第二のスイッチ回路は、第三の期間に導通し、前記補助巻線の発生電圧が前記第二のコンデンサを充電する経路になるようオン・オフ動作し、さらに、第一及び第二のスイッチ回路は、第二及び第四の期間に導通し、その直前の期間に第一及び第二の電荷保持コンデンサに蓄積した電荷を、前記第一の整流素子又は前記第二の整流素子の入力コンデンサに分配する経路になるようオン・オフ動作するスイッチング電源装置である。
前記第二の電荷保持コンデンサと前記第二のスイッチ回路との接続点と、前記第一の整流素子の駆動端子との間に、前記第一の整流素子側をアノード端子とする第三のダイオードが接続され、前記第一の電荷保持コンデンサと前記第一のスイッチ回路との接続点と、前記第二の整流素子の駆動端子との間に、前記第二の整流素子側をアノード端子とする第四のダイオードが接続され、
前記第一の電荷保持コンデンサは、第三の期間に、前記第四のダイオードを通じて前記補助巻線から充電され、前記第二の電荷保持コンデンサは、第一の期間に、前記第三のダイオードを通じて前記補助巻線から充電されるスイッチング電源装置である。
前記第五のスイッチ回路は、前記第三の期間に入る前にオンして前記第一の整流素子の駆動端子電圧をオンの閾値未満に低下させ、さらに、前記第三のスイッチ回路又は第四のスイッチ回路は、前記第五のスイッチ回路がオンするのと同時又はその前にオフする動作を行い、前記第六のスイッチ回路は、前記第一の期間に入る前にオンして前記第二の整流素子の駆動端子電圧をオンの閾値未満に低下させ、さらに、第三のスイッチ回路又は前記第四のスイッチ回路は、前記第六のスイッチ回路がオンするのと同時又はその前にオフする動作を行うスイッチング電源装置である。
前記第三のスイッチ回路は、ソース端子が前記第一の整流素子の駆動端子に接続され、ドレイン端子が前記第一のダイオードのカソード端子に接続され、ゲート端子が前記第一のトランジスタのゲート端子に接続されたN−chのMOS型FETである第三のトランジスタと、前記第三のトランジスタのドレイン端子・ゲート端子間に接続された第三の抵抗と、両端が前記第一の整流素子のグランド端子と前記第三のトランジスタのゲート端子の間に接続され、所定の駆動信号によってオン・オフ駆動される第一の補助トランジスタとで構成され、前記第四のスイッチ回路は、ソース端子が前記第二の整流素子の駆動端子に接続され、ドレイン端子が前記第二のダイオードのカソード端子に接続され、ゲート端子が前記第二のトランジスタのゲート端子に接続されたN−chのMOS型FETである第四のトランジスタと、前記第四のトランジスタのドレイン端子・ゲート端子間に接続された第四の抵抗と、両端が前記第二の整流素子のグランド端子と前記第四のトランジスタのゲート端子の間に接続され、所定の駆動信号によってオン・オフ駆動される第二の補助トランジスタとで構成され、
前記第五のスイッチ回路は、両端が前記第一の整流素子の駆動端子・グランド端子間に接続され、駆動端子が前記第一の補助トランジスタの駆動端子に接続され、所定の駆動信号によってオン・オフ駆動される第五のトランジスタで構成され、前記第六のスイッチ回路は、両端が前記第二の整流素子の駆動端子・グランド端子間に接続され、駆動端子が前記第二の補助トランジスタの駆動端子に接続され、所定の駆動信号によってオン・オフ駆動される第六のトランジスタで構成され、
前記第一から第六のスイッチ回路は、互いに接続された前記第一の補助トランジスタ及び第五のトランジスタのゲート端子と、互いに接続された前記第二の補助トランジスタ及び第六のトランジスタのゲート端子とに向けて、所定の駆動信号を個々に出力するトランジスタ駆動回路を備え、前記第五、第六のトランジスタ、及び、前記第一、第二の補助トランジスタは、前記トランジスタ駆動回路が出力する駆動信号によってオンに反転するタイミングが制御されるスイッチング電源装置である。
前記第五のスイッチ回路は、前記第三の期間に入る前にオンして前記第一の整流素子の駆動端子電圧をオンの閾値未満に低下させ、さらに、前記第三又は第四のスイッチ回路、及び第一のスイッチ回路は、前記第五のスイッチ回路がオンするのと同時又はその前にオフする動作を行い、前記第六のスイッチ回路は、前記第一の期間に入る前にオンして前記第二の整流素子の駆動端子電圧をオンの閾値未満に低下させ、さらに、前記第三又は第四のスイッチ回路、及び第二のスイッチ回路は、前記第六のスイッチ回路がオンするのと同時又はその前にオフする動作を行うスイッチング電源装置である。
12 出力トランス
12a 二次巻線
12b 補助巻線
16 同期整流回路
18 平滑回路
20 第一の整流素子
20b 第一の入力コンデンサ
22 第二の整流素子
22b 第二の入力コンデンサ
28 第一のダイオード
30 第二のダイオード
32,62,72 第一のスイッチ回路
34 第一の電荷保持コンデンサ
36,64,74 第二のスイッチ回路
38 第二の電荷保持コンデンサ
44 第一の抵抗
46 第一のトランジスタ
48 第二の抵抗
50 第二のトランジスタ
82 第三のダイオード
84 第四のダイオード
92 第三のスイッチ回路
94 第四のスイッチ回路
96 第五のスイッチ回路
98 第六のスイッチ回路
100 第三のトランジスタ
102 第三の抵抗
104 第一の補助トランジスタ
106 第四のトランジスタ
108 第四の抵抗
110 第二の補助トランジスタ
112 第五のトランジスタ
114 第六のトランジスタ
116 トランジスタ駆動回路
Claims (11)
- 一次巻線、二次巻線及び補助巻線を備えた出力トランスと、
直流入力電源と前記一次巻線の導通状態を切り替え、正電圧が出力される第一の期間、電圧が出力されない第二の期間、負電圧が出力される第三の期間、及び再度電圧が出力されない第四の期間を1周期とする矩形状の交流電圧を前記二次巻線に出力させるインバータ回路と、
自己の駆動端子・グランド端子間にオンの閾値以上の正電圧が印加されたときにオンする素子であって、第一の期間にオンし第三の期間にオフする第一の整流素子と、第第三の期間にオンし第一の期間にオフする第二の整流素子と、前記一対の整流素子の駆動端子・グランド端子間に個々に設けられた第一及び第二の入力コンデンサとで構成され、前記二次巻線から出力される交流電圧を整流して出力する同期整流回路と、
前記同期整流回路の出力を平滑して直流の出力電圧を生成する平滑回路とを備えたスイッチング電源装置において、
前記第一及び第二の整流素子は、グランド端子同士が互いに接続され、
前記補助巻線の両端子のうち、第一の期間に高電位となる第一の端子が、前記第一の整流素子の駆動端子に接続され、前記補助巻線の第二の端子が、前記第二の整流素子の駆動端子に接続され、
前記第一の整流素子のグランド端子と前記補助巻線の第一の端子との間に、前記グランド端子側をアノード端子とする第一のダイオードが接続され、
前記第二の整流素子のグランド端子と前記補助巻線の第二の端子との間に、前記グランド端子側をアノード端子とする第二のダイオードが接続され、
第一の期間若しくは第三の期間、又はその両方の期間に、前記補助巻線の発生電圧によって充電され、その電荷を保持する電荷保持コンデンサが設けられ、
第二の期間になると、その直前の期間に前記第一の入力コンデンサ及び前記電荷保持コンデンサが保持している電荷が前記補助巻線を介して移動し、前記第一の入力コンデンサ、前記第二の入力コンデンサ及び前記電荷保持コンデンサで分配されることにより、前記第一及び第二の整流素子が同時にオンし、
第四の期間になると、その直前の期間に前記第二の入力コンデンサ及び前記電荷保持コンデンサが保持している電荷が前記補助巻線を介して移動し、前記第一の入力コンデンサ、前記第二の入力コンデンサ及び前記電荷保持コンデンサで分配されることにより、前記第一及び第二の整流素子が同時にオンすることを特徴とするスイッチング電源装置。 - 前記整流回路及び前記平滑回路がカレントダブラ型に構成され、前記出力トランスの前記補助巻線を、前記二次巻線で兼用した請求項1記載のスイッチング電源装置。
- 前記第一の整流素子の駆動端子・グランド端子間に、双方向に導通可能な第一のスイッチ回路と前記電荷保持コンデンサである第一の電荷保持コンデンサの直列回路が接続され、
前記第二の整流素子の駆動端子・グランド端子間に、双方向に導通可能な第二のスイッチ回路と前記電荷保持コンデンサである第二の電荷保持コンデンサの直列回路が接続され、
前記第一のスイッチ回路は、第一の期間に導通し、前記補助巻線の発生電圧が前記第一の電荷保持コンデンサを充電する経路になり、さらに第四の期間に導通し、第一の期間に蓄積した当該電荷を前記第一の整流素子又は前記第二の整流素子の入力コンデンサに分配する経路になるようオン・オフ動作し、
前記第二のスイッチ回路は、第三の期間に導通し、前記補助巻線の発生電圧が前記第二の電荷保持コンデンサを充電する経路になり、さらに第二の期間に導通し、第三の期間に蓄積した当該電荷を前記第一の整流素子又は前記第二の整流素子の入力コンデンサに分配する経路になるようオン・オフ動作する請求項1又は2記載のスイッチング電源装置。 - 前記第一の電荷保持コンデンサは、一端が前記第一の整流素子のグランド端子に接続され、
前記第一のスイッチ回路は、前記第一のダイオードのカソード端子と前記第一の整流素子の駆動端子の接続点に挿入された第一の抵抗と、ゲート端子が前記第一の抵抗の前記第一のダイオード側の一端に接続され、ソース端子が前記第一の抵抗の他の一端に接続され、ドレイン端子が前記第一の電荷保持コンデンサの他の一端に接続されたN−chのMOS型FETである第一のトランジスタとで構成され、
前記第二の電荷保持コンデンサは、一端が前記第二の整流素子のグランド端子に接続され、
前記第二のスイッチ回路は、前記第二のダイオードのカソード端子と前記第二の整流素子の駆動端子の接続点に挿入された第二の抵抗と、ゲート端子が前記第二の抵抗の前記第二のダイオード側の一端に接続され、ソース端子が前記第二の抵抗の他の一端に接続され、ドレイン端子が前記第二の電荷保持コンデンサの他の一端に接続されたN−chのMOS型FETである第二のトランジスタとで構成され、
前記第一及び前記第二のトランジスタは、前記第一及び第二の抵抗の両端に発生する電圧によって個々にオン・オフする請求項3記載のスイッチング電源装置。 - 前記第一の整流素子の駆動端子・グランド端子間に、双方向に導通可能な第一のスイッチ回路と前記電荷保持コンデンサである第一の電荷保持コンデンサと直列回路が接続され、
前記第二の整流素子の駆動端子・グランド端子間に、双方向に導通可能な第二のスイッチ回路と前記電荷保持コンデンサである第二の電荷保持コンデンサの直列回路が接続され、
前記第一のスイッチ回路は、第一の期間に導通し、前記補助巻線の発生電圧が前記第一の電荷保持コンデンサを充電する経路になり、さらに第二の期間に導通し、第一の期間に蓄積した当該電荷を前記第一の整流素子又は前記第二の整流素子の入力コンデンサに分配する経路になるようオン・オフ動作し、
前記第二のスイッチ回路は、第三の期間に導通し、前記補助巻線の発生電圧が前記第二の電荷保持コンデンサを充電する経路になり、さらに第四の期間に導通し、第三の期間に蓄積した当該電荷を前記第一の整流素子又は前記第二の整流素子の入力コンデンサに分配する経路になるようオン・オフ動作する請求項1又は2記載のスイッチング電源装置。 - 前記第一の整流素子の駆動端子・グランド端子間に、双方向に導通可能な第一のスイッチ回路と前記電荷保持コンデンサである第一の電荷保持コンデンサの直列回路が接続され、
前記第二の整流素子の駆動端子・グランド端子間に、双方向に導通可能な第二のスイッチ回路と前記電荷保持コンデンサである第二の電荷保持コンデンサの直列回路が接続され、
前記第一のスイッチ回路は、第一の期間に導通し、前記補助巻線の発生電圧が前記第一のコンデンサを充電する経路になるようオン・オフ動作し、
前記第二のスイッチ回路は、第三の期間に導通し、前記補助巻線の発生電圧が前記第二のコンデンサを充電する経路になるようオン・オフ動作し、
第一及び第二のスイッチ回路は、第二及び第四の期間に導通し、その直前の期間に第一及び第二の電荷保持コンデンサに蓄積した電荷を、前記第一の整流素子又は前記第二の整流素子の入力コンデンサに分配する経路になるようオン・オフ動作する請求項1又は2記載のスイッチング電源装置。 - 前記第一のスイッチ回路と前記第一の電荷保持コンデンサとの直列回路は、第一の電荷保持コンデンサが前記第一の整流素子のグランド端子側に接続され、
前記第二のスイッチ回路と前記第二の電荷保持コンデンサとの直列回路は、第二の電荷保持コンデンサが前記第二の整流素子のグランド端子側に接続され、
前記第二の電荷保持コンデンサと前記第二のスイッチ回路との接続点と、前記第一の整流素子の駆動端子との間に、前記第一の整流素子側をアノード端子とする第三のダイオードが接続され、
前記第一の電荷保持コンデンサと前記第一のスイッチ回路との接続点と、前記第二の整流素子の駆動端子との間に、前記第二の整流素子側をアノード端子とする第四のダイオードが接続され、
前記第一の電荷保持コンデンサは、第三の期間に、前記第四のダイオードを通じて前記補助巻線から充電され、
前記第二の電荷保持コンデンサは、第一の期間に、前記第三のダイオードを通じて前記補助巻線から充電される請求項5又は6記載のスイッチング電源装置。 - 前記第一のダイオードのカソード端子と前記補助巻線の第一の端子との接続点と、前記第一の整流素子の駆動端子との間に、双方向に導通可能な第三のスイッチ回路が挿入され、
前記第二のダイオードのカソード端子と前記補助巻線の第二の端子との接続点と、前記第二の整流素子の駆動端子との間に、双方向に導通可能な第四のスイッチ回路が挿入され、
前記第一の整流素子の駆動端子・グランド端子間に第五のスイッチ回路が接続され、
前記第二の整流素子の駆動端子・グランド端子間に第六のスイッチ回路が接続され、
前記第五のスイッチ回路は、前記第三の期間に入る前にオンして前記第一の整流素子の駆動端子電圧をオンの閾値未満に低下させ、さらに、前記第三のスイッチ回路又は第四のスイッチ回路は、前記第五のスイッチ回路がオンするのと同時又はその前にオフする動作を行い、
前記第六のスイッチ回路は、前記第一の期間に入る前にオンして前記第二の整流素子の駆動端子電圧をオンの閾値未満に低下させ、さらに、第三のスイッチ回路又は前記第四のスイッチ回路は、前記第六のスイッチ回路がオンするのと同時又はその前にオフする動作を行う請求項3又は4記載のスイッチング電源装置。 - 前記第一の電荷保持コンデンサは、一端が前記第一の整流素子のグランド端子に接続され、
前記第一のスイッチ回路は、ソース端子が前記第一の整流素子の駆動端子に接続され、ドレイン端子が前記第一の電荷保持コンデンサの他の一端に接続されたN−chのMOS型FETである第一のトランジスタで構成され、
前記第二の電荷保持コンデンサは、一端が前記第二の整流素子のグランド端子に接続され、
前記第二のスイッチ回路は、ソース端子が前記第二の整流素子の駆動端子に接続され、ドレイン端子が前記第二の電荷保持コンデンサの他の一端に接続されたN−chのMOS型FETである第二のトランジスタで構成され、
前記第三のスイッチ回路は、ソース端子が前記第一の整流素子の駆動端子に接続され、ドレイン端子が前記第一のダイオードのカソード端子に接続され、ゲート端子が前記第一のトランジスタのゲート端子に接続されたN−chのMOS型FETである第三のトランジスタと、前記第三のトランジスタのドレイン端子・ゲート端子間に接続された第三の抵抗と、両端が前記第一の整流素子のグランド端子と前記第三のトランジスタのゲート端子の間に接続され、所定の駆動信号によってオン・オフ駆動される第一の補助トランジスタとで構成され、
前記第四のスイッチ回路は、ソース端子が前記第二の整流素子の駆動端子に接続され、ドレイン端子が前記第二のダイオードのカソード端子に接続され、ゲート端子が前記第二のトランジスタのゲート端子に接続されたN−chのMOS型FETである第四のトランジスタと、前記第四のトランジスタのドレイン端子・ゲート端子間に接続された第四の抵抗と、両端が前記第二の整流素子のグランド端子と前記第四のトランジスタのゲート端子の間に接続され、所定の駆動信号によってオン・オフ駆動される第二の補助トランジスタとで構成され、
前記第五のスイッチ回路は、両端が前記第一の整流素子の駆動端子・グランド端子間に接続され、駆動端子が前記第一の補助トランジスタの駆動端子に接続され、所定の駆動信号によってオン・オフ駆動される第五のトランジスタで構成され、
前記第六のスイッチ回路は、両端が前記第二の整流素子の駆動端子・グランド端子間に接続され、駆動端子が前記第二の補助トランジスタの駆動端子に接続され、所定の駆動信号によってオン・オフ駆動される第六のトランジスタで構成され、
前記第一から第六のスイッチ回路は、互いに接続された前記第一の補助トランジスタ及び第五のトランジスタのゲート端子と、互いに接続された前記第二の補助トランジスタ及び第六のトランジスタのゲート端子とに向けて、所定の駆動信号を個々に出力するトランジスタ駆動回路を備え、
前記第五、第六のトランジスタ、及び、第一、第二の補助トランジスタは、前記トランジスタ駆動回路が出力する駆動信号によってオンに反転するタイミングが制御される請求項8記載のスイッチング電源装置。 - 前記第一の補助トランジスタの駆動端子のオンの閾値は、前記第五のトランジスタの駆動端子のオンの閾値よりも低く、前記第二の補助トランジスタの駆動端子のオンの閾値は、前記第六のトランジスタの駆動端子のオンの閾値よりも低い請求項9記載のスイッチング電源装置。
- 前記第一のダイオードのカソード端子と前記補助巻線の第一の端子との接続点と、前記第一の整流素子の駆動端子との間に、双方向に導通可能な第三のスイッチ回路が挿入され、
前記第二のダイオードのカソード端子と前記補助巻線の第二の端子との接続点と、前記第一の整流素子の駆動端子との間に、双方向に導通可能な第四のスイッチ回路が挿入され、
前記第一の整流素子の駆動端子・グランド端子間に第五のスイッチ回路が接続され、
前記第二の整流素子の駆動端子・グランド端子間に第六のスイッチ回路が接続され、
前記第五のスイッチ回路は、前記第三の期間に入る前にオンして前記第一の整流素子の駆動端子電圧をオンの閾値未満に低下させ、さらに、前記第三又は第四のスイッチ回路、及び第一のスイッチ回路は、前記第五のスイッチ回路がオンするのと同時又はその前にオフする動作を行い、
前記第六のスイッチ回路は、前記第一の期間に入る前にオンして前記第二の整流素子の駆動端子電圧をオンの閾値未満に低下させ、さらに、前記第三又は第四のスイッチ回路、及び第一のスイッチ回路は、前記第六のスイッチ回路がオンするのと同時又はその前にオフする動作を行う請求項5乃至7のいずれか記載のスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009209507A JP5143099B2 (ja) | 2009-09-10 | 2009-09-10 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009209507A JP5143099B2 (ja) | 2009-09-10 | 2009-09-10 | スイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011061987A JP2011061987A (ja) | 2011-03-24 |
JP5143099B2 true JP5143099B2 (ja) | 2013-02-13 |
Family
ID=43948951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009209507A Expired - Fee Related JP5143099B2 (ja) | 2009-09-10 | 2009-09-10 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5143099B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09149636A (ja) * | 1995-11-20 | 1997-06-06 | Hitachi Ltd | スイッチング電源装置 |
JP2001275361A (ja) * | 2000-03-28 | 2001-10-05 | Tokimec Inc | スイッチング電源における整流回路、スイッチング電源回路 |
JP3614399B2 (ja) * | 2001-12-19 | 2005-01-26 | コーセル株式会社 | スイッチング電源装置 |
JP2007020389A (ja) * | 2005-06-08 | 2007-01-25 | Tamura Seisakusho Co Ltd | 同期整流回路およびスイッチング電源装置 |
-
2009
- 2009-09-10 JP JP2009209507A patent/JP5143099B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011061987A (ja) | 2011-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5167929B2 (ja) | スイッチング電源装置 | |
US9030848B2 (en) | DC to DC converter | |
JP5353119B2 (ja) | スイッチング電源装置 | |
US7245087B2 (en) | Power conversion device | |
US11482944B2 (en) | AC to DC converter with parallel converter | |
JP6255577B2 (ja) | 直流電源回路 | |
JP5581808B2 (ja) | 直流電源装置 | |
CN101689807B (zh) | 多输出开关电源装置 | |
US8451630B2 (en) | Reset voltage circuit for a forward power converter | |
US9602009B1 (en) | Low voltage, closed loop controlled energy storage circuit | |
WO2020011095A1 (zh) | 应用于电源适配器的控制电路和电源适配器 | |
US20190058406A1 (en) | Power supply apparatus and image forming apparatus | |
JP2009290950A (ja) | 電源システム | |
WO2010125751A1 (ja) | スイッチング電源装置 | |
JP4030550B2 (ja) | 電源装置 | |
CN113726176A (zh) | 具有延迟高压供电的转换电路、控制器及其延时高压供电方法 | |
EP2892135B1 (en) | Power Supply and energy efficient Gate Driver | |
JP5143099B2 (ja) | スイッチング電源装置 | |
EP2814160A1 (en) | Power conversion device and method for driving same | |
JP6797036B2 (ja) | スイッチング電源装置 | |
JP2005229686A (ja) | 電源装置 | |
JP3354454B2 (ja) | スイッチング電源装置 | |
JP6682930B2 (ja) | 電源装置 | |
JP7122630B2 (ja) | スナバ回路、及び電力変換システム | |
JP3306542B2 (ja) | 部分共振型自励式スイッチング電源の低損失化回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121023 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121024 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121120 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5143099 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |