JP7122630B2 - スナバ回路、及び電力変換システム - Google Patents

Description

本開示は、一般にスナバ回路（Snubber Circuit）、及び電力変換システム（Power Conversion System）に関し、より詳細には、サージ電圧を抑制するスナバ回路、及びそれを用いた電力変換システムに関する。

従来、スナバ回路を備えたＤＣ／ＤＣコンバータ（電力変換システム）がある（例えば、特許文献１参照）。

特許文献１のＤＣ／ＤＣコンバータは、トランスの二次側のサージ電圧が発生するタイミングに同期させてスナバ回路内の半導体スイッチをオンし、スナバコンデンサに蓄積された電力をチョークコイルを介して負荷に回生する。

特開２０１５－７０７１６号公報

特許文献１に記載のスナバ回路では、ＤＣ／ＤＣコンバータのリップル電流を抑制することができなかった。

本開示は、上記事由に鑑みてなされており、その目的は、リップル電流を抑制することができるスナバ回路、及び電力変換システムを提供することにある。

本開示の一態様に係るスナバ回路は、主回路から電気エネルギを吸収する。前記スナバ回路は、第１容量成分と、第２容量成分と、インダクタンス成分と、切替回路と、を備える。前記第１容量成分は、前記主回路から吸収した電気エネルギを蓄積する。前記第２容量成分は、前記主回路から吸収した電気エネルギを蓄積する。前記インダクタンス成分は、前記第１容量成分及び前記第２容量成分に蓄積された電気エネルギを前記主回路又は負荷に回生する。前記切替回路は、前記第１容量成分から前記インダクタンス成分に供給される電流の向きと、前記第２容量成分から前記インダクタンス成分に供給される電流の向きとが互いに逆向きとなるように、前記インダクタンス成分に電気エネルギを供給する供給源を前記第１容量成分と前記第２容量成分とで切り替える。

本開示の一態様に係る電力変換システムは、前記スナバ回路と、前記主回路と、を備える。

本開示では、リップル電流を低減することができるという効果がある。

図１は、本開示の一実施形態に係るスナバ回路を備える電力変換システムの回路図である。 図２は、同上の電力変換システムにおける電力変換回路の動作説明図である。 図３は、同上の電力変換システムにおけるスナバ回路の動作説明図である。 図４は、同上のスナバ回路が第１動作モードである場合における電力変換システムの等価回路である。 図５は、同上のスナバ回路が第２動作モードである場合における電力変換システムの等価回路である。 図６は、同上のスナバ回路が第３動作モードである場合における電力変換システムの等価回路である。 図７は、同上のスナバ回路が第４動作モードである場合における電力変換システムの等価回路である。 図８Ａは、同上のスナバ回路が第１モード及び第２モードである場合における電力変換回路の等価回路である。図８Ｂは、同上のスナバ回路が第３モード及び第４モードである場合における電力変換回路の等価回路である。 図９Ａは、同上のスナバ回路が第１モード及び第４モードである場合におけるスナバ回路の等価回路である。図９Ｂは、同上のスナバ回路が第２モード及び第３モードである場合におけるスナバ回路の等価回路である。 図１０は、本開示の第１変形例に係る電力変換システムの回路図である。 図１１は、本開示の第２変形例に係る電力変換システムの回路図である。

以下に説明する各実施形態及び変形例は、本開示の一例に過ぎず、本開示は、実施形態及び変形例に限定されない。この実施形態及び変形例以外であっても、本開示の技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能である。

（１）概要
まず、本実施形態に係るスナバ回路３、及びそれを用いた電力変換システム１の概要について、図１を参照して説明する。

電力変換システム１は、主回路２と、スナバ回路３と、を備えている。主回路２は、電力の変換を行う電力変換回路２である。以降、主回路２を電力変換回路２ともいう。電力変換回路２は、交流電圧を直流電圧に変換する。スナバ回路３は、電力変換回路２で発生するサージ電圧を抑制するための保護回路である。電力変換回路２において、交流電圧を直流電圧に変換する際に、後述するトランス２１の漏れインダクタンス、及び後述する整流回路２２の寄生容量によって共振が発生してサージ電圧が生じることがある。本実施形態に係る電力変換システム１では、このようなサージ電圧をスナバ回路３にて抑制することが可能である。スナバ回路３は、主回路２に対して副回路に相当する。

主回路２（電力変換回路２）は、電源回路２０から供給される交流電力を直流電力に変換して負荷５に出力するＡＣ／ＤＣコンバータである。主回路２は、電源回路２０から交流電圧が入力されるトランス２１と、トランス２１の二次側に設けられた整流回路２２と、整流回路２２の出力電圧を平滑する平滑フィルタ（インダクタＬ２１）及び平滑コンデンサ（出力コンデンサＣｏ）と、を備えている。出力コンデンサＣｏの両端間に負荷５が電気的に接続されている。

スナバ回路３は、主回路２から電気エネルギを吸収する。スナバ回路３は、第１容量成分（第１コンデンサＣ１）と、第２容量成分（第２コンデンサＣ２）と、インダクタンス成分（インダクタＬ１）と、切替回路３１と、を備える。第１容量成分（Ｃ１）は、主回路２から吸収した電気エネルギを蓄積する。第２容量成分（Ｃ２）は、主回路２から吸収した電気エネルギを蓄積する。インダクタンス成分（Ｌ１）は、第１容量成分（Ｃ１）及び第２容量成分（Ｃ２）に蓄積された電気エネルギを主回路２又は負荷５に回生する。切替回路３１は、第１容量成分（Ｃ１）からインダクタンス成分（Ｌ１）に供給される電流の向きと、第２容量成分（Ｃ２）からインダクタンス成分（Ｌ１）に供給される電流の向きとが互いに逆向きとなるように、インダクタンス成分（Ｌ１）に電気エネルギを供給する供給源を第１容量成分（Ｃ１）と第２容量成分（Ｃ２）とで切り替える。

インダクタンス成分（Ｌ１）には、主回路２から吸収した電気エネルギが第１容量成分（Ｃ１）又は第２容量成分（Ｃ２）から供給される。この際に、切替回路３１によって、インダクタンス成分（Ｌ１）に流れる電流の向きが切り替わる。したがって、インダクタンス成分（Ｌ１）に生じる電圧の極性が切り替わるので、インダクタンス成分（Ｌ１）が主回路２又は負荷５に電気エネルギを回生する際に、主回路２に流すリップル電流（第２リップル電流Ｉｒ２）の向きが切り替わる。主回路２に流れるリップル電流を相殺するようにインダクタンス成分（Ｌ１）が主回路２にリップル電流（Ｉｒ２）を流すことにより、主回路２に流れるリップル電流を抑制することができる。

（２）構成
図１に示すように、電力変換システム１は、電力変換回路２と、スナバ回路３と、制御回路４と、を備えている。

（２．１）電力変換回路
電力変換回路２は、トランス２１と、整流回路２２と、（第２）インダクタＬ２１と、出力コンデンサＣｏと、を備えている。電力変換回路２は、電源回路２０から供給される交流電力を直流電力に変換して負荷５に出力する。電力変換回路２は、一対の第１端子Ｈ１１，Ｈ１２、及び一対の第２端子Ｈ２１，Ｈ２２を更に備えている。ただし、ここでいう「端子」は、電線等を接続するための部品でなくてもよく、例えば、電子部品のリード、又は回路基板に含まれる導体の一部であってもよい。

トランス２１は、互いに磁気的に結合された一次巻線Ｌ１１と二次巻線Ｌ１２とを有する高周波絶縁トランスであり、一次巻線Ｌ１１と二次巻線Ｌ１２とが電気的に絶縁されている。一次巻線Ｌ１１は、電源回路２０と電気的に接続されている。電源回路２０は、例えば、ＤＣ／ＡＣインバータ回路である。電源回路２０は、直流電圧を交流電圧に変換して、一次巻線Ｌ１１に印加する。二次巻線Ｌ１２は、一対の第１端子Ｈ１１，Ｈ１２を介して整流回路２２と電気的に接続されている。具体的には、二次巻線Ｌ１２の一端が第１端子Ｈ１１と電気的に接続され、二次巻線Ｌ１２の他端が第１端子Ｈ１２と電気的に接続されている。トランス２１の一次巻線Ｌ１１に電源回路２０から交流電圧が印加されることにより、二次巻線Ｌ１２の両端間に交流電圧が発生する。

整流回路２２は、一対の第１端子Ｈ１１，Ｈ１２を介してトランス２１の二次巻線Ｌ１２と電気的に接続されている。一対の第１端子Ｈ１１，Ｈ１２は、整流回路２２の一対の入力端子として機能する。以下、一対の第１端子Ｈ１１，Ｈ１２間の電圧（二次巻線Ｌ１２の両端間の交流電圧）を入力電圧Ｖｉという。

整流回路２２は、入力電圧Ｖｉを全波整流する全波整流回路である。整流回路２２は、入力電圧Ｖｉを全波整流した電圧（バス電圧Ｖｂｕｓ）を一対の第２端子Ｈ２１，Ｈ２２間に生成する。一対の第２端子Ｈ２１，Ｈ２２は、整流回路２２の一対の出力端子として機能する。

本実施形態では、整流回路２２は、整流素子として４つのスイッチング素子Ｑ１１～Ｑ１４を有する同期整流型の全波整流回路である。一例として、スイッチング素子Ｑ１１～Ｑ１４の各々は、デプレッション型のｎチャネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）で構成されている。スイッチング素子Ｑ１１～Ｑ１４は、フルブリッジ接続されている。高電位側の第２端子Ｈ２１と低電位側の第２端子Ｈ２２との間に、スイッチング素子Ｑ１１，Ｑ１２の直列回路と、スイッチング素子Ｑ１３，Ｑ１４の直列回路とが、電気的に並列接続されている。スイッチング素子Ｑ１１とスイッチング素子Ｑ１２との接続点が第１端子Ｈ１１と電気的に接続され、スイッチング素子Ｑ１３とスイッチング素子Ｑ１４との接続点が第１端子Ｈ１２と電気的に接続されている。

具体的には、スイッチング素子Ｑ１１は、ドレインが第２端子Ｈ２１と電気的に接続され、ソースが第１端子Ｈ１１と電気的に接続されている。スイッチング素子Ｑ１２は、ドレインが第１端子Ｈ１１と電気的に接続され、ソースが第２端子Ｈ２２と電気的に接続されている。スイッチング素子Ｑ１３は、ドレインが第２端子Ｈ２１と電気的に接続され、ソースが第１端子Ｈ１２と電気的に接続されている。スイッチング素子Ｑ１４は、ドレインが第１端子Ｈ１２と電気的に接続され、ソースが第２端子Ｈ２２と電気的に接続されている。

また、スイッチング素子Ｑ１１～Ｑ１４は、それぞれ寄生ダイオードＤ１１～Ｄ１４を有している。寄生ダイオードＤ１１～Ｄ１４は、それぞれアノードがソースと電気的に接続され、カソードがドレインと電気的に接続されるように構成されている。

整流回路２２では、スイッチング素子Ｑ１１～Ｑ１４が、入力電圧Ｖｉの位相に同期してオン／オフすることにより、入力電圧Ｖｉを全波整流したバス電圧Ｖｂｕｓを一対の第２端子Ｈ２１，Ｈ２２間に生成する。スイッチング素子Ｑ１１～Ｑ１４は、それぞれ制御回路４からの駆動信号Ｓ１１～Ｓ１４によってオン／オフが個別に制御される。

出力コンデンサＣｏは、整流回路２２の一対の出力端間（一対の第２端子Ｈ２１，Ｈ２２間）に電気的に接続された平滑コンデンサである。具体的には、出力コンデンサＣｏは、高電位側の端子がインダクタＬ２１を介して、高電位側の第２端子Ｈ２１と電気的に接続され、低電位側の端子がスナバ回路３のインダクタＬ１を介して、低電位側の第２端子Ｈ２２と電気的に接続されている。インダクタＬ２１は、チョークコイルであり、バス電圧Ｖｂｕｓを平滑する平滑フィルタとして機能する。出力コンデンサＣｏの両端間には、第２端子Ｈ２１，Ｈ２２間のバス電圧Ｖｂｕｓを平均化した直流の出力電圧Ｖｏが生成される。出力コンデンサＣｏの両端間には、負荷５が電気的に接続されている。負荷５は、出力電圧Ｖｏが印加されることにより動作する。

（２．２）スナバ回路
スナバ回路３は、電力変換回路２に電気的に接続されている。具体的には、スナバ回路３は、電力変換回路２における整流回路２２の一対の出力端である一対の第２端子Ｈ２１，Ｈ２２に電気的に接続されている。つまり、電力変換回路２は、スナバ回路３が電気的に接続される一対の第２端子Ｈ２１，Ｈ２２を有する。

スナバ回路３は、電力変換回路２から電気エネルギを吸収することによって、一対の第２端子Ｈ２１，Ｈ２２間の電圧（バス電圧Ｖｂｕｓ）が所定のクランプ値を超えないようにクランプする。スナバ回路３は、バス電圧Ｖｂｕｓの大きさがクランプ値を超える場合には、クランプ値を超える分の電気エネルギを引き抜くことにより、バス電圧Ｖｂｕｓの上限値がクランプ値となるようにクランプする。

本実施形態のスナバ回路３は、電力変換回路２から吸収した電気エネルギを負荷５又は電力変換回路２に回生させる。これにより、スナバ回路３による電力損失を抑制することができる。さらに、スナバ回路３は、電力変換回路２から吸収した電気エネルギを負荷５又は電力変換回路２に回生させる際に、電力変換回路２が発生させる第１リップル電流Ｉｒ１とは逆位相の第２リップル電流Ｉｒ２を発生させる。これにより、第１リップル電流Ｉｒ１と第２リップル電流Ｉｒ２とが相殺され、電力変換回路２に流れるリップル電流が低減され、出力コンデンサＣｏの容量の低減を図ることができる。

スナバ回路３は、第１コンデンサＣ１（第１容量成分）と、第２コンデンサＣ２（第２容量成分）と、（第１）インダクタＬ１（インダクタンス成分）と、ダイオードＤ３と、切替回路３１と、を備えている。切替回路３１は、第１コンデンサＣ１又は第２コンデンサＣ２からインダクタＬ１に供給される電流の向きを切り替えるように構成されている。切替回路３１は、第１スイッチング素子Ｑ１と、第２スイッチング素子Ｑ２と、を備えている。

電力変換回路２の一対の第２端子Ｈ２１，Ｈ２２間に、ダイオードＤ３と第１コンデンサＣ１との直列回路が電気的に接続されている。ダイオードＤ３は、アノードが高電位側の第２端子Ｈ２１と電気的に接続され、カソードが第１コンデンサＣ１を介して低電位側の第２端子Ｈ２２と電気的に接続されている。

第１コンデンサＣ１の両端間に、第１スイッチング素子Ｑ１、第２コンデンサＣ２、及びインダクタＬ１の直列回路が電気的に接続されている。つまり、第１コンデンサＣ１の放電経路に、第１スイッチング素子Ｑ１と第２コンデンサＣ２とインダクタＬ１とが含まれている。

第１スイッチング素子Ｑ１は、デプレッション型のｎチャネルＭＯＳＦＥＴで構成されている。第１スイッチング素子Ｑ１は、ドレインが第１コンデンサＣ１と電気的に接続され、ソースが第２コンデンサＣ２と電気的に接続されている。

インダクタＬ１は、一端が第２コンデンサＣ２と電気的に接続され、他端が第１コンデンサＣ１と電気的に接続されている。また、インダクタＬ１の一端（インダクタＬ１と第２コンデンサＣ２との接続点）は、電力変換回路２における出力コンデンサＣｏの低電位側の端子と電気的に接続されている。つまり、インダクタＬ１は、インダクタＬ２１及び出力コンデンサＣｏと共に、一対の第２端子Ｈ２１，Ｈ２２間に電気的に直列接続されており、電力変換回路２における平滑フィルタを兼ねている。インダクタＬ２１が高電位側の平滑フィルタであるのに対して、インダクタＬ１は、低電位側の平滑フィルタである。本実施形態では、インダクタＬ１とインダクタＬ２１とは、互いに同じ大きさのインダクタンス（例えば５００μＨ）であるが、互いに異なる大きさのインダクタンスであってもよい。

第２スイッチング素子Ｑ２は、インダクタＬ１と共に第２コンデンサＣ２の両端間に電気的に接続されている。つまり、第２コンデンサＣ２の放電経路に、第２スイッチング素子Ｑ２とインダクタＬ１とが含まれている。

第２スイッチング素子Ｑ２は、デプレッション型のｎチャネルＭＯＳＦＥＴで構成されている。第２スイッチング素子Ｑ２は、ドレインが第２コンデンサＣ２の一端（第２コンデンサＣ２と第１スイッチング素子Ｑ１との接続点）と電気的に接続され、ソースがインダクタＬ１を介して第２コンデンサＣ２の他端と電気的に接続されている。

また、第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２は、それぞれ寄生ダイオードＤ１，Ｄ２を有している。寄生ダイオードＤ１，Ｄ２は、それぞれアノードがソースと電気的に接続され、カソードがドレインと電気的に接続されるように構成されている。

上記構成により、第１コンデンサＣ１の両端電圧Ｖｃ１の大きさをクランプ値とすれば、バス電圧Ｖｂｕｓがクランプ値を超えると、ダイオードＤ３がオン（導通状態）になり第１コンデンサＣ１に電流Ｉｄ３が流れる。厳密には、第１コンデンサＣ１の両端電圧Ｖｃ１にダイオードＤ３の順方向降下電圧を加えた電圧がクランプ値になる。ただし、クランプ値に比べてダイオードＤ３の順方向降下電圧が十分に小さいため、ここでは、ダイオードＤ３の順方向降下電圧をゼロ、つまり第１コンデンサＣ１の両端電圧Ｖｃ１の大きさがクランプ値であるとして説明する。

第１コンデンサＣ１は、電力変換回路２から吸収した電気エネルギが蓄積される。第１コンデンサＣ１の両端間には、第１スイッチング素子Ｑ１、第２コンデンサＣ２、及びインダクタＬ１の直列回路が電気的に接続されている。したがって、第１スイッチング素子Ｑ１がオン状態になると、第１コンデンサＣ１、第１スイッチング素子Ｑ１、第２コンデンサＣ２、及びインダクタＬ１を含む閉ループが形成される。この場合、第１コンデンサＣ１が放電し、第１コンデンサＣ１から第１スイッチング素子Ｑ１、第２コンデンサＣ２、インダクタＬ１の順の経路に電流が流れる。この電流により、第２コンデンサＣ２が充電される。つまり、スナバ回路３では、電力変換回路２から吸収した電気エネルギが、第１コンデンサＣ１及び第２コンデンサＣ２に蓄積される。第２コンデンサＣ２の両端電圧Ｖｃ２は、第１コンデンサＣ１の両端電圧Ｖｃ１を降圧した電圧となる。

第２コンデンサＣ２の両端間には、第２スイッチング素子Ｑ２、及びインダクタＬ１の直列回路が電気的に接続されている。したがって、第２スイッチング素子Ｑ２がオン状態になると、第２コンデンサＣ２、第２スイッチング素子Ｑ２、及びインダクタＬ１を含む閉ループが形成される。この場合、第２コンデンサＣ２が放電し、第２コンデンサＣ２から第２スイッチング素子Ｑ２、インダクタＬ１の順の経路に電流が流れる。

つまり、インダクタＬ１に対して、第１コンデンサＣ１の放電電流が流れる向きと、第２コンデンサＣ２の放電電流が流れる向きとが、互いに逆向きとなる。第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２を含む切替回路３１は、第１スイッチング素子Ｑ１、及び第２スイッチング素子Ｑ２がオン／オフすることにより、インダクタＬ１に流れる電流の向きを切り替える。切替回路３１では、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２とが交互にオンすることにより、インダクタＬ１に流れる電流の向きを周期的に切り替える。第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２は、それぞれ制御回路４からの駆動信号Ｓ１，Ｓ２によってオン／オフが個別に制御される。

（２．４）制御回路
制御回路４は、プロセッサ及びメモリを有するマイクロコンピュータで構成されている。つまり、制御回路４は、プロセッサ及びメモリを有するコンピュータシステムで実現されている。そして、プロセッサが適宜のプログラムを実行することにより、コンピュータシステムが制御回路４として機能する。プログラムは、メモリに予め記録されていてもよいし、インターネット等の電気通信回線を通じて、又はメモリカード等の非一時的な記録媒体に記録されて提供されてもよい。

制御回路４は、電力変換回路２、及びスナバ回路３を制御するように構成されている。具体的には、制御回路４は、電力変換回路２に対しては、スイッチング素子Ｑ１１～Ｑ１４をそれぞれ駆動する駆動信号Ｓ１１～Ｓ１４を出力する。また、制御回路４は、スナバ回路３に対しては、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２をそれぞれ駆動する駆動信号Ｓ１，Ｓ２を出力する。

なお、本実施形態では、１つの制御回路４が、電力変換回路２及びスナバ回路３の両方を制御しているが、電力変換回路２を制御する制御回路と、スナバ回路３を制御する制御回路とに分かれていてもよい。また、制御回路４は、電源回路２０を更に制御するように構成されていてもよい。

（３）動作例
（３．１）電力変換回路の動作
以下に、電力変換回路２の動作について、図２を参照して説明する。図２は、横軸を時間軸とした、電力変換回路２の動作波形図である。図２では、上から１番目の段に、入力電圧Ｖｉを示している。図２では、上から２番目の段に、スイッチング素子Ｑ１１，Ｑ１４のオン／オフを示し、上から３番目の段に、スイッチング素子Ｑ１２，Ｑ１３のオン／オフを示している。図２では、上から４番目の段に、バス電圧Ｖｂｕｓ、及び出力電圧Ｖｏを示している。

トランス２１の一次巻線Ｌ１１には、電源回路２０から交流電圧が印加される。トランス２１の一次巻線Ｌ１１と二次巻線Ｌ１２とは磁気的に結合されており、二次巻線Ｌ１２の両端には、一次巻線Ｌ１１と二次巻線Ｌ１２との巻数比に応じた電圧値の交流電圧（入力電圧Ｖｉ）が発生する。入力電圧Ｖｉは、一次巻線Ｌ１１に印加される交流電圧と同位相の交流電圧である。本実施形態では、電源回路２０が出力する交流電圧が矩形波（疑似正弦波）であるため、入力電圧Ｖｉも矩形波となる。

制御回路４は、電源回路２０の出力電圧（入力電圧Ｖｉ）に同期して、スイッチング素子Ｑ１１～Ｑ１４を駆動する駆動信号Ｓ１１～Ｓ１４を出力する。具体的には、制御回路４は、入力電圧Ｖｉの極性が「正」である場合、スイッチング素子Ｑ１１，Ｑ１４がオンし、スイッチング素子Ｑ１２，Ｑ１３がオフするように駆動信号Ｓ１１～Ｓ１４を出力する。制御回路４は、入力電圧Ｖｉの極性が「負」である場合、スイッチング素子Ｑ１２，Ｑ１３がオン、スイッチング素子Ｑ１１，Ｑ１４がオフするように駆動信号Ｓ１１～Ｓ１４を出力する。また、制御回路４は、入力電圧Ｖｉの電圧値がゼロである場合、スイッチング素子Ｑ１１～Ｑ１４がオフするように駆動信号Ｓ１１～Ｓ１４を出力する。

これにより、整流回路２２の一対の出力端である一対の第２端子Ｈ２１，Ｈ２２間に、入力電圧Ｖｉを全波整流したバス電圧Ｖｂｕｓが生成される。負荷５には、インダクタＬ２１、出力コンデンサＣｏ、及びスナバ回路３のインダクタＬ１によってバス電圧Ｖｂｕｓを平滑した直流の出力電圧Ｖｏが出力される。

出力電圧Ｖｏは、バス電圧Ｖｂｕｓを平均した電圧となる。具体的には、入力電圧Ｖｉの極性が「正」又は「負」であるときの電圧値の絶対値をｖｉとする。バス電圧Ｖｂｕｓの周期をＴ１とする。スイッチング素子Ｑ１１，Ｑ１４の組、又はスイッチング素子Ｑ１２，Ｑ１３の組がオンしている期間（オン期間）をＴｏｎ１とする。バス電圧Ｖｂｕｓのデューティ比をＤｒ１とする。バス電圧Ｖｂｕｓのデューティ比Ｄｒ１は、バス電圧Ｖｂｕｓの周期Ｔ１に対するオン期間Ｔｏｎ１の比率であり、Ｔｏｎ１／Ｔ１で表される。出力電圧Ｖｏの電圧値は、ｖｉ×Ｄｒ１となる。

（３．２）スナバ回路の動作
次に、スナバ回路３の動作について、図１、図３を参照して説明する。図３は、横軸を時間軸とした、電力変換回路２及びスナバ回路３の動作波形図である。図３では、上から１番目の段に、バス電圧Ｖｂｕｓ、出力電圧Ｖｏ、及び第１コンデンサＣ１の両端電圧Ｖｃ１を示している。図３では、上から２番目の段に、スイッチング素子Ｑ１１～Ｑ１４のオン／オフを示し、上から３番目の段に、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２のオン／オフを示している。図３では、上から４番目の段に、ダイオードＤ３に流れる電流Ｉｄ３を示し、上から５番目の段に、第２コンデンサＣ２の両端電圧Ｖｃ２、インダクタＬ２１の両端電圧ＶＬ２１、インダクタＬ１の両端電圧ＶＬ１を示している。図３では、上から６番目の段に、第２コンデンサＣ２に流れる電流Ｉｃ２を示し、上から７番目の段に、電力変換回路２（電源回路２０）が流す第１リップル電流Ｉｒ１、スナバ回路３が流す第２リップル電流Ｉｒ２、及び出力コンデンサＣｏに流れる電流Ｉｃｏを示している。なお、図３における電流、及び電圧の極性は、図１に記載した矢印の向きを「正」としている。

（３．２．１）クランプ動作
まず、スナバ回路３のクランプ動作について説明する。

上述した電力変換回路２の動作に伴って、バス電圧Ｖｂｕｓにサージが生じることがある。トランス２１の二次巻線Ｌ１２には、整流回路２２のスイッチング素子Ｑ１１～Ｑ１４が電気的に接続されている。そのため、二次巻線Ｌ１２の漏れインダクタンスと、スイッチング素子Ｑ１１～Ｑ１４それぞれの寄生容量とで直列共振回路が構成される。したがって、スイッチング素子Ｑ１１～Ｑ１４のスイッチング動作時に、バス電圧Ｖｂｕｓにサージ電圧が重畳する可能性がある。

スナバ回路３は、バス電圧Ｖｂｕｓにサージ電圧が生じた場合、電力変換回路２から電気エネルギを吸収することにより、バス電圧Ｖｂｕｓをクランプ値（第１コンデンサＣ１の両端電圧Ｖｃ１の電圧値）にクランプする。すなわち、バス電圧Ｖｂｕｓにサージ電圧が生じて電圧値がクランプ値（電圧Ｖｃ１の電圧値）を超えれば、ダイオードＤ３がオンする。このとき、電気エネルギの吸収に伴って、ダイオードＤ３にパルス状の電流Ｉｄ３が流れる（図３参照）。したがって、スナバ回路３は、バス電圧Ｖｂｕｓの大きさがクランプ値（電圧Ｖｃ１の電圧値）を超えると、電力変換回路２からクランプ値を超える分の電気エネルギを引き抜いて、この電気エネルギを第１コンデンサＣ１に蓄積することができる。よって、バス電圧Ｖｂｕｓにサージ電圧が生じても、バス電圧Ｖｂｕｓの最大値は、クランプ値に抑制される。

（３．２．２）回生動作
次に、スナバ回路３の回生動作について説明する。ここでは、電力変換回路２が電流連続モードで動作しているとする。

スナバ回路３は、電力変換回路２から吸収した電気エネルギをインダクタＬ１に供給することにより、インダクタＬ１を電源とみなして電力変換回路２、又は負荷５に電気エネルギを回生する。さらに、スナバ回路３は、出力コンデンサＣｏに流れるリップル電流を低減させるように、電力変換回路２又は負荷５に電気エネルギを回生させる。

スナバ回路３は、回生動作において４つの動作モード（第１モード～第４モード）を有している。第１モードでは、第１スイッチング素子Ｑ１がオンし、第２スイッチング素子Ｑ２がオフする。第２モード及び第４モードでは、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２がオフする。第３モードでは、第１スイッチング素子Ｑ１がオフし、第２スイッチング素子Ｑ２がオンする。

スナバ回路３は、バス電圧Ｖｂｕｓに同期して動作モードを切り替える。言い換えれば、切替回路３１は、整流回路２２の出力電圧（バス電圧Ｖｂｕｓ）に同期して、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２がオン／オフする。スナバ回路３は、バス電圧Ｖｂｕｓの電圧値がｖｉである期間、つまり整流回路２２のスイッチング素子Ｑ１１，Ｑ１４の組、又はスイッチング素子Ｑ１２，Ｑ１３の組がオンしているオン期間Ｔｏｎ１に、第１モード及び第２モードで動作する。スナバ回路３は、バス電圧Ｖｂｕｓの電圧値がゼロである期間、つまり整流回路２２のスイッチング素子Ｑ１１～Ｑ１４がオフしているオフ期間Ｔｏｆｆ１に第３モード及び第４モードで動作する。図３において、期間Ｔ１１が、スナバ回路３が第１モードで動作している期間であり、期間Ｔ１２が、スナバ回路３が第２モードで動作している期間であり、期間Ｔ１３が、スナバ回路３が第３モードで動作している期間であり、期間Ｔ１４が、スナバ回路３が第４モードで動作している期間である。つまり、第２モードである期間Ｔ１２、及び第４モードである期間Ｔ１４は、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２がオフしているデッドタイムＴｄである。

以下、第１モード～第４モードについて、図４～図７を参照して説明する。なお、図４～図７に記載されている各矢印は、その動作モード時における電流又は電圧の極性を表している。

・第１モード
図４は、スナバ回路３が第１モードである場合における、スナバ回路３及び電力変換回路２の等価回路である。第１モードは、整流回路２２のスイッチング素子Ｑ１１，Ｑ１４（又はＱ１２，Ｑ１３）がオンしているオン期間Ｔｏｎ１に実行されるため、バス電圧Ｖｂｕｓの電圧値がｖｉで一定である。そのため、図４では、電源回路２０、トランス２１、及び整流回路２２をまとめて、直流電圧を出力する電源Ｅ１として記載している。

第１モードは、後述する第４モードの後に実行される。第１モードでは、オン期間Ｔｏｎ１において、第１スイッチング素子Ｑ１がオンし、第２スイッチング素子Ｑ２がオフしている。具体的には、制御回路４は、スイッチング素子Ｑ１１，Ｑ１４（又はＱ１２，Ｑ１３）のオンに同期させて、第１スイッチング素子Ｑ１をオンする。これにより、整流回路２２の出力電圧（バス電圧Ｖｂｕｓ）の立ち上がりに同期して、第１スイッチング素子Ｑ１がオンする。

第１スイッチング素子Ｑ１がオンすることにより、第１コンデンサＣ１、第２コンデンサＣ２、及びインダクタＬ１を含む閉ループが形成される。

そして、第１コンデンサＣ１が供給源として、第２コンデンサＣ２及びインダクタＬ１に電流Ｉｃ２が流れる。この電流Ｉｃ２により、第２コンデンサＣ２が充電される。第２コンデンサＣ２の両端電圧Ｖｃ２は、第１コンデンサＣ１の両端電圧Ｖｃ１よりも低くなる。具体的には、第１スイッチング素子Ｑ１のデューティ比をＤｒ２とする。第１スイッチング素子Ｑ１のデューティ比Ｄｒ２は、バス電圧Ｖｂｕｓの周期Ｔ１に対する第１スイッチング素子Ｑ１のオン期間（期間Ｔ１１）の比率であり、Ｔ１１／Ｔ１で表される。第２コンデンサＣ２の両端電圧Ｖｃ２は、Ｖｃ１×Ｄｒ２で表される。第２コンデンサＣ２の両端電圧Ｖｃ２を、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２がオフしているデッドタイムＴｄを用いて表すと、以下の通りとなる。第２コンデンサＣ２の両端電圧Ｖｃ２は、（Ｄｒ１－Ｔｄ／Ｔ１）Ｖｃ１となる。

第１モードでは、インダクタＬ１には、インダクタＬ１と第２コンデンサＣ２との接続点から、インダクタＬ１と第１コンデンサＣ１との接続点に向かう向きの電流が流れる。

また、第１モードでは、インダクタＬ１の両端電圧ＶＬ１は、第１コンデンサＣ１の両端電圧Ｖｃ１から、第２コンデンサＣ２の両端電圧Ｖｃ２を差し引いた電圧（Ｖｃ１－Ｖｃ２）となる。第２コンデンサＣ２の両端電圧Ｖｃ２は、第１コンデンサＣ１の両端電圧Ｖｃ１を降圧した電圧である。したがって、インダクタＬ１の両端電圧ＶＬ１は、インダクタＬ１と第１コンデンサＣ１との接続点が低電位側、インダクタＬ１と第２コンデンサＣ２との接続点が高電位側となる。

第１モードにおけるインダクタＬ２１の両端電圧ＶＬ２１は、インダクタＬ１の両端電圧ＶＬ１と、バス電圧Ｖｂｕｓと、出力電圧Ｖｏとによって求まる。具体的には、インダクタＬ２１の両端電圧ＶＬ２１は、ＶＬ１－（Ｖｂｕｓ－Ｖｏ）で求まる。ここでは、インダクタＬ２１の両端電圧ＶＬ２１の極性が、インダクタＬ２１と出力コンデンサＣｏとの接続点が「正」として計算している。第１モードでは、インダクタＬ１の両端電圧ＶＬ１は、Ｖｃ１－Ｖｃ２である。第２コンデンサＣ２の両端電圧Ｖｃ２は、（Ｄｒ１－Ｔｄ／Ｔ１）Ｖｃ１である。また、出力電圧Ｖｏは、Ｄｒ１×Ｖｂｕｓである。したがって、インダクタＬ２１の両端電圧ＶＬ２１は、下記の数１で求まる。

第１コンデンサＣ１の両端電圧Ｖｃ１は、バス電圧Ｖｂｕｓにサージ電圧を足し合わせた電圧である。したがって、（Ｖｃ１－Ｖｂｕｓ）が正となるので、上記数１で求まるインダクタＬ２１の両端電圧ＶＬ２１が「正」となる。つまり、インダクタＬ２１の両端電圧ＶＬ２１は、インダクタＬ２１と出力コンデンサＣｏとの接続点が高電位側となる。

インダクタＬ１の両端電圧ＶＬ１により、出力コンデンサＣｏに第２リップル電流Ｉｒ２が流れる。両端電圧ＶＬ１は、インダクタＬ１と出力コンデンサＣｏとの接続点が高電位側である。そのため、第２リップル電流Ｉｒ２は、出力コンデンサＣｏを放電する向きに流れる。また、第１モードでは、整流回路２２におけるスイッチング素子Ｑ１１，Ｑ１４の組、又はスイッチング素子Ｑ１２，Ｑ１３の組がオンしている。そのため、第２リップル電流Ｉｒ２がトランス２１の二次巻線Ｌ１２を流れ、一次巻線Ｌ１１を介して電源回路２０に電気エネルギが伝達される。

つまり、第１モードでは、スナバ回路３は、電力変換回路２から吸収した電気エネルギを、インダクタＬ１を電源として電力変換回路２（電源Ｅ１）に回生している。これにより、スナバ回路３が電力変換回路２から吸収した電気エネルギを、抵抗等で消費する構成に比べて、電力変換回路２の電力損失を低減することができる。

このとき、出力コンデンサＣｏには、電源Ｅ１が流す第１リップル電流Ｉｒ１と、スナバ回路３が流す第２リップル電流Ｉｒ２とを足し合わせた電流Ｉｃｏが流れる。出力コンデンサＣｏに流れる電流Ｉｃｏは、スナバ回路３から電力変換回路２に回生される回生電流である。スナバ回路３から電力変換回路２に回生される回生電力は、インダクタＬ１の両端電圧ＶＬ１と回生電流（電流Ｉｃｏ）とを乗算することにより求まる（ＶＬ１×Ｉｃｏ）。

・第２モード
図５は、スナバ回路３が第２モードである場合における、スナバ回路３及び電力変換回路２の等価回路である。第２モードは、整流回路２２のスイッチング素子Ｑ１１，Ｑ１４（又はＱ１２，Ｑ１３）がオンしているオン期間Ｔｏｎ１に実行されるため、バス電圧Ｖｂｕｓの電圧値がｖｉで一定である。そのため、図５では、電源回路２０、トランス２１、及び整流回路２２をまとめて、直流電圧を出力する電源Ｅ１として記載している。

第２モードでは、第１モードの後に実行され、第１モードの状態から第１スイッチング素子Ｑ１がオフする。具体的には、制御回路４は、所定の期間Ｔ１１（＜オン期間Ｔｏｎ１）、第１スイッチング素子Ｑ１をオンした後、第１スイッチング素子Ｑ１をオフする。

第１スイッチング素子Ｑ１がオフすることにより、第１コンデンサＣ１からインダクタＬ１への電流供給が停止する。これにより、インダクタＬ１の両端電圧ＶＬ１の極性が反転し、インダクタＬ１と第２コンデンサＣ２との接続点が低電位側となる。

インダクタＬ１の両端電圧ＶＬ１により、第２スイッチング素子Ｑ２の寄生ダイオードＤ２を介して第２コンデンサＣ２を充電する向きに電流Ｉｃ２が流れる。このとき、インダクタＬ１の両端電圧ＶＬ１の大きさは、第２コンデンサＣ２の両端電圧Ｖｃ２と同じ大きさである。なお、ここでは、寄生ダイオードＤ２の順方向降下電圧は、両端電圧Ｖｃ２に比べて十分に小さいため無視している。

第２モードにおけるインダクタＬ２１の両端電圧ＶＬ２１は、インダクタＬ１の両端電圧ＶＬ１と、バス電圧Ｖｂｕｓと、出力電圧Ｖｏとによって求まる。具体的には、インダクタＬ２１の両端電圧ＶＬ２１は、－ＶＬ１－Ｖｂｕｓ＋Ｖｏで求まる。ここでは、インダクタＬ２１の両端電圧ＶＬ２１の極性が、インダクタＬ２１と出力コンデンサＣｏとの接続点が「負」として計算している。インダクタＬ２１の両端電圧ＶＬ２１は、下記の数２で求まる。

第１コンデンサＣ１の両端電圧Ｖｃ１は、バス電圧Ｖｂｕｓにサージ電圧を足し合わせた電圧であるため、（Ｖｃ１－Ｖｂｕｓ）が正となる。また、デッドタイムＴｄは、周期Ｔ１に比べて十分に小さい値である。したがって、上記数２で求まるインダクタＬ２１の両端電圧ＶＬ２１が「負」となる。つまり、インダクタＬ２１の両端電圧ＶＬ２１は、インダクタＬ２１と出力コンデンサＣｏとの接続点が低電位側となる。

インダクタＬ１の両端電圧ＶＬ１により、出力コンデンサＣｏに第２リップル電流Ｉｒ２が発生する。両端電圧ＶＬ１は、インダクタＬ１と出力コンデンサＣｏとの接続点が低電位側であるため、出力コンデンサＣｏを充電する向きに第２リップル電流Ｉｒ２が流れる。また、第２モードでは、整流回路２２におけるスイッチング素子Ｑ１１，Ｑ１４の組、又はスイッチング素子Ｑ１２，Ｑ１３の組がオンしている。そのため、第２リップル電流Ｉｒ２は、スイッチング素子Ｑ１１，Ｑ１４の組、又はスイッチング素子Ｑ１２，Ｑ１３の組を介して、出力コンデンサＣｏに流れる。

つまり、第２モードでは、スナバ回路３は、電力変換回路２から吸収した電気エネルギを、インダクタＬ１を電源として負荷５に回生している。これにより、スナバ回路３が電力変換回路２から吸収した電気エネルギを、抵抗等で消費する構成に比べて、電力変換回路２の電力損失を低減することができる。

また、第２モードにおいて、出力コンデンサＣｏに流れる電流Ｉｃｏは、スナバ回路３から負荷５に回生される回生電流である。スナバ回路３から負荷５に回生される回生電力は、インダクタＬ１の両端電圧ＶＬ１と回生電流（電流Ｉｃｏ）とを乗算することにより求まる（ＶＬ１×Ｉｃｏ）。

・第３モード
図６は、スナバ回路３が第３モードである場合における、スナバ回路３及び電力変換回路２の等価回路である。第３モードでは、整流回路２２のスイッチング素子Ｑ１１～Ｑ１４がオフしているオフ期間Ｔｏｆｆ１に実行される。そのため、図６では、スイッチング素子Ｑ１１～Ｑ１４の寄生ダイオードＤ１１～Ｄ１４をまとめてダイオードＤ１０として記載している。

第３モードは、第２モードの後に実行される。第３モードでは、オフ期間Ｔｏｆｆ１において、第１スイッチング素子Ｑ１がオフし、第２スイッチング素子Ｑ２がオンしている。具体的には、制御回路４は、スイッチング素子Ｑ１１，Ｑ１４（又はＱ１２，Ｑ１３）のオフに同期させて、第２スイッチング素子Ｑ２をオンする。これにより、整流回路２２の出力電圧（バス電圧Ｖｂｕｓ）の立下りに同期して、第２スイッチング素子Ｑ２がオンする。

第２スイッチング素子Ｑ２がオンすることにより、第２コンデンサＣ２、及びインダクタＬ１を含む閉ループが形成される。

そして、第２コンデンサＣ２が供給源として、第２スイッチング素子Ｑ２を介してインダクタＬ１に電流Ｉｃ２が流れる。つまり、第３モードでは、インダクタＬ１に第１モードの場合と逆向きの電流が流れる。インダクタＬ１の両端電圧ＶＬ１は、インダクタＬ１と第２コンデンサＣ２との接続点が低電位側となる。インダクタＬ１の両端電圧ＶＬ１の大きさは、第２コンデンサＣ２の両端電圧Ｖｃ２と同じ大きさである。

第３モードにおけるインダクタＬ２１の両端電圧ＶＬ２１は、インダクタＬ１の両端電圧ＶＬ１と、出力電圧Ｖｏとによって求まる。具体的には、インダクタＬ２１の両端電圧ＶＬ２１は、－ＶＬ１＋Ｖｏで求まる。ここでは、インダクタＬ２１の両端電圧ＶＬ２１の極性が、インダクタＬ２１と出力コンデンサＣｏとの接続点が「負」として計算している。インダクタＬ２１の両端電圧ＶＬ２１は、下記の数３で求まる。

第１コンデンサＣ１の両端電圧Ｖｃ１は、バス電圧Ｖｂｕｓにサージ電圧を足し合わせた電圧であるため、（Ｖｃ１－Ｖｂｕｓ）が正となる。また、デッドタイムＴｄは、周期Ｔ１に比べて十分に小さい値である。したがって、上記数３で求まるインダクタＬ２１の両端電圧ＶＬ２１が「負」となる。つまり、インダクタＬ２１の両端電圧ＶＬ２１は、インダクタＬ２１と出力コンデンサＣｏとの接続点が低電位側となる。

インダクタＬ１の両端電圧ＶＬ１により、出力コンデンサＣｏに第２リップル電流Ｉｒ２が流れる。両端電圧ＶＬ１は、インダクタＬ１と出力コンデンサＣｏとの接続点が低電位側であるため、第２リップル電流Ｉｒ２は、整流回路２２のスイッチング素子Ｑ１１～Ｑ１４の寄生ダイオードＤ１１～Ｄ１４（図６ではダイオードＤ１０）を介して、出力コンデンサＣｏを充電する向きに流れる。

つまり、第３モードでは、スナバ回路３は、電力変換回路２から吸収した電気エネルギを、インダクタＬ１を電源として負荷５に回生している。これにより、スナバ回路３が電力変換回路２から吸収した電気エネルギを、抵抗等で消費する構成に比べて、電力変換回路２の電力損失を低減することができる。

また、第３モードにおいて、出力コンデンサＣｏに流れる電流Ｉｃｏは、スナバ回路３から負荷５に回生される回生電流である。スナバ回路３から負荷５に回生される回生電力は、インダクタＬ１の両端電圧ＶＬ１と回生電流（電流Ｉｃｏ）とを乗算することにより求まる（ＶＬ１×Ｉｃｏ）。

・第４モード
図７は、スナバ回路３が第４モードである場合における、スナバ回路３及び電力変換回路２の等価回路である。第４モードでは、整流回路２２のスイッチング素子Ｑ１１～Ｑ１４がオフしている。そのため、図６では、スイッチング素子Ｑ１１～Ｑ１４の寄生ダイオードＤ１１～Ｄ１４をまとめてダイオードＤ１０として記載している。

第４モードは、第３モードの後に実行され、第３モードの状態から第２スイッチング素子Ｑ２がオフする。具体的には、制御回路４は、所定の期間Ｔ１３（＜オフ期間Ｔｏｆｆ１）、第２スイッチング素子Ｑ２をオンした後、第２スイッチング素子Ｑ２をオフする。

第２スイッチング素子Ｑ２がオフすることにより、第２コンデンサＣ２からインダクタＬ１への電流供給が停止する。これにより、インダクタＬ１の両端電圧ＶＬ１の極性が反転し、インダクタＬ１と第２コンデンサＣ２との接続点が高電位側となる。

インダクタＬ１の両端電圧ＶＬ１により、第２コンデンサＣ２、第１スイッチング素子Ｑ１の寄生ダイオードＤ１を介して第１コンデンサＣ１を充電する向きに電流Ｉｃ２が流れる。インダクタＬ１の両端電圧ＶＬ１は、第１コンデンサＣ１の両端電圧Ｖｃ１から、第２コンデンサＣ２の両端電圧Ｖｃ２を差し引いた電圧（Ｖｃ１－Ｖｃ２）となる。なお、ここでは、寄生ダイオードＤ１の順方向降下電圧は、両端電圧Ｖｃ１，Ｖｃ２に比べて十分に小さいため無視している。

第４モードにおけるインダクタＬ２１の両端電圧ＶＬ２１は、インダクタＬ１の両端電圧ＶＬ１と、出力電圧Ｖｏとによって求まる。具体的には、インダクタＬ２１の両端電圧ＶＬ２１は、ＶＬ１＋Ｖｏで求まる。ここでは、インダクタＬ２１の両端電圧ＶＬ２１の極性が、インダクタＬ２１と出力コンデンサＣｏとの接続点が「正」として計算している。インダクタＬ２１の両端電圧ＶＬ２１は、下記の数４で求まる。

また、インダクタＬ１の両端電圧ＶＬ１により、出力コンデンサＣｏに第２リップル電流Ｉｒ２が流れる。両端電圧ＶＬ１は、インダクタＬ１と出力コンデンサＣｏとの接続点が高電位側である。そのため、第２リップル電流Ｉｒ２は、出力コンデンサＣｏを放電する向きに流れる。

上述した第１～第４モードにおいて、スナバ回路３による回生電力の大きさは、負荷５の大きさ（出力電流Ｉｏの大きさ）に関わらず、ほぼ一定である。負荷５が無負荷（出力電流Ｉｏがゼロ）である場合、回生電流の全てが電力変換回路２（電源回路２０）に流れる。負荷５が軽負荷（例えば出力電流Ｉｏが１５Ａ）である場合、回生電流が電力変換回路２（電源回路２０）と負荷５との両方に流れる。また、負荷５が重負荷（例えば、出力電流Ｉｏが６０Ａ）である場合、回生電流の全てが負荷５に流れる。

・リップル電流の低減
次に、スナバ回路３による出力コンデンサＣｏに流れるリップル電流の低減について、図８Ａ～図９Ｂを参照して説明する。

上述したように、スナバ回路３は、第１モードから第４モードを順に行うことにより、出力コンデンサＣｏに流す第２リップル電流Ｉｒ２の向きを切り替えている。スナバ回路３は、第１モードでは、オン期間Ｔｏｎ１において、出力コンデンサＣｏを放電させる向きに第２リップル電流Ｉｒ２を発生させる。このとき、整流回路２２のスイッチング素子Ｑ１１，Ｑ１４（又はＱ１２，Ｑ１３）がオンしているため、バス電圧Ｖｂｕｓの電圧値がｖｉとなり、電源Ｅ１（電力変換回路２）は、出力コンデンサＣｏを充電する向きに第１リップル電流Ｉｒ１を発生させる。

また、スナバ回路３は、第３モードでは、オフ期間Ｔｏｆｆ１において、出力コンデンサＣｏを充電させる向きに第２リップル電流Ｉｒ２を発生させる。このとき、整流回路２２のスイッチング素子Ｑ１１～Ｑ１４がオフしているため、バス電圧Ｖｂｕｓの電圧値がゼロとなり、電源Ｅ１（電力変換回路２）は、出力コンデンサＣｏを放電する向きに第１リップル電流Ｉｒ１を発生させる。

つまり、スナバ回路３は、電源Ｅ１が流す第１リップル電流Ｉｒ１と逆向きの第２リップル電流Ｉｒ２を発生させる。出力コンデンサＣｏに流れるリップル電流は、第１リップル電流Ｉｒ１と第２リップル電流Ｉｒ２とを足し合わせた電流である。したがって、第１リップル電流Ｉｒ１が第２リップル電流Ｉｒ２で相殺され、出力コンデンサＣｏに流れるリップル電流が低減する。

具体的には、整流回路２２のスイッチング素子Ｑ１１，Ｑ１４（又はＱ１２，Ｑ１３）がオンしているオン期間Ｔｏｎ１、及びスイッチング素子Ｑ１１～Ｑ１４がオフしているオフ期間Ｔｏｆｆ１における第１リップル電流Ｉｒ１は、以下のようになる。

図８Ａは、オン期間Ｔｏｎ１（第１モード、第２モード）における等価回路であり、図８Ｂは、オフ期間Ｔｏｆｆ１（第３モード、第４モード）における等価回路である。図８Ａ、図８Ｂでは、スナバ回路３（インダクタＬ１を含む）を無視している。

オン期間Ｔｏｎ１では、スイッチング素子Ｑ１１，Ｑ１４（又はＱ１２，Ｑ１３）がオンしているため、バス電圧Ｖｂｕｓの電圧値がｖｉで一定である。そのため、図８Ａでは、電源回路２０、トランス２１、及び整流回路２２をまとめて、直流電圧を出力する電源Ｅ１として記載している。

オン期間Ｔｏｎ１（第１モード、第２モード）では、電圧値がｖｉのバス電圧ＶｂｕｓがインダクタＬ２１を介して出力コンデンサＣｏに印加される。そのため、電源Ｅ１からインダクタＬ２１を介して出力コンデンサＣｏを充電する向きに第１リップル電流Ｉｒ１が流れる（図８Ａ、図３参照）。このときの第１リップル電流Ｉｒ１は、バス電圧Ｖｂｕｓ、出力電圧Ｖｏ、及びインダクタＬ２１のインダクタンスに基づいて、下記の数５で求まる。

また、オフ期間Ｔｏｆｆ１（第３モード、第４モード）では、バス電圧Ｖｂｕｓの電圧値がゼロとなる。そのため、出力コンデンサＣｏが放電する向きに第１リップル電流Ｉｒ１が流れる（図８Ｂ、図３参照）。このときの第１リップル電流Ｉｒ１は、出力電圧Ｖｏ、及びインダクタＬ２１のインダクタンスに基づいて、下記の数６で求まる。

また、第１～第４モードにおける第２リップル電流Ｉｒ２は、以下のようになる。

図９Ａは、第１モード及び第４モードにおける等価回路であり、図９Ｂは、第２モード及び第３モードにおける等価回路である。図９Ａ、図９Ｂでは、電源Ｅ１、負荷５等を無視している。

第１モード及び第４モードでは、インダクタＬ１の両端電圧ＶＬ１は、インダクタＬ１と出力コンデンサＣｏとの接続点が高電位側となる。図９Ａでは、インダクタＬ１を直流電源として記載している。第１モード及び第４モードでは、インダクタＬ１を電源として、出力コンデンサＣｏを放電する向きに第２リップル電流Ｉｒ２が流れる（図９Ａ、図３参照）。このときの第２リップル電流Ｉｒ２は、インダクタＬ１の両端電圧ＶＬ１及びインダクタＬ２１のインダクタンスに基づいて、下記の数７で求まる。

また、第２モード及び第３モードでは、インダクタＬ１の両端電圧ＶＬ１は、インダクタＬ１と出力コンデンサＣｏとの接続点が低電位側となる。図９Ｂでは、インダクタＬ１を直流電源として記載している。第２モード及び第３モードでは、インダクタＬ１を電源として、出力コンデンサＣｏを充電する向きに第２リップル電流Ｉｒ２が流れる（図９Ｂ、図３参照）。このときの第２リップル電流Ｉｒ２は、インダクタＬ１の両端電圧ＶＬ１及びインダクタＬ２１のインダクタンスに基づいて、下記の数８で求まる。

このように、スナバ回路３が第１モードである期間Ｔ１１では、第１リップル電流Ｉｒ１が出力コンデンサＣｏを充電する向きに流れるのに対して、第２リップル電流Ｉｒ２が出力コンデンサＣｏを放電する向きに流れる。また、スナバ回路３が第３モードである期間Ｔ１３では、第１リップル電流Ｉｒ１が出力コンデンサＣｏを放電する向きに流れるのに対して、第２リップル電流Ｉｒ２が出力コンデンサＣｏを充電する向きに流れる。つまり、第１リップル電流Ｉｒ１と第２リップル電流Ｉｒ２とは、互いに逆位相となるので、出力コンデンサＣｏに流れるリップル電流が低減される。なお、第１リップル電流Ｉｒ１と第２リップル電流Ｉｒ２とは、厳密には逆位相ではなく、スナバ回路３が第２モード及び第４モードであるデッドタイムＴｄの分だけ、位相がずれている。

上述したように、出力コンデンサＣｏに流れる電流Ｉｃｏは、重ねの理により、第１リップル電流Ｉｒ１と第２リップル電流Ｉｒ２とを足し合わせた電流となる。したがって、スナバ回路３が第１モードである期間Ｔ１１における電流Ｉｃｏの大きさは、上記の数５で求まる第１リップル電流Ｉｒ１と、上記の数７で求まる第２リップル電流Ｉｒ２とを足した値となる。スナバ回路３が第２モードである期間Ｔ１２における電流Ｉｃｏの大きさは、上記の数５で求まる第１リップル電流Ｉｒ１と、上記の数８で求まる第２リップル電流Ｉｒ２とを足した値となる。スナバ回路３が第３モードである期間Ｔ１３における電流Ｉｃｏの大きさは、上記の数６で求まる第１リップル電流Ｉｒ１と、上記の数８で求まる第２リップル電流Ｉｒ２とを足した値となる。スナバ回路３が第４モードである期間Ｔ１４における電流Ｉｃｏの大きさは、上記の数６で求まる第１リップル電流Ｉｒ１と、上記の数７で求まる第２リップル電流Ｉｒ２とを足した値となる。

このように、スナバ回路３は、電力変換回路２から吸収した電気エネルギを、出力コンデンサＣｏに流れるリップル電流が低減するように、電力変換回路２又は負荷５に回生させる。これにより、出力コンデンサＣｏの容量を低減し小型化を図ることができる。例えば、本実施形態のスナバ回路３が接続されていない電力変換回路２では、出力コンデンサＣｏに流れるリップル電流が３Ａｐ－ｐであり、出力コンデンサＣｏの容量が３３０μＦであるとする。この電力変換回路２に本実施形態のスナバ回路３を接続した場合、出力コンデンサＣｏに流れるリップル電流を１．５Ａｐ－ｐ以下まで低減することができる。これにより、出力コンデンサＣｏに容量が１２０μＦのコンデンサを採用することができ、電力変換回路２の小型化を図ることができる。

（４）変形例
（４．１）第１変形例
以下に、電力変換システム１の第１変形例について図１０を参照して説明する。

上述した例では、整流回路２２は、スイッチング素子Ｑ１１～Ｑ１４を整流素子として備える同期整流型の全波整流回路であったが、これに限らない。

図１０に示すように、整流回路２２は、ダイオードＤ１１ａ～Ｄ１４ａを整流素子として備えるダイオードブリッジ回路であってもよい。ダイオードＤ１１ａ～Ｄ１４ａは、フルブリッジ接続されている。高電位側の第２端子Ｈ２１と低電位側の第２端子Ｈ２２との間に、ダイオードＤ１１ａ，Ｄ１２ａの直列回路と、ダイオードＤ１３ａ，Ｄ１４ａの直列回路とが、電気的に並列接続されている。ダイオードＤ１１ａとダイオードＤ１２ａとの接続点が第１端子Ｈ１１と電気的に接続され、ダイオードＤ１３ａとダイオードＤ１４ａとの接続点が第１端子Ｈ１２と電気的に接続されている。

具体的には、ダイオードＤ１１ａは、カソードが第２端子Ｈ２１と電気的に接続され、アノードが第１端子Ｈ１１と電気的に接続されている。ダイオードＤ１２ａは、カソードが第１端子Ｈ１１と電気的に接続され、アノードが第２端子Ｈ２２と電気的に接続されている。ダイオードＤ１３ａは、カソードが第２端子Ｈ２１と電気的に接続され、アノードが第１端子Ｈ１２と電気的に接続されている。ダイオードＤ１４ａは、カソードが第１端子Ｈ１２と電気的に接続され、アノードが第２端子Ｈ２２と電気的に接続されている。

ダイオードＤ１１ａ～Ｄ１４ａは、入力電圧Ｖｉの位相に同期してオン／オフする。具体的には、入力電圧Ｖｉの極性が「正」である場合、ダイオードＤ１１ａ，Ｄ１４ａがオン（導通状態）し、入力電圧Ｖｉの極性が「負」である場合、ダイオードＤ１２ａ，Ｄ１３ａがオン（導通状態）する。これにより、整流回路２２の一対の出力端である一対の第２端子Ｈ２１，Ｈ２２間に、入力電圧Ｖｉを全波整流したバス電圧Ｖｂｕｓが生成される。

上述した実施形態（図１参照）では、整流回路２２は、スイッチング素子Ｑ１１～Ｑ１４を整流素子として備える同期整流型の全波整流回路であった。そのため、スナバ回路３が第１モードである場合、第２リップル電流Ｉｒ２がスイッチング素子Ｑ１１，Ｑ１４（又はＱ１２，Ｑ１３）を介してトランス２１の二次巻線Ｌ１２を流れる。これにより、スナバ回路３から回生された電気エネルギがトランス２１を介して電源回路２０に伝達されていた。

本変形例では、整流回路２２は、ダイオードＤ１１ａ～Ｄ１４ａを整流素子として備えるダイオードブリッジ回路である。そのため、スナバ回路３が第１モードである場合、第２リップル電流Ｉｒ２は、トランス２１の二次巻線Ｌ１２に流れず、スナバ回路３のダイオードＤ３及び第１コンデンサＣ１に流れる。つまり、第２リップル電流Ｉｒ２は、出力コンデンサＣｏ、インダクタＬ２１、ダイオードＤ３、第１コンデンサＣ１を含む閉ループを流れる。これにより、第２リップル電流Ｉｒ２は、第１リップル電流Ｉｒ１と逆向きに流れるので、出力コンデンサＣｏに流れるリップル電流を低減することができる。これにより、出力コンデンサＣｏの容量を低減し小型化を図ることができる。

（４．２）第２変形例
以下、電力変換システム１の第２変形例について図１１を参照して説明する。

図１１に示すように、整流回路２２は、スイッチング素子Ｑ１５，Ｑ１６を整流素子として備えるプッシュプル型の全波整流回路であってもよい。

図１１に示す例では、トランス２１は、一次巻線Ｌ１１と、第１二次巻線Ｌ１２１と、第２二次巻線Ｌ１２２と、を備える。第１二次巻線Ｌ１２１及び第２二次巻線Ｌ１２２は、一次巻線Ｌ１１と磁気的に結合されている。第１二次巻線Ｌ１２１は、一端が第２二次巻線Ｌ１２２の他端と電気的に接続されており、他端が第１端子Ｈ１２と電気的に接続されている。第２二次巻線Ｌ１２２は、一端が第１端子Ｈ１１と電気的に接続されている。第１二次巻線Ｌ１２１と第２二次巻線Ｌ１２２との接続点（トランス２１の二次巻線のタップ）は、高電位側の第２端子Ｈ２１と電気的に接続されている。なお、本変形例では、第１二次巻線Ｌ１２１と第２二次巻線Ｌ１２２の巻数が同じであるとする。

トランス２１の一次巻線Ｌ１２に電源回路２０から交流電圧が印加されることにより、第１二次巻線Ｌ１２１と第２二次巻線Ｌ１２２との直列回路の両端間（一対の第１端子Ｈ２１，Ｈ２２間）に交流の入力電圧Ｖｉが発生する。

整流回路２２は、整流素子として２つのスイッチング素子Ｑ１５，Ｑ１６を有する。一例として、スイッチング素子Ｑ１５，Ｑ１６は、デプレッション型のｎチャネルＭＯＳＦＥＴで構成されている。

スイッチング素子Ｑ１５は、ドレインが第１端子Ｈ１２と電気的に接続され、ソースが第２端子Ｈ２２と電気的に接続されている。スイッチング素子Ｑ１６は、ドレインが第１端子Ｈ１１と電気的に接続され、ソースが第２端子Ｈ２２と電気的に接続されている。

スイッチング素子Ｑ１５，Ｑ１６は、それぞれ寄生ダイオードＤ１５，Ｄ１６を有している。寄生ダイオードＤ１５，Ｄ１６は、それぞれアノードがソースと電気的に接続され、カソードがドレインと電気的に接続されるように構成されている。

整流回路２２では、スイッチング素子Ｑ１５，Ｑ１６が、入力電圧Ｖｉの位相に同期してオン／オフすることにより、入力電圧Ｖｉを全波整流したバス電圧Ｖｂｕｓを一対の第２端子Ｈ２１，Ｈ２２間に生成する。スイッチング素子Ｑ１５，Ｑ１６は、それぞれ制御回路４からの駆動信号Ｓ１５，Ｓ１６によってオン／オフが個別に制御される。

制御回路４は、電源回路２０の出力電圧（入力電圧Ｖｉ）に同期して、スイッチング素子Ｑ１５，Ｑ１６を駆動する駆動信号Ｓ１５，Ｓ１６を出力する。具体的には、制御回路４は、入力電圧Ｖｉの極性が「正」である場合、スイッチング素子Ｑ１５がオンし、スイッチング素子Ｑ１６がオフするように駆動信号Ｓ１５，Ｓ１６を出力する。制御回路４は、入力電圧Ｖｉの極性が「負」である場合、スイッチング素子Ｑ１６がオン、スイッチング素子Ｑ１５がオフするように駆動信号Ｓ１５，Ｓ１６を出力する。また、制御回路４は、入力電圧Ｖｉの電圧値がゼロである場合、スイッチング素子Ｑ１５，Ｑ１６がオフするように駆動信号Ｓ１５，Ｓ１６を出力する。

これにより、整流回路２２の一対の出力端である一対の第２端子Ｈ２１，Ｈ２２間に、入力電圧Ｖｉを全波整流したバス電圧Ｖｂｕｓが生成される。

本変形例では、スナバ回路３が第１モードである場合、第２リップル電流Ｉｒ２がスイッチング素子Ｑ１５（又はＱ１６）を介してトランス２１の第１二次巻線Ｌ１２１（又は第２二次巻線Ｌ１２２）を流れる。これにより、スナバ回路３から回生された電気エネルギがトランス２１を介して電源回路２０に伝達することができる。

（４．３）その他の変形例
以下、電力変換システム１のその他の変形例について列挙する。

上述した例では、第２モードである期間Ｔ１２（デッドタイムＴｄ）と、第４モードである期間Ｔ１４（デッドタイムＴｄ）とが同じ時間長であったが、期間Ｔ１２と期間Ｔ１４とは互いに異なる時間長であってもよい。

また、上述した例では、オン期間Ｔｏｎ１において、第１モードの後に第２モードが実行されていたが、第２モードの後に第１モードが実行されてもよい。つまり、整流回路２２の整流素子がオンしているオン期間Ｔｏｎ１の始めに、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２がオフするデッドタイムＴｄが設定されていてもよい。同様に、オフ期間Ｔｏｆｆ１において、第４モードの後に第３モードが実行されてもよい。つまり、整流回路２２の整流素子がオフしているオフ期間Ｔｏｆｆ１の始めに、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２がオフするデッドタイムＴｄが設定されていてもよい。

第１容量成分及び第２容量成分は、それぞれ容量素子（第１コンデンサＣ１及び第２コンデンサＣ２）に限らず、例えば寄生容量であってもよい。

インダクタンス成分は、インダクタンス素子（インダクタＬ１）に限らず、例えば寄生インダクタンスであってもよい。

上述した例では、インダクタＬ１が電力変換回路２の平滑フィルタを兼ねているが、インダクタＬ１とは別に低電位側の平滑フィルタが設けられていてもよい。

上述した例では、トランス２１は、一次巻線Ｌ１１と二次巻線Ｌ１２とが電気的に絶縁された絶縁型トランスであったが、これに限らず、一次巻線と二次巻線とが電気的に接続された非絶縁型トランスであってもよい。

上述した例では、整流回路２２は、交流の入力電圧Ｖｉを全波整流する全波整流回路であったが、入力電圧Ｖｉを半波整流する半波整流回路であってもよい。

（まとめ）
第１態様に係るスナバ回路（３）は、主回路（２）から電気エネルギを吸収する。スナバ回路（３）は、第１容量成分（第１コンデンサＣ１）と、第２容量成分（第２コンデンサＣ２）と、インダクタンス成分（インダクタＬ１）と、切替回路（３１）と、を備える。第１容量成分（Ｃ１）は、主回路（２）から吸収した電気エネルギを蓄積する。第２容量成分（Ｃ２）は、主回路（２）から吸収した電気エネルギを蓄積する。インダクタンス成分（Ｌ１）は、第１容量成分（Ｃ１）及び第２容量成分（Ｃ２）に蓄積された電気エネルギを主回路（２）又は負荷（５）に回生する。切替回路（３１）は、第１容量成分（Ｃ１）からインダクタンス成分（Ｌ１）に供給される電流の向きと、第２容量成分（Ｃ２）からインダクタンス成分（Ｌ１）に供給される電流の向きとが互いに逆向きとなるように、インダクタンス成分（Ｌ１）に電気エネルギを供給する供給源を第１容量成分（Ｃ１）と第２容量成分（Ｃ２）とで切り替える。

この態様によれば、インダクタンス成分（Ｌ１）には、主回路（２）から吸収した電気エネルギが第１容量成分（Ｃ１）又は第２容量成分（Ｃ２）から供給される。この際に、切替回路（３１）によって、インダクタンス成分（Ｌ１）に流れる電流の向きが切り替わる。したがって、インダクタンス成分（Ｌ１）に生じる電圧の極性が切り替わるので、インダクタンス成分（Ｌ１）が主回路（２）又は負荷に電気エネルギを回生する際に、主回路（２）に流すリップル電流（第２リップル電流Ｉｒ２）の向きが切り替わる。主回路（２）に流れるリップル電流を相殺するようにインダクタンス成分（Ｌ１）が主回路（２）にリップル電流（Ｉｒ２）を流すことにより、主回路（２）に流れるリップル電流を抑制することができる。

第２態様に係るスナバ回路（３）では、第１態様において、切替回路（３１）は、第１スイッチング素子（Ｑ１）と、第２スイッチング素子（Ｑ２）と、を有する。第１容量成分（Ｃ１）の放電経路に、第１スイッチング素子（Ｑ１）、第２容量成分（Ｃ２）、及びインダクタンス成分（Ｌ１）が含まれている。第２容量成分（Ｃ２）の放電経路に、第２スイッチング素子（Ｑ２）、及びインダクタンス成分（Ｌ１）が含まれている。第１スイッチング素子（Ｑ１）がオンすることによって、第１容量成分（Ｃ１）からインダクタンス成分（Ｌ１）に電流が供給される。第２スイッチング素子（Ｑ２）がオンすることによって、第２容量成分（Ｃ２）からインダクタンス成分（Ｌ１）に電流が供給される。

この態様によれば、第１スイッチング素子（Ｑ１）及び第２スイッチング素子（Ｑ２）がオン／オフすることにより、インダクタンス成分（Ｌ１）に電気エネルギを供給する供給源を第１容量成分（Ｃ１）と第２容量成分（Ｃ２）とで切り替えることができる。

第３態様に係るスナバ回路（３）では、第２態様において、主回路（２）は、交流電圧（入力電圧Ｖｉ）を直流電圧（出力電圧Ｖｏ）に変換する電力変換回路であって、交流電圧（Ｖｉ）を整流する整流回路（２２）を有している。切替回路（３１）は、整流回路（２２）の出力電圧（バス電圧Ｖｂｕｓ）に同期して、第１スイッチング素子（Ｑ１）及び第２スイッチング素子（Ｑ２）がオン／オフする。

この態様によれば、整流回路（２２）の出力電圧（Ｖｂｕｓ）の変動によるリップル電流を相殺するようにスナバ回路（３）からリップル電流を流すことができる。

第４態様に係るスナバ回路（３）は、第３態様において、動作モードとして、第１モード、第２モード、第３モード、及び第４モードがある。第１モードでは、整流回路（２２）の整流素子（スイッチング素子Ｑ１１～Ｑ１４，ダイオードＤ１１ａ～Ｄ１４ａ）がオンしているときに第１スイッチング素子（Ｑ１）がオンし、かつ第２スイッチング素子（Ｑ２）がオフする。第２モードでは、整流素子（Ｑ１１～Ｑ１４，Ｄ１１ａ～Ｄ１４ａ）がオンしているときに第１スイッチング素子（Ｑ１）及び第２スイッチング素子（Ｑ２）がオフする。第３モードでは、整流素子（Ｑ１１～Ｑ１４，Ｄ１１ａ～Ｄ１４ａ）がオフしているときに第１スイッチング素子（Ｑ１）がオフし、かつ第２スイッチング素子（Ｑ２）がオンする。第４モードでは、整流素子（Ｑ１１～Ｑ１４，Ｄ１１ａ～Ｄ１４ａ）がオフしているときに第１スイッチング素子（Ｑ１）及び第２スイッチング素子（Ｑ２）がオフする。

この態様によれば、整流回路（２２）の出力電圧（Ｖｂｕｓ）の変動によるリップル電流を相殺するようにスナバ回路（３）からリップル電流を流すことができる。

第５態様に係るスナバ回路（３）では、第４態様において、第２モードは、第１モードの後に実行され、第４モードは、第３モードの後に実行される。

この態様によれば、第１スイッチング素子（Ｑ１）及び第２スイッチング素子（Ｑ２）の制御が容易となる。

第６態様に係るスナバ回路（３）では、第１～第５態様のいずれかにおいて、インダクタンス成分（Ｌ１）は、主回路（２）の平滑フィルタを兼ねる。

この態様によれば、インダクタンス成分（Ｌ１）が主回路（２）の平滑フィルタを兼ねることにより、主回路（２）の小型化を図ることができる。

第７態様に係るスナバ回路（３）では、第６態様において、インダクタンス成分は、第１インダクタ（インダクタＬ１）であって、主回路（２）が有する第２インダクタ（インダクタＬ２１）及び出力コンデンサ（Ｃｏ）と直列接続されている。第１インダクタ（Ｌ１）は、出力コンデンサ（Ｃｏ）に対して低電位側に電気的に接続されている。第２インダクタ（Ｌ２１）は、出力コンデンサ（Ｃｏ）に対して高電位側に電気的に接続されている。

この態様によれば、出力コンデンサ（Ｃｏ）に流れるリップル電流を抑制することができる。

第８態様に係る電力変換システム（１）は、第１～第７態様のいずれかのスナバ回路（３）と、主回路（２）と、を備える。

この態様によれば、主回路（２）に流れるリップル電流を抑制することができる。

第９態様に係る電力変換システム（１）では、第８態様において、主回路（２）は、交流電圧（入力電圧Ｖｉ）を直流電圧（出力電圧Ｖｏ）に変換する電力変換回路であって、交流電圧（Ｖｉ）を整流する整流回路（２２）を有している。整流回路（２２）は、交流電圧（Ｖｉ）の位相に同期してオン／オフするスイッチング素子（Ｑ１１～Ｑ１４）を整流素子として備える。

この態様によれば、整流回路（２２）における電力変換損失を低減することができる。

第１０態様に係る電力変換システム（１）では、第８態様において、主回路（２）は、交流電圧（入力電圧Ｖｉ）を直流電圧（出力電圧Ｖｏ）に変換する電力変換回路であって、交流電圧（Ｖｉ）を整流する整流回路（２２）を有している。整流回路（２２）は、ダイオード（Ｄ１１ａ～Ｄ１４ａ）を整流素子として備える。

この態様によれば、整流回路（２２）の構成を簡略化することができる。

１ 電力変換システム
２ 主回路（電力変換回路）
２２ 整流回路
３ スナバ回路
３１ 切替回路
５ 負荷
Ｃ１ 第１コンデンサ（第１容量成分）
Ｃ２ 第２コンデンサ（第２容量成分）
Ｃｏ 出力コンデンサ
Ｌ１ （第１）インダクタ（インダクタンス成分）
Ｌ２１ （第２）インダクタ
Ｑ１ 第１スイッチング素子
Ｑ２ 第２スイッチング素子
Ｑ１１～Ｑ１４ スイッチング素子（整流素子）
Ｄ１１ａ～Ｄ１４ａ ダイオード（整流素子）
Ｖｉ 入力電圧（交流電圧）
Ｖｏ 出力電圧（直流電圧）
Ｖｂｕｓ バス電圧（出力電圧）

Claims (10)

1. 主回路から電気エネルギを吸収するスナバ回路であって、
   前記主回路から吸収した電気エネルギを蓄積する第１容量成分と、
   前記主回路から吸収した電気エネルギを蓄積する第２容量成分と、
   前記第１容量成分及び前記第２容量成分に蓄積された電気エネルギを前記主回路又は負荷に回生するインダクタンス成分と、
   前記第１容量成分から前記インダクタンス成分に供給される電流の向きと、前記第２容量成分から前記インダクタンス成分に供給される電流の向きとが互いに逆向きとなるように、前記インダクタンス成分に電気エネルギを供給する供給源を前記第１容量成分と前記第２容量成分とで切り替える切替回路と、を備える、
   スナバ回路。
2. 前記切替回路は、第１スイッチング素子と、第２スイッチング素子と、を有し、
   前記第１容量成分の放電経路に、前記第１スイッチング素子、前記第２容量成分、及び前記インダクタンス成分が含まれ、
   前記第２容量成分の放電経路に、前記第２スイッチング素子、及び前記インダクタンス成分が含まれ、
   前記第１スイッチング素子がオンすることによって、前記第１容量成分から前記インダクタンス成分に電流が供給され、
   前記第２スイッチング素子がオンすることによって、前記第２容量成分から前記インダクタンス成分に電流が供給される、
   請求項１に記載のスナバ回路。
3. 前記主回路は、交流電圧を直流電圧に変換する電力変換回路であって、前記交流電圧を整流する整流回路を有しており、
   前記切替回路は、前記整流回路の出力電圧に同期して、前記第１スイッチング素子及び前記第２スイッチング素子がオン／オフする、
   請求項２に記載のスナバ回路。
4. 動作モードとして、第１モード、第２モード、第３モード、及び第４モードがあり、
   前記第１モードでは、前記整流回路の整流素子がオンしているときに前記第１スイッチング素子がオンし、かつ前記第２スイッチング素子がオフし、
   前記第２モードでは、前記整流素子がオンしているときに前記第１スイッチング素子及び前記第２スイッチング素子がオフし、
   前記第３モードでは、前記整流素子がオフしているときに前記第１スイッチング素子がオフし、かつ前記第２スイッチング素子がオンし、
   前記第４モードでは、前記整流素子がオフしているときに前記第１スイッチング素子及び前記第２スイッチング素子がオフする、
   請求項３に記載のスナバ回路。
5. 前記第２モードは、前記第１モードの後に実行され、
   前記第４モードは、前記第３モードの後に実行される、
   請求項４に記載のスナバ回路。
6. 前記インダクタンス成分は、前記主回路の平滑フィルタを兼ねる、
   請求項１～５のうちいずれか１項に記載のスナバ回路。
7. 前記インダクタンス成分は、第１インダクタであって、前記主回路が有する第２インダクタ及び出力コンデンサと直列接続されており、
   前記第１インダクタは、前記出力コンデンサに対して低電位側に電気的に接続され、
   前記第２インダクタは、前記出力コンデンサに対して高電位側に電気的に接続されている、
   請求項６に記載のスナバ回路。
8. 請求項１～７のうちいずれか１項に記載のスナバ回路と、
   前記主回路と、を備える、
   電力変換システム。
9. 前記主回路は、交流電圧を直流電圧に変換する電力変換回路であって、前記交流電圧を整流する整流回路を有しており、
   前記整流回路は、前記交流電圧の位相に同期してオン／オフするスイッチング素子を整流素子として備える、
   請求項８に記載の電力変換システム。
10. 前記主回路は、交流電圧を直流電圧に変換する電力変換回路であって、前記交流電圧を整流する整流回路を有しており、
    前記整流回路は、ダイオードを整流素子として備える、
    請求項８に記載の電力変換システム。

Images