JP5136036B2 - プログラマブルロジックコントローラ - Google Patents
プログラマブルロジックコントローラ Download PDFInfo
- Publication number
- JP5136036B2 JP5136036B2 JP2007319475A JP2007319475A JP5136036B2 JP 5136036 B2 JP5136036 B2 JP 5136036B2 JP 2007319475 A JP2007319475 A JP 2007319475A JP 2007319475 A JP2007319475 A JP 2007319475A JP 5136036 B2 JP5136036 B2 JP 5136036B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- module
- mounting position
- programmable logic
- logic controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004913 activation Effects 0.000 claims description 16
- 230000004044 response Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/001—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection limiting speed of change of electric quantities, e.g. soft switching on or off
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K2017/226—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in bipolar transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Direct Current Feeding And Distribution (AREA)
- Programmable Controllers (AREA)
Description
本発明は、複数のモジュールで構成されるプログラマブルロジックコントローラに関し、特に、起動時の突入電流の発生を軽減するプログラマブルロジックコントローラに関するものである。
プログラマブルロジックコントローラ（Programmable Logic Controller：ＰＬＣ）は、制御対象に応じて必要なモジュールを組み合わせて実装し、シーケンス制御を行う。
図５は従来のＰＬＣの構成例を示した図である。
ビルディングブロックタイプのＰＬＣを示しており、ＰＬＣ全体に電力を供給する電源モジュール１１と、ＰＬＣ全体を制御するＣＰＵモジュール１２と、制御対象の機器に合わせたインターフェースを持つ複数のＩ／Ｏモジュール１３とから構成されている。
ビルディングブロックタイプのＰＬＣを示しており、ＰＬＣ全体に電力を供給する電源モジュール１１と、ＰＬＣ全体を制御するＣＰＵモジュール１２と、制御対象の機器に合わせたインターフェースを持つ複数のＩ／Ｏモジュール１３とから構成されている。
電源モジュール１１は、外部電源１から電力供給を受け、ＰＬＣが必要とする電圧に変換し、電力供給経路２ａ，２ｂを介してＣＰＵモジュール１２、Ｉ／Ｏモジュール１３へ電力を供給する。
電力の供給を受け動作を開始した各Ｉ／Ｏモジュール１３は、自身の実装されている位置を認識して、ＣＰＵモジュール１２との通信を行う。ＣＰＵモジュール１２は、実装位置と各Ｉ／Ｏモジュール１３固有の情報をもとに通信手段３を介してデータの授受を行う。
電力の供給を受け動作を開始した各Ｉ／Ｏモジュール１３は、自身の実装されている位置を認識して、ＣＰＵモジュール１２との通信を行う。ＣＰＵモジュール１２は、実装位置と各Ｉ／Ｏモジュール１３固有の情報をもとに通信手段３を介してデータの授受を行う。
図６は従来のＰＬＣにおけるシステムの起動状態を示した図である。図６（ａ）はＰＬＣが正常に起動した場合の電圧波形、図６（ｂ）はＰＬＣの正常な起動が阻害された場合の電圧波形を示している。
図６（ａ）で各Ｉ／Ｏモジュール１３への供給電源（波形Ａ１）は短時間で規定の電圧（５Ｖ）に到達し、電源投入から約５０ｍｓ後にＣＰＵモジュール１２のリセット（波形Ａ２）が解除（０Ｖから５Ｖに変化）され、Ｉ／Ｏモジュール１３としての動作を開始している。
図６（ａ）で各Ｉ／Ｏモジュール１３への供給電源（波形Ａ１）は短時間で規定の電圧（５Ｖ）に到達し、電源投入から約５０ｍｓ後にＣＰＵモジュール１２のリセット（波形Ａ２）が解除（０Ｖから５Ｖに変化）され、Ｉ／Ｏモジュール１３としての動作を開始している。
一方、図６（ｂ）ではＰＬＣ起動時の突入電流が大きく電源モジュール１１の供給能力を上回ってしまった場合であり、各Ｉ／Ｏモジュール１３への供給電源（波形Ｂ１）は当初規定の電圧（５Ｖ）に到達できず、規定の電圧より低い電圧で電流を供給し続けることになる。その後、突入電流に伴う過大電流の要求がなくなると電源モジュール１１はようやく規定の電圧（５Ｖ）を供給することが可能となり、それ以降にＣＰＵモジュールのリセット（波形Ｂ２）が解除（０Ｖから５Ｖに変化）される。この例では、Ｉ／Ｏモジュール１３は電源投入から約１６ｓ後になってようやくリセット解除により動作を開始している。
従来の電源供給の仕組みでは、電力供給経路２ａ，２ｂから直接各モジュールの電源回路に接続されていたため、各モジュールの起動タイミングを制御できず、各モジュールが同時に起動されていた。モジュールの中には、起動時に多くの電力を必要とし、起動時に定常状態よりも大きな電流を必要とするものがあるため、各モジュールが同時に起動されると、起動時の突入電流の値が電源モジュールの電流制限値を超えてしまい、各モジュールが正常に立ち上がらなくなるという可能性があった。
本発明は上述した問題点を解決するためになされたものであり、起動時の突入電流の発生を軽減することができるプログラマブルロジックコントローラを実現することを目的とする。
このような課題を達成するために、本発明は次のとおりの構成になっている。
（１）電源モジュールと、制御モジュールと、前記電源モジュールから電力の供給を受け、前記制御モジュールと通信を行なう複数のモジュールとを備えたプログラマブルロジックコントローラであって、
前記複数のモジュールのそれぞれは、
抵抗を介してＨｉ信号ラインあるいはＬｏ信号ラインに接続することで得られる複数の実装位置信号の組合わせにより、実装位置を識別して、前記制御モジュールとの通信を行ない、
前記制御モジュールから一斉に出力されるシステム起動信号を受け取ると、前記Ｈｉ信号ラインに接続された抵抗を含み、前記Ｌｏ信号ラインに接続された抵抗を含まない１次遅れ回路の応答で生成されるリセット解除信号により起動することを特徴とするプログラマブルロジックコントローラ。
（１）電源モジュールと、制御モジュールと、前記電源モジュールから電力の供給を受け、前記制御モジュールと通信を行なう複数のモジュールとを備えたプログラマブルロジックコントローラであって、
前記複数のモジュールのそれぞれは、
抵抗を介してＨｉ信号ラインあるいはＬｏ信号ラインに接続することで得られる複数の実装位置信号の組合わせにより、実装位置を識別して、前記制御モジュールとの通信を行ない、
前記制御モジュールから一斉に出力されるシステム起動信号を受け取ると、前記Ｈｉ信号ラインに接続された抵抗を含み、前記Ｌｏ信号ラインに接続された抵抗を含まない１次遅れ回路の応答で生成されるリセット解除信号により起動することを特徴とするプログラマブルロジックコントローラ。
（２）前記複数の実装位置信号に係る抵抗は、それぞれ値が異なっていることを特徴とする（１）記載のプログラマブルロジックコントローラ。
（３）前記Ｈｉ信号ラインに接続された抵抗を含み、前記Ｌｏ信号ラインに接続された抵抗を含まない１次遅れ回路に代え、前記Ｈｉ信号ラインに接続された抵抗の一部を含み、前記Ｌｏ信号ラインに接続された抵抗を含まない１次遅れ回路を用いることを特徴とする（１）記載のプログラマブルロジックコントローラ。
（４）抵抗を介したＨｉ信号ラインあるいはＬｏ信号ラインへの接続は、ロータリスイッチにより行なうことを特徴とする（１）〜（３）のいずれかに記載のプログラマブルロジックコントローラ。
本発明によれば次のような効果がある。
複数のモジュールで構成されるプログラマブルロジックコントローラの全モジュールが同時に起動することを回避し、モジュールの実装位置によって起動するタイミングを変えることにより、起動時の過大な突入電流を抑制することができる。
複数のモジュールで構成されるプログラマブルロジックコントローラの全モジュールが同時に起動することを回避し、モジュールの実装位置によって起動するタイミングを変えることにより、起動時の過大な突入電流を抑制することができる。
以下、図面を用いて本発明を詳細に説明する。
図１は本発明の一実施例を示す構成図である。前出の図と同一のものは同一符号を付ける。
ビルディングブロックタイプのＰＬＣを例に説明する。ビルディングブロックタイプのＰＬＣは、電源モジュール、ＣＰＵモジュール、Ｉ／Ｏモジュール等の各種モジュールを制御対象に合わせてバックプレーンに実装し、各モジュール間はバックプレーンに設けられた内部バスを介して相互に電気的に接続されている。
図１では、バックプレーン１０に実装されたＩ／Ｏモジュール１３ａについて示している。
図１は本発明の一実施例を示す構成図である。前出の図と同一のものは同一符号を付ける。
ビルディングブロックタイプのＰＬＣを例に説明する。ビルディングブロックタイプのＰＬＣは、電源モジュール、ＣＰＵモジュール、Ｉ／Ｏモジュール等の各種モジュールを制御対象に合わせてバックプレーンに実装し、各モジュール間はバックプレーンに設けられた内部バスを介して相互に電気的に接続されている。
図１では、バックプレーン１０に実装されたＩ／Ｏモジュール１３ａについて示している。
バックプレーン１０上の電力供給経路２ａ，２ｂを介して、電源モジュールからの電力はＣＰＵモジュールやＩ／Ｏモジュール１３ａ等に供給される。
システム起動信号４はＰＬＣ全体のリセットを解除するための信号であり、電源モジュールが立ち上がって所定時間経過したときに、ＣＰＵモジュールから各Ｉ／Ｏモジュール１３ａに対して一斉に出力される。これにより、各Ｉ／Ｏモジュール１３ａは電源モジュールの立ち上がり時の影響を受けることなく、電源モジュールの電圧が安定した後で起動処理を開始することができる。
システム起動信号４はＰＬＣ全体のリセットを解除するための信号であり、電源モジュールが立ち上がって所定時間経過したときに、ＣＰＵモジュールから各Ｉ／Ｏモジュール１３ａに対して一斉に出力される。これにより、各Ｉ／Ｏモジュール１３ａは電源モジュールの立ち上がり時の影響を受けることなく、電源モジュールの電圧が安定した後で起動処理を開始することができる。
Ｉ／Ｏモジュール１３ａは、実装位置検出手段２０へ入力される実装位置信号Ｓ１，Ｓ２のＬｏ，Ｈｉの組合せにより、自Ｉ／Ｏモジュール１３ａのバックプレーン１０における実装位置を検出する。
バックプレーン１０では、実装位置信号Ｓ１，Ｓ２のそれぞれの接続先がＨｉ信号ライン５ａ（Ｖｃｃ）とＬｏ信号ライン５ｂ（ＧＮＤ）のどちらかにあらかじめ決められている。これにより、Ｉ／Ｏモジュール１３ａがバックプレーン１０に実装される実装位置により実装位置検出手段２０の抵抗Ｒ１，Ｒ２がＶｃｃにプルアップされるか、ＧＮＤにプルダウンされるかが決まる。
この例では、Ｉ／Ｏモジュール１３ａがバックプレーン１０に実装されると、実装位置検出手段２０の抵抗Ｒ１，Ｒ２がダイオードＤ１，Ｄ２を介してバックプレーン１０のＬｏ信号ライン５ｂにそれぞれ接続されるため、実装位置信号Ｓ１，Ｓ２としてそれぞれＬｏ，Ｌｏを検出する。
バックプレーン１０では、実装位置信号Ｓ１，Ｓ２のそれぞれの接続先がＨｉ信号ライン５ａ（Ｖｃｃ）とＬｏ信号ライン５ｂ（ＧＮＤ）のどちらかにあらかじめ決められている。これにより、Ｉ／Ｏモジュール１３ａがバックプレーン１０に実装される実装位置により実装位置検出手段２０の抵抗Ｒ１，Ｒ２がＶｃｃにプルアップされるか、ＧＮＤにプルダウンされるかが決まる。
この例では、Ｉ／Ｏモジュール１３ａがバックプレーン１０に実装されると、実装位置検出手段２０の抵抗Ｒ１，Ｒ２がダイオードＤ１，Ｄ２を介してバックプレーン１０のＬｏ信号ライン５ｂにそれぞれ接続されるため、実装位置信号Ｓ１，Ｓ２としてそれぞれＬｏ，Ｌｏを検出する。
起動タイミング生成手段２１は、実装位置によりプルアップ又はプルダウンされる抵抗Ｒ１，Ｒ２と、コネクタを介してバックプレーン１０の電力供給経路２ａ（Ｖｃｃ）に接続されプルアップされる抵抗Ｒ３及びコンデンサＣ１により１次遅れ回路（ＲＣ回路）を構成する。
起動タイミング生成手段２１の１次遅れ回路の時定数は、抵抗Ｒ１，Ｒ２のうちプルアップされた抵抗と抵抗Ｒ３を並列接続した場合の抵抗値とコンデンサＣ１の容量値の積で求められる。
この例では、Ｒ１，Ｒ２はともにプルダウンされているので、抵抗Ｒ３とコンデンサＣ１により１次遅れ回路が構成される。
起動タイミング生成手段２１の１次遅れ回路の時定数は、抵抗Ｒ１，Ｒ２のうちプルアップされた抵抗と抵抗Ｒ３を並列接続した場合の抵抗値とコンデンサＣ１の容量値の積で求められる。
この例では、Ｒ１，Ｒ２はともにプルダウンされているので、抵抗Ｒ３とコンデンサＣ１により１次遅れ回路が構成される。
抵抗Ｒ１，Ｒ２とダイオードＤ１，Ｄ２のカソード側を接続し、ダイオードＤ１，Ｄ２のアノード側をＨｉ信号ライン５ａ又はＬｏ信号ライン５ｂに接続することにより、抵抗Ｒ１，Ｒ２をＬｏ信号ライン５ｂにプルダウンした場合であっても、１次遅れ回路の応答の最終値は変わらない。なお、ダイオードＤ１，Ｄ２の代わりにトランジスタやＦＥＴを用いても同様の効果を得ることができる。
一方、抵抗Ｒ１，Ｒ２をダイオードＤ１，Ｄ２を介さずにＨｉ信号ライン５ａ又はＬｏ信号ライン５ｂに接続してもよいが、この場合は抵抗Ｒ１，Ｒ２，Ｒ３のうち、プルアップした抵抗とプルダウンした抵抗の分圧比によって１次遅れ回路の応答の最終値が異なることになる。
一方、抵抗Ｒ１，Ｒ２をダイオードＤ１，Ｄ２を介さずにＨｉ信号ライン５ａ又はＬｏ信号ライン５ｂに接続してもよいが、この場合は抵抗Ｒ１，Ｒ２，Ｒ３のうち、プルアップした抵抗とプルダウンした抵抗の分圧比によって１次遅れ回路の応答の最終値が異なることになる。
第１のリセット解除手段３１は、ＣＰＵモジュールからシステム起動信号４を受け取ると、起動タイミング生成手段２１の動作を有効にする。
この例では、トランジスタＱ１をＯＦＦにすることにより起動タイミング生成手段２１の動作が有効になり、起動タイミング生成手段２１の１次遅れ応答で第２のリセット解除手段３２の入力に印加される電圧が上昇していく。
第２のリセット解除手段３２は、バッファーやコンパレータＵ１からなり、第２のリセット解除手段３２の入力閾値に達すると出力を反転し、回路４１に対してリセット解除信号を出力する。
この例では、トランジスタＱ１をＯＦＦにすることにより起動タイミング生成手段２１の動作が有効になり、起動タイミング生成手段２１の１次遅れ応答で第２のリセット解除手段３２の入力に印加される電圧が上昇していく。
第２のリセット解除手段３２は、バッファーやコンパレータＵ１からなり、第２のリセット解除手段３２の入力閾値に達すると出力を反転し、回路４１に対してリセット解除信号を出力する。
回路４１は、ＤＣ／ＤＣコンバータ等のように起動時に大きな電流を必要とする回路であり、第２のリセット解除手段３２からのリセット解除信号を受け取ることにより起動を開始する。
起動タイミング生成手段２１の１次遅れ回路の時定数は、抵抗Ｒ１，Ｒ２がプルアップされるかプルダウンされるかにより異なるので、第２のリセット解除手段３２の入力閾値に達するまでの時間が実装位置によって異なることになる。これにより、Ｉ／Ｏモジュール１３ａごとの起動タイミングをずらすことができ、複数のモジュールでの突入電流の重畳により引き起こされるＰＬＣ全体での過大な突入電流を抑制することができる。
図２は実装位置を決める実装位置信号の組合せ例である。
この例では、実装位置信号Ｓ１，Ｓ２の２つの信号のＬｏ、Ｈｉの組合せで４つの実装位置を表している。
実装位置信号の数を変えることにより、表せる実装位置の数を変更することができる。例えば、実装位置信号の数を４つにすれば、１６個のモジュールの実装位置を識別することができる。
この例では、実装位置信号Ｓ１，Ｓ２の２つの信号のＬｏ、Ｈｉの組合せで４つの実装位置を表している。
実装位置信号の数を変えることにより、表せる実装位置の数を変更することができる。例えば、実装位置信号の数を４つにすれば、１６個のモジュールの実装位置を識別することができる。
また、この例では、実装位置検出手段２０の抵抗Ｒ１，Ｒ２のプルアップ、プルダウンの組合せで４つの実装位置に対して４つの起動タイミングを生成しているが、例えば、実装位置検出手段２０の抵抗Ｒ１のみを起動タイミング生成手段２１に利用することにより、４つの実装位置に対して２つの起動タイミングを生成することができ、Ｉ／Ｏモジュール１３ａの実装位置によって起動タイミングをグループ分けすることができる。
図３は本発明の具体的な回路例を示した図である。
１次遅れ回路を構成する抵抗Ｒ１，Ｒ２，Ｒ３は、プルアップ、プルダウンの組合せで異なる時定数となるようにするため、それぞれの抵抗値は異なるものを用いる。この例では、各抵抗値がほぼ２のべき乗の関係（約４対２対１）になるように選定している。
また、図３では図１に対して、Ｄ１，Ｄ２はダイオードの代わりにトランジスタを、Ｑ１はＰＮＰトランジスタの代わりにＮＰＮトランジスタを用いている。
１次遅れ回路を構成する抵抗Ｒ１，Ｒ２，Ｒ３は、プルアップ、プルダウンの組合せで異なる時定数となるようにするため、それぞれの抵抗値は異なるものを用いる。この例では、各抵抗値がほぼ２のべき乗の関係（約４対２対１）になるように選定している。
また、図３では図１に対して、Ｄ１，Ｄ２はダイオードの代わりにトランジスタを、Ｑ１はＰＮＰトランジスタの代わりにＮＰＮトランジスタを用いている。
図４は本発明のＰＬＣにおけるシステムの起動状態を示した図であり、図３の回路で実際に突入電流のタイミングを測定したものである。
図４（ａ）は実装位置１のモジュールの波形、図４（ｂ）は実装位置２のモジュールの波形、図４（ｃ）は実装位置３のモジュールの波形、図４（ｄ）は実装位置４のモジュールの波形を示している。また、各波形は、上段の波形が電源モジュールから供給される電源電圧（５Ｖ）、中段の波形がシステム起動信号４、下段の波形がＰＬＣ全体の消費電流（突入電流）を示している。
図４（ａ）は実装位置１のモジュールの波形、図４（ｂ）は実装位置２のモジュールの波形、図４（ｃ）は実装位置３のモジュールの波形、図４（ｄ）は実装位置４のモジュールの波形を示している。また、各波形は、上段の波形が電源モジュールから供給される電源電圧（５Ｖ）、中段の波形がシステム起動信号４、下段の波形がＰＬＣ全体の消費電流（突入電流）を示している。
この測定の結果、システム起動信号４によるＰＬＣ全体のリセットを解除（０Ｖから５Ｖに変化）から突入電流が発生するまでの時間は、実装位置１では５８．３ｍｓ、実装位置２では４８．３ｍｓ、実装位置３では４２．２ｍｓ、実装位置４では３６．９ｍｓとなり、実装位置ごとに突入電流の発生する時間をずらすことができることが確認できる。また、突入電流の発生期間（突入電流波形の山の幅）は約２ｍｓであるのに対し、実装位置による突入電流のタイミング間隔は最低でも５．３ｍｓ確保されている。これにより、複数のモジュールで発生する突入電流が重畳することで電源モジュールの電流供給能力を超え、ＰＬＣ全体の起動に悪影響が出ることを回避することができる。
なお、実装位置検出手段２０は、ロータリスイッチ等による手動アドレス設定であってもよい。
また、ビルディングブロックタイプのＰＬＣに限らず、電源を共有する省配線形のＩ／Ｏ（リモートＩ／Ｏ）においても適用することができる。この場合、リモートＩ／Ｏ子局に一意に付けられるアドレスを実装位置検出２０として用いることで、リモートＩ／Ｏ子局の同時起動に起因する突入電流を抑えることができる。
また、ビルディングブロックタイプのＰＬＣに限らず、電源を共有する省配線形のＩ／Ｏ（リモートＩ／Ｏ）においても適用することができる。この場合、リモートＩ／Ｏ子局に一意に付けられるアドレスを実装位置検出２０として用いることで、リモートＩ／Ｏ子局の同時起動に起因する突入電流を抑えることができる。
２０ 実装位置検出手段
２１ 起動タイミング生成手段
３１ 第１のリセット解除手段
３２ 第２のリセット解除手段
２１ 起動タイミング生成手段
３１ 第１のリセット解除手段
３２ 第２のリセット解除手段
Claims (4)
- 電源モジュールと、制御モジュールと、前記電源モジュールから電力の供給を受け、前記制御モジュールと通信を行なう複数のモジュールとを備えたプログラマブルロジックコントローラであって、
前記複数のモジュールのそれぞれは、
抵抗を介してＨｉ信号ラインあるいはＬｏ信号ラインに接続することで得られる複数の実装位置信号の組合わせにより、実装位置を識別して、前記制御モジュールとの通信を行ない、
前記制御モジュールから一斉に出力されるシステム起動信号を受け取ると、前記Ｈｉ信号ラインに接続された抵抗を含み、前記Ｌｏ信号ラインに接続された抵抗を含まない１次遅れ回路の応答で生成されるリセット解除信号により起動することを特徴とするプログラマブルロジックコントローラ。 - 前記複数の実装位置信号に係る抵抗は、それぞれ値が異なっていることを特徴とする請求項１に記載のプログラマブルロジックコントローラ。
- 前記Ｈｉ信号ラインに接続された抵抗を含み、前記Ｌｏ信号ラインに接続された抵抗を含まない１次遅れ回路に代え、前記Ｈｉ信号ラインに接続された抵抗の一部を含み、前記Ｌｏ信号ラインに接続された抵抗を含まない１次遅れ回路を用いることを特徴とする請求項１に記載のプログラマブルロジックコントローラ。
- 抵抗を介したＨｉ信号ラインあるいはＬｏ信号ラインへの接続は、ロータリスイッチにより行なうことを特徴とする請求項１〜３のいずれか１項に記載のプログラマブルロジックコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007319475A JP5136036B2 (ja) | 2007-12-11 | 2007-12-11 | プログラマブルロジックコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007319475A JP5136036B2 (ja) | 2007-12-11 | 2007-12-11 | プログラマブルロジックコントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009147997A JP2009147997A (ja) | 2009-07-02 |
| JP5136036B2 true JP5136036B2 (ja) | 2013-02-06 |
Family
ID=40917988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007319475A Active JP5136036B2 (ja) | 2007-12-11 | 2007-12-11 | プログラマブルロジックコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5136036B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102033502B (zh) | 2009-09-25 | 2014-04-02 | 松下神视株式会社 | 可编程控制器 |
| US20140022685A1 (en) * | 2011-03-24 | 2014-01-23 | Feng Miao | Method and Arrangement for Reducing In-Rush Current of Multi-Module System |
| JP7424150B2 (ja) * | 2020-03-24 | 2024-01-30 | オムロン株式会社 | スレーブ装置、情報処理装置、マスタスレーブ制御システム、スレーブ装置の制御方法、および情報処理装置の制御方法 |
| JP2022125558A (ja) * | 2021-02-17 | 2022-08-29 | オムロン株式会社 | 制御システムおよび機能ユニット |
| CN118506822A (zh) * | 2024-07-16 | 2024-08-16 | 鼎道智芯(上海)半导体有限公司 | 一种处理方法及电路结构 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3219202B2 (ja) * | 1991-06-07 | 2001-10-15 | ソニー株式会社 | 電子装置及び電子機器 |
| JP4378142B2 (ja) * | 2003-09-29 | 2009-12-02 | 京セラ株式会社 | 接続装置及びそれに接続される回路基板 |
| JP2006345608A (ja) * | 2005-06-07 | 2006-12-21 | Toshiba Corp | 電子装置、電源制御方法、およびｒｏｆシステム、その給電方法、ならびにｒｏｆ子局 |
| JP5043356B2 (ja) * | 2006-03-31 | 2012-10-10 | 三菱電機株式会社 | プログラマブルコントローラの起動方法およびプログラマブルコントローラ |
-
2007
- 2007-12-11 JP JP2007319475A patent/JP5136036B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009147997A (ja) | 2009-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5136036B2 (ja) | プログラマブルロジックコントローラ | |
| JP4447461B2 (ja) | バス制御型パワースイッチ | |
| US8147138B2 (en) | Power supply circuit for motherboard | |
| KR101526413B1 (ko) | 트랜시버 ic 및 그 동작 방법 | |
| US8566631B2 (en) | Serially shutting down extension units to time extend power to CPU from charging backup supply | |
| JP6471540B2 (ja) | 車載通信システム、端末装置 | |
| JP5490112B2 (ja) | 監視システム | |
| JP2017005585A (ja) | 電子装置 | |
| KR100623045B1 (ko) | 전원공급과 멀티드롭이 가능한 2선식 통신시스템 | |
| JP2022131931A (ja) | 起動制御装置 | |
| JP3582230B2 (ja) | 制御システム | |
| JP5678843B2 (ja) | 集積回路装置 | |
| JP2011070445A (ja) | プログラマブルコントローラ | |
| JP2000347752A (ja) | 電子機器の電圧制御装置 | |
| JP4507777B2 (ja) | 電源制御装置 | |
| JP4143855B2 (ja) | 電源供給装置 | |
| JP6032723B2 (ja) | 多重化装置及びその制御方法 | |
| WO2023022190A1 (ja) | 電源管理回路および電子機器 | |
| JP5130898B2 (ja) | 保護検出回路 | |
| JP2004280617A (ja) | 電源回路及び電源供給制御装置 | |
| JP2010153974A (ja) | コンパレータ及び検出回路 | |
| JP2006351227A (ja) | 人感センサおよびそれを用いるセンサシステム | |
| JP2008216376A (ja) | 定着部の温度制御装置及び画像形成装置 | |
| JP2017135879A (ja) | 給電システム、方法、中央処理装置及び制御装置 | |
| JP2007336744A (ja) | 電源回路および電源供給装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100924 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120611 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120712 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120828 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121016 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121029 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5136036 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151122 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |