JP5127927B2 - バスコントローラ及びバス通信システム及びバス制御方法 - Google Patents
バスコントローラ及びバス通信システム及びバス制御方法 Download PDFInfo
- Publication number
- JP5127927B2 JP5127927B2 JP2010525539A JP2010525539A JP5127927B2 JP 5127927 B2 JP5127927 B2 JP 5127927B2 JP 2010525539 A JP2010525539 A JP 2010525539A JP 2010525539 A JP2010525539 A JP 2010525539A JP 5127927 B2 JP5127927 B2 JP 5127927B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- initiator
- bus
- cycle
- request signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Description
バスに接続された複数のイニシエータの各々が、バスの使用を許可されたときにバスに接続されたターゲットへ所定の処理の実行を指令するコマンド信号を送信し、当該ターゲットで当該処理が実行されないと判断した場合、再度バスの使用を許可されたときに当該ターゲットへコマンド信号を送信するバス通信システムを制御するバスコントローラであって、
所定の優先順位に従い、各イニシエータに対してバスの使用を許可するバス制御部と、
前記バス制御部が少なくとも1つのイニシエータに対してバスの使用を許可するタイミングを非周期となるように制御するマスク生成部とを備えることを特徴とする。
前記マスク生成部は、各イニシエータから要求信号が送信されるタイミングが非周期となるように各イニシエータで生成される要求信号をマスク制御することを特徴とする。
各イニシエータで生成される要求信号をマスク制御する周期をマスク周期として設定するマスク周期設定部を備えることを特徴とする。
前記マスク周期設定部が設定したマスク周期ごとにマスク制御の対象とするイニシエータをマスク条件として設定するマスク条件設定部を備えることを特徴とする。
前記マスク周期設定部が設定したマスク周期ごとに前記マスク条件設定部が設定したマスク条件を変更するイニシエータマスクID(識別子)カウンタを備えることを特徴とする。
前記マスク周期設定部が設定したマスク周期ごとにマスク制御する時間をマスク期間として設定するマスク期間設定部を備えることを特徴とする。
イニシエータごとにマスク制御の対象とするか否かを設定するマスク対象指定フラグ設定部を備えることを特徴とする。
複数のイニシエータと少なくとも1つのターゲットとをバスに接続しているバス通信システムであって、
各イニシエータは、バスの使用を許可されたときにターゲットへ所定の処理の実行を指令するコマンド信号を送信し、当該ターゲットで当該処理が実行されないと判断した場合、再度バスの使用を許可されたときに当該ターゲットへコマンド信号を送信し、
前記バス通信システムは、さらに、
所定の優先順位に従い、各イニシエータに対してバスの使用を許可するバス制御部と、前記バス制御部が少なくとも1つのイニシエータに対してバスの使用を許可するタイミングを非周期となるように制御するマスク生成部とを備えるバスコントローラをバスに接続していることを特徴とする。
バスに接続された複数のイニシエータの各々が、バスの使用を許可されたときにバスに接続されたターゲットへ所定の処理の実行を指令するコマンド信号を送信し、当該ターゲットで当該処理が実行されないと判断した場合、再度バスの使用を許可されたときに当該ターゲットへコマンド信号を送信するバス通信システムを制御するバス制御方法であって、
所定の優先順位に従い、各イニシエータに対してバスの使用を許可し、
前記許可で少なくとも1つのイニシエータに対してバスの使用を許可するタイミングを非周期となるように制御することを特徴とする。
本実施の形態では、コマンド発行の許可をするタイミングや間隔の乱れを作るために(バスに対するアクセス周期を乱すために)、リクエストを受け付けさせたいイニシエータ以外を、ある期間マスクすることによって不規則性を与えるデータバス通信システムについて、図面を参照して説明する。
本実施の形態について、主に実施の形態1との差異を説明する。
本実施の形態について、主に実施の形態1との差異を説明する。
Claims (9)
- バスに接続された複数のイニシエータの各々が、バスの使用を要求する要求信号を所定の周期で生成して送信し、要求信号に応じてバスの使用を許可されたときにバスに接続されたターゲットへ所定の処理の実行を指令するコマンド信号を送信し、当該ターゲットで当該処理が実行されないと判断した場合、再度バスの使用を許可されたときに当該ターゲットへコマンド信号を送信するバス通信システムを制御するバスコントローラであって、
各イニシエータから要求信号を受信すると、所定の優先順位に従い、各イニシエータに対してバスの使用を許可するバス制御部と、
各イニシエータから要求信号が送信されるタイミングが非周期となるように各イニシエータで生成される要求信号をマスク制御するマスク生成部とを備え、
前記マスク生成部は、
各イニシエータで生成される要求信号をマスク制御する周期をマスク周期として設定するマスク周期設定部と、
マスク制御の対象とするイニシエータの複数の組み合わせを複数のマスク条件として設定するマスク条件設定部であって、前記複数のイニシエータの1つずつに対応し、対応するイニシエータのみをマスク制御の対象から除外する、前記複数のイニシエータと同数のマスク条件を、前記複数の条件に含めるマスク条件設定部と、
前記マスク条件設定部が設定した複数のマスク条件の1つずつに対応するイニシエータマスクID(識別子)のカウンタとを備え、
前記マスク生成部は、前記マスク周期設定部が設定したマスク周期ごとに、前記カウンタをカウントアップし、前記カウンタが示すイニシエータマスクIDに対応するマスク条件によりマスク制御の対象とされるイニシエータを選択し、選択したイニシエータで生成される要求信号をマスク制御することを特徴とするバスコントローラ。 - 前記マスク周期設定部は、前記マスク周期として、各イニシエータが要求信号を生成して送信する周期と異なる周期を設定することを特徴とする請求項1に記載のバスコントローラ。
- 前記マスク生成部は、前記マスク周期設定部が設定したマスク周期ごとに、選択したイニシエータが要求信号を生成して送信する周期よりも長い時間、当該イニシエータで生成される要求信号をマスク制御することを特徴とする請求項2に記載のバスコントローラ。
- 前記マスク条件設定部は、さらに、前記複数のイニシエータの全てをマスク制御の対象とする1つのマスク条件を、前記複数の条件に含めることを特徴とする請求項1から3のいずれかに記載のバスコントローラ。
- 前記マスク条件設定部は、コマンド信号の種別ごとに、前記複数のマスク条件を設定することを特徴とする請求項1から4のいずれかに記載のバスコントローラ。
- 前記マスク生成部は、さらに、
前記マスク周期設定部が設定したマスク周期ごとに、マスク制御する時間をマスク期間として設定するマスク期間設定部を備えることを特徴とする請求項1から5のいずれかに記載のバスコントローラ。 - 前記マスク生成部は、さらに、
イニシエータごとに、マスク制御の対象とするか否かを設定するマスク対象指定フラグ設定部を備えることを特徴とする請求項1から6のいずれかに記載のバスコントローラ。 - 複数のイニシエータと少なくとも1つのターゲットとをバスに接続しているバス通信システムであって、
各イニシエータは、バスの使用を要求する要求信号を所定の周期で生成して送信し、要求信号に応じてバスの使用を許可されたときにターゲットへ所定の処理の実行を指令するコマンド信号を送信し、当該ターゲットで当該処理が実行されないと判断した場合、再度バスの使用を許可されたときに当該ターゲットへコマンド信号を送信し、
前記バス通信システムは、さらに、
各イニシエータから要求信号を受信すると、所定の優先順位に従い、各イニシエータに対してバスの使用を許可するバス制御部と、各イニシエータから要求信号が送信されるタイミングが非周期となるように各イニシエータで生成される要求信号をマスク制御するマスク生成部とを備えるバスコントローラをバスに接続し、
前記マスク生成部は、
各イニシエータで生成される要求信号をマスク制御する周期をマスク周期として設定するマスク周期設定部と、
マスク制御の対象とするイニシエータの複数の組み合わせを複数のマスク条件として設定するマスク条件設定部であって、前記複数のイニシエータの1つずつに対応し、対応するイニシエータのみをマスク制御の対象から除外する、前記複数のイニシエータと同数のマスク条件を、前記複数の条件に含めるマスク条件設定部と、
前記マスク条件設定部が設定した複数のマスク条件の1つずつに対応するイニシエータマスクID(識別子)のカウンタとを備え、
前記マスク生成部は、前記マスク周期設定部が設定したマスク周期ごとに、前記カウンタをカウントアップし、前記カウンタが示すイニシエータマスクIDに対応するマスク条件によりマスク制御の対象とされるイニシエータを選択し、選択したイニシエータで生成される要求信号をマスク制御することを特徴とするバス通信システム。 - バスに接続された複数のイニシエータの各々が、バスの使用を要求する要求信号を所定の周期で生成して送信し、要求信号に応じてバスの使用を許可されたときにバスに接続されたターゲットへ所定の処理の実行を指令するコマンド信号を送信し、当該ターゲットで当該処理が実行されないと判断した場合、再度バスの使用を許可されたときに当該ターゲットへコマンド信号を送信するバス通信システムを制御するバス制御方法であって、
バス制御部が、各イニシエータから要求信号を受信すると、所定の優先順位に従い、各イニシエータに対してバスの使用を許可し、
マスク生成部が、各イニシエータから要求信号が送信されるタイミングが非周期となるように各イニシエータで生成される要求信号をマスク制御し、
前記マスク生成部は、
各イニシエータで生成される要求信号をマスク制御する周期をマスク周期として設定し、
マスク制御の対象とするイニシエータの複数の組み合わせを複数のマスク条件として設定し、
前記複数のイニシエータの1つずつに対応し、対応するイニシエータのみをマスク制御の対象から除外する、前記複数のイニシエータと同数のマスク条件を、前記複数の条件に含め、
前記マスク周期ごとに、前記複数のマスク条件の1つずつに対応するイニシエータマスクID(識別子)のカウンタをカウントアップし、前記カウンタが示すイニシエータマスクIDに対応するマスク条件によりマスク制御の対象とされるイニシエータを選択し、選択したイニシエータで生成される要求信号をマスク制御することを特徴とするバス制御方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2008/064982 WO2010021054A1 (ja) | 2008-08-22 | 2008-08-22 | バスコントローラ及びバス通信システム及びバス制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2010021054A1 JPWO2010021054A1 (ja) | 2012-01-26 |
JP5127927B2 true JP5127927B2 (ja) | 2013-01-23 |
Family
ID=41706950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010525539A Expired - Fee Related JP5127927B2 (ja) | 2008-08-22 | 2008-08-22 | バスコントローラ及びバス通信システム及びバス制御方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8527682B2 (ja) |
EP (1) | EP2320326B1 (ja) |
JP (1) | JP5127927B2 (ja) |
CN (1) | CN102124453B (ja) |
TW (1) | TWI490697B (ja) |
WO (1) | WO2010021054A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8407703B1 (en) | 1994-01-27 | 2013-03-26 | International Business Machines Corporation | Quiensce termination/suspension in a multithreaded enviroment |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5625766B2 (ja) * | 2010-11-08 | 2014-11-19 | ソニー株式会社 | アービトレーション回路、および、その制御方法 |
CN103870415B (zh) * | 2012-12-13 | 2019-02-19 | 德州仪器公司 | 用于在总线上执行事务的方法及系统 |
US9336167B2 (en) | 2012-12-13 | 2016-05-10 | Texas Instruments Incorporated | I2C controller register, control, command and R/W buffer queue logic |
US9183904B2 (en) * | 2014-02-07 | 2015-11-10 | Micron Technology, Inc. | Apparatuses, memories, and methods for facilitating splitting of internal commands using a shared signal path |
JP6187508B2 (ja) * | 2015-03-09 | 2017-08-30 | 日本電気株式会社 | 制御装置、バス回路、方法、及び、プログラム |
CN106951391B (zh) * | 2017-02-15 | 2020-02-11 | 合肥芯荣微电子有限公司 | 一种芯片内点对点互连总线访问屏蔽系统和方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0553979A (ja) * | 1991-08-29 | 1993-03-05 | Nec Eng Ltd | 優先順位判定回路 |
JPH06236329A (ja) * | 1991-09-27 | 1994-08-23 | Sun Microsyst Inc | デッドロック検出およびマスキング装置 |
JPH11184805A (ja) * | 1997-12-24 | 1999-07-09 | Ricoh Co Ltd | バスシステム |
JPH11345198A (ja) * | 1998-06-03 | 1999-12-14 | Nec Corp | バスマスタ機構およびその制御方法 |
JP2002149480A (ja) * | 2000-11-16 | 2002-05-24 | Matsushita Electric Ind Co Ltd | 排他制御方法 |
JP2004220597A (ja) * | 2003-01-16 | 2004-08-05 | Internatl Business Mach Corp <Ibm> | センダ・レシーバ要求再施行方法および装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06337843A (ja) | 1993-05-28 | 1994-12-06 | Fujitsu Ltd | データ転送制御方法 |
EP0665501A1 (en) | 1994-01-28 | 1995-08-02 | Compaq Computer Corporation | Bus master arbitration circuitry with retry mechanism |
EP0676696B1 (en) | 1994-04-06 | 1999-01-20 | Advanced Micro Devices, Inc. | Parallel port circuits in computer systems |
DE69632634T2 (de) | 1996-12-13 | 2005-06-09 | Bull S.A. | Arbitrierungseinheit zum Multiprozessorsystembuszugriff mit Wiederholungsfähigkeit |
EP1096387B1 (en) | 1999-10-26 | 2012-10-10 | Bull S.A.S. | An arbitration unit for a bus |
JP3832733B2 (ja) * | 2002-01-17 | 2006-10-11 | シャープ株式会社 | ポーリング装置および通信装置 |
JP2003281083A (ja) | 2002-03-27 | 2003-10-03 | Sanyo Electric Co Ltd | バスコントロール回路 |
TWI258081B (en) | 2002-04-04 | 2006-07-11 | Via Tech Inc | Arbitrating method and arbiter for bus grant |
US6973520B2 (en) | 2002-07-11 | 2005-12-06 | International Business Machines Corporation | System and method for providing improved bus utilization via target directed completion |
US7062582B1 (en) * | 2003-03-14 | 2006-06-13 | Marvell International Ltd. | Method and apparatus for bus arbitration dynamic priority based on waiting period |
US7380040B2 (en) * | 2005-04-14 | 2008-05-27 | Texas Instruments Incorporated | Software programmable dynamic arbitration scheme |
US7467245B2 (en) * | 2005-07-22 | 2008-12-16 | Cisco Technology, Inc. | PCI arbiter |
-
2008
- 2008-08-22 JP JP2010525539A patent/JP5127927B2/ja not_active Expired - Fee Related
- 2008-08-22 US US13/056,529 patent/US8527682B2/en not_active Expired - Fee Related
- 2008-08-22 CN CN200880130776.8A patent/CN102124453B/zh not_active Expired - Fee Related
- 2008-08-22 EP EP08809204.4A patent/EP2320326B1/en not_active Not-in-force
- 2008-08-22 WO PCT/JP2008/064982 patent/WO2010021054A1/ja active Application Filing
- 2008-09-18 TW TW097135745A patent/TWI490697B/zh not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0553979A (ja) * | 1991-08-29 | 1993-03-05 | Nec Eng Ltd | 優先順位判定回路 |
JPH06236329A (ja) * | 1991-09-27 | 1994-08-23 | Sun Microsyst Inc | デッドロック検出およびマスキング装置 |
JPH11184805A (ja) * | 1997-12-24 | 1999-07-09 | Ricoh Co Ltd | バスシステム |
JPH11345198A (ja) * | 1998-06-03 | 1999-12-14 | Nec Corp | バスマスタ機構およびその制御方法 |
JP2002149480A (ja) * | 2000-11-16 | 2002-05-24 | Matsushita Electric Ind Co Ltd | 排他制御方法 |
JP2004220597A (ja) * | 2003-01-16 | 2004-08-05 | Internatl Business Mach Corp <Ibm> | センダ・レシーバ要求再施行方法および装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8407703B1 (en) | 1994-01-27 | 2013-03-26 | International Business Machines Corporation | Quiensce termination/suspension in a multithreaded enviroment |
Also Published As
Publication number | Publication date |
---|---|
JPWO2010021054A1 (ja) | 2012-01-26 |
US8527682B2 (en) | 2013-09-03 |
TW201009593A (en) | 2010-03-01 |
TWI490697B (zh) | 2015-07-01 |
EP2320326B1 (en) | 2015-01-14 |
EP2320326A4 (en) | 2013-05-22 |
CN102124453B (zh) | 2014-08-13 |
WO2010021054A1 (ja) | 2010-02-25 |
CN102124453A (zh) | 2011-07-13 |
EP2320326A1 (en) | 2011-05-11 |
US20110179206A1 (en) | 2011-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5127927B2 (ja) | バスコントローラ及びバス通信システム及びバス制御方法 | |
US5996037A (en) | System and method for arbitrating multi-function access to a system bus | |
JP4715801B2 (ja) | メモリアクセス制御装置 | |
JP2017208075A (ja) | バスを介して周辺デバイスに安全にアクセスするための装置、システム及び方法 | |
JPH0696015A (ja) | コンピュータ・システム及びそのバス制御同期及び調停方法 | |
WO2003001388A1 (en) | System and method for controlling bus arbitration during cache memory burst cycles | |
JP2004521410A (ja) | コンピュータシステムにおけるマルチレベル割込み方式を実現するためのシステムおよび方法 | |
CN114490457A (zh) | 半导体装置 | |
EP1313019B1 (en) | Arbitration apparatus | |
CN113841131A (zh) | 用于在微控制器中提供有限利用运行时间应用控制的系统 | |
US9223731B2 (en) | Arbitration circuit and control method thereof | |
US20070073948A1 (en) | Bus control system | |
JP2007018280A (ja) | バスシステムの制御方法及び制御回路 | |
US8683102B2 (en) | Bus arbitration apparatus and bus arbitration method | |
JP2004062910A (ja) | マルチコアプロセッサにセマフォを具現化し、共通資源へのアクセスを制御する方法 | |
US20160239443A1 (en) | Dma controller | |
US20050172061A1 (en) | Device controller | |
JP2010039632A (ja) | バス調停システム | |
JP6089492B2 (ja) | システム制御装置、情報処理システム、システム制御装置の制御方法およびシステム制御装置の制御プログラム | |
JP2015184935A (ja) | I2cバスの調停システムおよび調停方法 | |
JP2005004563A (ja) | Dma転送制御装置 | |
JP2003006139A (ja) | Dma転送装置 | |
WO2020230413A1 (ja) | 情報処理装置 | |
JPH07114496A (ja) | 共有メモリ制御回路 | |
JP2001117860A (ja) | メモリアクセス優先順位切替制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121030 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5127927 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |