CN102124453A - 总线控制器、总线通信系统以及总线控制方法 - Google Patents
总线控制器、总线通信系统以及总线控制方法 Download PDFInfo
- Publication number
- CN102124453A CN102124453A CN2008801307768A CN200880130776A CN102124453A CN 102124453 A CN102124453 A CN 102124453A CN 2008801307768 A CN2008801307768 A CN 2008801307768A CN 200880130776 A CN200880130776 A CN 200880130776A CN 102124453 A CN102124453 A CN 102124453A
- Authority
- CN
- China
- Prior art keywords
- shielding
- bus
- starter
- configuration part
- cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
Abstract
本发明的目的在于,即使从多个启动器同时或者交替进行了多个命令发行要求(即,要求信号的发送),通过打乱来自各启动器的命令发行要求(即,要求信号)的定时,防止命令的发行周期成为恒定,避免从目标总是进行重试的应答这样的状况。总线控制部(120)按照规定的优先顺序,对发送了要求信号的启动器(102)发送许可信号,从而对该启动器(102)许可总线(104)的使用。屏蔽生成部(110)向至少1个启动器(102)发送屏蔽信号而使该启动器(102)屏蔽要求信号,从而控制为总线控制部(120)对该启动器(102)许可总线(104)的使用的定时成为非周期。
Description
技术领域
本发明涉及总线控制器、总线通信系统以及总线控制方法。本发明特别涉及数据总线通信方式。
背景技术
近年来,随着总线通信系统的高功能化、以及与总线通信系统连接的设备的数量的增加、高性能化,向系统总线的负荷正在增加,如果在这样的状况下发行超过系统总线、存储器总线的性能的请求,则产生仅优先级高的启动器(initiator)能够得到服务、而优先级低的启动器被挂起这样的情形。为此,为了使优先级低的启动器也能够接收服务,采用了用于向各启动器均等地提供服务的循环排队、LRU(Least·Recently·Used,最近最少使用算法)等方式。但是,在采用了循环排队、LRU的系统中,也存在如下课题:如果产生了各启动器同时或者交替发行多个请求,各启动器被交替提供总线权,均匀地发行命令那样的情形,则根据启动器,想要访问的目标总是在来自其他启动器的命令的处理中而每次访问都被拒绝,进行重试,始终无法受理命令这样的状态持续而被挂起。
在专利文献1中,公开了如下技术:在访问周期被确定的高优先的启动器和没有访问周期的规定的低优先的启动器访问同一目标的系统中,通过对低优先的启动器的总线释放期间设置阈值,使用中的总线的释放被中断,总线权被分配给高优先的启动器,所以保证了高优先的访问。
专利文献1:日本特开2003-281083号公报
发明内容
在专利文献1中,没有公开避免如下状态的方式,即在产生了各启动器同时或者交替发行多个请求,各启动器被交替提供总线权,均匀地发行命令那样的情形的情况下,根据启动器,想要访问的目标总是在来自其他启动器的命令的处理中而每次进行重试,无法受理命令的状态。
图11示出一般的数据总线系统。图11所示的系统由如下部分构成:多个启动器;1个以上的目标,对来自启动器的命令进行处理;总线控制器,对来自多个启动器的请求,通过循环排队、LRU等优先顺序控制方式,均等或者按照固定优先顺序提供服务;以及总线,选择1个命令而驱动。进行优先顺序控制的总线控制器在启动器向总线载置地址和命令之前接收命令发行要求(即,要求信号(request)),在许可的情况下,针对启动器回送许可(即,许可信号(grant))。接收到许可的启动器对目标发行地址和命令(cmd)。对来自启动器的命令进行处理的目标观察地址和命令,将接受(accept)或者重试(retry)送回启动器。但是,在这样的结构的系统中,存在如下课题:在相对来自多个启动器的命令发行,目标的服务能力并不充分时,根据启动器,存在在每次命令发行时仅能够进行重试应答的情况,在直到该启动器被接受为止其他启动器的动作不变化的情况下,总线整体被挂起。
在专利文献1公开的方式中,即使可以将总线权可靠地分配给高优先的启动器,也无法避免针对在分配了总线权之后启动器发行的命令,从目标每次进行重试的应答的情形。在从多个启动器同时或者交替要求了多个命令发行的状况下,每次针对从同一启动器发行的命令,从目标进行重试的应答,该启动器被挂起的情形是即使产生频度低,也必需避免。
本发明的目的在于,例如,即使从多个启动器同时或者交替进行了多个命令发行要求(即,要求信号的发送),通过打乱来自各启动器的命令发行要求(即,要求信号)的定时,防止命令的发行周期成为恒定,避免从目标总是进行重试的应答这样的状况。
本发明的一个方面的总线控制器,用于控制总线通信系统,在该总线通信系统中,与总线连接的多个启动器分别在许可了总线的使用时向与总线连接的目标发送用于指示规定的处理的执行的命令信号,在判断为在该目标中该处理不被执行的情况下,在再次许可了总线的使用时向该目标发送命令信号,该总线控制器的特征在于,具备:
总线控制部,按照规定的优先顺序,对各启动器许可总线的使用;以及
屏蔽生成部,进行控制,使得所述总线控制部对至少一个启动器许可总线的使用的定时为非周期。
各启动器以规定的周期生成并发送对所述总线控制部要求总线的使用的要求信号,
所述屏蔽生成部对由各启动器生成的要求信号进行屏蔽控制,使得从各启动器发送要求信号的定时为非周期。
所述屏蔽生成部具备屏蔽周期设定部,该屏蔽周期设定部将对各启动器生成的要求信号进行屏蔽控制的周期设定为屏蔽周期。
所述屏蔽生成部还具备屏蔽条件设定部,该屏蔽条件设定部针对所述屏蔽周期设定部设定的每个屏蔽周期,将成为屏蔽控制的对象的启动器设定为屏蔽条件。
所述屏蔽生成部还具备启动器屏蔽ID(标识符)计数器,该启动器屏蔽ID(标识符)计数器针对所述屏蔽周期设定部设定的每个屏蔽周期,变更所述屏蔽条件设定部设定的屏蔽条件。
所述屏蔽条件设定部针对每个命令信号的种类,将成为屏蔽控制的对象的启动器设定为屏蔽条件。
所述屏蔽生成部还具备屏蔽期间设定部,该屏蔽期间设定部针对所述屏蔽周期设定部设定的每个屏蔽周期,将进行屏蔽控制的时间设定为屏蔽期间。
所述屏蔽生成部还具备屏蔽对象指定标志设定部,该屏蔽对象指定标志设定部针对每个启动器设定是否作为屏蔽控制的对象。
本发明的一个方面的总线通信系统,将多个启动器和至少一个目标连接到总线,该总线通信系统的特征在于,
各启动器在许可了总线的使用时向目标发送用于指示规定的处理的执行的命令信号,在判断为在该目标中该处理不被执行的情况下,在再次许可了总线的使用时向该目标发送命令信号,
在所述总线通信系统中,还将总线控制器连接到总线,
该总线控制器具备:
总线控制部,按照规定的优先顺序,对各启动器许可总线的使用;以及
屏蔽生成部,进行控制,使得所述总线控制部对至少一个启动器许可总线的使用的定时成为非周期。
本发明的一个方面的总线控制方法,用于控制总线通信系统,在该总线通信系统中,与总线连接的多个启动器分别在许可了总线的使用时向与总线连接的目标发送用于指示规定的处理的执行的命令信号,在判断为在该目标中该处理不被执行的情况下,在再次许可了总线的使用时向该目标发送命令信号,该总线控制方法的特征在于,
按照规定的优先顺序,对各启动器许可总线的使用,
进行控制,使得在所述许可中对至少一个启动器许可总线的使用的定时为非周期。
根据本发明的一个方式,在总线控制器中,屏蔽生成部进行控制,以使总线控制部对至少1个启动器许可总线的使用的定时成为非周期,从而可以防止命令的发行周期成为恒定,避免从目标总是进行重试的应答这样的状况。
附图说明
图1是示出实施方式1的总线通信系统的结构的框图。
图2是示出实施方式1的屏蔽条件的设定例的表。
图3是实施方式1的屏蔽生成部的动作原理图。
图4是示出实施方式1的屏蔽周期、屏蔽期间和启动器屏蔽ID计数器的关系的图。
图5是实施方式1的关于通过屏蔽对象指定标志指定的启动器的时序图。
图6是示出实施方式1的屏蔽生成部的动作的流程图。
图7是示出实施方式2的屏蔽条件的设定例的表。
图8是实施方式3的屏蔽生成部的动作原理图。
图9是示出实施方式3的屏蔽周期、屏蔽期间和启动器屏蔽ID计数器的关系的图。
图10是示出实施方式3的屏蔽生成部的动作的流程图。
图11是示出一般的数据总线系统的结构的框图。
(附图标记说明)
100:总线通信系统;101:总线控制器;102:启动器;103:目标;104:总线;110:屏蔽生成部;111:屏蔽周期设定部;112:启动器屏蔽ID计数器;113:屏蔽期间设定部;114:屏蔽条件设定部;115:屏蔽对象指定标志设定部;120:总线控制部;201:CPU;202:存储器。
具体实施方式
以下,使用附图,说明本发明的实施方式。
实施方式1.
在本实施方式中,参照附图,说明为了打乱许可命令发行的定时、间隔(为了打乱针对总线的访问周期),通过将希望受理请求的启动器以外屏蔽某期间而提供不规则性的数据总线通信系统。
图1是示出可以将希望受理请求的启动器102以外屏蔽某期间的总线通信系统100的结构的框图。
在图1中,总线通信系统100具备总线控制器101、多个启动器102、至少1个目标103。总线控制器101、启动器102、目标103与总线104连接。
总线控制器101是在图11所示的总线控制器中附加了生成屏蔽信号的屏蔽生成部110,并对总线通信系统100进行控制。各启动器102向总线控制器101进行命令发行要求(即,要求信号的发送),对目标103发行命令。目标103对来自启动器102的命令进行处理。总线104选择1个来自启动器102的命令而驱动。
具体而言,启动器102以规定的周期,生成为了发行命令而要求总线104的使用的要求信号(request),并发送到总线控制器101。总线控制器101如果从启动器102接收到要求信号(request),则判断是否对该启动器102许可命令的发行、即是否许可总线104的使用。总线控制器101在判断为对该启动器102许可总线104的使用的情况下,向该启动器102发送许可信号(grant)。启动器102在以某周期从总线控制器101接收到许可信号(grant)时、即许可了总线104的使用时,向目标103发送指示规定处理的执行的命令信号(cmd)。目标103如果从启动器102接收到命令信号(cmd),则判断是否处理来自该启动器102的命令、即可否执行所指示的处理。目标103在判断为可以执行从该启动器102指示的处理的情况下,向该启动器102发送接受信号(accept)。另一方面,目标103在判断为无法执行从该启动器102指示的处理的情况下,向该启动器102发送重试信号(retry)。另外,也可以由总线控制器101判断是否使目标103执行从启动器102指示的处理,在判断为不使其执行该处理的情况下,向该启动器102发送重试信号(retry)。启动器102在接收到重试信号(retry)的情况下、即判断(识别)为在该目标103中该处理不被执行的情况下,在接下来以后的周期中从总线控制器101接收到许可信号(grant)时、即再次许可了总线104的使用时,向该目标103发送命令信号(cmd)。以后,反复同样的通信。
总线控制器101具备屏蔽生成部110、总线控制部120。
屏蔽生成部110为了打乱访问周期的间隔、访问周期,以某访问周期,生成将希望受理请求的启动器102以外屏蔽某期间的信号(屏蔽信号)。总线控制部120进行来自各启动器102的请求的优先顺序控制。即,总线控制部120通过按照规定的优先顺序,对发送了要求信号(request)的启动器102发送许可信号(grant),对该启动器102许可总线104的使用。屏蔽生成部110向至少1个启动器102发送屏蔽信号而使该启动器102屏蔽要求信号(request)(例如,不发送要求信号、或者发送作为要求信号没有意义的信号),从而控制为总线控制部120对该启动器102许可总线104的使用的定时成为非周期。即,屏蔽生成部110对由各启动器102生成的要求信号(request)进行屏蔽控制,以使从各启动器102发送要求信号(request)的定时成为非周期。另外,屏蔽生成部110也可以向总线控制部120发送屏蔽信号而使总线控制部120屏蔽来自至少1个启动器102的要求信号(request)(例如,忽略所接收到的要求信号、或者将所接收到的要求信号变换为没有意义的信号),从而控制为总线控制部120对该启动器102许可总线104的使用的定时成为非周期。即,屏蔽生成部110也可以通过总线控制部120对从各启动器102接收的要求信号(request)进行屏蔽控制,以使在总线控制部120的内部处理(或者检测)要求信号(request)的定时成为非周期。或者,屏蔽生成部110也可以向总线控制部120发送屏蔽信号而使总线控制部120屏蔽向至少1个启动器102的许可信号(grant)(例如,不发送许可信号、或者发送作为许可信号没有意义的信号),从而控制为总线控制部120对该启动器102许可总线104的使用的定时成为非周期。即,屏蔽生成部110也可以对通过总线控制部120生成的许可信号(grant)进行屏蔽控制,以使从总线控制部120发送许可信号(grant)的定时成为非周期。
屏蔽生成部110具备屏蔽周期设定部111、启动器屏蔽ID(标识符)计数器112、屏蔽期间设定部113、屏蔽条件设定部114、屏蔽对象指定标志设定部115。
屏蔽周期设定部111任意地设定进行屏蔽的定时(周期)。具体而言,屏蔽周期设定部111将对由各启动器102生成的要求信号(request)进行屏蔽控制的周期设定为屏蔽周期。启动器屏蔽ID计数器112任意地设定成为针对每个屏蔽周期变更的屏蔽对象的启动器102。具体而言,启动器屏蔽ID计数器112针对屏蔽周期设定部111设定的每个屏蔽周期,变更后述屏蔽条件设定部114设定的屏蔽条件。屏蔽期间设定部113任意地设定成为屏蔽对象的启动器102的屏蔽期间。即,屏蔽期间设定部113针对屏蔽周期设定部111设定的每个屏蔽周期,将屏蔽控制的时间设定为屏蔽期间。屏蔽条件设定部114针对屏蔽周期设定部111设定的每个屏蔽周期将成为屏蔽控制的对象的启动器102设定为屏蔽条件。然后,屏蔽条件设定部114对与启动器屏蔽ID计数器112对应的启动器102,进行由屏蔽期间设定部113设定的期间屏蔽信号的输出。屏蔽对象指定标志设定部115任意地设定使各启动器102的屏蔽成为有效还是无效。即,屏蔽对象指定标志设定部115针对每个启动器102设定是否作为屏蔽控制的对象。
此处,图2示出屏蔽条件的设定例。图2是如下例子:启动器102是5个,为了作为屏蔽条件制作各启动器102必需被许可1次的情形、全部不许可的情形、将启动器102每次许可3个的情形,将启动器屏蔽ID准备0至9,示出启动器屏蔽ID与进行屏蔽的启动器102的对应。屏蔽条件可以任意设定,优选与总线通信系统100的结构对应地适宜设定,而在本例子中如果设定相应于启动器屏蔽ID=0~5的条件,则可以应对各种结构。特别,如果设定相应于启动器屏蔽ID=0~4的条件,则可以提供通用性高的总线通信系统100。
总线通信系统100例如搭载于计算机中,总线通信系统100的总线控制器101通过计算机具备的CPU201(Central·Processing·Unit,中央处理单元)进行控制。CPU201使用计算机具备的ROM(Read·Only·Memory,只读存储器)、RAM(Random·Access·Memory,随机访问存储器)等存储器202来执行程序,进行例如屏蔽生成部110的屏蔽周期设定部111、屏蔽期间设定部113、屏蔽对象指定标志设定部115的设定。在如后所述将屏蔽条件设定部114安装为电路的情况下,可以通过程序任意地进行屏蔽周期设定部111、屏蔽期间设定部113、屏蔽对象指定标志设定部115的设定,从而易于进行适合于总线通信系统100的结构的屏蔽控制。
另外,在本实施方式的说明中说明为“~部”的部分既可以是“~电路”、“~装置”、“~机器”,而且也可以是“~步骤”、“~工序”、“~次序”、“~处理”。说明为“~部”的部分也可以通过存储器202中存储的固件实现。或者,也可以仅通过软件、或者仅通过元件·设备·基板·布线等硬件、或者通过软件与硬件的组合、进而通过与固件的组合来实现。固件和软件作为程序存储在存储器202中。该程序由CPU201读出,并由CPU201执行。即,程序使计算机作为在本实施方式的说明中叙述的“~部”而发挥功能。或者,使计算机执行在本实施方式的说明中叙述的“~部”的次序、方法。
接下来,使用图3、图4、图5,说明在图2例示的屏蔽条件的设定之下,屏蔽周期是Ta、启动器屏蔽ID是2、屏蔽期间是Tm、屏蔽对象指定标志使启动器A和启动器C成为有效时的动作。
图3是屏蔽生成部110的动作原理图。在图3中,启动器屏蔽ID是2、且屏蔽对象指定标志使启动器A和启动器C成为有效,所以屏蔽生成部110仅对启动器A输出屏蔽信号。
图4是示出屏蔽周期、屏蔽期间和启动器屏蔽ID计数器112的关系的图。在图4中,启动器屏蔽ID是2,所以根据图2的屏蔽条件,与其对应的启动器102是启动器C以外的所有启动器102。另一方面,屏蔽对象指定标志仅使启动器A和启动器C成为有效,所以在启动器屏蔽ID是2时,仅启动器A成为屏蔽对象。
图5是关于通过屏蔽对象指定标志指定的启动器A和启动器C的时序图。在图5中,(1)在屏蔽前(没有进行屏蔽的情况),启动器C从目标持续接收重试应答。(2)在屏蔽后(进行了屏蔽的情况),屏蔽期间Tm比启动器A的请求周期TreqA长的情况下,启动器A被屏蔽屏蔽期间Tm,从而持续接收到重试应答的启动器C被接受。(3)在屏蔽后(进行了屏蔽的情况),屏蔽期间Tm比启动器A的请求周期TreqA短的情况下,当屏蔽期间Tm重叠在启动器A的请求周期TreqA的开始时刻上时,启动器A被屏蔽屏蔽期间Tm,从而持续接收到重试应答的启动器C也被接受。另外,(2)、(3)的时序图既可以是示出在总线104上测量的信号值,也可以是示出在总线控制器101内部测量的信号值。在屏蔽生成部110对由各启动器102生成的要求信号(request)进行屏蔽控制,以使从各启动器102发送要求信号(request)的定时成为非周期的情况下,在总线104上测量的信号值和在总线控制器101内部测量的信号值也成为如(2)、(3)所示。另一方面,在屏蔽生成部110通过总线控制部120对从各启动器102接收的要求信号(request)进行屏蔽控制,以使在总线控制部120的内部处理(或者检测)要求信号(request)的定时成为非周期的情况下,即使在总线104上测量的信号值成为如(1)所示,在总线控制器101内部测量的信号值也成为如(2)、(3)所示。
以下,说明在总线控制器101中附加的屏蔽生成部110生成并输出用于打乱来自各启动器102的请求的发行定时的屏蔽信号的动作。
图6是示出总线控制器101的屏蔽生成部110输出屏蔽信号的一连串的动作的流程图。
在步骤S101中,屏蔽生成部110对用于检测屏蔽周期的屏蔽周期计数器、和针对每个屏蔽周期变更进行屏蔽的启动器102的启动器屏蔽ID计数器112进行复位,进入到步骤S102中。在步骤S102中,屏蔽生成部110开始屏蔽周期计数器的计数并进入到步骤S103中。在步骤S103中,屏蔽生成部110在屏蔽周期计数器与屏蔽周期一致的情况下,进入到步骤S104中。屏蔽生成部110在屏蔽周期计数器与屏蔽周期不一致的情况下,使屏蔽周期计数器递增计数。在步骤S104中,屏蔽生成部110使启动器屏蔽ID计数器112加1,输出与启动器屏蔽ID对应的启动器102的选择信号,对屏蔽周期计数器进行清零而开始再次计数,进入到步骤S105中。在步骤S105中,屏蔽生成部110开始屏蔽对象指定标志是有效、并且作为与启动器屏蔽ID对应的屏蔽对象被选择的启动器102的屏蔽,通过屏蔽期间计数器开始计数,进入到步骤S106中。在步骤S106中,屏蔽生成部110如果屏蔽期间计数器计数至屏蔽期间则解除屏蔽,如果尚未计数至屏蔽期间,则使屏蔽期间计数器加1并进入到步骤S107中。在步骤S107中,屏蔽生成部110解除屏蔽,再次进入到步骤S103中。
如上所述,根据本实施方式,在总线控制器101中附加屏蔽生成部110,屏蔽生成部110针对某周期的每一个,将成为屏蔽对象的启动器102屏蔽某期间,从而即使从多个启动器102同时或者交替进行了多个命令发行要求(即,要求信号(request)的发送),通过打乱来自各启动器102的命令发行要求(即,要求信号(request))的定时,也可以防止命令(cmd)的发行周期成为恒定,避免从目标103总是进行重试应答(retry)这样的状况。
如以上说明,在本实施方式中,提供一种总线通信系统100,具备:多个启动器102;1个以上的目标103,对来自启动器102的命令进行处理;以及总线控制器101,进行来自多个启动器102的请求的优先顺序控制,其特征在于,总线控制器101具有打乱来自各启动器102的请求的发行定时的屏蔽生成部110。屏蔽生成部110通过屏蔽来自启动器102的命令发行要求(即,要求信号(request)),可以打乱来自启动器102的命令发行要求(即,要求信号(request))的定时,避免起因于来自目标的重试(retry)的死锁等。
其特征在于,总线控制器101在屏蔽生成部110中,具有可以任意地设定进行屏蔽的定时的屏蔽周期设定部111。由此,可以任意地设定与系统对应的屏蔽周期。
其特征在于,总线控制器101在屏蔽生成部110中,具有针对每个屏蔽周期决定进行屏蔽的启动器102的屏蔽条件设定部114。由此,可以根据系统针对每个访问周期任意地设定屏蔽对象的启动器102。
其特征在于,总线控制器101在屏蔽生成部110中,具有针对每个屏蔽周期任意地决定屏蔽期间的屏蔽期间设定部113。由此,可以根据系统任意地设定成为屏蔽对象的启动器102的屏蔽期间。
其特征在于,总线控制器101在屏蔽生成部110中,具有决定使屏蔽控制成为有效或者无效的屏蔽对象指定标志设定部115。由此,可以根据系统任意地设定使各启动器102的屏蔽成为有效或者无效。
其特征在于,总线控制器101在屏蔽生成部110中,具有针对每个屏蔽周期变更屏蔽条件设定部114中的屏蔽条件的启动器屏蔽ID计数器112。由此,可以针对每个屏蔽周期任意地设定成为变更的屏蔽对象的启动器102。
这样,根据本实施方式,在产生了各启动器102同时或者交替发行多个请求、各启动器102被交替提供总线权、均匀地发行命令那样的情形的情况下,即使根据启动器102,想要访问的目标总是在来自其他启动器102的命令的处理中而每次进行重试、命令没有被受理的状态下,也通过打乱请求的发行定时,使命令要求被受理。
实施方式2.
对于本实施方式,主要说明与实施方式1的差异。
在实施方式1中,屏蔽条件设定部114只是将成为屏蔽控制的对象的启动器102的组合设定为屏蔽条件,但在本实施方式中,屏蔽条件设定部114针对命令信号(cmd)的每个种类将成为屏蔽控制的对象的启动器102设定为屏蔽条件。具体而言,屏蔽条件设定部114分成命令信号(cmd)是指示伴随数据总线中的读动作的处理的执行的情况、和命令信号(cmd)是指示伴随数据总线中的写动作的处理的执行的情况,将成为屏蔽控制的对象的启动器102的组合设定为屏蔽条件。另外,作为命令信号(cmd)的种类,也可以使用读/写以外的区分方法。例如,屏蔽条件设定部114也可以分成命令信号(cmd)是指示伴随数据总线中的单一传送(single transfer)动作的处理的执行的情况、和命令信号(cmd)是指示伴随数据总线中的脉冲串传送(burst transfer)动作的处理的执行的情况,将成为屏蔽控制的对象的启动器102的组合设定为屏蔽条件。
此处,图7示出屏蔽条件的设定例。图7示出用于各自独立地屏蔽读系统和写系统的命令发行要求(即,要求信号(request))的屏蔽条件设定。启动器屏蔽ID的0至9是屏蔽读系统的命令发行要求(即,要求信号(request))的屏蔽条件,启动器屏蔽ID的10至19是屏蔽写系统的命令发行要求(即,要求信号(request))的屏蔽条件。
在本实施方式中,关于屏蔽生成部110的结构、动作,与实施方式1相同,所以省略说明。
如上所述,根据本实施方式,通过屏蔽条件将屏蔽对象限定于启动器102的读以及写中的某一个(进而,也可以加上将读以及写这两方作为对象的屏蔽条件),从而屏蔽控制变得细致,在减少无用的屏蔽的同时,打乱来自各启动器102的命令发行要求(即,要求信号(request))的定时,可以防止命令(cmd)的发行周期成为恒定,避免从目标103总是进行重试应答(retry)这样的状况。
如以上说明,在本实施方式中,其特征在于,在屏蔽条件设定部114中,分别准备针对读或者写(或者读和写这两方)所指定的屏蔽条件,依次切换使用这些屏蔽条件。由此,可以使屏蔽对象细致地变化,所以可以避免进行所需以上的屏蔽这样的事态。
实施方式3.
对于本实施方式,主要说明与实施方式1的差异。
在实施方式1中,由屏蔽期间设定部113设定的屏蔽期间不依赖于屏蔽条件而是通用的,但在本实施方式中,针对每个启动器屏蔽ID设定屏蔽期间。
图8是设定与启动器屏蔽ID对应的屏蔽期间Tm0至Tm9中的某一个的屏蔽生成部110的动作原理图。在图8中,启动器屏蔽ID是2,所以在屏蔽期间设定部113中设定屏蔽期间Tm2。
图9是示出针对每个启动器屏蔽ID设定屏蔽期间的情况下的屏蔽周期、屏蔽期间和启动器屏蔽ID计数器112的关系的图。在图9中,在启动器屏蔽ID是2时,屏蔽期间成为Tm2。这样,针对每个屏蔽周期,根据启动器屏蔽ID,屏蔽期间产生变化。
以下,说明在总线控制器101中附加的屏蔽生成部110生成并输出用于打乱来自各启动器102的请求的发行定时的屏蔽信号的动作。
图10是示出总线控制器101的屏蔽生成部110输出屏蔽信号的一连串的动作的流程图。
步骤S201至步骤S204与图6的步骤S101至步骤S104相同,所以省略说明。在步骤S205中,屏蔽生成部110开始屏蔽对象指定标志有效、并且作为与启动器屏蔽ID对应的屏蔽对象被选择的启动器102的屏蔽,对屏蔽期间计数器设定针对每个启动器屏蔽ID所准备的屏蔽期间并开始计数,进入到步骤S206中。步骤S206和步骤S207与图6的步骤S106和步骤S107相同,所以省略说明。
如上所述,根据本实施方式,通过针对每个启动器屏蔽ID设定屏蔽期间,可以细致地进行屏蔽控制,在减少无用的屏蔽的同时打乱来自各启动器102的命令发行要求(即,要求信号(request))的定时,可以防止命令(cmd)的发行周期成为恒定,可以避免从目标103总是进行重试应答(retry)这样的状况。
以上,说明了本发明的实施方式,但也可以组合实施它们中的2个以上的实施方式。或者,也可以部分性地实施它们中的1个实施方式。或者,也可以部分性地组合实施它们中的2个以上的实施方式。
Claims (10)
1.一种总线控制器,用于控制总线通信系统,在该总线通信系统中,与总线连接的多个启动器分别在许可了总线的使用时向与总线连接的目标发送用于指示规定的处理的执行的命令信号,在判断为在该目标中该处理不被执行的情况下,在再次许可了总线的使用时向该目标发送命令信号,该总线控制器的特征在于,具备:
总线控制部,按照规定的优先顺序,对各启动器许可总线的使用;以及
屏蔽生成部,进行控制,使得所述总线控制部对至少一个启动器许可总线的使用的定时为非周期。
2.根据权利要求1所述的总线控制器,其特征在于,
各启动器以规定的周期生成并发送对所述总线控制部要求总线的使用的要求信号,
所述屏蔽生成部对由各启动器生成的要求信号进行屏蔽控制,使得从各启动器发送要求信号的定时为非周期。
3.根据权利要求2所述的总线控制器,其特征在于,
所述屏蔽生成部具备屏蔽周期设定部,该屏蔽周期设定部将对各启动器生成的要求信号进行屏蔽控制的周期设定为屏蔽周期。
4.根据权利要求3所述的总线控制器,其特征在于,
所述屏蔽生成部还具备屏蔽条件设定部,该屏蔽条件设定部针对所述屏蔽周期设定部设定的每个屏蔽周期,将成为屏蔽控制的对象的启动器设定为屏蔽条件。
5.根据权利要求4所述的总线控制器,其特征在于,
所述屏蔽生成部还具备启动器屏蔽ID(标识符)计数器,该启动器屏蔽ID(标识符)计数器针对所述屏蔽周期设定部设定的每个屏蔽周期,变更所述屏蔽条件设定部设定的屏蔽条件。
6.根据权利要求4所述的总线控制器,其特征在于,
所述屏蔽条件设定部针对每个命令信号的种类,将成为屏蔽控制的对象的启动器设定为屏蔽条件。
7.根据权利要求3所述的总线控制器,其特征在于,
所述屏蔽生成部还具备屏蔽期间设定部,该屏蔽期间设定部针对所述屏蔽周期设定部设定的每个屏蔽周期,将进行屏蔽控制的时间设定为屏蔽期间。
8.根据权利要求3所述的总线控制器,其特征在于,
所述屏蔽生成部还具备屏蔽对象指定标志设定部,该屏蔽对象指定标志设定部针对每个启动器设定是否作为屏蔽控制的对象。
9.一种总线通信系统,将多个启动器和至少一个目标连接到总线,该总线通信系统的特征在于,
各启动器在许可了总线的使用时向目标发送用于指示规定的处理的执行的命令信号,在判断为在该目标中该处理不被执行的情况下,在再次许可了总线的使用时向该目标发送命令信号,
在所述总线通信系统中,还将总线控制器连接到总线,
该总线控制器具备:
总线控制部,按照规定的优先顺序,对各启动器许可总线的使用;以及
屏蔽生成部,进行控制,使得所述总线控制部对至少一个启动器许可总线的使用的定时成为非周期。
10.一种总线控制方法,用于控制总线通信系统,在该总线通信系统中,与总线连接的多个启动器分别在许可了总线的使用时向与总线连接的目标发送用于指示规定的处理的执行的命令信号,在判断为在该目标中该处理不被执行的情况下,在再次许可了总线的使用时向该目标发送命令信号,该总线控制方法的特征在于,
按照规定的优先顺序,对各启动器许可总线的使用,
进行控制,使得在所述许可中对至少一个启动器许可总线的使用的定时为非周期。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2008/064982 WO2010021054A1 (ja) | 2008-08-22 | 2008-08-22 | バスコントローラ及びバス通信システム及びバス制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102124453A true CN102124453A (zh) | 2011-07-13 |
CN102124453B CN102124453B (zh) | 2014-08-13 |
Family
ID=41706950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200880130776.8A Expired - Fee Related CN102124453B (zh) | 2008-08-22 | 2008-08-22 | 总线控制器、总线通信系统以及总线控制方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8527682B2 (zh) |
EP (1) | EP2320326B1 (zh) |
JP (1) | JP5127927B2 (zh) |
CN (1) | CN102124453B (zh) |
TW (1) | TWI490697B (zh) |
WO (1) | WO2010021054A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103870415A (zh) * | 2012-12-13 | 2014-06-18 | 德州仪器公司 | 用于在总线上执行事务的方法及系统 |
CN106951391A (zh) * | 2017-02-15 | 2017-07-14 | 合肥芯荣微电子有限公司 | 一种芯片内点对点互连总线访问屏蔽系统和方法 |
US10198382B2 (en) | 2012-12-13 | 2019-02-05 | Texas Instruments Incorporated | 12C bus controller slave address register and command FIFO buffer |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2856681B2 (ja) | 1994-01-27 | 1999-02-10 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 外部事象を処理する方法およびシステム |
JP5625766B2 (ja) * | 2010-11-08 | 2014-11-19 | ソニー株式会社 | アービトレーション回路、および、その制御方法 |
US9183904B2 (en) * | 2014-02-07 | 2015-11-10 | Micron Technology, Inc. | Apparatuses, memories, and methods for facilitating splitting of internal commands using a shared signal path |
JP6187508B2 (ja) * | 2015-03-09 | 2017-08-30 | 日本電気株式会社 | 制御装置、バス回路、方法、及び、プログラム |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0553979A (ja) * | 1991-08-29 | 1993-03-05 | Nec Eng Ltd | 優先順位判定回路 |
JPH11184805A (ja) * | 1997-12-24 | 1999-07-09 | Ricoh Co Ltd | バスシステム |
US20060248250A1 (en) * | 2005-04-14 | 2006-11-02 | Soujanna Sarkar | Software Programmable Dynamic Arbitration Scheme |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0537899B1 (en) | 1991-09-27 | 1999-12-15 | Sun Microsystems, Inc. | Bus arbitration architecture incorporating deadlock detection and masking |
JPH06337843A (ja) | 1993-05-28 | 1994-12-06 | Fujitsu Ltd | データ転送制御方法 |
CA2140685A1 (en) * | 1994-01-28 | 1995-07-29 | Randy M. Bonella | Bus master arbitration circuitry having improved prioritization |
EP0676696B1 (en) | 1994-04-06 | 1999-01-20 | Advanced Micro Devices, Inc. | Parallel port circuits in computer systems |
EP0848332B1 (en) | 1996-12-13 | 2004-06-02 | Bull S.A. | Unit for arbitration of access to a bus of a multiprocessor system with retry ability |
JPH11345198A (ja) * | 1998-06-03 | 1999-12-14 | Nec Corp | バスマスタ機構およびその制御方法 |
EP1096387B1 (en) | 1999-10-26 | 2012-10-10 | Bull S.A.S. | An arbitration unit for a bus |
JP2002149480A (ja) * | 2000-11-16 | 2002-05-24 | Matsushita Electric Ind Co Ltd | 排他制御方法 |
JP3832733B2 (ja) | 2002-01-17 | 2006-10-11 | シャープ株式会社 | ポーリング装置および通信装置 |
JP2003281083A (ja) | 2002-03-27 | 2003-10-03 | Sanyo Electric Co Ltd | バスコントロール回路 |
TWI258081B (en) | 2002-04-04 | 2006-07-11 | Via Tech Inc | Arbitrating method and arbiter for bus grant |
US6973520B2 (en) | 2002-07-11 | 2005-12-06 | International Business Machines Corporation | System and method for providing improved bus utilization via target directed completion |
US7096289B2 (en) * | 2003-01-16 | 2006-08-22 | International Business Machines Corporation | Sender to receiver request retry method and apparatus |
US7062582B1 (en) * | 2003-03-14 | 2006-06-13 | Marvell International Ltd. | Method and apparatus for bus arbitration dynamic priority based on waiting period |
US7467245B2 (en) | 2005-07-22 | 2008-12-16 | Cisco Technology, Inc. | PCI arbiter |
-
2008
- 2008-08-22 JP JP2010525539A patent/JP5127927B2/ja not_active Expired - Fee Related
- 2008-08-22 EP EP08809204.4A patent/EP2320326B1/en not_active Not-in-force
- 2008-08-22 CN CN200880130776.8A patent/CN102124453B/zh not_active Expired - Fee Related
- 2008-08-22 WO PCT/JP2008/064982 patent/WO2010021054A1/ja active Application Filing
- 2008-08-22 US US13/056,529 patent/US8527682B2/en not_active Expired - Fee Related
- 2008-09-18 TW TW097135745A patent/TWI490697B/zh not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0553979A (ja) * | 1991-08-29 | 1993-03-05 | Nec Eng Ltd | 優先順位判定回路 |
JPH11184805A (ja) * | 1997-12-24 | 1999-07-09 | Ricoh Co Ltd | バスシステム |
US20060248250A1 (en) * | 2005-04-14 | 2006-11-02 | Soujanna Sarkar | Software Programmable Dynamic Arbitration Scheme |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103870415A (zh) * | 2012-12-13 | 2014-06-18 | 德州仪器公司 | 用于在总线上执行事务的方法及系统 |
US10198382B2 (en) | 2012-12-13 | 2019-02-05 | Texas Instruments Incorporated | 12C bus controller slave address register and command FIFO buffer |
CN103870415B (zh) * | 2012-12-13 | 2019-02-19 | 德州仪器公司 | 用于在总线上执行事务的方法及系统 |
CN106951391A (zh) * | 2017-02-15 | 2017-07-14 | 合肥芯荣微电子有限公司 | 一种芯片内点对点互连总线访问屏蔽系统和方法 |
CN106951391B (zh) * | 2017-02-15 | 2020-02-11 | 合肥芯荣微电子有限公司 | 一种芯片内点对点互连总线访问屏蔽系统和方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI490697B (zh) | 2015-07-01 |
CN102124453B (zh) | 2014-08-13 |
TW201009593A (en) | 2010-03-01 |
JP5127927B2 (ja) | 2013-01-23 |
EP2320326A1 (en) | 2011-05-11 |
JPWO2010021054A1 (ja) | 2012-01-26 |
WO2010021054A1 (ja) | 2010-02-25 |
US20110179206A1 (en) | 2011-07-21 |
US8527682B2 (en) | 2013-09-03 |
EP2320326A4 (en) | 2013-05-22 |
EP2320326B1 (en) | 2015-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102124453B (zh) | 总线控制器、总线通信系统以及总线控制方法 | |
JP4531773B2 (ja) | Dmaデバイス用リアルタイムデバッグサポート及びその方法 | |
CN100593777C (zh) | 存取仲裁装置和可仲裁条件验证装置 | |
US20160062930A1 (en) | Bus master, bus system, and bus control method | |
EP1160670A1 (en) | Bus bridge with performance monitor | |
CN103119536A (zh) | 处理节点的动态性能控制 | |
US20020161956A1 (en) | Memory control device and LSI | |
US7096289B2 (en) | Sender to receiver request retry method and apparatus | |
US20070067527A1 (en) | Data transfer bus system connecting a plurality of bus masters | |
KR20160047484A (ko) | 주변 장치들로부터 하나의 와이어로의 irq 라인들의 수를 최소화하는 방법 | |
JP4846482B2 (ja) | バスアービトレーション装置 | |
CN100524242C (zh) | 集成电路及其测试和诊断方法和计算机系统用的测试方法 | |
US20010023392A1 (en) | Abnormality detection device for detecting an abnormality in a communication bus | |
CN107797897A (zh) | 包括主设备和从设备的系统以及该系统的操作方法 | |
KR100455396B1 (ko) | 마스터 블록들의 우선 순위를 결정하는 파라미터 발생회로 및 파라미터 발생 방법. | |
EP1761856B1 (en) | Computer system and method for queuing interrupt messages in a device coupled to a parallel communications bus | |
CN103765394B (zh) | 信息处理装置和调度方法 | |
KR101087177B1 (ko) | 리퀘스트 순서 제어 시스템, 리퀘스트 순서 제어 방법 및 리퀘스트 순서 제어 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체 | |
WO2009101900A1 (ja) | 性能最適化システム、方法及びプログラム | |
US20040117530A1 (en) | Avoidance of extended bus occupancy through simple control operation | |
JP4504737B2 (ja) | パフォーマンス・モニタ回路 | |
US20050172061A1 (en) | Device controller | |
JP4861270B2 (ja) | 演算処理装置及び演算処理装置の制御方法 | |
JP3403932B2 (ja) | データ入出力装置 | |
JPH0844661A (ja) | 情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140813 Termination date: 20190822 |