JPH11345198A - バスマスタ機構およびその制御方法 - Google Patents

バスマスタ機構およびその制御方法

Info

Publication number
JPH11345198A
JPH11345198A JP15468298A JP15468298A JPH11345198A JP H11345198 A JPH11345198 A JP H11345198A JP 15468298 A JP15468298 A JP 15468298A JP 15468298 A JP15468298 A JP 15468298A JP H11345198 A JPH11345198 A JP H11345198A
Authority
JP
Japan
Prior art keywords
retry
transaction
cycles
bus
average value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15468298A
Other languages
English (en)
Inventor
Naotaka Nakamura
尚貴 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15468298A priority Critical patent/JPH11345198A/ja
Publication of JPH11345198A publication Critical patent/JPH11345198A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】 【課題】 バストラフィックや転送先の状況に応じて、
最適なリトライ間隔を設定する。 【解決手段】 バスのI/O部であるバス制御部と、バ
ス制御部からの信号を受けて、トランザクションの開始
から終了までのリトライサイクル数を測定するウェイト
カウンタと、トランザクションおよびディスティネーシ
ョン種別ごとにトランザクションの開始から終了までの
リトライサイクル数を保持するリトライサイクル情報レ
ジスタと、リトライサイクル情報レジスタに保持したリ
トライサイクルの平均値を求める平均値算出部と、平均
値算出部で求めたリトライサイクルの平均値がセットさ
れるリトライインターバルカウンタとを具備し、バス制
御部は、アドレス/コマンド出力部からのトランザクシ
ョン情報について、リトライインターバルカウンタにセ
ットされたリトライサイクルの平均値に応じてリトライ
する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、バストラフィック
やバス転送状況に応じてトランザクションおよびターゲ
ット種別に、トランザクションのリトライ間隔を設定す
るバスマスタ機構に関する。
【0002】
【従来の技術】従来のバス制御装置としては、特開平6
−83725号公報に記載されているものがある。これ
は、バスマスタから出力されるアドレスおよび制御信号
を入力し、入力をデコードしてメモリおよびI/O領域
へ制御信号を生成するアドレスデコード部と、バスサイ
クルリトライの許容回数を示すリトライレジスタと、リ
トライレジスタの値を初期値とし、リトライが連続して
発生した場合にはリトライレジスタの値を減算してバス
サイクルが正常終了した場合にはリトライレジスタの値
を再設定するリトライカウンタと、メモリおよびI/O
の実装領域を記憶するメモリマップレジスタと、メモリ
マップレジスタの出力を入力して設定された以外の領域
に対してバスサイクルが起動された場合にはアドレスデ
コード部でバスサイクルの異常終了を判別しリトライカ
ウンタによってリトライレジスタに設定された回数以内
のリトライはバスマスタに対してバスリトライを要求
し、リトライレジスタに設定された回数のリトライを繰
り返した場合にはバスマスタに正常終了を通知するとと
もに割込み処理要求を出力するリトライ制御部とから構
成され、未実装のアドレスが指定されるバスサイクルの
未実装領域アクセスエラーが発生した際に、バス制御装
置においてあらかじめ設定された回数だけバスサイクル
のリトライ起動を要求し、設定された回数を越えてリト
ライが行われた場合には割込み要求を行なうことによっ
て、バスマスタ側に論理回路を追加することなく、回避
可能なバスエラーの発生を防止するものである。
【0003】
【発明が解決しようとする課題】上述した特開平6−8
3725号公報に記載されたものは、バスサイクルの未
実装領域アクセスエラーが発生した際に、リトライレジ
スタからリトライカウンタにあらかじめ設定されたリト
ライ回数だけしかセットされないので、バスエラー発生
時にしか対処できず、最適なリトライ間隔をトランザク
ション種別ごとに、しかもダイナミックにセットできな
いという問題点があった。
【0004】本発明は上述したような従来の技術が有す
る問題点に鑑みなされたものであって、バストラフィッ
ク転送先の状態に応じて、トランザクションのリトライ
間隔をダイナミックに変更して、バス実行転送性能の低
下を極小化することを目的とする。
【0005】
【課題を解決するための手段】上記の問題点を解決する
ため、バスのI/O部であるバス制御部と、バス制御部
からの信号を受けて、トランザクションの開始から終了
までのリトライサイクル数を測定するウェイトカウンタ
と、トランザクションおよびディスティネーション種別
ごとにトランザクションの開始から終了までのリトライ
サイクル数を保持するリトライサイクル情報レジスタ
と、リトライサイクル情報レジスタに保持したリトライ
サイクルの平均値を求める平均値算出部と、平均値算出
部で求めたリトライサイクルの平均値がセットされるリ
トライインターバルカウンタと、トランザクション開始
時にバス制御部にトランザクション情報を出力するアド
レス/コマンド出力部とを具備し、バス制御部は、ウェ
イトカウンタへトランザクション種別およびトランザク
ションの開始、終了の通知およびバスからリトライ通知
を受けた場合には、リトライインターバルカウンタに設
定されたリトライサイクル数経過後に、再度、トランザ
クションを発行することを特徴とする。
【0006】また、リトライサイクル情報レジスタは、
トランザクションおよびディスティネーション種別ごと
にトランザクションの開始から終了までのサイクル数を
保持し、バスからリトライ応答を受けた場合にトランザ
クションを再発行する間隔となるサイクル数の平均値を
保持することを特徴とする。
【0007】また、平均値算出部は、リトライサイクル
情報レジスタに保持されたトランザクションおよびディ
スティネーション種別ごとのトランザクションの開始か
ら終了までのサイクル数の平均値を求めることを特徴と
する。
【0008】また、バスのI/O部であるバス制御部
と、バス制御部からの信号を受けて、トランザクション
の開始から終了までのリトライサイクル数を測定するウ
ェイトカウンタと、トランザクションおよびディスティ
ネーション種別ごとにトランザクションの開始から終了
までのリトライサイクル数を保持するリトライサイクル
情報レジスタと、リトライサイクル情報レジスタに保持
したリトライサイクルの平均値を求める平均値算出部
と、平均値算出部で求めたリトライサイクルの平均値が
セットされるリトライインターバルカウンタと、トラン
ザクション開始時にバス制御部にトランザクション情報
を出力するアドレス/コマンド出力部と、を具備し、バ
ス制御部は、ウェイトカウンタへトランザクション種別
およびトランザクションの開始、終了の通知およびバス
からリトライ通知を受けた場合には、リトライインター
バルカウンタに設定されたリトライサイクル数経過後
に、再度、トランザクションを発行するバスマスタ機構
のサイクル数の測定方法であって、バス制御部からウェ
イトカウンタへトランザクション種別およびトランザク
ション開始を送出する第1のステップと、バス制御部か
ら受け取ったトランザクションのサイクル数を測定する
第2のステップと、バス制御部からウェイトカウンタへ
トランザクション終了が送出されたかどうか判断し、ト
ランザクション終了が送出されなかった場合には、第2
のステップに戻る第3のステップと、第2のステップで
トランザクション終了が送出された場合には、測定した
サイクル数をリトライサイクル情報レジスタにセットす
る第4のステップと、を含むことを特徴とする。
【0009】また、バスのI/O部であるバス制御部
と、バス制御部からの信号を受けて、トランザクション
の開始から終了までのリトライサイクル数を測定するウ
ェイトカウンタと、トランザクションおよびディスティ
ネーション種別ごとにトランザクションの開始から終了
までのリトライサイクル数を保持するリトライサイクル
情報レジスタと、リトライサイクル情報レジスタに保持
したリトライサイクルの平均値を求める平均値算出部
と、平均値算出部で求めたリトライサイクルの平均値が
セットされるリトライインターバルカウンタと、トラン
ザクション開始時にバス制御部にトランザクション情報
を出力するアドレス/コマンド出力部と、を具備し、バ
ス制御部は、ウェイトカウンタへトランザクション種別
およびトランザクションの開始、終了の通知およびバス
からリトライ通知を受けた場合には、リトライインター
バルカウンタに設定されたリトライサイクル数経過後
に、再度、トランザクションを発行するサイクル数の平
均値の算出方法であって、リトライサイクル情報レジス
タから平均値算出部にサイクル数を送出する第1のステ
ップと、平均値算出部でサイクル数の平均値を算出する
第2のステップと、平均値算出部でサイクル数の平均値
の算出が終了したかどうか判断し、平均値の算出が終了
していない場合には、第2のステップに戻る第3のステ
ップと、第3のステップでサイクル数の平均値の算出が
終了した場合には、リトライサイクル情報レジスタにサ
イクル数の平均値をセットする第4のステップと、を含
むことを特徴とする。
【0010】また、バスのI/O部であるバス制御部
と、バス制御部からの信号を受けて、トランザクション
の開始から終了までのリトライサイクル数を測定するウ
ェイトカウンタと、トランザクションおよびディスティ
ネーション種別ごとにトランザクションの開始から終了
までのリトライサイクル数を保持するリトライサイクル
情報レジスタと、リトライサイクル情報レジスタに保持
したリトライサイクルの平均値を求める平均値算出部
と、平均値算出部で求めたリトライサイクルの平均値が
セットされるリトライインターバルカウンタと、トラン
ザクション開始時にバス制御部にトランザクション情報
を出力するアドレス/コマンド出力部と、を具備し、バ
ス制御部は、ウェイトカウンタへトランザクション種別
およびトランザクションの開始、終了の通知およびバス
からリトライ通知を受けた場合には、リトライインター
バルカウンタに設定されたリトライサイクル数経過後
に、再度、トランザクションを発行するリトライサイク
ル情報のセット方法であって、トランザクションを開始
する第1のステップと、バス制御部がアドレス/コマン
ド出力部からトランザクション情報を取得する第2のス
テップと、リトライサイクル情報レジスタおよび平均値
算出部を経てリトライインターバルカウンタにサイクル
数をセットする第3のステップと、を含むことを特徴と
する。
【0011】また、バスのI/O部であるバス制御部
と、バス制御部からの信号を受けて、トランザクション
の開始から終了までのリトライサイクル数を測定するウ
ェイトカウンタと、トランザクションおよびディスティ
ネーション種別ごとにトランザクションの開始から終了
までのリトライサイクル数を保持するリトライサイクル
情報レジスタと、リトライサイクル情報レジスタに保持
したリトライサイクルの平均値を求める平均値算出部
と、平均値算出部で求めたリトライサイクルの平均値が
セットされるリトライインターバルカウンタと、トラン
ザクション開始時にバス制御部にトランザクション情報
を出力するアドレス/コマンド出力部と、を具備し、バ
ス制御部は、ウェイトカウンタへトランザクション種別
およびトランザクションの開始、終了の通知およびバス
からリトライ通知を受けた場合には、リトライインター
バルカウンタに設定されたリトライサイクル数経過後
に、再度、トランザクションを発行するバスマスタ機構
の動作方法であって、バス制御部からバスへトランザク
ションを発行する第1のステップと、第1のステップで
発行したトランザクションが成功したかどうか判断し、
トランザクションが成功した場合には、トランザクショ
ンを終了する第2のステップと、第2のステップでトラ
ンザクションが失敗した場合には、バス制御部がバスか
らリトライ応答を受け取る第3のステップと、リトライ
インターバルカウンタにセットしたサイクル数をカウン
トする第4のステップと、リトライインターバルカウン
タにセットしたサイクル数が経過したかどうか判断し、
サイクル数が経過していない場合には、第4のステップ
に戻る第5のステップと、第4のステップでサイクル数
が経過した場合に、バス制御部からバスへトランザクシ
ョンを再発行する第6のステップと、を含むことを特徴
とする。
【0012】上記のような構成をとることにより、本発
明においては、バストラフィックの輻輳状況や転送先の
状態に応じてトランザクションおよびディティネーショ
ンごとの最適なリトライ間隔をダイナミックに設定され
ているので、リトライ応答の頻発やアイドルサイクルの
増加によるバス実行転送性能低下を最小限に抑えること
ができる。
【0013】
【発明の実施の形態】次に、本発明の実施例を図面を参
照して説明する。
【0014】図1は、本発明の第1の実施例の構成を示
すブロック図である。
【0015】本実施例は、トランザクションおよびトラ
ンザクションを発行する宛先となるディスティネーショ
ンごとに自ら開始するトランザクションの開始から終了
までの数回分のウェイトサイクル数(以下、サイクル数
と略す)の平均値を求めて、これをリトライサイクル
(リトライ間隔)とするものである。
【0016】図1に示すように、バス8のI/O部であ
るバス制御部7と、バス制御部7からの信号を受けて、
トランザクションの開始から終了までのサイクル数を測
定するウェイトカウンタ5と、トランザクションおよび
ディスティネーション種別ごとにトランザクションの開
始から終了までのサイクル数を保持するリトライサイク
ル情報レジスタ3と、リトライサイクル情報レジスタ3
に保持したリトライサイクルの平均値を求める平均値算
出部2と、平均値算出部2で求めたリトライサイクルの
平均値がセットされるリトライインターバルカウンタ4
と、トランザクション開始時にバス制御部7に保持され
るトランザクション情報を取得するアドレス/コマンド
出力部6とからバスマスタ機構1が構成される。
【0017】なお、トランザクションとは、一般に、端
末のユーザが中央処理装置にサービスを要求する処理単
位のことであり、通常、マスタファイル等の追加、更
新、削除等を指す。しかし、トランザクションはこれに
限定されず、図2に示すように、データベース20や、
分散処理システム、オンラインシステム10との処理を
も意味する。
【0018】図3は、バス制御部7とバス8との間でや
りとりされるトランザクションの開始から終了までのシ
ーケンスを示す図である。
【0019】トランザクションが発行されて何らかの誤
りが検出されたために、入出力命令が不成功に終わった
場合、繰り返しこれらの命令を実行しようと試みること
をリトライ(再試行)という。バストランザクションは
バス制御部7からバス8に発行され、バス8を経由して
目的のディスティネーションに送られる。図3に示すよ
うに、バス制御部7からバス8に1回目のトランザクシ
ョン300が発行されて何らかの異常が発生した場合に
は、バス8からバス制御部7に1回目のリトライ応答3
01が返される。そして、バス8からのリトライ応答3
01を受けてバス制御部8から2回目の同一のトランザ
クション302が再発行される。しかし、バス8から再
び2回目のリトライ応答303が返されれば、バス制御
部7はトランザクションが成功するまで、トランザクシ
ョンを試みるか、例えば、中断キー等を押してトランザ
クションの実行を中止する。そして、運よくトランザク
ションが正常に終了すると、バス8からバス制御部7に
トランザクション成功(レディ応答)304が返され
る。
【0020】本実施例では、これらのトランザクション
をデータベース、オンライン等のディティネーション別
に数回分のトランザクションの開始から終了までに要し
たサイクル数の平均値をとって、このサイクル数をトラ
ンザクションが失敗したときのリトライ間隔として採用
している。
【0021】例えば、図4(a)と図4(b)は、ディ
スティネーション別にトランンザクションのリトライサ
イクル数を求める方法を示す図である。
【0022】図4(a)に示すように、例えば、トラン
ザクションの開始から終了までに要したサイクル数が、
トランザクションTxn400が8サイクル、Txn4
01がサイクル、Txn402が4サイクル、Txn4
03が6サイクル、Txn404が3サイクルだとする
と、Txn400〜Txn404までの合計は28サイ
クルになり、これをトランザクション数5で割ると、
5.6になる。これがトランザクションTxn400〜
Txn404の平均リトライサイクル数である。図の右
側のd2,d1…がそのトランザクションが発行された
ディスティネーションである。
【0023】同じように、図4(b)に示すように、例
えば、トランザクションの開始から終了までに要したサ
イクル数が、Txn405が3サイクル、Txn406
が7サイクル、Txn407が8サイクル、Txn40
8が5サイクル、Txn409が4サイクルだとする
と、Txn405〜Txn409までの合計は27サイ
クルになり、これを全体のトランザクション数5で割る
と、5.4になる。これがトランザクションTxn40
5〜Txn409の平均リトライサイクル数である。
【0024】なお、平均サイクル数が計算時に割り切れ
ず端数が出た場合には、端数が切り捨てられる。
【0025】図5は、リトライサイクル情報レジスタ3
の内部構成を示す概念図である。図5に示すように、リ
トライサイクル情報レジスタ3にトランザクションのT
xn400〜Txn40nのリトライサイクル数がディ
スティネーションd0〜d4ごとに格納される。
【0026】本実施例は、リトライサイクル情報レジス
タ3にセットされたリトライサイクル情報に基づいて動
作を行うもので、リトライサイクル情報はあらかじめ測
定されたサイクル数の平均値から求められる。
【0027】本実施例の動作について、まず上記のサイ
クル数の測定、平均値の算出およびリトライサイクル情
報のセットについて詳細に説明する。
【0028】(1)サイクル数の測定 図6(a)は、サイクル数測定に必要となる要部構成に
おけるデータの流れを示す図、図6(b)は、その動作
を示すフローチャートである。
【0029】ウェイトカウンタ5で測定したトランザク
ションの開始から終了までのトランザクションのサイク
ル数がリトライサイクル情報レジスタ3にディティネー
ションd0〜d4ごとにセットされる。
【0030】バス制御部7からウェイトカウンタ5にト
ランザクション種別とトランザクション開始を送出する
(ステップS100)。ステップS100で、ウェイト
カウンタ5がトランザクション開始を受け取ると、トラ
ンザクションのサイクル数を測定する(ステップS10
1)。バス制御部7からウェイトカウンタ5にトランザ
クション終了が送出されたかどうかバス制御部7が判断
し(ステップS102)、まだ、送出されていない場合
には、ステップS101に戻ってサイクル数のカウント
を続け、送出された場合には、測定されたサイクル数を
リトライサイクル情報レジスタ3にセットされる(ステ
ップS103)。
【0031】(2)平均値算出 図7(a)は、平均値算出に必要となる要部におけるデ
ータの流れを示す図、図7(b)はその動作を示すフロ
ーチャートである。
【0032】リトライサイクル情報レジスタ3には、ト
ランザクションおよびディスティネーション別に数回分
のトランザクションの開始から終了までのサイクル数
と、平均値算出部2で求めたサイクル数の平均値が保持
される。
【0033】リトライサイクル情報レジスタ3に保持さ
れたサイクル数を平均値算出部2に送出する(ステップ
S200)。平均値算出部2でサイクル数の平均値を算
出する(ステップS201)。平均値の算出が終了した
かどうかバス制御部7が判断し、終了していなければ、
ステップS201に戻って平均値の算出を続ける(ステ
ップS202)。
【0034】(3)リトライサイクル情報のセット 図8(a)は、リトライサイクル情報セットに必要とな
る要部におけるデータの流れを示す図、図8(b)は、
その動作を示すフローチャートである。
【0035】リトライサイクル情報はトランザクション
を開始すると、リトライインターバルカウンタ4にセッ
トされる。リトライサイクル情報とは、トランザクショ
ンおよびディスティネーションごとのリトライサイクル
数から成る情報である。
【0036】トランザクションを開始する(ステップS
300)。バス制御部7がアドレス/コマンド出力部6
からリトライサイクル情報を取得する(ステップS30
1)。トランザクションおよびディステネーション別の
リトライサイクル情報をリトライサイクル情報レジスタ
3から平均値算出部2を経てリトライインターバルカウ
ンタ4にセットされる(ステップS302)。
【0037】上記のように、サイクル数が測定、サイク
ル数の平均値が算出およびリトライサイクル情報レジス
タがセットされる。続いて、バスマスタ機構1の動作を
詳細に説明する。なお、バスマスタ機構1の動作は、ト
ランザクションのリトライサイクルがセットされた後の
2回目以降の動作であると想定して説明する。
【0038】(4)バスマスタ機構の動作 図9(a)は、バスマスタ機構1動作に必要となる要部
におけるデータの流れを示す図、図9(b)はその動作
を示すフローチャートである。
【0039】バス制御部7からバス8にトランザクショ
ンを発行する(ステップS400)。バス制御部7がト
ランザクションが成功したかどうか判断し、成功したの
であれば、トランザクションを終了する(ステップS4
01)。ステップS401で、トランザクションが失敗
した場合には、バス8から再試行をうながすリトライ要
求を受け取り(ステップS402)、リトライインター
バルカウンタ4にセットされたサイクル数をカウントす
る(ステップS404)。バス制御部7がサイクル数が
経過したかどうか判断して、まだ経過していない場合に
は、ステップS403に戻ってサイクル数のカウントを
続ける(ステップS404)。ステップS404で、サ
イクル数が経過した場合には、バス制御部7からバス8
に同一のトランザクションを再発行する(ステップS4
05)。
【0040】図10は、本発明の第2の実施例の構成を
示す図である。
【0041】本実施例は、リトライサイクルの決定をト
ランザクションの最新のサイクル数だけを参照して決定
するものである。図10に示すように、最新のサイクル
数だけを参照するので、第1の実施例と異なり、図1の
平均値算出部2とリトライサイクル情報レジスタ4が必
要なくなる。
【0042】(1)リトライインターバルカウンタのセ
ット 図11(a)は、リトライインターバルカウンタ4のセ
ットに必要となる要部におけるデータの流れを示す図、
図11(b)は、その動作を示すフローチャートであ
る。
【0043】リトライインターバルカウンタ4はトラン
ザクションを開始するとセットされる。
【0044】トランザクションを開始する(ステップS
500)。バス制御部7がアドレス/コマンド出力部6
からリトライサイクル情報を取得する(ステップS50
1)。トランザクションの最新のリトライサイクル情報
をリトライインターバルカウンタ4にセットする(ステ
ップS502)。
【0045】(2)バスマスタ機構の動作 図12(a)は、バスマスタ機構1動作時に必要となる
要部におけるデータの流れを示す図、図12(b)は、
その動作を示すフローチャートである。
【0046】バス制御部7からバス8にトランザクショ
ンを発行する(ステップS600)。バス制御部7がト
ランザクションが成功したかどうか判断し、成功したの
であれば、トランザクションを終了する(ステップS6
01)。ステップS601で、トランザクションが失敗
した場合には、バス8から再試行をうながすリトライ要
求を受け取り(ステップS602)、リトライインター
バルカウンタ4にセットされたサイクル数をカウントす
る(ステップS604)。バス制御部7がサイクル数が
経過したかどうか判断して、まだ経過していない場合に
は、ステップS603に戻ってサイクル数のカウントを
続ける(ステップS604)。ステップS604で、サ
イクル数が経過した場合には、バス制御部7からバス8
に同一のトランザクションを再発行する(ステップS6
05)。
【0047】なお、以上説明した各実施例では、リトラ
イする回数を測定したリトライサイクル数の平均値とし
て説明したが、ディスティネーション数に余裕を持たせ
るために上記平均値よりやや多く設定したり、また、迅
速に動作させるために上記平均値より少なく設定しても
よく、必ずしも上記平均値に一致させなくともよい。
【0048】
【発明の効果】以上説明したように、本発明によれば、
トランザクションのリトライ間隔が、バストラフィック
転送先の状態に応じて、ダイナミックに設定して、リト
ライ間隔を短くすることができる。これにより、リトラ
イ応答の連続/頻発、あるいはリトライ間隔の過大によ
るアドレスサイクル増加に起因するバス実行転送性能の
低下を極小化できる顕著な効果を奏する。
【図面の簡単な説明】
【図1】本発明の第1の実施例の構成を示すブロック図
である
【図2】トランザクションが発行されるディスティネー
ション例を示す図である。
【図3】図3は、バス制御部7とバス8との間でやりと
りされるトランザクションの開始から終了までのシーケ
ンスを示す図である。
【図4】(a)と(b)は、ディスティネーション別に
トランザクションのリトライサイクル数を求める方法を
示す図である。
【図5】リトライサイクル情報レジスタの内部構成を示
す概念図である。
【図6】(a)は、サイクル数測定に必要となる要部に
おけるデータの流れ、(b)は、その動作を示すフロー
チャートである。
【図7】(a)は、平均値算出に必要となる要部におけ
るデータの流れ、(b)は、その動作を示すフローチャ
ートである。
【図8】(a)は、リトライサイクル情報セットに必要
となる要部におけるデータの流れを、(b)は、その動
作を示すフローチャートである。
【図9】(a)は、バスマスタ機構1動作時に必要とな
る要部におけるデータの流れを、(b)は、その動作を
示すフローチャートである。
【図10】図10は、本発明の第2の実施例の構成を示
す図である。
【図11】(a)は、リトライインターバルカウンタ4
セットに必要となる要部におけるデータの流れを、
(b)はその動作を示すフローチャートである。
【図12】(a)は、バスマスタ機構動作に必要となる
要部におけるデータの流れを、(b)はその動作を示す
フローチャートである。
【符号の説明】
1,1’ バスマスタ機構 2 平均値算出部 3,3a,3b,3n リトライサイクル情報レジスタ 4 リトライインターバルカウンタ 5 ウェイトカウンタ 6 アドレス/コマンド出力部 7 バス制御部 8 バス 10 オンラインシステム 11,12,21,22,23,31,32 ファイル 13,15 パソコン 14 プリンタ 20データベース 30 マスタファイル 300, 302,400,401,402,403,
404,405,406,407,408,409 ト
ランザクション 301,303 リトライ応答 304 トランザクション成功(レディ応答)

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 バスのI/O部であるバス制御部と、 前記バス制御部からの信号を受けて、トランザクション
    の開始から終了までのリトライサイクル数を測定するウ
    ェイトカウンタと、 トランザクションおよびディスティネーション種別ごと
    にトランザクションの開始から終了までのリトライサイ
    クル数を保持するリトライサイクル情報レジスタと、 前記リトライサイクル情報レジスタに保持したリトライ
    サイクルの平均値を求める平均値算出部と、 前記平均値算出部で求めたリトライサイクルの平均値が
    セットされるリトライインターバルカウンタと、 トランザクション開始時に前記バス制御部にトランザク
    ション情報を出力するアドレス/コマンド出力部と、を
    具備し、前記バス制御部は、前記ウェイトカウンタへト
    ランザクション種別およびトランザクションの開始、終
    了の通知および前記バスからリトライ通知を受けた場合
    には、前記リトライインターバルカウンタに設定された
    リトライサイクル数経過後に、再度、トランザクション
    を発行することを特徴とするバスマスタ機構。
  2. 【請求項2】 請求項1記載のバスマスタ機構におい
    て、 前記リトライサイクル情報レジスタは、トランザクショ
    ンおよびディスティネーション種別ごとにトランザクシ
    ョンの開始から終了までのサイクル数を保持し、前記バ
    スからリトライ応答を受けた場合にトランザクションを
    再発行する間隔となる前記サイクル数の平均値を保持す
    ることを特徴とするバスマスタ機構。
  3. 【請求項3】 請求項1記載のバスマスタ機構におい
    て、前記平均値算出部は、前記リトライサイクル情報レ
    ジスタに保持されたトランザクションおよびディスティ
    ネーション種別ごとのトランザクションの開始から終了
    までのサイクル数の平均値を求めることを特徴とするバ
    スマスタ機構。
  4. 【請求項4】 バスのI/O部であるバス制御部と、前
    記バス制御部からの信号を受けて、トランザクションの
    開始から終了までのリトライサイクル数を測定するウェ
    イトカウンタと、トランザクションおよびディスティネ
    ーション種別ごとにトランザクションの開始から終了ま
    でのリトライサイクル数を保持するリトライサイクル情
    報レジスタと、前記リトライサイクル情報レジスタに保
    持したリトライサイクルの平均値を求める平均値算出部
    と、前記平均値算出部で求めたリトライサイクルの平均
    値がセットされるリトライインターバルカウンタと、ト
    ランザクション開始時に前記バス制御部にトランザクシ
    ョン情報を出力するアドレス/コマンド出力部と、を具
    備し、前記バス制御部は、前記ウェイトカウンタへトラ
    ンザクション種別およびトランザクションの開始、終了
    の通知および前記バスからリトライ通知を受けた場合に
    は、前記リトライインターバルカウンタに設定されたリ
    トライサイクル数経過後に、再度、トランザクションを
    発行する測定方法であって、 前記バス制御部から前記ウェイトカウンタへトランザク
    ション種別およびトランザクション開始を送出する第1
    のステップと、 前記バス制御部から受け取ったトランザクションのサイ
    クル数を測定する第2のステップと、 前記バス制御部から前記ウェイトカウンタへトランザク
    ション終了が送出されたかどうか判断し、トランザクシ
    ョン終了が送出されなかった場合には、前記第2のステ
    ップに戻る第3のステップと、 前記第2のステップでトランザクション終了が送出され
    た場合には、測定したサイクル数を前記リトライサイク
    ル情報レジスタにセットする第4のステップと、を含む
    ことを特徴とするバスマスタ機構のサイクル数の測定方
    法。
  5. 【請求項5】 バスのI/O部であるバス制御部と、前
    記バス制御部からの信号を受けて、トランザクションの
    開始から終了までのリトライサイクル数を測定するウェ
    イトカウンタと、トランザクションおよびディスティネ
    ーション種別ごとにトランザクションの開始から終了ま
    でのリトライサイクル数を保持するリトライサイクル情
    報レジスタと、前記リトライサイクル情報レジスタに保
    持したリトライサイクルの平均値を求める平均値算出部
    と、前記平均値算出部で求めたリトライサイクルの平均
    値がセットされるリトライインターバルカウンタと、ト
    ランザクション開始時に前記バス制御部にトランザクシ
    ョン情報を出力するアドレス/コマンド出力部と、を具
    備し、前記バス制御部は、前記ウェイトカウンタへトラ
    ンザクション種別およびトランザクションの開始、終了
    の通知および前記バスからリトライ通知を受けた場合に
    は、前記リトライインターバルカウンタに設定されたリ
    トライサイクル数経過後に、再度、トランザクションを
    発行するサイクル数の平均値の算出方法であって、 前記リトライサイクル情報レジスタから前記平均値算出
    部にサイクル数を送出する第1のステップと、 前記平均値算出部でサイクル数の平均値を算出する第2
    のステップと、 前記平均値算出部でサイクル数の平均値の算出が終了し
    たかどうか判断し、平均値の算出が終了していない場合
    には、前記第2のステップに戻る第3のステップと、 前記第3のステップでサイクル数の平均値の算出が終了
    した場合には、前記リトライサイクル情報レジスタにサ
    イクル数の平均値をセットする第4のステップと、を含
    むことを特徴とするバスマスタ機構の平均値の算出方
    法。
  6. 【請求項6】 バスのI/O部であるバス制御部と、前
    記バス制御部からの信号を受けて、トランザクションの
    開始から終了までのリトライサイクル数を測定するウェ
    イトカウンタと、トランザクションおよびディスティネ
    ーション種別ごとにトランザクションの開始から終了ま
    でのリトライサイクル数を保持するリトライサイクル情
    報レジスタと、前記リトライサイクル情報レジスタに保
    持したリトライサイクルの平均値を求める平均値算出部
    と、前記平均値算出部で求めたリトライサイクルの平均
    値がセットされるリトライインターバルカウンタと、ト
    ランザクション開始時に前記バス制御部にトランザクシ
    ョン情報を出力するアドレス/コマンド出力部と、を具
    備し、前記バス制御部は、前記ウェイトカウンタへトラ
    ンザクション種別およびトランザクションの開始、終了
    の通知および前記バスからリトライ通知を受けた場合に
    は、前記リトライインターバルカウンタに設定されたリ
    トライサイクル数経過後に、再度、トランザクションを
    発行するリトライサイクル情報のセット方法であって、 トランザクションを開始する第1のステップと、 前記バス制御部が前記アドレス/コマンド出力部からト
    ランザクション情報を取得する第2のステップと、 リトライサイクル情報レジスタおよび前記平均値算出部
    を経て前記リトライインターバルカウンタにサイクル数
    をセットする第3のステップと、を含むことを特徴とす
    るバスマスタ機構の前記リトライサイクル情報レジスタ
    へのリトライサイクル情報のセット方法。
  7. 【請求項7】 バスのI/O部であるバス制御部と、前
    記バス制御部からの信号を受けて、トランザクションの
    開始から終了までのリトライサイクル数を測定するウェ
    イトカウンタと、トランザクションおよびディスティネ
    ーション種別ごとにトランザクションの開始から終了ま
    でのリトライサイクル数を保持するリトライサイクル情
    報レジスタと、前記リトライサイクル情報レジスタに保
    持したリトライサイクルの平均値を求める平均値算出部
    と、前記平均値算出部で求めたリトライサイクルの平均
    値がセットされるリトライインターバルカウンタと、ト
    ランザクション開始時に前記バス制御部にトランザクシ
    ョン情報を出力するアドレス/コマンド出力部と、を具
    備し、前記バス制御部は、前記ウェイトカウンタへトラ
    ンザクション種別およびトランザクションの開始、終了
    の通知および前記バスからリトライ通知を受けた場合に
    は、前記リトライインターバルカウンタに設定されたリ
    トライサイクル数経過後に、再度、トランザクションを
    発行するバスマスタ機構の動作方法であって、 前記バス制御部から前記バスへトランザクションを発行
    する第1のステップと、 前記第1のステップで発行したトランザクションが成功
    したかどうか判断し、トランザクションが成功した場合
    には、トランザクションを終了する第2のステップと、 前記第2のステップでトランザクションが失敗した場合
    には、前記バス制御部が前記バスからリトライ応答を受
    け取る第3のステップと、 前記リトライインターバルカウンタにセットしたサイク
    ル数をカウントする第4のステップと、 前記リトライインターバルカウンタにセットしたサイク
    ル数が経過したかどうか判断し、サイクル数が経過して
    いない場合には、前記第4のステップに戻る第5のステ
    ップと、 前記第4のステップでサイクル数が経過した場合に、前
    記バス制御部から前記バスへトランザクションを再発行
    する第6のステップと、を含むことを特徴とするバスマ
    スタ機構の動作方法。
JP15468298A 1998-06-03 1998-06-03 バスマスタ機構およびその制御方法 Pending JPH11345198A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15468298A JPH11345198A (ja) 1998-06-03 1998-06-03 バスマスタ機構およびその制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15468298A JPH11345198A (ja) 1998-06-03 1998-06-03 バスマスタ機構およびその制御方法

Publications (1)

Publication Number Publication Date
JPH11345198A true JPH11345198A (ja) 1999-12-14

Family

ID=15589623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15468298A Pending JPH11345198A (ja) 1998-06-03 1998-06-03 バスマスタ機構およびその制御方法

Country Status (1)

Country Link
JP (1) JPH11345198A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7096289B2 (en) * 2003-01-16 2006-08-22 International Business Machines Corporation Sender to receiver request retry method and apparatus
US20100318713A1 (en) * 2009-06-16 2010-12-16 Freescale Semiconductor, Inc. Flow Control Mechanisms for Avoidance of Retries and/or Deadlocks in an Interconnect
US20110179206A1 (en) * 2008-08-22 2011-07-21 Mitsubishi Electric Corporation Bus controller, bus communication system, and bus control method
JP2014041412A (ja) * 2012-08-21 2014-03-06 Casio Electronics Co Ltd Pciバスの制御装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7096289B2 (en) * 2003-01-16 2006-08-22 International Business Machines Corporation Sender to receiver request retry method and apparatus
US20110179206A1 (en) * 2008-08-22 2011-07-21 Mitsubishi Electric Corporation Bus controller, bus communication system, and bus control method
JP5127927B2 (ja) * 2008-08-22 2013-01-23 三菱電機株式会社 バスコントローラ及びバス通信システム及びバス制御方法
US8527682B2 (en) * 2008-08-22 2013-09-03 Mitsubishi Electric Corporation Bus controller, bus communication system, and bus control method
US20100318713A1 (en) * 2009-06-16 2010-12-16 Freescale Semiconductor, Inc. Flow Control Mechanisms for Avoidance of Retries and/or Deadlocks in an Interconnect
US8554967B2 (en) * 2009-06-16 2013-10-08 Freescale Semiconductor, Inc. Flow control mechanisms for avoidance of retries and/or deadlocks in an interconnect
JP2014041412A (ja) * 2012-08-21 2014-03-06 Casio Electronics Co Ltd Pciバスの制御装置

Similar Documents

Publication Publication Date Title
JP4242458B2 (ja) ライセンス管理システム
US20080109576A1 (en) Data Transfer Apparatus, Storage Device Control Apparatus and Control Method Using Storage Device Control Apparatus
US20030074431A1 (en) Automatically switching shared remote devices in a dense server environment thereby allowing the remote devices to function as a local device
JPH06215031A (ja) 分散データ処理装置及び方法
JP4195368B2 (ja) センダ・レシーバ要求再施行方法および装置
JPH06231008A (ja) コンピュータシステムのオンライン監視システム
US20030079067A1 (en) I/O generation responsive to a workload heuristics algorithm
US6061757A (en) Handling interrupts by returning and requeuing currently executing interrupts for later resubmission when the currently executing interrupts are of lower priority than newly generated pending interrupts
JPH11345198A (ja) バスマスタ機構およびその制御方法
JP2005078596A (ja) データ転送装置の制御方法、データ転送装置、チャネル制御装置、及び記憶デバイス制御装置
EP1235384A2 (en) Accounting system and method for storage devices
JP6755680B2 (ja) データ移行システム、及び、データ移行システムの制御方法
US4740910A (en) Multiprocessor system
JP2001125784A (ja) システム性能見積システム及びシステム性能見積方法
JP3405244B2 (ja) データ処理負荷分散システム
JP4089506B2 (ja) ファイル共有システム及びサーバー並びにプログラム
JPH08255139A (ja) 分散演算機推奨装置
EP4083892A1 (en) Registration system and registration method
JPH05316120A (ja) ネットワーク送出データ量制御方法及びネットワーク システム
JPH07129510A (ja) コンピュータシステム
JP2968390B2 (ja) データ集計システムにおけるマスタ装置
JPH05274273A (ja) コンピュータ・システムに於ける素子のインターロック・スキーム
JP2812274B2 (ja) 疎結合多重計算機システムにおけるトランザクション負荷分散システム
JP2848297B2 (ja) マルチプロセッサ割り込み制御システム
JP2002074338A (ja) 画像処理システム