JP5116844B2 - マルチバンドｒｆ受信機用の構成設定可能な可変利得のｌｎａ - Google Patents

Description

本発明は、一般に、増幅器に関し、特に、無線周波数（ＲＦ）受信用のマルチバンドの構成設定可能な可変利得の低雑音増幅器（ＬＮＡ）に関する。

ＬＮＡは無線通信システムにおける重要な構成要素である。移動体端末は、アンテナにおいて受信された非常に弱い信号をダウンコンバート（ミキシング）、復調、及び復号化のようなさらなる処理が行えるように十分なレベルまで増幅するためにＬＮＡを必要とする。送信機から移動体端末までの変動する距離、シールディング、フェージング、及びその他の影響に起因して、変動する電力レベルでＲＦ信号が受信される。種々の受信信号を適切に増幅するためには可変利得のＬＮＡが望ましい。例えば、非常に弱い信号はより大きな増幅を必要とし、そのため容認可能な信号対雑音比に達するためにより高い利得を必要する。しかし、高い利得のＬＮＡは高い電力レベルで受信された信号のクリッピングを引き起こすことになる。したがってより低い利得が必要とされる。

可変利得のＬＮＡは当業で公知のものである。しかし、従来の可変利得のＬＮＡ設計は、低利得モード又は高利得モードのいずれかのモードにおける動作のような非常に粗い利得調整を提供するものにすぎない。さらに、従来の可変利得のＬＮＡのなかには、誘導負荷と並列に接続された抵抗値を変動させることによって利得の変動を達成するものもある。これは物理的抵抗素子に起因して生じる熱雑音を増幅信号の中へ導入することになる。

弱いＲＦ信号の印加は（名称が暗に意味しているように）低雑音指数も必要とする。従来の固定ＬＮＡは周波数に応じて異なる周波数帯域で種々の雑音特性を有しており、その周波数に対応して回路の最適化が行われる。異なる周波数帯域に対して別個のＬＮＡが採用されるマルチバンドＲＦ受信機の場合、容認可能な耐雑音性能は、特定の周波数帯域に対して個々のＬＮＡの耐雑音性能を最適化する個々のＬＮＡのための異なる設計を必要とする場合がある。単一受信機における複数のＬＮＡ設計は開発時間とコストとを増加させるものとなる。

ＬＮＡの他の要件として干渉を避けるための線形性がある。ＬＮＡの線形性は、電界効果トランジスタ（ＦＥＴ）のゲートとソース間のオーバドライブ電圧と、ＦＥＴドレイン電流との双方に関係する。一般に、上昇したオーバドライブ電圧はより高い消費電力を代償として払ってより良好な線形性を生み出すことになる。長いチャネルのＦＥＴデバイスの場合、ドレイン電流はトランジスタ幅とオーバドライブ電圧の２乗とに比例する。ＬＮＡの利得（Ａ_ν）はドレイン電流Ｉ_dとトランジスタ幅Ｗとの積の平方根に関連する相互コンダクタンスｇ_mに比例する。即ち、
Ａ_ν∝ｇ_m＝√｛（２μ_nＣ_oxＷＩ_d）／Ｌ｝
である。上式において、それぞれ、μ_nは電子のモビリティであり、Ｃ_oxは単位面積当たりのゲートキャパシタンスであり、Ｌはチャネル長である。

利得は、トランジスタ幅Ｗとドレイン電流Ｉ_dとのいずれかを変更することによって調整することができる。しかし、従来のＬＮＡは双方のパラメータのいずれも変更することはできない。あるいは、高利得モードと低利得モードなどのような非常に粗いステップでしかパラメータの変更を行うことはできない。この形の利得制御はスムーズなものではなく、かつ、受信信号強度を最適に追跡するために、利得を連続して同調させることはできない。従来のＬＮＡのなかにはバイアス電流を調節することによって利得を調整するものもある。しかし、バイアス電圧が変えられると、ＬＮＡの線形性が変化し、この変化に対応する制御方法が存在しない。その他の従来のＬＮＡでは、利得の調整のために減衰ネットワークが採用されるが、この採用によって付加的に雑音が導入されることになる。さらに別の従来のＬＮＡでは利得調整のためにバイパストポロジが利用される。この利得ステップはあまりに大きすぎて、スムーズな同調を行うことができない。

ほとんどの従来のＬＮＡでは固定されたトランジスタサイズが用いられる。ひとたびトポロジが選択され、トランジスタのサイズが決定されると、これを動的に変更することはできない。これは、スムーズな利得同調、低雑音、高い線形性及び低消費電力のような多くの最適化を不可能にする。

１以上の実施例によれば、マルチバンドＲＦ受信機フロントエンド用の構成設定可能なＬＮＡアーキテクチャが異なる周波数帯域に対して個々に最適化された１バンクのＬＮＡを有し、個々のＬＮＡは構成設定可能なトポロジを有する。個々のＬＮＡは複数の増幅器段を備え、個々の段は異なる幅を有するＲＦトランジスタを含む。ＬＮＡのＲＦトランジスタを選択的に作動可能、或いは、作動不能にすることによって、有効なトランジスタ幅をきめ細かな精度で制御することが可能となる。デジタル／アナログ変換器（ＤＡＣ）は小さな量子化ステップでバイアス電圧を発生させ、きめ細かな制御精度を提供する。高い電源電圧は改善された線形性をＬＮＡに提供し、かつ、過電圧保護回路はそのブレークダウン電圧を超えた量だけ電源電圧からトランジスタをシールドする。ソース縮退インダクタは、熱雑音を導入しない、ＲＦ信号源インピーダンスマッチのためのＬＮＡの入力部における実際の抵抗値を提示する。

１つの実施例は電源に接続された構成設定可能な可変利得のＬＮＡに関する。ＬＮＡはＲＦ入出力ポートと、該ＲＦ入出力ポート間で並列に接続された複数の増幅器段とを含む。個々の増幅器段は、異なる幅を有するＲＦトランジスタと、増幅器段を選択的に作動可能、或いは、作動不能にするように動作する制御回路とを含む。ＬＮＡはすべての増幅器段に接続されたバイアス電圧発生回路をさらに含む。ソース縮退インダクタはすべての増幅器段に接続され、ＲＦ信号源インピーダンスにマッチさせるように熱雑音を伴わない実際の抵抗値を提示する。制御入力部が個々の増幅器段の制御回路に接続されている。増幅器段を選択的に作動可能にし、バイアス電圧を変更することによってＬＮＡの利得は、制御される。

別の実施例はマルチバンド低雑音増幅器（ＬＮＡ）バンクに関する。ＬＮＡバンクは複数の選択的に作動可能にされる、構成設定可能な可変利得のＬＮＡを含む。個々のＬＮＡは異なる周波数範囲にわたって動作する。個々のＬＮＡは無線周波数（ＲＦ）入出力ポートと、ＲＦ入力ポート及びＲＦ出力ポートとの間に並列に接続された複数の増幅器段とを備える。個々の増幅器段は異なる幅を有するＲＦトランジスタと、増幅器段を選択的に作動可能、或いは、作動不能にするように動作する制御回路とを含む。ＬＮＡバンクはまた、個々の増幅器段制御回路に接続された制御入力部と、すべての増幅器段に接続されたバイアス電圧発生回路とを含む。ＬＮＡバンクは個々のＬＮＡに接続され、かつ、個々の増幅器段への熱雑音を伴わないＲＦ信号源インピーダンスにマッチさせるための実際の抵抗値を提示するように動作するソース縮退インダクタをさらに含む。

さらに別の実施例は信号源からＲＦ信号を増幅する方法に関する。ＲＦ信号は並列に接続された複数の増幅器段を備えるように構成設定可能な可変利得の低雑音増幅器（ＬＮＡ）へ入力される。個々の増幅器段は、異なる幅を有するＲＦトランジスタと、増幅器段を選択的に作動可能、或いは、作動不能にするように動作する制御回路とを含む。ＬＮＡはＬＮＡに接続されたソース縮退インダクタによって生成される、熱雑音を伴わない実際の抵抗値で信号源に対するインピーダンスマッチングが行われる。１以上の増幅器段が所望の有効なＲＦトランジスタ幅を生成するために選択的に作動可能にされる。増幅されたＲＦ信号が出力される。

複数の低雑音増幅器（ＬＮＡ）を備えたマルチバンドＲＦ受信機の機能ブロック図である。 図１のＲＦ受信機内のＬＮＡの機能ブロック図である。 図２のＬＮＡ内のイネーブル回路の機能ブロック図である。 図２のＬＮＡ内の過電圧保護回路の機能ブロック図である。 図２のＬＮＡ内の別のイネーブル回路の機能ブロック図である。 図１のＲＦ受信機内のＬＮＡの第２の実施例の機能ブロック図である。 図１のＲＦ受信機内の同調回路の機能ブロック図である。 図１のＲＦ受信機内のマッチングネットワークの回路図である。 図１のＲＦ受信機内のマッチングネットワークの回路図である。 図１のＲＦ受信機内のバイアス電圧発生回路の機能ブロック図である。 図１のＲＦ受信機内の温度補償回路の機能ブロック図である。 図１のＲＦ受信機内のソース縮退インダクタの動作を描く増幅器段の回路図である。 ＲＦ信号を増幅する方法を示すフローチャートである。

図１は、例えば、無線通信システムにおいて好適に利用することができる構成設定可能なマルチバンドＲＦ受信機１０を描いている。マルチバンドＲＦ受信機１０は、個々にＲＦ信号ＲＦ_in［ｉ］を増幅する複数の（すなわち１からｎ個の）低雑音増幅器（ＬＮＡ）を備える。但し、異なる周波数範囲においてｉ＝１，２，……ｎである。個々のＬＮＡ１２は対応するＬＥｎ［ｉ］ビットによって別々に動作可能になり、このうちの１つのみが通常ある時点で論理ハイに設定される。個々の入力信号ＲＦ_in［ｉ］は、インピーダンスマッチングネットワーク１４を介して対応するＬＮＡ１２と結合される。ここでより詳細に記述されるように、ＬＮＡ１２の入力に対する抵抗を抵抗素子を介して提示する際に発生する熱雑音を伴うことなく、ソース縮退インダクタ１６が実際の抵抗に変換される。個々のＬＮＡ１２において、単一のソース縮退インダクタ１６を対応する入力ノードと接続することにより、すべてのＬＮＡがこのインダクタ１６を共有するようにしてもよいし、あるいは、特定の実施形として必要又は所望に応じて２以上の別々のソース縮退インダクタ１６を用いるようにしてもよい。

個々のＬＮＡ１２は、共通のマルチビット分岐実行信号ＢＥｎ［Ｉ：ｍ］（但し、ＸＸ［１：ｘ］はｘビットを有するデジタル制御バスＸＸであり、ＸＸ［１］、ＸＸ［２］、……ＸＸ［Ｘ］を表す。これと同じ表示例は以後同様の記号についても適用される）を受信する。ここで、さらに詳述するように、上記分岐イネーブル信号は、個々のＬＮＡ１２内において、個々の増幅器段または分岐を選択的に作動可能、或いは、作動不能にする。ＲＦトランジスタバイアス電圧がマルチビットデジタルバイアス制御［１：ｓ］信号とイネーブル信号ＥｎＤＡＣとに応答してバイアスＤＡＣ回路１８において生成される。信号バイアス制御［１：ｓ］を任意に広くし、スムーズな利得制御を行うためにバイアス電圧を調整する際、任意にきめ細かな量子化ステップを提供することが可能となる。

オプションの温度追跡回路２０は、マルチビットデジタル温度制御［１：ｔ］信号とイネーブル信号ＥｎＴｅｍｐとに応答して温度効果を補償するためにバイアス電圧の調整を行う。マルチビットデジタル温度制御信号の値は較正処理手順中に決定される。バイアスデカップリングキャパシタ２２はバイアスラインに対するクロストークを除去する。バイアス電圧はすべてのＬＮＡ１２へ分配される。

選択されたＬＮＡ１２の出力部ＲＦ_outは誘導負荷２４を駆動し、次いで、ＬＮＡ１２の共振周波数はマルチビットデジタル同調制御［１：ｐ］信号に応答して同調回路２６により調整される。

図２はＬＮＡ１２を描いている。図１に示されているように、ＬＮＡ１２は、ＲＦ入力部ＲＦ_in［Ｊ］、ＬＮＡイネーブル入力部ＬＥｎ［Ｊ］、分岐イネーブル入力部ＢＥｎ［１］，……，ＢＥｎ［ｍ］、及びソース縮退インダクタ入力ノードｓを有する。ＬＮＡ１２はノードＲＦ_outにおいてＲＦ信号を出力する。ＬＮＡ１２は、複数の（ｍ個の）増幅器段（分岐３０）を備え、個々の段３０は、直列に接続された共通のソースと共通のゲートトランジスタ３４とで構成されたＲＦトランジスタ３２を含む。増幅器段３０は制御入力信号ＢＥｎ［１］，……，ＢＥｎ［ｍ］に応答して選択的に作動可能又は作動不能にされる。ＲＦ_out信号は、非作動状態にされたすべての増幅器段３０の共通のゲートトランジスタのドレインにおいて受け取られる。

個々の増幅器段３０内のトランジスタ３２、３４の幅のマッチングが行われ、これらの幅は、他の増幅器段３０内のトランジスタ３２、３４の幅とは異なっている。１つの実施例では、トランジスタ３２、３４の幅は２進重み付けされた幅に従い、それによって個々の連続する隣接の増幅器段３０は前の段３０の２倍の幅、或いは、Ｗ_i+1＝２Ｗ_iであるトランジスタ３２、３４を含むようになる。但し、ＲＦトランジスタ３２と共通のゲートトランジスタ３４の双方に対してｉ＝１，２，……ｍ−１である。別の実施例では、一定のスケーリング係数による重み付けがトランジスタのサイズ設定に適用され、それによって個々の連続する隣接の増幅器段３０の間の利得ステップは一定となる。

即ち、
（Ｗ_k+1／Ｗ_k）＝Σ_i=0 ^k+1ｗ_i／Σ_i=0 ^kｗ_i＝一定
である。但し、ｗ_iはｉ番目の増幅器段３０におけるトランジスタ３２、３４の幅であり、Ｗ_kは利得ステップｋで作動可能になるトランジスタの全幅である。

図３にさらに詳細に描かれているように、個々の増幅器段３０内にある共通のゲートトランジスタ３４は、共通のゲートトランジスタ３４のイネーブル回路ＥｎＣＧ３６によって、ＬＥｎ［Ｊ］とＢＥｎ［Ｉ：ｍ］の入力に応じて選択的に作動可能にされる。ＥｎＣＧ回路３６は、ＮＡＮＤゲート論理回路５０と、トランジスタ５２とを含み、該ＥｎＣＧ回路３６は、ＬＥｎ［Ｊ］とＢＥｎ［ｋ］が双方とも論理ハイでなくなるといつでも、そのゲートのＶ_ddとの接続を切断することによって共通のゲートトランジスタ３４を作動不能にする。ＥｎＣＧ回路３６は、インバータ論理回路５４の出力部において増幅器段３０のイネーブル信号Ｅｎ［ｋ］を発生させるためのインバータ論理回路５４も含む。キャパシタ５３は電源に接続され、良好なＡＣ接地を共通のゲートトランジスタへ提供して、バイアスからの好ましくない雑音を低減する。

図２に戻ると、増幅器段３０のイネーブル信号Ｅｎ［ｋ］は、図５にさらに詳細に描かれているＲＦトランジスタ３２のイネーブル回路ＥｎＲＦ４０へバイアス電圧Ｂｉａｓと共に入力される。Ｅｎ［ｋ］信号が（図３及び図５に描かれている実施例における論理ハイレベルで）アサートされれば、トランジスタ７２、７４はバイアス電圧をＲＦトランジスタ３２のゲート（Ｇ_KRF）と接続する。増幅器段３０が作動不能にされ、かつ、Ｅｎ［ｋ］信号が（論理ローで）デアサートされた場合、ＲＦトランジスタ３２のゲート（Ｇ_KRF）からバイアス電圧を切断するためにトランジスタ７２、７４はターンオフされ、次いで、そのゲートを接地へ引き下げることによりＲＦトランジスタ３２を作動不能にするためにトランジスタ７６、７８がターンオンされる。再び図２を参照すると、増幅器段３０が作動不能にされると、そのＲＦトランジスタ３２のゲートは、他の非作動状態にされた増幅器段３０内のＲＦトランジスタ３２へ提供されるＤＣバイアス電圧からキャパシタ４２によって隔離される。

ＬＮＡ１２の出力時の誘導負荷２４に起因して、増幅されたＲＦ信号ＲＦ_outの最高ピークが誘導負荷のＱと入力ＲＦ信号レベルとに応じて電源電圧を著しく上回る場合がある。所望の線形性と利得とを維持し、しかも、ＬＮＡ１２内の非作動状態にされた増幅器段３０においてトランジスタ３２、３４を損傷しないように適当な電源電圧が選択される。しかし、この電源電圧は作動不能にされた増幅器段３０内にあるトランジスタ３２、３４のブレークダウン電圧を上回る場合がある。例えば、電源電圧は１．８Ｖとなる場合もあれば、トランジスタ３２、３４のブレークダウン電圧は１．２Ｖとなる場合もある。図４にさらに詳細に描かれている過電圧保護回路ＯＶＰ３８は作動不能にされた増幅器段３０内のトランジスタ３２、３４を過度の電源電圧から保護する。増幅器段３０のイネーブル信号Ｅｎ［ｋ］がデアサート（論理ローの状態に）されると、トランジスタ６２はＶ_ddとアースの中間にある電圧レベルＶ_mへ共通のゲートトランジスタ３４のゲート（Ｇ_K）を引っ張る。同様に、トランジスタ６４はＲＦトランジスタ３２のドレイン（Ｄ_KRF）をＶ_mへ引っ張る。これに応じて、トランジスタ３２、３４の双方は電源電圧Ｖ_ddよりも低いドレイン−ソース間の有効な電圧降下を経験することになる。１つの実施例では、Ｖ_ddの中間値近くにＶ_mを選択することができる。電圧ソースを発生させるＶ_m（不図示）は消費電力を低減するために高い出力インピーダンスを有することが望ましい。

図６はＬＮＡ１２の別の実施例を描いた図である。この実施例では、すべての増幅器段３０の共通のゲートトランジスタ３４は単一の共通ゲートトランジスタ３４'の中へマージされる。この実施例では、増幅器段３０は実際にはＲＦトランジスタ３２であり、これらのＲＦトランジスタ３２は、増幅器段の（図３の回路に類似した回路により発生される）イネーブル信号Ｅｎ［ｋ］の制御の下で、ＲＦトランジスタ３２のイネーブル回路ＥｎＲＦ４０により選択的に作動可能、或いは、作動不能にされる。

図１に描かれているように、マルチバンド受信機１０内のすべてのＬＮＡ１２は単一の誘導負荷２４と同調回路２６とを共有する。図１の実施例では、ＬＮＡ１２はさらに単一のソース縮退インダクタＬｓ１６も共有する。但し、別の実施例では、種々のグループの複数のＬＮＡ１２が別のソース縮退インダクタ１６を共有することも可能である。図７に描かれているように、誘導負荷は単一のインダクタＬｐ２４又は受信機１０の出力ＲＦ_outをミキサすなわち第２の段のＬＮＡ２５と結合するバランのような変圧器の１次コイルを有していても良い。

図７にも描かれているように、同調回路２６はトランジスタスイッチ８２と個々に直列に接続された１グループのキャパシタ８０を備える。トランジスタスイッチ８２は伝送ゲート又はＰＭＯＳ／ＮＭＯＳトランジスタを備えてもよい。スイッチ８２はｐビット幅のデジタル入力である同調制御［１：ｐ］によって制御される。１つの実施例では、キャパシタ８０と、スイッチ８２の幅の双方には２進重み付けが行われる。キャパシタは、同調回路２６の中へ又は同調回路２６の中からスイッチを切り替えて、特定の周波数で利得をブーストしながら当該周波数で誘導負荷２４と共振するようにすることができる。

図８Ａ及び図８Ｂは、図１に描かれている入力マッチングネットワーク１４の２つの実施例を描いている。これら両方の図において、Ｌ_q1とＬ_q2はボンドワイヤ又はパッケージにより導入されるインダクタンスのようなＩＣパッケージに関連づけられた寄生インダクタである。同様に、Ｃ_q1とＣ_q2とは基板及びパッケージによる実装構成に関係する寄生キャパシタである。キャパシタＣ_in９０は入力ＡＣ結合キヤパシタである。

図８Ａでは、入力インダクタＬ_in８６及びオプションとして入力キャパシタＣ_i８４が分路内に接続されている。この実施例では、インダクタＬ_in８６とＬ_g８８は、若干の電圧利得を導入する自動結合変圧器（self-coupling transformer）を形成する。図８Ａの実施例は特別のユーティリティを周波数範囲において発見することができ、この周波数範囲内においてＥＳＤ保護及びパッケージにより導入されたキャパシタンスを共振周波数で同調させることができる。このマッチングネットワーク１４は回路を同調させるための増大した柔軟性も提供する。図８Ｂのマッチングネットワーク１４は、入力信号インダクタＬ_in８６を伴うことなく、図８Ａの実施例の場合よりも少ない雑音を示すが、小さい利得も有するものとなる。この実施例はより低い周波数で好適に用いることができる。

図９はバイアスＤＡＣ回路１８を描いている。この回路は、Ｒ−２Ｒレジスタラダーに接続された複数のドライバ９０を備えたデジタル／アナログ変換器（ＤＡＣ）である。ドライバ９０の入力はバイアス制御［１：ｓ］制御バスのビットであり、ＤＡＣはＥｎＤＡＣ信号によって作動可能となる。

図１０は温度変化に起因して生じる電流の変動を補償するオプションの温度追跡回路２０を描いている。温度制御［１：ｔ］バスは温度追跡トランジスタ９８を回路２０の中へ又は回路２０から切り替えて、トランジスタ９６を選択的に作動可能にしたり、作動不能にしたりする。温度追跡トランジスタ９８は異なるトランジスタ長及び幅を有する。例えば、初期設定中などに、較正処理手順の変動に基づいて最善の温度追跡トランジスタ９８を選択することができる。温度制御［１：ｔ］バスがすべて０になると、温度追跡回路２０は作動不能となる。制御信号ＥｎＴｅｍｐがアサートされた場合、トランジスタ１０２と１０４とが導通して、レジスタ１０６、１０８間に分圧器ネットワークを形成し、粗いバイアス電圧を生みだし、この粗いバイアス電圧をバイアスＤＡＣ回路１８によって生成されたバイアス電圧と同調させることができる。

代表的なＬＮＡ１２の増幅器段３０を描く図１１を参照しながらソース縮退インダクタ１６の動作について説明する。増幅器段３０の入力インピーダンスはＺ_inであり、この入力インピーダンスは以下のように表現することができる。即ち、
Ｚ_in＝（１／ｓＣ_gs）＋ω_TＬ_s
である。但し、ω_T＝ｇｍ／Ｃ_gsはＭＯＳ型トランジスタのカットオフ周波数であり、Ｃ_gsはＲＦトランジスタのゲート−ソースのキャパシタンスである。

Ｚ_inの第２項は、実際の抵抗属性を示す物理的周波数とインダクタンスＬ_sとの積である。この抵抗はソース縮退効果によって生みだされ、ＲＦトランジスタのゲートにおいて生じる抵抗である。純粋なインダクタンスには熱雑音が含まれていない。そのため、生みだされた抵抗にも熱雑音が存在しない。信号源のインピーダンスにマッチさせるためにこの抵抗を用いることにより、実際の抵抗器を用いるときに遭遇する３ｄＢの雑音係数の縮退が避けられることになる。しかし、この縮退は入力インピーダンスマッチングネットワークに要求される実際の抵抗マッチを提供するものである。劣悪なインピーダンスマッチングは、ＲＦトランジスタ３２のゲートへ渡される信号源電力を減らし、利得を減じることになる。したがって、ソース縮退インダクタ１６を使用することによって、雑音を最小限にとどめながらＬＮＡ１２の利得は最大化されることになる。

本発明は従来のＬＮＡに比べ優れた非常に多くの効果を提示するものである。異なる幅のトランジスタ３２、３４を個々に備えた１以上の増幅器段３０を選択的に作動可能にすることによって、ＬＮＡ１２の有効な幅全体を動的に変更して、受信環境と、要求される利得と、消費電力とに最適化させることが可能となる。

いくつかのＲＦ周波数では、ＬＮＡにおける耐雑音性能はトランジスタ幅とバイアス電圧との関数である。高度のＣＭＯＳ技術の場合、フリッカ雑音が雑音指数に影響を与えることになる。低いＲＦ周波数では、広いトランジスタ幅ほどフリッカ雑音の影響を低減することができる。しかし、より高いＲＦ周波数では、ＬＮＡからの十分な貫通導電性（transconductivity）を達成するために、通常より高いオーバドライブ電圧が要求され、さらに、最低雑音指数を達成するための最適のトランジスタのサイズは低いＲＦ周波数でのサイズよりも小さいものとなる。図２に描かれているようなＬＮＡ１２用の構成設定可能なトポロジを用いて、バイアス電圧と増幅器段３０の数とを調整することにより最小限の雑音にすることが可能となる。

広い制御ワード幅、したがって小さな量子化ステップを有するバイアスＤＡＣ１８と共に、増幅器段３０を選択的に作動可能にすることによって、有効なトランジスタ幅を変動させる機能は、広い周波数帯域にわたるスムーズな利得制御を可能にする。ＲＦ_in信号が中程度の出力又は高出力のレベルで受信された場合、増幅器段３０のいくつかは、作動不能にされて、消費電力を減らし、さらには抵抗器ネットワークにおいて行われるような従来の減衰方法に固有の耐雑音性能の減損を避けることができる。

干渉が存在するとき高い線形性が要求される。改善された線形性にはさらに大きなオーバドライブ電圧が要求されることになるが、このオーバドライブ電圧の達成は、同数の増幅器段３０を作動可能に保持するか、増幅器段３０の数を減らすかのいずれかを行って、バイアス電圧を上げることにより可能となる。過電圧保護回路は、作動不能にされた増幅器段３０内のトランジスタ３２、３４を損傷から保護する。したがって、強い干渉が存在するとき、ＬＮＡ１２の線形性を改善することが可能となる。

図１２は信号源からＲＦ信号を増幅し、上記の種々のパラメータに沿って増幅器１２を最適化する方法２００を描いている。１以上の構成設定可能な可変利得のＬＮＡ１２を備えた受信機１０にＲＦ信号を入力することによって方法２００は開始する。この可変利得のＬＮＡ１２は、ソース縮退インダクタ１６によって生成される、熱雑音を伴わない実際の抵抗値で信号源に対するインピーダンスマッチングが行われる（ブロック２０１）。１ビットのＬＥｎ［ｎ］バスをアサートするなどによって１つの構成設定可能な可変利得のＬＮＡ１２を作動可能にすることにより、そして、バイアス制御［１：ｓ］バスを介してバイアスＤＡＣ回路１８を調整するなどによってバイアス電圧をセットすることにより、チャネルが選択される（ブロック２０２）。ＬＮＡ１２の出力は、同調制御［１：ｐ］バスを介して同調回路２６を調整するなどによって利得を最大化するために誘導負荷２４と共振するように同調される（ブロック２０４）。

作動可能にされた構成設定可能な可変利得のＬＮＡ１２は並列に接続された複数の増幅器段３０を備え、個々の増幅器段３０は、異なる幅を有するＲＦトランジスタ３２と、増幅器段３０を選択的に作動可能、或いは、作動不能にする制御回路３６、４０、４２とを含む。所望の性能に基づいて、ＬＮＡ１２の動作は種々のパラメータに沿って最適化することができる（ブロック２０６）。例えば、線形性の改善を図る（ブロック２０８）ために、Ｂｅｎ［Ｉ：ｍ］バスを介して増幅器段３０を作動不能にするなどによってアクティブな増幅器段３０の数を選択的に減らすことができる（ブロック２０８ｂ）。バイアス制御［１：ｓ］バスを調整することによってバイアスＤＡＣ回路１８のバイアス電圧出力を上げることが可能であり（ブロック２０８ｃ）、共振同調周波数は、同調制御［１：ｐ］バスによって調整することによってオフセットして、同調回路２６の出力キャパシタンスを変更することができる（ブロック２０８ｄ）。ここで留意すべき点として、方法ステップ２０８ｂ、２０８ｃ、及び２０８ｄは、要求された順序又は所望の順序として任意の順序で実行されてもよいこと、及び、調整は反復可能であることを付記しておく。ブロック２１６で、制御はＬＮＡ１２のさらなる可能な最適化を行うためにブロック２０６へ戻る。

ＢＥｎ［Ｉ：ｍ］バスを介してアクティブな増幅器段３０の数を増やすこと（ブロック２１０ｂ）、バイアス制御［１：ｓ］バスによってバイアス電圧を上げること（ブロック２１０ｃ）、同調制御［１：ｐ］バスによって共振同調周波数を調整すること（ブロック２１０ｄ）によって、ＬＮＡ１２を最適化して利得を上げるようにすることができる（ブロック２１０）。上記とは別に、ＢＥｎ［Ｉ：ｍ］バスを介してアクティブな増幅器段３０の数を減らすこと（ブロック２１２ｂ）、バイアス制御［１：ｓ］バスによってバイアス電圧を上げること（ブロック２１２ｃ）、同調制御［１：ｐ］バスによって共振同調周波数を調整すること（ブロック２１２ｄ）によって、ＬＮＡ１２を最適化して利得を下げるようにすることができる（ブロック２１２）。

さらに、ＢＥｎ［Ｉ：ｍ］バスを介してアクティブな増幅器段３０の数を減らすこと（ブロック２１４ｂ）、バイアス制御［１：ｓ］バスによってバイアス電圧を上げること（ブロック２１４ｃ）、同調制御［１：ｐ］バスによって共振同調周波数を調整すること（ブロック２１４ｄ）によって、ＬＮＡ１２を最適化して雑音を減らすようにすることができる（ブロック２１４）。

複数のパラメータに沿った構成設定の可能性は、最小限の雑音、最大の利得、最善の線形性、最低の消費電力又はこれらの目標間での種々のトレードオフのために最適化することができるＬＮＡ１２を提供するものとなる。受信環境によって要求されるようにバイアスのための温度補償を選択的に作動可能にすることができる。

本発明は、その本質的な特徴から逸脱することなく、本明細書に具体的に記載した方法以外の方法でも実施可能であることはいうまでもない。本実施例は、いかなる点においても、例示にすぎず、本発明を限定するものではなく、添付した請求の範囲の意味する範囲及びそれと均等物の範囲に属するすべての変更は、本発明に含まれることが意図されている。

Claims (20)

1. 電源に接続された構成設定可能な可変利得の低雑音増幅器（ＬＮＡ）であって、該低雑音増幅器は、
   無線周波数（ＲＦ）入出力ポートと、
   前記ＲＦ入力ポートと前記ＲＦ出力ポートとの間に並列に接続され、すべての増幅器段にはバイアス電圧生成回路が接続されており、個々の増幅器段は異なる幅のＲＦトランジスタと、前記ＲＦトランジスタのゲートをバイアス電圧或いは接地と選択的に結合して前記増幅器段の前記バイアスを変更することにより前記増幅器段を選択的に作動可能、或いは、作動不能にするようにし、前記作動可能になった増幅器段における前記ＲＦトランジスタの実効結合幅を変化させることにより前記低雑音増幅器の利得を変更するよう動作する制御回路とを有する複数の増幅器段と、
   すべての増幅器段に接続され、個々のＲＦトランジスタの前記入力ゲートにおいて熱雑音を伴うことなく実際の抵抗を提示するよう動作するソース縮退インダクタと、
   個々の増幅器段の制御回路に接続された制御入力部とを有し、
   前記個々の増幅器段は、前記ＲＦトランジスタと前記ＲＦ出力ポートとの間で直列に接続された共通のゲートトランジスタをさらに有し、
   前記共通のゲートトランジスタは、前記ＲＦトランジスタの幅にマッチする幅を有し、
   前記個々の増幅器段は、前記増幅器段が作動不能にされたとき、前記トランジスタのブレークダウン電圧未満の電圧に前記共通のゲートトランジスタのゲート電圧とソース電圧を引き下げるように動作する過電圧保護回路をさらに含むことを特徴とする低雑音増幅器。
2. 個々の連続し隣接する増幅器段内の前記ＲＦトランジスタの幅は、前段の増幅器段内のＲＦトランジスタの幅の２倍であることを特徴とする請求項１に記載の低雑音増幅器。
3. 個々の増幅器段の出力が共に接続され、
   前記共通の増幅器段出力と前記ＲＦ出力ポートとの間で直列に接続されたトランジスタをさらに有することを特徴とする請求項１に記載の低雑音増幅器。
4. 前記ＲＦ出力ポートと前記電源との間に接続された誘導負荷をさらに有することを特徴とする請求項１に記載の低雑音増幅器。
5. 前記誘導負荷はバランの一次巻線を有することを特徴とする請求項４に記載の低雑音増幅器。
6. 前記ＲＦ出力ポートとＡＣ接地との間に接続された同調回路をさらに有し、
   前記同調回路は並列に接続された複数のキャパシタを備え、
   個々のキャパシタは、該キャパシタと直列に接続されたスイッチによってＡＣ接地に選択的に結合され、
   前記低雑音増幅器の共振周波数は、前記同調回路のスイッチを選択的に作動させることによって調整されることを特徴とする請求項４に記載の低雑音増幅器。
7. 直列接続されたインダクタとキャパシタとを有し、入力信号と前記ＲＦ入力ポートとの間に接続された入力インピーダンスマッチングネットワークをさらに有することを特徴とする請求項１に記載の低雑音増幅器。
8. 前記入力インピーダンスマッチングネットワークは、前記入力信号と接地との間に並列に接続されたインダクタとキャパシタとをさらに有することを特徴とする請求項７に記載の低雑音増幅器。
9. 前記バイアス電圧発生回路はデジタル制御入力を受信し、
   前記バイアス電圧発生回路は、
   個々の制御ビットを受信するドライバと、
   個々のドライバの出力部に接続された抵抗値２Ｒの複数の抵抗と前記抵抗値２Ｒの複数の抵抗の間に接続された抵抗値Ｒの複数の抵抗とを有する抵抗のラダーと、
   前記抵抗のラダーの最後段とバイアス電圧出力との間に接続された抵抗値Ｒの抵抗とを有することを特徴とする請求項１に記載の低雑音増幅器。
10. オプションとして、温度により誘導された電流変動に対して前記バイアス電圧発生回路の出力を補償するように動作する温度追跡回路をさらに有し、
    前記温度追跡回路は、夫々が異なる長さと幅とを有する並列に接続された複数の温度追跡トランジスタを有し、
    個々の温度追跡トランジスタは、制御入力に応答して前記温度追跡トランジスタを選択的に作動可能、或いは、作動不能にするように動作するイネーブルトランジスタと直列に接続されていることを特徴とする請求項９に記載の低雑音増幅器。
11. 前記温度追跡回路はバイアス電圧を発生させる抵抗分割器ネットワークをさらに有し、
    前記複数の抵抗は夫々、前記抵抗分割器ネットワークを選択的に作動可能、或いは、作動不能にするように動作するスイッチング素子と直列に接続されることを特徴とする請求項１０に記載の低雑音増幅器。
12. 異なる周波数範囲にわたって個々に動作する、選択的に作動可能であり構成設定可能な可変利得の複数の低雑音増幅器（ＬＮＡ）であって、
    個々の低雑音増幅器が、無線周波数（ＲＦ）入出力ポートと、前記ＲＦ入力ポートと前記ＲＦ出力ポートとの間に並列に接続された複数の増幅器段と、すべての増幅器段に接続されたバイアス電圧生成回路とを有し、個々の増幅器段は、異なる幅を有するＲＦトランジスタと、前記ＲＦトランジスタのゲートをバイアス電圧或いは接地と選択的に結合して前記増幅器段の前記バイアス電圧を変更することにより前記増幅器段を作動可能、或いは、作動不能にするようにし、前記作動可能になった増幅器段における前記ＲＦトランジスタの実効結合幅を変化させることにより前記低雑音増幅器の利得を変更するよう動作する制御回路とを含む可変利得の複数の低雑音増幅器と、
    個々の増幅器段の制御回路に接続された制御入力部と、
    個々の低雑音増幅器に接続され、個々の低雑音増幅器の前記ＲＦ入力ポートにおいて熱雑音を伴うことなく実際の抵抗を提示するように動作するソース縮退インダクタとをさらに有することを特徴とする請求項１に記載の低雑音増幅器。
13. 前記すべての低雑音増幅器は、ソース縮退インダクタを共有することを特徴とする請求項１２に記載の低雑音増幅器。
14. １つ以上の低雑音増幅器のグループは、別個のソース縮退インダクタを共有することを特徴とする請求項１２に記載の低雑音増幅器。
15. 前記すべての低雑音増幅器は、バイアス電圧発生回路を共有することを特徴とする請求項１２に記載の低雑音増幅器。
16. 信号源からのＲＦ信号を増幅する方法であって、
    個々の増幅器段が異なる幅を有するＲＦトランジスタと、前記増幅器段を選択的に作動可能、或いは、作動不能するように動作する制御回路とを含む、並列に接続された複数の増幅器段を備えた構成設定可能な可変利得の低雑音増幅器（ＬＮＡ）へ前記ＲＦ信号を入力する工程と、
    前記低雑音増幅器に接続されているソース縮退インダクタによって生成される、熱雑音を伴わない実際の抵抗値で前記信号源に対する前記低雑音増幅器のインピーダンスマッチを行う工程と、
    前記増幅器段のゲートをバイアス電圧或いは接地に結合することにより、所望の有効なＲＦトランジスタ幅及びＬＮＡ利得を生成するために１つ以上の増幅器段を選択的に作動可能にする工程と、
    増幅されたＲＦ信号を出力する工程とを有し、
    前記個々の増幅器段は、前記ＲＦトランジスタとＲＦ出力ポートとの間で直列に接続された共通のゲートトランジスタをさらに有し、
    前記共通のゲートトランジスタは、前記ＲＦトランジスタの幅にマッチする幅を有し、
    前記個々の増幅器段は、前記増幅器段が作動不能にされたとき、前記トランジスタのブレークダウン電圧未満の電圧に前記共通のゲートトランジスタのゲート電圧とソース電圧を引き下げるように動作する過電圧保護回路をさらに含むことを特徴とする方法。
17. 前記低雑音増幅器の利得を調整するために、或いは、温度を補償するために、或いは、線形性を維持するために、個々の作動状態にされた増幅器段に印加されるバイアス電圧を調整する工程をさらに有することを特徴とする請求項１６に記載の方法。
18. 所望の周波数で誘導負荷と共振するために同調回路を同調させる工程をさらに有することを特徴とする請求項１６に記載の方法。
19. 構成設定可能で可変利得の複数の低雑音増幅器へ前記ＲＦ信号を入力し、前記複数の低雑音増幅器のうちの１つを選択的に作動可能にする工程をさらに有することを特徴とする請求項１６に記載の方法。
20. 個々の低雑音増幅器が所定の周波数範囲に対して最適化されることを特徴とする請求項１９に記載の方法。

Images