JP5098388B2 - クロック補正回路と方法並びにシステム - Google Patents
クロック補正回路と方法並びにシステム Download PDFInfo
- Publication number
- JP5098388B2 JP5098388B2 JP2007072922A JP2007072922A JP5098388B2 JP 5098388 B2 JP5098388 B2 JP 5098388B2 JP 2007072922 A JP2007072922 A JP 2007072922A JP 2007072922 A JP2007072922 A JP 2007072922A JP 5098388 B2 JP5098388 B2 JP 5098388B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- output
- reference signal
- signal
- determination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
を備えている。
前記同期基準信号の監視用に、互いにタイミングの異なる複数のウィンドウを生成するウィンドウ生成部と、前記ウィンドウ生成部からの複数のウィンドウと前記同期基準信号とを入力し、前記ウィンドウで規定されるタイミングに、前記同期基準信号がアクティブの場合、アクティブの出力信号を出力する複数の判定部と、前記複数の判定部からのアクティブの信号をそれぞれカウントする複数のカウンタとを備えている入力クロック監視部と、
予め設定された閾値と、前記複数のカウンタのカウント値とをそれぞれ比較する複数の比較部と、前記複数の比較部の比較結果を基に、前記入力クロック監視部の前記判定部からの同期基準信号の出力の制御を行う閾値判定部と、を備えたクロック補正判定部と、
前記複数の判定部の出力に入力が接続され、出力がオンとされた前記判定部からの出力信号を位相同期回路へ供給する判定結果収集部と、
前記判定結果収集部からの出力信号とクロック生成回路からのクロック信号とを位相同期させる位相同期回路と、
を備え、
前記複数のカウンタで所定期間カウントした結果、カウント値が閾値以上のカウンタがある場合には、クロック補正対象の信号として扱い、前記閾値判定部は、前記カウンタに対応する1つの判定部からの出力をオンとし、前記1つの判定部から出力信号が前記判定結果収集部を介して前記位相同期回路に供給され、カウント値が閾値未満のカウンタに対応する判定部の出力をオフとし、
カウント値が閾値以上のカウンタが1つも存在しない場合、クロック補正対象信号として扱わず、前記複数の判定部の出力は全てオフとされ、前記判定結果収集部には伝達されない。
前記複数の判定部からのアクティブの信号を複数のカウンタにてそれぞれカウントし、
前記複数のカウンタのカウント値と予め設定された閾値とをそれぞれ比較し、前記カウント値が前記閾値以上の場合のカウンタが存在した場合、クロック補正対象とし、前記カウンタに対応する判定部のウィンドウに対応したタイミングの同期基準信号に基づき、クロックの補正を行い、カウント値が閾値以上のカウンタが存在しない場合、クロック補正対象として扱わないように制御する、
上記各工程を含む。
前記出力端子と前記第1の入力端子の帰還路に、
前記出力端子からの信号を逓倍する逓倍回路と、
パルス幅が前記逓倍回路の逓倍信号の一周期に対応し、タイミングが互いに逓倍信号の一周期分ずれた複数のウィンドウ信号を生成する回路と、
前記複数のウィンドウ信号にて入力信号を監視し、前記入力信号がウィンドウ内で検出された場合にアクティブの信号をそれぞれ出力する複数の判定部と、
を備え、
前記複数の判定部からのアクティブの信号をカウントする複数のカウンタを備え、前記カウンタでのカウント結果と閾値を比較することで、前記入力信号のジッタ、ワンダが補正対象であるか否かを判定する制御手段を備え、
前記制御手段にて、ジッタ、ワンダが補正対象と判定された場合に、前記制御手段によって、対応する1つの前記判定部が選択され、選択された前記判定部からの信号が前記第1の入力端子に供給され、
前記制御手段にてジッタ、ワンダが補正対象外と判定された場合に、前記判定部は非選択とされ、前記判定部から前記第1の入力端子へは信号が出力されない。
(1msecx2)/10μsec=(1000μsecx2)/10μsec
=200
となる。
20 入力クロック監視部
30 クロック補正判定部
40 クロック逓倍回路
50 自走用クロック
60 遅延発生部
70 PLL
80 判定結果収集部
201 ウィンドウ生成部
202−1〜202−i 判定部
203−1〜203−i カウンタ
301−1〜301−i 比較部
302 閾値判定部
Claims (7)
- 同期基準信号を共通に入力し、互いにタイミングの異なる複数のウィンドウにて前記同期基準信号を監視し、前記同期基準信号がウィンドウ内で検出された場合にアクティブの出力信号をそれぞれ出力する複数の判定部と、
前記複数の判定部からのアクティブの信号をそれぞれカウントする複数のカウンタと、
前記複数のカウンタのカウント値と予め設定された閾値とをそれぞれ比較し、前記カウント値が前記閾値以上の場合のカウンタが存在した場合、クロック補正対象とし、前記カウンタに対応する判定部のウィンドウに対応したタイミングの同期基準信号に基づき、クロックの補正を行い、カウント値が前記閾値以上のカウンタが存在しない場合、クロック補正対象として扱わないように制御する手段と、
を備えたことを特徴とするクロック補正回路。 - 到着したクロックに同期した同期基準信号を出力する同期元クロック受信部と、
前記同期基準信号の監視用に、互いにタイミングの異なる複数のウィンドウを生成するウィンドウ生成部と、前記ウィンドウ生成部からの複数のウィンドウと前記同期基準信号とを入力し、前記ウィンドウで規定されるタイミングに、前記同期基準信号がアクティブの場合、アクティブの出力信号を出力する複数の判定部と、前記複数の判定部からのアクティブの信号をそれぞれカウントする複数のカウンタとを備えている入力クロック監視部と、
予め設定された閾値と、前記複数のカウンタのカウント値とをそれぞれ比較する複数の比較部と、前記複数の比較部の比較結果を基に、前記入力クロック監視部の前記判定部からの同期基準信号の出力の制御を行う閾値判定部と、を備えたクロック補正判定部と、
前記複数の判定部の出力に入力が接続され、出力がオンとされた前記判定部からの出力信号を位相同期回路へ供給する判定結果収集部と、
前記判定結果収集部からの出力信号とクロック生成回路からのクロック信号とを位相同期させる位相同期回路と、
を備え、
前記複数のカウンタで所定期間カウントした結果、カウント値が閾値以上のカウンタがある場合には、クロック補正対象の信号として扱い、前記閾値判定部は、カウント値が閾値以上の前記カウンタの1つに対応する1つの前記判定部からの出力をオン状態とし、前記1つの判定部から出力信号が前記判定結果収集部を介して前記位相同期回路に供給され、カウント値が閾値未満のカウンタに対応する判定部の出力をオフとし、
カウント値が閾値以上のカウンタが1つも存在しない場合、クロック補正対象信号として扱わず、前記複数の判定部の出力は全てオフとされ、前記判定結果収集部には伝達されない、ことを特徴とするクロック補正回路。 - 前記位相同期回路から出力されるクロック信号の周波数を逓倍する逓倍回路を備え、
前記ウィンドウ生成部は、前記逓倍回路から出力される逓倍クロック信号に基づき前記複数のウィンドウを生成する、ことを特徴とする請求項2記載のクロック補正回路。 - 前記クロック生成回路の出力を所定時間遅延させる遅延発生回路を備え、
前記位相同期回路には、前記判定結果収集部の出力と、前記遅延発生回路からの出力が入力され、位相比較される、ことを特徴とする請求項2又は3記載のクロック補正回路。 - ネットワークから受信した同期元クロックから同期基準信号を生成する回路として、請求項1乃至4のいずれか一記載のクロック補正回路を備え、
前記クロック補正回路の前記複数の判定部では、ネットワークから受信した同期元クロックから生成された同期基準信号を互いにタイミングの異なる複数のウィンドウにて監視し、前記複数のカウンタのカウント値と予め設定された閾値との比較の結果、カウント値が前記閾値以上のカウンタが存在しない場合、クロック補正対象外とし、前記同期基準信号に基づくクロックの補正は行わないように制御する、ことを特徴とするネットワークシステム。 - 第1、第2の入力端子に入力される信号の位相差を検出し、前記第1の入力端子に位相同期した信号を出力端子から出力する位相ロックループであって、
前記出力端子と前記第1の入力端子の間に、
前記出力端子からの信号の周波数を逓倍する逓倍回路と、
パルス幅が前記逓倍回路の逓倍信号の一周期に対応し、タイミングが互いに逓倍信号の一周期分ずれた複数のウィンドウ信号を生成する回路と、
前記複数のウィンドウ信号にて入力する同期基準信号を監視し、前記同期基準信号がウィンドウ内で検出された場合にアクティブの信号をそれぞれ出力する複数の判定部と、
前記複数の判定部からのアクティブの信号をそれぞれカウントする複数のカウンタと、
前記複数のカウンタでのカウント結果と閾値をそれぞれ比較する複数の比較部と、
前記複数の比較部での比較結果に基づき、前記カウント値が前記閾値以上のカウンタが存在した場合、前記カウント値が前記閾値以上のカウンタの1つに対応する1つの前記判定部の出力をオン状態として前記同期基準信号が出力されるように制御し、前記カウント値が前記閾値以上のカウンタが存在しない場合、前記複数の判定部の出力を全てオフ状態とする閾値制御部と、
前記複数の判定部の出力に複数の入力が接続され、出力が前記第1の入力端子に接続され、出力がオン状態の前記判定部からの前記同期基準信号を前記第1の入力端子に供給し、前記複数の判定部の出力が全てオフ状態のときは、前記第1の入力端子への前記同期基準信号の供給を停止する判定結果収集部と、
を備えたことを特徴とする位相ロックループ。 - 複数の判定部により、互いにタイミングの異なる複数のウィンドウにて、共通に入力した同期基準信号をそれぞれ監視し、前記同期基準信号がウィンドウ内で検出された場合にアクティブの出力信号をそれぞれ出力し、
前記複数の判定部からのアクティブの信号を複数のカウンタにてそれぞれカウントし、
前記複数のカウンタのカウント値と予め設定された閾値とをそれぞれ比較し、前記カウント値が前記閾値以上の場合のカウンタが存在した場合、クロック補正対象とし、前記カウンタに対応する判定部のウィンドウに対応したタイミングの同期基準信号に基づき、クロックの補正を行い、カウント値が閾値以上のカウンタが存在しない場合、クロック補正対象として扱わないように制御する、
前記各工程を含む、ことを特徴とするクロック補正方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007072922A JP5098388B2 (ja) | 2007-03-20 | 2007-03-20 | クロック補正回路と方法並びにシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007072922A JP5098388B2 (ja) | 2007-03-20 | 2007-03-20 | クロック補正回路と方法並びにシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008236356A JP2008236356A (ja) | 2008-10-02 |
JP5098388B2 true JP5098388B2 (ja) | 2012-12-12 |
Family
ID=39908597
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007072922A Expired - Fee Related JP5098388B2 (ja) | 2007-03-20 | 2007-03-20 | クロック補正回路と方法並びにシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5098388B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102653834B (zh) * | 2012-05-04 | 2014-11-26 | 武汉钢铁(集团)公司 | 一种圆环链条用钢及其生产的方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117713983B (zh) * | 2024-02-05 | 2024-05-07 | 浙江华创视讯科技有限公司 | 时钟同步监测方法、装置、级联系统和计算机设备 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0683194B2 (ja) * | 1986-02-28 | 1994-10-19 | 日本電気株式会社 | タイミング抽出方式 |
JPS63260330A (ja) * | 1987-04-17 | 1988-10-27 | Nec Corp | リタイミング回路 |
JPH05160820A (ja) * | 1991-12-10 | 1993-06-25 | Fujitsu Ltd | クロック乗換回路 |
JP2004328459A (ja) * | 2003-04-25 | 2004-11-18 | Renesas Technology Corp | クロック再生回路及び半導体集積回路 |
-
2007
- 2007-03-20 JP JP2007072922A patent/JP5098388B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102653834B (zh) * | 2012-05-04 | 2014-11-26 | 武汉钢铁(集团)公司 | 一种圆环链条用钢及其生产的方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2008236356A (ja) | 2008-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6664438B2 (ja) | クロック同期および周波数変換のための装置および方法 | |
US10057051B2 (en) | Dual path timing wander removal | |
JP5068758B2 (ja) | データ再生回路 | |
JP5359314B2 (ja) | 伝送装置 | |
US20110194438A1 (en) | Clock Recovery Method over Packet Switched Networks based on Network Quiet Period Detection | |
JPH08237240A (ja) | クロックパルスの発生方法、クロックパルス発生装置及びクロック再生回路 | |
CN107078743B (zh) | 用于时钟和数据恢复的电路布置和方法 | |
WO2010097111A1 (en) | Clock recovery in a communications network | |
US8671305B1 (en) | Techniques for adjusting periodic signals based on data detection | |
JP5098388B2 (ja) | クロック補正回路と方法並びにシステム | |
EP1257059B1 (en) | Method and apparatus for synchronizing slave network node to master network node | |
KR100707230B1 (ko) | Cdr 회로 및 pll 회로 | |
KR101671568B1 (ko) | 오동기화를 방지하기 위한 이중 위상 주파수 검출기 회로, 이의 동작 방법 및 이를 사용하는 클록 데이터 복원 회로 | |
KR100479309B1 (ko) | 위상차 검출 방법 및 이를 수행하기 위한 위상 검출기 | |
JP2008541685A (ja) | 到達時間同期ループ | |
US20180054296A1 (en) | Clock data recovery circuit, electronic device, and clock data recovery method | |
JP4747713B2 (ja) | 逓倍型pll回路のノイズ補償システム | |
JP6036014B2 (ja) | クロック切替装置 | |
KR20130061386A (ko) | 주파수 배수 기능을 제공하는 위상 주파수 검출기, 상기 위상 주파수 검출기를 포함하는 위상 고정 루프 및 클락 및 데이터 복원 회로 | |
JP6780493B2 (ja) | 従属同期回路 | |
KR0144125B1 (ko) | 망동기용 디지탈 위상동기 루프장치 및 제어방법 | |
JP3518503B2 (ja) | クロック供給装置 | |
KR20160101479A (ko) | 위성 통신망 클럭 및 시간 동기 제어 방법 | |
JP2020155982A (ja) | 参照信号生成装置及び参照信号生成方法 | |
JP3439369B2 (ja) | Pll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120409 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120910 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |