JP5091374B2 - フィルタ回路 - Google Patents
フィルタ回路 Download PDFInfo
- Publication number
- JP5091374B2 JP5091374B2 JP2001144151A JP2001144151A JP5091374B2 JP 5091374 B2 JP5091374 B2 JP 5091374B2 JP 2001144151 A JP2001144151 A JP 2001144151A JP 2001144151 A JP2001144151 A JP 2001144151A JP 5091374 B2 JP5091374 B2 JP 5091374B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- value
- output
- current
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
- H04B1/1027—Means associated with receiver for limiting or suppressing noise or interference assessing signal quality or detecting noise/interference for the received signal
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B11/00—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor
- G11B11/10—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor using recording by magnetic means or other means for magnetisation or demagnetisation of a record carrier, e.g. light induced spin magnetisation; Demagnetisation by thermal or stress means in the presence or not of an orienting magnetic field
- G11B11/105—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor using recording by magnetic means or other means for magnetisation or demagnetisation of a record carrier, e.g. light induced spin magnetisation; Demagnetisation by thermal or stress means in the presence or not of an orienting magnetic field using a beam of light or a magnetic field for recording by change of magnetisation and a beam of light for reproducing, i.e. magneto-optical, e.g. light-induced thermomagnetic recording, spin magnetisation recording, Kerr or Faraday effect reproducing
- G11B11/10502—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor using recording by magnetic means or other means for magnetisation or demagnetisation of a record carrier, e.g. light induced spin magnetisation; Demagnetisation by thermal or stress means in the presence or not of an orienting magnetic field using a beam of light or a magnetic field for recording by change of magnetisation and a beam of light for reproducing, i.e. magneto-optical, e.g. light-induced thermomagnetic recording, spin magnetisation recording, Kerr or Faraday effect reproducing characterised by the transducing operation to be executed
- G11B11/10515—Reproducing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Networks Using Active Elements (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はフィルタ回路の技術分野にかかり、特に、ＭＯＤ(Magnetic optical disk)のリードチャネルに用いられるフィルタ回路に関する。
【０００２】
【従来の技術】
従来、ＭＯＤの信号処理においては、リードチャネルというＩＣが用いられている。図４の符号１１１にリードチャネルを示す。このリードチャネル１１１は、アンプ１０２とローパスフィルタ１０３とを有している。
【０００３】
ＭＯＤに書き込まれた情報を読み出す際には、図示しない光ピックアップにより、ＭＯＤに書き込まれた情報に対応する光電流が生成され、その光電流がＩ−Ｖアンプ１１０で電圧変換された後に、リードチャネル１１１内のアンプ１０２に出力される。この電圧はアンプ１０２で増幅され、ローパスフィルタ１０３で高帯域のノイズ成分が除去されて波形再生された後、後段の信号処理回路１０４に出力される。
【０００４】
このローパスフィルタ１０３は、例えば、ベッセルフィルタやリップルフィルタなどの線形位相フィルタが用いられ、フィルタの通過帯域内において群遅延特性が平坦になるように構成されており、出力波形に歪みが生じないようになっている。従って、ローパスフィルタ１０３にパルス信号を入力させ、その遅延時間を測定することで、カットオフ周波数が求められる。
【０００５】
このようにＩＣ内に作り込まれたローパスフィルタは、各素子のばらつきによりカットオフ周波数にもばらつきが生じてしまうので、従来は、ＩＣチップをパッケージ内に封入する前の状態で、各ローパスフィルタの遅延時間や周波数特性を測定し、ヒューズを切断するなどして、適当なカットオフ周波数を各素子ごとに設定していた。
【０００６】
しかしながら、遅延時間や周波数特性の測定は、プローブを各ＩＣチップの端子に接触させることで行っていたため、ノイズによる誤差が大きくなり、また、測定が終了してＩＣチップをパッケージ内に封入した後、封入の際のストレスにより、遅延時間や周波数特性などの特性が、測定したときの特性とずれてしまい、設定されたカットオフ周波数が適切な値でなくなってしまうなどという問題が生じていた。
【０００７】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、各素子において、適切なカットオフ周波数が自動的に設定できるフィルタ回路を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、本発明のフィルタ回路は、制御電流に応じて入力信号と出力信号との間の遅延時間及びカットオフ周波数が変化するローパスフィルタと、基準クロックと上記入力信号と上記出力信号とを入力して上記遅延時間を上記基準クロックのパルス数として計測する時間測定回路と、上記入力信号の周期に応じて設定値の値を増加又は減少して出力する設定値変更回路と、上記時間測定回路で計測される上記基準クロックのパルス数が第１の値になると上記設定値変更回路から出力される上記設定値を第１の設定値として記憶する第１の記憶回路と、上記第１の記憶回路に記憶されている第１の設定値と上記設定値変更回路から出力される上記設定値との平均値を求める演算回路と、上記演算回路から出力される上記平均値と上記設定値変更回路から出力される上記設定値とを入力し、上記時間測定回路で計測される上記基準クロックのパルス数が上記第１の値よりも大きい第２の値に達するまでの間は上記設定値変更回路から出力される上記設定値を選択して出力し、上記時間測定回路で計測される上記基準クロックのパルス数が上記第２の値に達すると上記平均値を継続して出力する選択出力回路と、上記選択出力回路から出力される上記平均値又は上記設定値に応じた上記制御電流を上記ローパスフィルタに対して供給する電流供給回路とを有し、上記制御電流が上記選択出力回路から出力される上記平均値に応じた値に設定される。また、本発明のフィルタ回路は、上記基準クロックを分周して上記入力信号として上記ローパスフィルタに供給する分周器を有する。また、本発明のフィルタ回路においては、上記時間測定回路が、上記基準クロックと上記入力信号と上記出力信号とを入力する第１のＮＡＮＤ回路と、上記第１のＮＡＮＤ回路の出力信号に応じて動作するカウンタとを有し、上記設定値変更回路が、上記入力信号と上記出力信号とを入力する第２のＮＡＮＤ回路と、上記第２のＮＡＮＤ回路の出力信号に応じて動作するカウンタとを有する。
【０００９】
本発明によれば、例えば動作に不可欠な基準クロックから入力信号（検査信号）を生成し、その検査信号をローパスフィルタに入力して、通常動作前に自動的にローパスフィルタの遅延時間を測定し、測定された遅延時間を適当な値に設定することで、ローパスフィルタのカットオフ周波数を調整することができる。従ってＩＣチップを封入する前にヒューズ切断などによってカットオフ周波数を一定に設定していたため、封入後にカットオフ周波数が適正な値にならなかった従来と異なり、常に動作直前の状態に即したカットオフ周波数を設定することができる。
【００１０】
また本発明において、例えば、基準クロックの周波数が低く、遅延時間の増加分が基準クロックの周期に比して小さいと、制御電流を変化させて遅延時間を変化させても、時間測定回路では同じパルス数が複数回計数される。このとき、予め定められたパルス数より１だけ大きい又は小さいパルス数において第１、第２の設定値を求め、求められた第１、第２の設定値の平均値を電流設定値とすることにより、予め定められたパルス数が計数されるときの所望の制御電流の電流設定値が第１、第２の設定値の中間の値として求められ、その電流設定値に相当する電流量の制御電流をローパスフィルタに供給することができる。従って、基準クロックの周波数が低く、基準クロックのパルスの間隔が大きい場合でも、従来に比して細かく制御電流を設定してローパスフィルタの遅延時間を細かく調整し、そのカットオフ周波数を細かく調整することができる。
【００１１】
【発明の実施の形態】
以下で図面を参照し、本発明の実施形態について説明する。図１の符号１１に、ＭＯＤの信号処理に用いられるリードチャネルを示す。このリードチャネル１１は、アンプ２とフィルタ回路３とを有している。
【００１２】
かかるリードチャネル１１を用いて、ＭＯＤに書き込まれた情報を読み出す際には、図示しない光ピックアップにより、ＭＯＤに書き込まれた情報に相当する大きさの光電流が生成される。その光電流がＩ−Ｖアンプ１０で電圧変換された後に、リードチャネル１１内のアンプ２に出力される。この電圧はアンプ２で増幅され、フィルタ回路３で高帯域のノイズ成分が除去されて波形再生された後、後段の信号処理回路４に出力される。
【００１３】
上述したリードチャネル１１に用いられるフィルタ回路３の構成を図２に示す。このフィルタ回路３は、ローパスフィルタ１４と電流供給回路１８と、分周器１３と、時間計測回路１５と、電流値設定回路１６と、電流値変化回路１７とを有している。このうち分周器１３は、本発明の信号出力回路の一例である。
【００１４】
フィルタ回路３は、通常の動作を開始する前に、ローパスフィルタ１４の遅延時間及びカットオフ周波数を設定する。上述したフィルタ回路３において、通常動作開始前に適当なカットオフ周波数を設定する動作について以下で説明する。
【００１５】
電流値変化回路１７は、回数用カウンタ２４を有している。回数用カウンタ２４内部にはディジタルデータである電流設定値の初期値が記憶されており、その初期値は電流値設定回路１６を介して電流供給回路１８に出力される。
【００１６】
電流供給回路１８内部では、ディジタルデータである電流設定値と電流値との対応づけがなされており、電流設定値が入力されると、電流供給回路１８はその値に対応した電流値の制御電流をローパスフィルタ１４に供給する。ここでは、電流設定値の初期値が入力されており、その初期値に対応する大きさの制御電流がローパスフィルタ１４に供給される。
【００１７】
ローパスフィルタ１４はＧｍフィルタから成り、制御電流の電流値が増加すると遅延時間が増加するとともにカットオフ周波数が小さくなるように構成されており、制御電流が供給されると、その制御電流の大きさに対応して、遅延時間が設定される。
【００１８】
こうしてローパスフィルタ１４の遅延時間が一時的に設定された後、分周器１３に一定周波数の基準クロックが出力される。基準クロックは分周器１３で分周された後、ローパスフィルタ１４に検査信号として出力される。この検査信号は、パルス状の信号であって、ローパスフィルタ１４で遅延された後、電流値変化回路１７と時間計測回路１５に出力される。以下でこの出力信号を検査出力信号と称する。
【００１９】
電流値変化回路１７は、上述した回数用カウンタ２４に加えて、第２のゲート回路２３を備えている。この第２のゲート回路２３は、検査信号がローパスフィルタ１４に入力された後、検査出力信号として出力されるまでの間の期間にカウント信号を出力する。このカウント信号は、結果としてパルス状の信号になっている。
【００２０】
かかるパルス状のカウント信号が回数用カウンタ２４に出力されると、回数用カウンタ２４に記憶された電流設定値は１増加し、電流値設定回路１６に出力される。電流値設定回路１６は、記憶演算回路１９と、後述する第２のラッチ回路３４とを有しており、電流値変化回路１７からの電流設定値は、記憶演算回路１９に入力される。検査信号のパルスが出力され、１個のカウント信号が出力されると、回数用カウンタ２４が記憶する電流設定値の値は、直前まで記憶していた電流設定値に１が加算された値となる。この値が記憶演算回路１９に入力される。
【００２１】
記憶演算回路１９は、第１のラッチ回路３１と演算回路３２と選択出力回路３３を有しており、記憶演算回路１９に出力された電流設定値は、第１のラッチ回路３１と演算回路３２と選択出力回路３３にそれぞれ入力される。
【００２２】
このうち、第１のラッチ回路３１は、後述する第３のゲート回路２５で制御されており、第３のゲート回路２５が後述する記憶許可信号を出力する状態から出力しない状態に転じるときに、第１のラッチ回路３１は、回数用カウンタ２４から出力された電流設定値を記憶する。
【００２３】
また、演算回路３２には、第１のラッチ回路３１から出力された電流設定値と、回数用カウンタ２４から出力された電流設定値が入力されており、第１のラッチ回路３１に記憶された値と、電流設定値の平均値が生成されて選択出力回路３３に出力される。
【００２４】
また、選択出力回路３３は、後述する第４のゲート回路２６で制御されており、第４のゲート回路２６から出力制御信号が出力されると、演算回路３２から出力された平均値を、上述した第２のラッチ回路３４に出力する。他方、出力制御信号が出力されていない場合には、回数用カウンタ２４から出力された電流設定値を第２のラッチ回路３４に出力する。
【００２５】
上述した第１のラッチ回路３１及び選択出力回路３３をそれぞれ制御する第３、第４のゲート回路２５、２６は、ともに時間計測回路１５に接続されている。第３、第４のゲート回路２５、２６は、時間計測回路１５の制御により、上述した記憶許可信号と出力制御信号とをそれぞれ出力する。
この時間計測回路１５は、第１のゲート回路２１と時間用カウンタ２２とを備えている。
【００２６】
このうち第１のゲート回路２１の各入力端子には検査信号と、検査出力信号と、基準クロックが入力されており、検査信号と検査出力信号の各立ち上がり時刻の間隔、すなわちローパスフィルタの遅延時間の間に、基準クロックのパルスを出力している。
【００２７】
基準クロックのパルスが１個時間用カウンタ２２に入力されるごとに、時間用カウンタ２２に記憶された値は１ずつ増加する。この基準クロックはローパスフィルタ１４の遅延時間の間に時間用カウンタ２２に出力されるので、遅延時間の間に時間用カウンタ２２に記憶される基準クロックのパルス数(以下で時間計測値と称する。)は、遅延時間に相当する値となっている。ここでは、時間計測値は４ビットのディジタルデータである。かかる時間計測値は、記憶演算回路１９に出力される。尚、時間用カウンタ２２は、第２のゲート回路２３の出力信号であるカウント信号によってリセットされる。
【００２８】
記憶演算回路１９に出力された時間計測値は、上述したように、第３、第４のゲート回路２５、２６に入力される。第３、第４のゲート回路２５、２６は、それぞれが三入力と二入力のＡＮＤ回路からなり、それぞれの各入力端子には、時間用カウンタ２２の出力の下位３ビットの値と、最上位及び最下位ビットの値とがそれぞれ入力される。ここでは、第３、第４のゲート回路２５、２６は、時間計測値がそれぞれ７、９であるときに、それぞれに入力端子に全て“１”が入力されて、それぞれから“１”が出力される。このとき各第３、第４のゲート回路２５、２６から出力される“１”が、記憶許可信号と、出力制御信号になっている。
【００２９】
１個目の検査信号のパルスが出力された直後で、上述した電流設定値が初期値より１だけ多い場合は、時間計測値は７又は９のいずれでもない値(ここでは一例として２とする)に予め設定されている。このように時間計測値が２のときには第３のゲート回路２５から記憶許可信号は出力されないので、第１のラッチ回路３１からは電流設定値がそのまま演算回路３２に出力され、演算回路３２では、第１のラッチ回路３１から出力された電流設定値と、回数用カウンタ２４から出力される電流設定値との平均値が生成されて選択出力回路３３に出力される。
【００３０】
このとき時間計測値は９ではないので第４のゲート回路２６からは出力制御信号は出力されず、選択出力回路３３からは、回数用カウンタ２４から出力された電流設定値がそのまま第２のラッチ回路３４に出力され、第２のラッチ回路３４に記憶される。
【００３１】
電流供給回路１８は、第２のラッチ回路３４に記憶された電流設定値を読み出し、その電流設定値に相当する大きさの制御電流をローパスフィルタ１４に出力する。
【００３２】
このとき電流設定値は、初期値より１だけ増加している。このときの制御電流は、電流設定値が初期値であるときよりも電流量が増加し、制御電流の増加分だけローパスフィルタ１４の遅延時間は長くなる。
【００３３】
その後、次の検査信号のパルスが出力され、回数用カウンタ２４に上述したパルス状のカウント信号が１個出力されると、電流設定値は１だけ増加し、制御電流はその分だけ増加することになる。このように、パルス状のカウント信号が１個出力されるごとに、電流設定値は初期値から数えて１ずつ増加する。電流設定値が増加すると、制御電流がその分だけ増加するので、ローパスフィルタ１４の遅延時間が長くなる。
【００３４】
遅延時間が増加し、その増加分が基準クロックのパルスの間隔より大きくなれば、時間計測値は１増加する。しかしながら基準クロックの周波数は低く、基準クロックのパルスの間隔は長いので、電流設定値が１増加するごとに長くなる遅延時間はパルスの間隔に比して短いので、電流設定値が１ずつ増加することを複数回繰り返したのちに、時間計測値が１増加することになる。従って、基準クロックの周波数が低ければ、同じ値の時間計測値は複数回現れることになる。
時間計測値には、予め定められた遅延時間に相当する最適の値(以下で最適時間値と称する。)が予め設定されている。ここでは、最適時間値を８としている。
【００３５】
時間計測値が１ずつ増加して、最適時間値より１だけ小さい値である７まで増加すると、第３のゲート回路２５からは記憶許可信号が出力される。すると、第１のラッチ回路３１に、回数用カウンタ２４から出力される電流設定値が記憶される。
【００３６】
このとき第４のゲート回路２６からは出力制御信号が出力されない。従って選択出力回路３３からは、回数用カウンタ２４から出力される電流設定値がそのまま第２のラッチ回路３４に出力され、その電流設定値に相当する大きさの電流がローパスフィルタ１４に供給される。
【００３７】
時間計測値が７である間は、選択出力回路３３からは、回数用カウンタ２４から出力された電流設定値がそのまま第２のラッチ回路３４に出力されて記憶され、電流供給回路１８で、記憶された電流設定値に対応する制御電流が生成されてローパスフィルタ１４に供給される。
【００３８】
その後、時間計測値が７から、最適時間値である８へと増加すると、第３のゲート回路２５からは、記憶許可信号が出力されなくなる。このように、記憶許可信号が出力された状態から出力されない状態に転じると、このとき回数用カウンタ２４から出力されている電流設定値は第１のラッチ回路３１に記憶され、それ以降は更新されなくなる。従って、第１のラッチ回路３１には、時間計測値が７から８に増加する時に、第１のラッチ回路３１に入力される電流設定値が最終的に記憶されることになる。こうして第１のラッチ回路３１に最終的に記憶された電流設定値は、本発明の第１の設定値の一例である。
【００３９】
このときには、第４のゲート回路２６からも出力制御信号が出力されない。従って、選択出力回路３３からは、回数用カウンタ２４から出力された電流設定値がそのまま第２のラッチ回路３４に出力され、その電流設定値に相当する大きさの制御電流がローパスフィルタ１４に供給される。
【００４０】
その後、時間計測値がさらに１増加し、最適時間値である８より１だけ多い値すなわち９になる。こうして、時間計測値が８から９に増加するときに回数用カウンタ２４から出力される電流設定値は、本発明における第２の設定値の一例である。
【００４１】
このとき演算回路３２では、第１のラッチ回路３１に記憶された電流設定値であって、時間計測値が７から８に増加するときの電流設定値(第１の設定値)と、時間計測値が８から９に増加するときの回数用カウンタ２４から出力される電流設定値(第２の設定値)との平均値が生成されて選択出力回路３３に出力される。
【００４２】
時間計測値が９になると、第４のゲート回路２６からは出力制御信号が出力される。すると選択出力回路３３からは、演算回路３２で生成された第１、第２の設定値の平均値が第２のラッチ回路３４へと出力され、電流設定値として記憶される。その第１、第２の設定値の平均値は、電流供給回路１８で読み出され、その読み出された値に対応する電流値の制御電流が、電流供給回路１８からローパスフィルタ１４に供給される。
【００４３】
図３に、第１乃至第４のゲート回路２１、２３、２５、２６の出力信号のタイミングチャートの一例を示す。図３中符号Ｌinはローパスフィルタ１４に入力される検査信号を示し、符号Ｌoutはローパスフィルタ１４から出力される検査出力信号を示している。また、第１のゲート回路２１の出力信号の各パルス上に付された数字は、それぞれのパルスが出力されるときの時間計測値をそれぞれ示しており、第２のゲート回路２３の出力信号の各パルス上に付された数字は、上述した電流設定値を示している。
【００４４】
ここでは、時間計測値が７から、最適時間値である８に増加する際の電流設定値、すなわち本発明の第１の設定値は、９であるものとしている。また、時間計測値が８から９に増加する際の電流設定値、すなわち本発明の第２の設定値は１３であるものとしている。この場合には、第１、第２の設定値９、１３の平均値すなわち１１に相当する一定値の制御電流がローパスフィルタ１４に供給されることになる。
【００４５】
このように、第４のゲート回路２６から出力制御信号が選択出力回路３３に供給され、第２のラッチ回路３４に演算回路３２の演算結果が電流設定値として記憶されると、選択出力回路３３はその動作を停止して、第２のラッチ回路３４には何ら信号が出力されなくなる。従って、第２のラッチ回路３４は、上述した第１、第２の設定値の平均値を記憶し続け、その記憶内容は更新されなくなる。従って第２のラッチ回路３４には、第１、第２の設定値の平均値が記憶され、更新されない状態になるので、電流供給回路１８から供給される制御電流の電流値は一定値に固定される。
【００４６】
ローパスフィルタ１４は、こうして一定値に固定された制御電流によって定まる一定のカットオフ周波数で動作する。ローパスフィルタ１４にはアンプ１２の出力信号が入力され、通常のリードチャネルの動作に移行する。
【００４７】
以上説明したように、本実施形態では、フィルタ回路３が、通常動作を開始する前に、毎回適当な電流値の制御電流を設定してカットオフ周波数を設定している。従来では、パッケージ内にＩＣチップを封入する前に１回だけカットオフ周波数を設定していたので、ＩＣチップをパッケージ内に封入した後、封入の際のストレス等により、設定されたカットオフ周波数が適切な周波数からずれてしまうという不具合があったが、本実施形態では、パッケージ内にＩＣチップを封入した後でも、動作開始直前の状態における遅延時間を計測しているので、かかる不具合は生じない。
【００４８】
本実施形態では、最適時間値より１だけ小さい時間計測値（ここでは７)から、最適時間値(ここでは８)の時間計測値へと増加する際の電流設定値である第１の設定値と、最適時間値(ここでは８)の時間計測値から最適時間値より１だけ大きい時間計測値（ここでは９)へと増加する際の電流設定値である第２の設定値との平均値とを求め、その平均値の大きさに相当する制御電流を生成してローパスフィルタ１４に供給している。
【００４９】
第１、第２の設定値にそれぞれ対応する制御電流の電流値は、時間計測値が最適時間値(ここでは８)のときの制御電流の最小値と最大値にほぼ等しいため、第１、第２の設定値の平均値で制御電流を設定すると、時間計測値が最適時間値の場合に、異なる電流値をとる制御電流が複数あっても、そのうちほぼ中間の電流値を選択して、その制御電流をローパスフィルタ１４に供給することができるので、基準クロックの周波数が低い場合でも、ローパスフィルタのカットオフ周波数を細かく設定することができる。
【００５０】
なお、本実施形態では、時間計測値の最適時間値を８としているが、本発明はこれに限られるものではない。
【００５１】
また、上述した実施形態では、フィルタ回路をＭＯＤのリードチャネルに適用した場合について説明したが、例えばＤＶＤ(Digital Video Disk)や、ハードディスクのリードチャネルに適用することもできる。
【００５２】
【発明の効果】
精度良くカットオフ周波数を設定することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態のリードチャネルを示すブロック図
【図２】本発明の一実施形態のフィルタ回路を説明する図
【図３】本発明の一実施形態のフィルタ回路の動作を説明するタイミングチャート
【図４】従来のリードチャネルを説明するブロック図
【符号の説明】
３……フィルタ回路 １４……ローパスフィルタ
【発明の属する技術分野】
本発明はフィルタ回路の技術分野にかかり、特に、ＭＯＤ(Magnetic optical disk)のリードチャネルに用いられるフィルタ回路に関する。
【０００２】
【従来の技術】
従来、ＭＯＤの信号処理においては、リードチャネルというＩＣが用いられている。図４の符号１１１にリードチャネルを示す。このリードチャネル１１１は、アンプ１０２とローパスフィルタ１０３とを有している。
【０００３】
ＭＯＤに書き込まれた情報を読み出す際には、図示しない光ピックアップにより、ＭＯＤに書き込まれた情報に対応する光電流が生成され、その光電流がＩ−Ｖアンプ１１０で電圧変換された後に、リードチャネル１１１内のアンプ１０２に出力される。この電圧はアンプ１０２で増幅され、ローパスフィルタ１０３で高帯域のノイズ成分が除去されて波形再生された後、後段の信号処理回路１０４に出力される。
【０００４】
このローパスフィルタ１０３は、例えば、ベッセルフィルタやリップルフィルタなどの線形位相フィルタが用いられ、フィルタの通過帯域内において群遅延特性が平坦になるように構成されており、出力波形に歪みが生じないようになっている。従って、ローパスフィルタ１０３にパルス信号を入力させ、その遅延時間を測定することで、カットオフ周波数が求められる。
【０００５】
このようにＩＣ内に作り込まれたローパスフィルタは、各素子のばらつきによりカットオフ周波数にもばらつきが生じてしまうので、従来は、ＩＣチップをパッケージ内に封入する前の状態で、各ローパスフィルタの遅延時間や周波数特性を測定し、ヒューズを切断するなどして、適当なカットオフ周波数を各素子ごとに設定していた。
【０００６】
しかしながら、遅延時間や周波数特性の測定は、プローブを各ＩＣチップの端子に接触させることで行っていたため、ノイズによる誤差が大きくなり、また、測定が終了してＩＣチップをパッケージ内に封入した後、封入の際のストレスにより、遅延時間や周波数特性などの特性が、測定したときの特性とずれてしまい、設定されたカットオフ周波数が適切な値でなくなってしまうなどという問題が生じていた。
【０００７】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、各素子において、適切なカットオフ周波数が自動的に設定できるフィルタ回路を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、本発明のフィルタ回路は、制御電流に応じて入力信号と出力信号との間の遅延時間及びカットオフ周波数が変化するローパスフィルタと、基準クロックと上記入力信号と上記出力信号とを入力して上記遅延時間を上記基準クロックのパルス数として計測する時間測定回路と、上記入力信号の周期に応じて設定値の値を増加又は減少して出力する設定値変更回路と、上記時間測定回路で計測される上記基準クロックのパルス数が第１の値になると上記設定値変更回路から出力される上記設定値を第１の設定値として記憶する第１の記憶回路と、上記第１の記憶回路に記憶されている第１の設定値と上記設定値変更回路から出力される上記設定値との平均値を求める演算回路と、上記演算回路から出力される上記平均値と上記設定値変更回路から出力される上記設定値とを入力し、上記時間測定回路で計測される上記基準クロックのパルス数が上記第１の値よりも大きい第２の値に達するまでの間は上記設定値変更回路から出力される上記設定値を選択して出力し、上記時間測定回路で計測される上記基準クロックのパルス数が上記第２の値に達すると上記平均値を継続して出力する選択出力回路と、上記選択出力回路から出力される上記平均値又は上記設定値に応じた上記制御電流を上記ローパスフィルタに対して供給する電流供給回路とを有し、上記制御電流が上記選択出力回路から出力される上記平均値に応じた値に設定される。また、本発明のフィルタ回路は、上記基準クロックを分周して上記入力信号として上記ローパスフィルタに供給する分周器を有する。また、本発明のフィルタ回路においては、上記時間測定回路が、上記基準クロックと上記入力信号と上記出力信号とを入力する第１のＮＡＮＤ回路と、上記第１のＮＡＮＤ回路の出力信号に応じて動作するカウンタとを有し、上記設定値変更回路が、上記入力信号と上記出力信号とを入力する第２のＮＡＮＤ回路と、上記第２のＮＡＮＤ回路の出力信号に応じて動作するカウンタとを有する。
【０００９】
本発明によれば、例えば動作に不可欠な基準クロックから入力信号（検査信号）を生成し、その検査信号をローパスフィルタに入力して、通常動作前に自動的にローパスフィルタの遅延時間を測定し、測定された遅延時間を適当な値に設定することで、ローパスフィルタのカットオフ周波数を調整することができる。従ってＩＣチップを封入する前にヒューズ切断などによってカットオフ周波数を一定に設定していたため、封入後にカットオフ周波数が適正な値にならなかった従来と異なり、常に動作直前の状態に即したカットオフ周波数を設定することができる。
【００１０】
また本発明において、例えば、基準クロックの周波数が低く、遅延時間の増加分が基準クロックの周期に比して小さいと、制御電流を変化させて遅延時間を変化させても、時間測定回路では同じパルス数が複数回計数される。このとき、予め定められたパルス数より１だけ大きい又は小さいパルス数において第１、第２の設定値を求め、求められた第１、第２の設定値の平均値を電流設定値とすることにより、予め定められたパルス数が計数されるときの所望の制御電流の電流設定値が第１、第２の設定値の中間の値として求められ、その電流設定値に相当する電流量の制御電流をローパスフィルタに供給することができる。従って、基準クロックの周波数が低く、基準クロックのパルスの間隔が大きい場合でも、従来に比して細かく制御電流を設定してローパスフィルタの遅延時間を細かく調整し、そのカットオフ周波数を細かく調整することができる。
【００１１】
【発明の実施の形態】
以下で図面を参照し、本発明の実施形態について説明する。図１の符号１１に、ＭＯＤの信号処理に用いられるリードチャネルを示す。このリードチャネル１１は、アンプ２とフィルタ回路３とを有している。
【００１２】
かかるリードチャネル１１を用いて、ＭＯＤに書き込まれた情報を読み出す際には、図示しない光ピックアップにより、ＭＯＤに書き込まれた情報に相当する大きさの光電流が生成される。その光電流がＩ−Ｖアンプ１０で電圧変換された後に、リードチャネル１１内のアンプ２に出力される。この電圧はアンプ２で増幅され、フィルタ回路３で高帯域のノイズ成分が除去されて波形再生された後、後段の信号処理回路４に出力される。
【００１３】
上述したリードチャネル１１に用いられるフィルタ回路３の構成を図２に示す。このフィルタ回路３は、ローパスフィルタ１４と電流供給回路１８と、分周器１３と、時間計測回路１５と、電流値設定回路１６と、電流値変化回路１７とを有している。このうち分周器１３は、本発明の信号出力回路の一例である。
【００１４】
フィルタ回路３は、通常の動作を開始する前に、ローパスフィルタ１４の遅延時間及びカットオフ周波数を設定する。上述したフィルタ回路３において、通常動作開始前に適当なカットオフ周波数を設定する動作について以下で説明する。
【００１５】
電流値変化回路１７は、回数用カウンタ２４を有している。回数用カウンタ２４内部にはディジタルデータである電流設定値の初期値が記憶されており、その初期値は電流値設定回路１６を介して電流供給回路１８に出力される。
【００１６】
電流供給回路１８内部では、ディジタルデータである電流設定値と電流値との対応づけがなされており、電流設定値が入力されると、電流供給回路１８はその値に対応した電流値の制御電流をローパスフィルタ１４に供給する。ここでは、電流設定値の初期値が入力されており、その初期値に対応する大きさの制御電流がローパスフィルタ１４に供給される。
【００１７】
ローパスフィルタ１４はＧｍフィルタから成り、制御電流の電流値が増加すると遅延時間が増加するとともにカットオフ周波数が小さくなるように構成されており、制御電流が供給されると、その制御電流の大きさに対応して、遅延時間が設定される。
【００１８】
こうしてローパスフィルタ１４の遅延時間が一時的に設定された後、分周器１３に一定周波数の基準クロックが出力される。基準クロックは分周器１３で分周された後、ローパスフィルタ１４に検査信号として出力される。この検査信号は、パルス状の信号であって、ローパスフィルタ１４で遅延された後、電流値変化回路１７と時間計測回路１５に出力される。以下でこの出力信号を検査出力信号と称する。
【００１９】
電流値変化回路１７は、上述した回数用カウンタ２４に加えて、第２のゲート回路２３を備えている。この第２のゲート回路２３は、検査信号がローパスフィルタ１４に入力された後、検査出力信号として出力されるまでの間の期間にカウント信号を出力する。このカウント信号は、結果としてパルス状の信号になっている。
【００２０】
かかるパルス状のカウント信号が回数用カウンタ２４に出力されると、回数用カウンタ２４に記憶された電流設定値は１増加し、電流値設定回路１６に出力される。電流値設定回路１６は、記憶演算回路１９と、後述する第２のラッチ回路３４とを有しており、電流値変化回路１７からの電流設定値は、記憶演算回路１９に入力される。検査信号のパルスが出力され、１個のカウント信号が出力されると、回数用カウンタ２４が記憶する電流設定値の値は、直前まで記憶していた電流設定値に１が加算された値となる。この値が記憶演算回路１９に入力される。
【００２１】
記憶演算回路１９は、第１のラッチ回路３１と演算回路３２と選択出力回路３３を有しており、記憶演算回路１９に出力された電流設定値は、第１のラッチ回路３１と演算回路３２と選択出力回路３３にそれぞれ入力される。
【００２２】
このうち、第１のラッチ回路３１は、後述する第３のゲート回路２５で制御されており、第３のゲート回路２５が後述する記憶許可信号を出力する状態から出力しない状態に転じるときに、第１のラッチ回路３１は、回数用カウンタ２４から出力された電流設定値を記憶する。
【００２３】
また、演算回路３２には、第１のラッチ回路３１から出力された電流設定値と、回数用カウンタ２４から出力された電流設定値が入力されており、第１のラッチ回路３１に記憶された値と、電流設定値の平均値が生成されて選択出力回路３３に出力される。
【００２４】
また、選択出力回路３３は、後述する第４のゲート回路２６で制御されており、第４のゲート回路２６から出力制御信号が出力されると、演算回路３２から出力された平均値を、上述した第２のラッチ回路３４に出力する。他方、出力制御信号が出力されていない場合には、回数用カウンタ２４から出力された電流設定値を第２のラッチ回路３４に出力する。
【００２５】
上述した第１のラッチ回路３１及び選択出力回路３３をそれぞれ制御する第３、第４のゲート回路２５、２６は、ともに時間計測回路１５に接続されている。第３、第４のゲート回路２５、２６は、時間計測回路１５の制御により、上述した記憶許可信号と出力制御信号とをそれぞれ出力する。
この時間計測回路１５は、第１のゲート回路２１と時間用カウンタ２２とを備えている。
【００２６】
このうち第１のゲート回路２１の各入力端子には検査信号と、検査出力信号と、基準クロックが入力されており、検査信号と検査出力信号の各立ち上がり時刻の間隔、すなわちローパスフィルタの遅延時間の間に、基準クロックのパルスを出力している。
【００２７】
基準クロックのパルスが１個時間用カウンタ２２に入力されるごとに、時間用カウンタ２２に記憶された値は１ずつ増加する。この基準クロックはローパスフィルタ１４の遅延時間の間に時間用カウンタ２２に出力されるので、遅延時間の間に時間用カウンタ２２に記憶される基準クロックのパルス数(以下で時間計測値と称する。)は、遅延時間に相当する値となっている。ここでは、時間計測値は４ビットのディジタルデータである。かかる時間計測値は、記憶演算回路１９に出力される。尚、時間用カウンタ２２は、第２のゲート回路２３の出力信号であるカウント信号によってリセットされる。
【００２８】
記憶演算回路１９に出力された時間計測値は、上述したように、第３、第４のゲート回路２５、２６に入力される。第３、第４のゲート回路２５、２６は、それぞれが三入力と二入力のＡＮＤ回路からなり、それぞれの各入力端子には、時間用カウンタ２２の出力の下位３ビットの値と、最上位及び最下位ビットの値とがそれぞれ入力される。ここでは、第３、第４のゲート回路２５、２６は、時間計測値がそれぞれ７、９であるときに、それぞれに入力端子に全て“１”が入力されて、それぞれから“１”が出力される。このとき各第３、第４のゲート回路２５、２６から出力される“１”が、記憶許可信号と、出力制御信号になっている。
【００２９】
１個目の検査信号のパルスが出力された直後で、上述した電流設定値が初期値より１だけ多い場合は、時間計測値は７又は９のいずれでもない値(ここでは一例として２とする)に予め設定されている。このように時間計測値が２のときには第３のゲート回路２５から記憶許可信号は出力されないので、第１のラッチ回路３１からは電流設定値がそのまま演算回路３２に出力され、演算回路３２では、第１のラッチ回路３１から出力された電流設定値と、回数用カウンタ２４から出力される電流設定値との平均値が生成されて選択出力回路３３に出力される。
【００３０】
このとき時間計測値は９ではないので第４のゲート回路２６からは出力制御信号は出力されず、選択出力回路３３からは、回数用カウンタ２４から出力された電流設定値がそのまま第２のラッチ回路３４に出力され、第２のラッチ回路３４に記憶される。
【００３１】
電流供給回路１８は、第２のラッチ回路３４に記憶された電流設定値を読み出し、その電流設定値に相当する大きさの制御電流をローパスフィルタ１４に出力する。
【００３２】
このとき電流設定値は、初期値より１だけ増加している。このときの制御電流は、電流設定値が初期値であるときよりも電流量が増加し、制御電流の増加分だけローパスフィルタ１４の遅延時間は長くなる。
【００３３】
その後、次の検査信号のパルスが出力され、回数用カウンタ２４に上述したパルス状のカウント信号が１個出力されると、電流設定値は１だけ増加し、制御電流はその分だけ増加することになる。このように、パルス状のカウント信号が１個出力されるごとに、電流設定値は初期値から数えて１ずつ増加する。電流設定値が増加すると、制御電流がその分だけ増加するので、ローパスフィルタ１４の遅延時間が長くなる。
【００３４】
遅延時間が増加し、その増加分が基準クロックのパルスの間隔より大きくなれば、時間計測値は１増加する。しかしながら基準クロックの周波数は低く、基準クロックのパルスの間隔は長いので、電流設定値が１増加するごとに長くなる遅延時間はパルスの間隔に比して短いので、電流設定値が１ずつ増加することを複数回繰り返したのちに、時間計測値が１増加することになる。従って、基準クロックの周波数が低ければ、同じ値の時間計測値は複数回現れることになる。
時間計測値には、予め定められた遅延時間に相当する最適の値(以下で最適時間値と称する。)が予め設定されている。ここでは、最適時間値を８としている。
【００３５】
時間計測値が１ずつ増加して、最適時間値より１だけ小さい値である７まで増加すると、第３のゲート回路２５からは記憶許可信号が出力される。すると、第１のラッチ回路３１に、回数用カウンタ２４から出力される電流設定値が記憶される。
【００３６】
このとき第４のゲート回路２６からは出力制御信号が出力されない。従って選択出力回路３３からは、回数用カウンタ２４から出力される電流設定値がそのまま第２のラッチ回路３４に出力され、その電流設定値に相当する大きさの電流がローパスフィルタ１４に供給される。
【００３７】
時間計測値が７である間は、選択出力回路３３からは、回数用カウンタ２４から出力された電流設定値がそのまま第２のラッチ回路３４に出力されて記憶され、電流供給回路１８で、記憶された電流設定値に対応する制御電流が生成されてローパスフィルタ１４に供給される。
【００３８】
その後、時間計測値が７から、最適時間値である８へと増加すると、第３のゲート回路２５からは、記憶許可信号が出力されなくなる。このように、記憶許可信号が出力された状態から出力されない状態に転じると、このとき回数用カウンタ２４から出力されている電流設定値は第１のラッチ回路３１に記憶され、それ以降は更新されなくなる。従って、第１のラッチ回路３１には、時間計測値が７から８に増加する時に、第１のラッチ回路３１に入力される電流設定値が最終的に記憶されることになる。こうして第１のラッチ回路３１に最終的に記憶された電流設定値は、本発明の第１の設定値の一例である。
【００３９】
このときには、第４のゲート回路２６からも出力制御信号が出力されない。従って、選択出力回路３３からは、回数用カウンタ２４から出力された電流設定値がそのまま第２のラッチ回路３４に出力され、その電流設定値に相当する大きさの制御電流がローパスフィルタ１４に供給される。
【００４０】
その後、時間計測値がさらに１増加し、最適時間値である８より１だけ多い値すなわち９になる。こうして、時間計測値が８から９に増加するときに回数用カウンタ２４から出力される電流設定値は、本発明における第２の設定値の一例である。
【００４１】
このとき演算回路３２では、第１のラッチ回路３１に記憶された電流設定値であって、時間計測値が７から８に増加するときの電流設定値(第１の設定値)と、時間計測値が８から９に増加するときの回数用カウンタ２４から出力される電流設定値(第２の設定値)との平均値が生成されて選択出力回路３３に出力される。
【００４２】
時間計測値が９になると、第４のゲート回路２６からは出力制御信号が出力される。すると選択出力回路３３からは、演算回路３２で生成された第１、第２の設定値の平均値が第２のラッチ回路３４へと出力され、電流設定値として記憶される。その第１、第２の設定値の平均値は、電流供給回路１８で読み出され、その読み出された値に対応する電流値の制御電流が、電流供給回路１８からローパスフィルタ１４に供給される。
【００４３】
図３に、第１乃至第４のゲート回路２１、２３、２５、２６の出力信号のタイミングチャートの一例を示す。図３中符号Ｌinはローパスフィルタ１４に入力される検査信号を示し、符号Ｌoutはローパスフィルタ１４から出力される検査出力信号を示している。また、第１のゲート回路２１の出力信号の各パルス上に付された数字は、それぞれのパルスが出力されるときの時間計測値をそれぞれ示しており、第２のゲート回路２３の出力信号の各パルス上に付された数字は、上述した電流設定値を示している。
【００４４】
ここでは、時間計測値が７から、最適時間値である８に増加する際の電流設定値、すなわち本発明の第１の設定値は、９であるものとしている。また、時間計測値が８から９に増加する際の電流設定値、すなわち本発明の第２の設定値は１３であるものとしている。この場合には、第１、第２の設定値９、１３の平均値すなわち１１に相当する一定値の制御電流がローパスフィルタ１４に供給されることになる。
【００４５】
このように、第４のゲート回路２６から出力制御信号が選択出力回路３３に供給され、第２のラッチ回路３４に演算回路３２の演算結果が電流設定値として記憶されると、選択出力回路３３はその動作を停止して、第２のラッチ回路３４には何ら信号が出力されなくなる。従って、第２のラッチ回路３４は、上述した第１、第２の設定値の平均値を記憶し続け、その記憶内容は更新されなくなる。従って第２のラッチ回路３４には、第１、第２の設定値の平均値が記憶され、更新されない状態になるので、電流供給回路１８から供給される制御電流の電流値は一定値に固定される。
【００４６】
ローパスフィルタ１４は、こうして一定値に固定された制御電流によって定まる一定のカットオフ周波数で動作する。ローパスフィルタ１４にはアンプ１２の出力信号が入力され、通常のリードチャネルの動作に移行する。
【００４７】
以上説明したように、本実施形態では、フィルタ回路３が、通常動作を開始する前に、毎回適当な電流値の制御電流を設定してカットオフ周波数を設定している。従来では、パッケージ内にＩＣチップを封入する前に１回だけカットオフ周波数を設定していたので、ＩＣチップをパッケージ内に封入した後、封入の際のストレス等により、設定されたカットオフ周波数が適切な周波数からずれてしまうという不具合があったが、本実施形態では、パッケージ内にＩＣチップを封入した後でも、動作開始直前の状態における遅延時間を計測しているので、かかる不具合は生じない。
【００４８】
本実施形態では、最適時間値より１だけ小さい時間計測値（ここでは７)から、最適時間値(ここでは８)の時間計測値へと増加する際の電流設定値である第１の設定値と、最適時間値(ここでは８)の時間計測値から最適時間値より１だけ大きい時間計測値（ここでは９)へと増加する際の電流設定値である第２の設定値との平均値とを求め、その平均値の大きさに相当する制御電流を生成してローパスフィルタ１４に供給している。
【００４９】
第１、第２の設定値にそれぞれ対応する制御電流の電流値は、時間計測値が最適時間値(ここでは８)のときの制御電流の最小値と最大値にほぼ等しいため、第１、第２の設定値の平均値で制御電流を設定すると、時間計測値が最適時間値の場合に、異なる電流値をとる制御電流が複数あっても、そのうちほぼ中間の電流値を選択して、その制御電流をローパスフィルタ１４に供給することができるので、基準クロックの周波数が低い場合でも、ローパスフィルタのカットオフ周波数を細かく設定することができる。
【００５０】
なお、本実施形態では、時間計測値の最適時間値を８としているが、本発明はこれに限られるものではない。
【００５１】
また、上述した実施形態では、フィルタ回路をＭＯＤのリードチャネルに適用した場合について説明したが、例えばＤＶＤ(Digital Video Disk)や、ハードディスクのリードチャネルに適用することもできる。
【００５２】
【発明の効果】
精度良くカットオフ周波数を設定することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態のリードチャネルを示すブロック図
【図２】本発明の一実施形態のフィルタ回路を説明する図
【図３】本発明の一実施形態のフィルタ回路の動作を説明するタイミングチャート
【図４】従来のリードチャネルを説明するブロック図
【符号の説明】
３……フィルタ回路 １４……ローパスフィルタ
Claims (3)
- 制御電流に応じて入力信号と出力信号との間の遅延時間及びカットオフ周波数が変化するローパスフィルタと、
基準クロックと上記入力信号と上記出力信号とを入力して上記遅延時間を上記基準クロックのパルス数として計測する時間測定回路と、
上記入力信号の周期に応じて設定値の値を増加又は減少して出力する設定値変更回路と、
上記時間測定回路で計測される上記基準クロックのパルス数が第１の値になると上記設定値変更回路から出力される上記設定値を第１の設定値として記憶する第１の記憶回路と、
上記第１の記憶回路に記憶されている第１の設定値と上記設定値変更回路から出力される上記設定値との平均値を求める演算回路と、
上記演算回路から出力される上記平均値と上記設定値変更回路から出力される上記設定値とを入力し、上記時間測定回路で計測される上記基準クロックのパルス数が上記第１の値よりも大きい第２の値に達するまでの間は上記設定値変更回路から出力される上記設定値を選択して出力し、上記時間測定回路で計測される上記基準クロックのパルス数が上記第２の値に達すると上記平均値を継続して出力する選択出力回路と、
上記選択出力回路から出力される上記平均値又は上記設定値に応じた上記制御電流を上記ローパスフィルタに対して供給する電流供給回路と、
を有し、
上記制御電流が上記選択出力回路から出力される上記平均値に応じた値に設定されるフィルタ回路。 - 上記基準クロックを分周して上記入力信号として上記ローパスフィルタに供給する分周器を有する請求項１に記載のフィルタ回路。
- 上記時間測定回路が、上記基準クロックと上記入力信号と上記出力信号とを入力する第１のＮＡＮＤ回路と、上記第１のＮＡＮＤ回路の出力信号に応じて動作するカウンタとを有し、
上記設定値変更回路が、上記入力信号と上記出力信号とを入力する第２のＮＡＮＤ回路と、上記第２のＮＡＮＤ回路の出力信号に応じて動作するカウンタとを有する請求項１又は２に記載のフィルタ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001144151A JP5091374B2 (ja) | 2001-05-15 | 2001-05-15 | フィルタ回路 |
| US10/142,311 US7146518B2 (en) | 2001-05-15 | 2002-05-09 | Filter circuit with automatic adjustment of cutoff frequency via average signal values |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001144151A JP5091374B2 (ja) | 2001-05-15 | 2001-05-15 | フィルタ回路 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002344288A JP2002344288A (ja) | 2002-11-29 |
| JP2002344288A5 JP2002344288A5 (ja) | 2008-05-08 |
| JP5091374B2 true JP5091374B2 (ja) | 2012-12-05 |
Family
ID=18990146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001144151A Expired - Fee Related JP5091374B2 (ja) | 2001-05-15 | 2001-05-15 | フィルタ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7146518B2 (ja) |
| JP (1) | JP5091374B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7266464B2 (en) * | 2004-12-17 | 2007-09-04 | Texaco Inc. | Dynamic cut-off frequency varying filter |
| DE102006028006A1 (de) * | 2006-06-14 | 2007-12-20 | Siemens Ag | Feldgerät und Verfahren zum Verarbeiten mindestens einer Messgröße in einem Feldgerät |
| CN102067448A (zh) * | 2008-06-19 | 2011-05-18 | 高通股份有限公司 | 用于调谐Gm-C滤波器的装置和方法 |
| CN108646839A (zh) * | 2018-07-06 | 2018-10-12 | 广东奥普特科技股份有限公司 | 一种恒流电路快速响应控制器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3080723B2 (ja) * | 1991-10-17 | 2000-08-28 | 富士通株式会社 | フィルタ回路及びフィルタ集積回路 |
| JP3287210B2 (ja) * | 1995-04-06 | 2002-06-04 | ソニー株式会社 | 光学的記録媒体再生装置 |
| JP3660517B2 (ja) * | 1999-03-01 | 2005-06-15 | 三菱電機株式会社 | データ受信装置、これに用いられるソースクロック再生方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 |
-
2001
- 2001-05-15 JP JP2001144151A patent/JP5091374B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-09 US US10/142,311 patent/US7146518B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US7146518B2 (en) | 2006-12-05 |
| JP2002344288A (ja) | 2002-11-29 |
| US20020196076A1 (en) | 2002-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE43761E1 (en) | Jitter measuring method and device | |
| JPH0631989B2 (ja) | 電子楽器の波形発生装置 | |
| US5406132A (en) | Waveform shaper for semiconductor testing devices | |
| JP5091374B2 (ja) | フィルタ回路 | |
| EP0393716B1 (en) | Delay circuit | |
| US7049874B2 (en) | Digital delaying device | |
| US10095263B1 (en) | Apparatus and method for calibrating signal synchronization | |
| US6980040B2 (en) | Delay adjusting apparatus providing different delay times by producing a plurality of delay control signals | |
| JPH11250408A (ja) | 遅延量校正回路及び方法 | |
| JP3456525B2 (ja) | 遅延時間調整方法及び遅延時間調整回路 | |
| US6172544B1 (en) | Timing signal generation circuit for semiconductor test system | |
| JP2000035463A (ja) | ジッタ測定装置及びそれを内蔵した集積回路 | |
| US7099788B2 (en) | Multiphase waveform generator capable of performing phase calibration and related phase calibration method | |
| JPH0345474B2 (ja) | ||
| JPH10319097A (ja) | 半導体試験装置用タイミング発生器 | |
| US6784654B2 (en) | Signal reproduction block | |
| JP2703263B2 (ja) | 位相基準信号形成回路装置 | |
| US7715290B2 (en) | Method for correcting write strategy data of an optical disc and optical disc drive using the same | |
| JP2007010347A (ja) | タイムインターバル測定装置、タイムインターバル測定方法 | |
| JP2001148161A (ja) | ジッタ抑制回路及びそれを用いたデータ再生回路 | |
| JPS61243527A (ja) | ビツトバツフア回路 | |
| JPS6249936B2 (ja) | ||
| JPH0221042B2 (ja) | ||
| JP2010002368A (ja) | タイムインターバルアナライザ及びその測定方法 | |
| JPH04249780A (ja) | 校正機能付タイミング測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080319 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080319 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080319 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090918 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101221 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120914 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150921 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5091374 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |