JP5088207B2 - アナログ出力装置 - Google Patents

アナログ出力装置 Download PDF

Info

Publication number
JP5088207B2
JP5088207B2 JP2008091539A JP2008091539A JP5088207B2 JP 5088207 B2 JP5088207 B2 JP 5088207B2 JP 2008091539 A JP2008091539 A JP 2008091539A JP 2008091539 A JP2008091539 A JP 2008091539A JP 5088207 B2 JP5088207 B2 JP 5088207B2
Authority
JP
Japan
Prior art keywords
analog
output
circuit
voltage
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008091539A
Other languages
English (en)
Other versions
JP2009246726A (ja
Inventor
秀夫 大住
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008091539A priority Critical patent/JP5088207B2/ja
Publication of JP2009246726A publication Critical patent/JP2009246726A/ja
Application granted granted Critical
Publication of JP5088207B2 publication Critical patent/JP5088207B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

この発明は、アナログ出力装置に係り、特に、ディジタル/アナログ変換回路(Digital Analog Converter、DAC)と同DACの出力信号に対して電流/電圧変換や増幅などの所定の処理を行ってアナログ電圧を出力するための出力回路とを有するアナログ出力装置に関する。
DACと同DACの出力信号に対して電流/電圧変換や増幅などの所定の処理を行ってアナログ電圧を出力するための出力回路とを有するアナログ出力装置では、同アナログ電圧の正常/異常が診断されずに出力されることが多い。このため、出力されるアナログ電圧の良否を診断する機能が付加されたアナログ出力装置が提案されている。
この種の関連する技術としては、たとえば、特許文献1に記載された回路ボードがある。
この回路ボードでは、図9(a)に示すように、回路ボード1上に、集積回路10と、外部アナログ入力回路201,202,203と、シリアルバス30と、MPU(マイクロプロセサ)40とが設けられている。集積回路10は、ロジック回路11と、アナログ出力回路121,122,123と、切替部13と、リードレス端子141,142,143と、切替制御部15と、測定部16とを有している。測定部16は、ADC(Analog Digital Converter、A/D変換器)16aと、シリアルインタフェース部16bとを有している。MPU40は、故障診断制御部41を備え、同故障診断制御部41は判定部41aを有している。また、図9(b)に示すように、リードレス端子14(141,142,143)と外部アナログ入力回路20(201,202,203)との間では、半田接続などにより、電源ライン(+Vc)と同端子14との間に抵抗値を有する異物21、及びグラウンドラインと同端子14との間に抵抗値を有する異物22が存在することがある。
この回路ボード1では、ロジック回路11の出力信号がアナログ出力回路12の図示しないDACによりD/A変換され、アナログ出力電圧が出力される。また、切替制御部15により切替部13がオン状態となり、リードレス端子14に出力されているアナログ出力電圧がADC16aでA/D変換される。ADC16aの出力信号は、シリアルインタフェース部16bからシリアルバス30を経てMPU40に送出される。MPU40では、故障診断制御部41の判定部41aにより、ADC16aの出力信号の良否が判定される。これにより、リードレス端子14のアナログ出力電圧が正常/異常が判定される。
また、特許文献2に記載されたアナログ出力装置は、図10に示すように、計算機51と、DAC52と、増幅器53と、DAC54と、コンパレータ55とから構成されている。このアナログ出力装置では、計算機51から出力されるディジタルの出力信号VDoがDAC52に入力され、同DAC52でアナログの出力信号Voに変換され、同出力信号Voが増幅器53で増幅されて出力信号vaとして外部へ出力される。このとき、計算機51から出力される診断用のディジタルの出力信号VDref(VDo±α)が診断用のDAC54に入力され、そのアナログの出力信号VrefとDAC52の出力信号Voとがコンパレータ55で比較される。DAC52の出力信号Voが誤差の上下限閾値(±α)内にあるか否かにより、コンパレータ55の出力レベルがHigh/Low(H/L)に変化し、計算機51にフィードバックされてDAC52の正常/異常が診断される。
また、特許文献2に記載された他のアナログ出力装置では、図11に示すように、図10のアナログ出力装置の構成に加え、サンプル/ホールド回路56が付加されている。このアナログ出力装置では、DAC52の出力信号Voがサンプル/ホールド回路56でサンプリングされてサンプル値がホールドされ、このホールド期間中にDAC52の正常/異常が診断される。
また、特許文献3に記載されたアナログ信号発生装置では、プロセサから与えられたディジタルデータがアナログ出力回路でアナログ信号に変換され、直流オフセットDA変換器により、このアナログ信号に対してオフセット補正用のオフセット電圧が発生する。加算器により上記アナログ信号にオフセット電圧が加えられ、同加算器から出力された電圧が自己診断回路で所定の電圧と比較されてアナログ出力回路が診断される。上記自己診断回路では、比較器により、加算器から出力された電圧が基準電圧と比較され、この比較器の出力が出力回路でロジックレベルに変換される。上記プロセサでは、自己診断時には、上記アナログ出力回路に所定の値を与えた状態で、直流オフセットDA変換器に与えるデータを変化させ、そのときの自己診断回路の出力に基づいてアナログ出力回路の異常が診断される。
また、特許文献4に記載されたDA変換装置では、入力されるディジタル信号が複数回線のDA変換部でアナログ信号に変換される。各DA変換部は、ディジタル信号をアナログ信号に変換するDA変換器と、変換されたアナログ信号を出力する出力手段とから構成されている。故障検出手段により、DA変換器の出力信号に基づいて故障回線が検出される。切替手段により、故障検出手段の出力に基づいて、複数回線のDA変換部のうち、いずれかの正常な回線のDA変換部の出力が選択されて出力される。
また、特許文献5に記載された半導体装置では、DACの出力電圧と基準電圧とを比較してディジタル信号を出力するコンパレータと、通常動作時とテスト時とを切り替えるスイッチとが設けられている。テスト時には、テスト装置が半導体装置に接続されて所定の信号が入力され、コンパレータから出力されたディジタル信号と予め設定された期待値とがテスト装置で比較されることにより、半導体装置の良否が判定される。
特開2007−024659号公報(要約書、図1) 特開2001−144614号公報(要約書、図1、図5) 実開平07−029934号公報(要約書、図1) 特開2002−094380号公報(要約書、図1、図2、図3) 特開平11−064464号公報(要約書、図1)
しかしながら、上記各文献に記載された技術では、次のような問題点があった。
すなわち、特許文献1に記載された回路ボードでは、リードレス端子14に出力されているアナログ出力電圧がADC16aでA/D変換され、シリアルインタフェース部16b及びシリアルバス30を経てMPU40に送出されて故障診断制御部41の判定部41aで良否が判定されるので、良否の判定までに時間がかかること、その解決策として高速ADCを使用するとコストアップとなるという問題点がある。また、アナログ出力電圧の異常が検出されても、そのままリードレス端子14を経て外部アナログ入力回路20へ送出されること、DAC及びADCがあることにより回路規模が大きいという問題点もある。
特許文献2に記載されたアナログ出力装置では、DAC52の出力信号Voが診断されるだけであり、増幅器53の出力信号vaは診断されないこと、及び上下限閾値がDAC54に入力されて出力信号Vrefがコンパレータ55でDAC52の出力信号Voと比較されるため、出力信号Voが診断されるまでに時間がかかるという問題点がある。また、この特許文献2に記載された他のアナログ出力装置では、サンプル/ホールド回路56でサンプリングデータを長時間保持することは困難であり、保持しきれなくなった場合、増幅器53の出力信号vaが異常でも、そのまま出力されるという問題点がある。また、ホールド時間を長くすると、コストアップにつながるという問題点もある。また、これらのアナログ出力装置では、DACが2個必要となるため、コストアップとなるという問題点がある。また、2つのDACがロット不良などにより同じように故障した場合、両DACに入力されたディジタルデータが同じような異常値に変換されてしまい、異常値が出力されているにも拘らず診断結果が正常となるという問題点がある。
特許文献3に記載されたアナログ信号発生装置では、アナログ出力回路の異常が診断されるが、加算器により、アナログ出力回路のアナログ信号に直流オフセットDA変換器のオフセット電圧が加えられる構成となっているものであり、この発明とは構成が異なる。
特許文献4に記載されたDA変換装置では、DA変換器の出力信号が故障検出手段により診断されるが、出力手段の出力信号は診断されないという問題点がある。
特許文献5に記載された半導体装置では、同半導体装置の良否を判定するために、別途テスト装置を設ける必要があり、良否の判定が煩雑になるという問題点がある。
この発明は、上述の事情に鑑みてなされたもので、アナログ出力電圧の診断を簡単な構成で確実に行うアナログ出力装置を提供することを目的としている。
上記課題を解決するために、この発明の第1の構成は、ディジタルの入力データをアナログ電圧に変換して出力するアナログ回路を備え、該アナログ回路は、前記入力データをアナログ信号に変換して出力するディジタル/アナログ変換回路と、該ディジタル/アナログ変換回路から出力される前記アナログ信号に対して所定の処理を行って前記アナログ電圧を出力する出力回路とを有するアナログ出力装置に係り、前記出力回路から出力される前記アナログ電圧の正常/異常を判定し、正常のときに該アナログ電圧をそのまま外部アナログ入力装置へ出力する一方、異常のときに該アナログ電圧を出力しないアナログ回路診断手段が設けられていて、該アナログ回路診断手段は、前記アナログ回路と同一の回路構成とされ、前記入力データをアナログの参照用電圧に変換して出力する診断用アナログ回路と、前記出力回路から出力される前記アナログ電圧と前記診断用アナログ回路から出力される前記参照用電圧とを比較して比較結果を出力する比較回路と、前記比較結果に基づいて前記アナログ電圧の正常/異常を判定して判定信号を出力する判定回路と、前記判定信号が前記アナログ電圧の正常を示すときに前記アナログ電圧を入力し、そのまま前記外部アナログ入力装置へ出力する一方、異常を示すときに該アナログ電圧を出力しない異常値出力防止回路とから構成され、かつ、該異常値出力防止回路は、入力側と出力側との間が前記判定回路の判定信号に基づいてオン/オフ制御される第1のスイッチと、該第1のスイッチがオフ状態となったとき、所定の遅延時間の経過後に前記出力側をグラウンドとショートさせる第2のスイッチとから構成されていることを特徴としている。
この発明の第2の構成は、ディジタルの入力データをアナログ電圧に変換して出力するアナログ回路を備え、該アナログ回路は、前記入力データをアナログ信号に変換して出力するディジタル/アナログ変換回路と、該ディジタル/アナログ変換回路から出力される前記アナログ信号に対して所定の処理を行って前記アナログ電圧を出力する出力回路とを有するアナログ出力装置に係り、前記出力回路から出力される前記アナログ電圧の正常/異常を判定し、正常のときに該アナログ電圧をそのまま外部アナログ入力装置へ出力する一方、異常のときに該アナログ電圧を出力しないアナログ回路診断手段が設けられていて、該アナログ回路診断手段は、所定の診断用ディジタルデータが前記アナログ回路に入力されたとき、該アナログ回路の前記出力回路から出力される第1のアナログ電圧を、所定の範囲を有する参照用電圧と比較して比較結果を出力する比較手段と、前記比較結果に基づいて前記第1のアナログ電圧の正常/異常を判定して判定信号を出力する判定回路と、前記判定信号が前記第1のアナログ電圧の正常を示し、かつ、アナログ出力用ディジタルデータが前記アナログ回路に入力されたとき、該アナログ回路の前記出力回路から出力される第2のアナログ電圧を入力し、そのまま前記外部アナログ入力装置へ出力する一方、異常を示すときに該第2のアナログ電圧を出力しないスイッチ手段とから構成され、かつ、該スイッチ手段は、入力側と出力側との間が前記判定回路の判定信号に基づいてオン/オフ制御される第1のスイッチと、該第1のスイッチがオフ状態となったとき、所定の遅延時間の経過後に前記出力側をグラウンドとショートさせる第2のスイッチとから構成されていることを特徴としている。
この発明の構成によれば、アナログ回路診断手段により、出力回路から出力されるアナログ電圧の正常/異常が判定され、正常のときに同アナログ電圧がそのまま出力される一方、異常のときに同アナログ電圧が出力されないので、実際のアナログの出力電圧を診断できると共に、異常値の出力を防止できる。
上記出力回路から出力されるアナログ電圧の正常/異常を判定し、正常のときに同アナログ電圧をそのまま外部アナログ入力装置へ出力する一方、異常のときに同アナログ電圧を出力しないアナログ回路診断手段が設けられているアナログ出力装置を提供する。
また、この発明では、アナログ回路診断手段は、上記アナログ回路と同一の回路構成とされ、上記入力データをアナログの参照用電圧に変換して出力する診断用アナログ回路と、上記出力回路から出力される上記アナログ電圧と上記診断用アナログ回路から出力される上記参照用電圧とを比較して比較結果を出力する比較回路と、同比較結果に基づいて上記アナログ電圧の正常/異常を判定して判定信号を出力する判定回路と、同判定信号が上記アナログ電圧の正常を示すときに上記アナログ電圧を入力し、そのまま上記外部アナログ入力装置へ出力する一方、異常を示すときに同アナログ電圧を出力しない異常値出力防止回路とから構成されている。
また、この発明では、上記異常値出力防止回路は、入力側と出力側との間が上記判定回路の判定信号に基づいてオン/オフ制御される第1のスイッチと、同第1のスイッチがオフ状態となったとき、所定の遅延時間の経過後に上記出力側をグラウンドとショートさせる第2のスイッチとから構成されている。
また、この発明では、上記アナログ回路診断手段は、所定の診断用ディジタルデータが上記アナログ回路に入力されたとき、同アナログ回路の上記出力回路から出力される第1のアナログ電圧を、所定の範囲を有する参照用電圧と比較して比較結果を出力する比較手段と、同比較結果に基づいて上記第1のアナログ電圧の正常/異常を判定して判定信号を出力する判定回路と、同判定信号が上記第1のアナログ電圧の正常を示し、かつ、アナログ出力用ディジタルデータが上記アナログ回路に入力されたとき、同アナログ回路の上記出力回路から出力される第2のアナログ電圧を入力し、そのまま上記外部アナログ入力装置へ出力する一方、異常を示すときに同第2のアナログ電圧を出力しないスイッチ手段とから構成されている。
また、この発明では、上記スイッチ手段は、入力側と出力側との間が上記判定回路の判定信号に基づいてオン/オフ制御される第1のスイッチと、同第1のスイッチがオフ状態となったとき、所定の遅延時間の経過後に上記出力側をグラウンドとショートさせる第2のスイッチとから構成されている。
図1は、この発明の第1の実施例であるアナログ出力装置の要部の電気的構成を示すブロック図である。
この例のアナログ出力装置は、同図に示すように、MPU(マイクロプロセサ)61と、アナログ回路62と、診断用アナログ回路63と、比較回路64と、異常値出力防止回路65とから構成されている。また、同異常値出力防止回路65の出力側に外部アナログ入力装置66が接続されている。アナログ回路62は、DAC(ディジタル/アナログ変換回路)62aと、増幅回路62bとを有している。DAC62aは、MPU61から送出されるディジタルデータ(入力データ)diをアナログ信号daに変換して出力する。この場合、DAC62aは、電流モードの出力信号を出力する図示しないディジタル/アナログ変換部と、同出力信号を電圧モードに変換してアナログ信号daを出力する図示しない電流/電圧変換部とから構成されている。増幅回路62bは、DAC62aから出力される電圧モードのアナログ信号daを増幅してアナログ電圧VoAを出力する。
診断用アナログ回路63は、アナログ回路62と同一の回路構成とされ、DAC63aと、増幅回路63bとを有している。DAC63aは、MPU61から送出されるディジタルデータ(入力データ)djをアナログ信号dbに変換して出力する。入力データdjは、入力データdiと同一のデータである。増幅回路63bは、DAC63aから出力される電圧モードのアナログ信号dbを増幅してアナログの参照用電圧VoBを出力する。比較回路64は、アナログ電圧VoAと参照用電圧VoBとを比較し、誤差がある一定基準内にあるか否かで、H(高レベル)/L(低レベル)の比較結果caを出力する。MPU61は、たとえば、PLD(Programmable Logic Device )など、カスタマイズされたロジック回路で構成され、ディジタルデータ(入力データ)di,djを出力すると共に、比較回路64の比較結果caに基づいてアナログ電圧VoAの正常/異常を判定して判定信号cbを出力する。
異常値出力防止回路65は、判定信号cbに基づいてオン/オフ制御されるリレーなどのスイッチ手段で構成され、同判定信号cbがアナログ電圧VoAの正常を示すときに同アナログ電圧VoAを入力し、そのまま出力電圧Vout(=VoA)として外部アナログ入力装置66へ出力する一方、異常を示すときに同アナログ電圧VoAを出力しない。特に、この実施例では、異常値出力防止回路65は、入力側と出力側との間が判定信号cbに基づいてオン/オフ制御される図示しない第1のスイッチと、同第1のスイッチがオフ状態となったとき、所定の遅延時間の経過後に上記出力側をグラウンド(AG;アナロググラウンド)とショートさせる図示しない第2のスイッチとから構成されている。また、外部アナログ入力装置66は、出力電圧Voutを取り込んで所定の動作を行う。
図2は、図1のアナログ出力装置の動作を説明するフローチャートである。
この図を参照して、この例のアナログ出力装置に用いられるアナログ出力診断方法の処理内容について説明する。
このアナログ出力装置では、MPU61から送出される入力データdiがDAC62aでアナログ信号daに変換されて出力され、同アナログ信号daが増幅回路62bで増幅され、同増幅回路62bからアナログ電圧VoAが出力される。そして、増幅回路62bから出力されるアナログ電圧VoAの正常/異常が判定され、正常のときに同アナログ電圧VoAをそのまま出力電圧Voutとして外部アナログ入力装置66へ出力される一方、異常のときに同アナログ電圧VoAが出力されないアナログ回路診断処理が行われる。
すなわち、図2に示すように、アナログ出力シーケンスが開始される(ステップA1)。異常値出力防止回路65が有効にされ、異常値の出力が事前に防止される(ステップA2)。MPU61からディジタルデータdi,djがDAC62a,63aへ出力される(ステップA3)。アナログ回路62から出力されるアナログ電圧VoA(=Vout)と、診断用アナログ回路63から出力される参照用電圧VoBとが比較回路64で比較される(ステップA4)。比較回路64から出力される比較結果caは、MPU61へ通知される。MPU61では、比較結果caに基づいてアナログ電圧VoAの正常/異常が判定されて判定信号cbが出力される(ステップA5)。
異常値出力防止回路65では、判定信号cbがアナログ電圧VoAの正常を示すとき、無効となって同アナログ電圧VoAが入力され(ステップA6)、出力電圧Vout(=VoA)が外部アナログ入力装置66へ出力され(ステップA7)、処理が終了する(ステップA8)。一方、判定信号cbがアナログ電圧VoAの異常を示すとき、異常値出力防止回路65が有効となったままで、同アナログ電圧VoA(=出力電圧Vout)が出力されず、処理が終了する(ステップA8)。また、このとき、異常値出力防止回路65の出力側は、グラウンド(AG)とショートされている。
以上のように、この第1の実施例では、増幅回路62bから出力されるアナログ電圧VoAの正常/異常が判定され、正常のときに同アナログ電圧VoAをそのまま出力電圧Voutとして外部アナログ入力装置66へ出力される一方、異常のときに同アナログ電圧VoAが出力されない。これにより、アナログ電圧VoAを診断することで、結果的に出力電圧Voutそのものを診断していることになり、実際のアナログの出力電圧Voutを診断できる。また、アナログ電圧VoAが正常と診断されない限り、異常値出力防止回路65が無効にならないので、異常値の出力が防止される。また、出力電圧Voutが出力されないとき、異常値出力防止回路65の出力側がグラウンド(AG)とショートされているので、外部アナログ入力装置66と接続されるアナログラインが低インピーダンスとなり、外乱の影響を受けにくくなる。このとき、出力電圧Voutが必ず0Vになるが、正常時に0Vを出力することがないように当該アナログ出力装置を構成すれば、異常値と正常値とが完全に区別される。
図3は、この発明の第2の実施例であるアナログ出力装置の要部の電気的構成を示すブロック図であり、第1の実施例を示す図1中の要素と共通の要素には共通の符号が付されている。
この例のアナログ出力装置では、同図2に示すように、図1中のMPU61、異常値出力防止回路65及び比較回路64に代えて、異なる機能を有するMPU61A、スイッチ71a,71b、スイッチ72、及び基準電圧源73,74、スイッチ75,76、コンパレータ77が設けられ、また、診断用アナログ回路63が削除されている。
基準電圧源73は、MPU61Aから出力される診断用ディジタルデータdmがDAC62aでアナログ信号に変換されて最終的に増幅回路62bから出力されるときの理論上の値(=VoCref)から下限閾値αを引いた値の基準電圧VoD(=VoCref−α)を出力する。基準電圧源74は、理論上の値VoCrefから上限閾値αを足した値の基準電圧VoE(=VoCref+α)を出力する。スイッチ72及びスイッチ75,76は、MPU61Aによる制御に基づいてオン/オフ制御される。コンパレータ77は、MPU61Aから診断用ディジタルデータdmがDAC62aに入力されたとき、増幅回路62bから出力されるアナログ電圧VoC(第1のアナログ電圧)を、基準電圧VoD以上かつ基準電圧VoE以下の範囲を有する参照用電圧VoHと比較して比較結果caを出力する。
MPU61Aは、MPU61と同様に、アナログ出力用ディジタルデータとしてディジタルデータ(入力データ)diを出力する他、上記診断用ディジタルデータdmを出力すると共に、比較結果caに基づいてアナログ電圧VoCの正常/異常を判定して図示しない判定信号をそれぞれ出力してスイッチ71a,71b、スイッチ72及びスイッチ75,76をそれぞれオン/オフ制御する。スイッチ71aは、入力側と出力側との間がMPU61Aによる制御に基づいてオン/オフ制御され、スイッチ71bは、同スイッチ71aがオフ状態となったとき、所定の遅延時間の経過後に上記出力側をグラウンド(AG)とショートさせる。これにより、判定信号がアナログ電圧VoCの正常を示し、かつ、入力データdi(アナログ出力用ディジタルデータ)がアナログ回路62に入力されたとき、同アナログ回路62の増幅回路62bから出力されるアナログ電圧Vout(第2のアナログ電圧)を入力し、そのまま外部アナログ入力装置66へ出力する一方、異常を示すときに同アナログ電圧Voutを出力しない。
図4は、図3のアナログ出力装置の動作を説明するフローチャートである。
この図を参照して、この例のアナログ出力装置に用いられるアナログ出力診断方法の処理内容について説明する。
このアナログ出力装置では、図4に示すように、アナログ出力シーケンスが開始される(ステップB1)。スイッチ71aがオフ状態、及びスイッチ72がをオン状態とされ、異常値の出力が事前に防止されると共に、アナログ電圧VoC(第1のアナログ電圧)と参照用電圧VoH(VoD≦VoH≦VoE)とが比較される状態となる(ステップB2)。MPU61Aから診断用ディジタルデータdmがアナログ回路62へ出力される(ステップB3)。
アナログ電圧VoCと基準電圧VoDとがコンパレータ77で比較される(ステップB4)。この比較結果caがMPU61Aへ通知され(ステップB5)、正常のとき、ステップB6へ進み、アナログ電圧VoCと基準電圧VoEとがコンパレータ77で比較される(ステップB6)。この比較結果caがMPU61Aへ通知され(ステップB7)、正常のとき、ステップB8へ進み、MPU61Aから入力データdi(アナログ出力用ディジタルデータ)がDAC62aへ出力される(ステップB8)。MPU61Aの制御により、スイッチ71aがオン状態、及びスイッチ71b,72がオフ状態となる(ステップB9)。また、上記比較結果caが異常の場合、スイッチ71aがオフ状態、及びスイッチ71b,72がオン状態のままとなる。アナログ電圧Voutが外部アナログ入力装置66へ出力され(ステップB10)、処理が終了する(ステップA11)。
以上のように、この第2の実施例では、診断用ディジタルデータdmがアナログ回路62に入力されたとき、同アナログ回路62からアナログ電圧VoCが正常に出力されるか否かが診断されることにより、同アナログ回路62の良否が診断されるので、アナログ電圧Voutが保障される。また、アナログ電圧VoCが正常と診断されない限り、スイッチ71aがオン状態とされないので、異常値の出力が防止される。また、診断用ディジタルデータdmが入力されたときのアナログ回路62から出力されるアナログ電圧VoCが診断される構成になっているので、参照用電圧VoH(VoD≦VoH≦VoE)を固定でき、アナログ回路以外にDACを設ける必要がない。これにより、アナログ出力装置の回路規模が低減される。また、DACは、アナログ回路62中のDAC62aのみなので、DACがロット不良などにより故障した場合、異常値が出力されているにも拘らず診断結果が正常となる状態が回避され、異常値の出力が防止される。
図5は、この発明の第3の実施例であるアナログ出力装置の要部の電気的構成を示すブロック図であり、第1の実施例を示す図1中の要素と共通の要素には共通の符号が付されている。
この例のアナログ出力装置では、同図5に示すように、図1中の異常値出力防止回路65が削除され、また、外部アナログ入力装置66に代えて、新たな機能が付加された外部アナログ入力装置66Aが接続されている。外部アナログ入力装置66Aは、MPU61から与えられた判定信号cb(入力許可信号)がアクティブモードのときに、アナログ回路62から出力されるアナログ電圧Voutを取り込む構成とされている。MPU61は、比較回路64からの比較結果caに基づいてアナログ電圧VoAの正常/異常を判定し、正常のときにアクティブモードの判定信号cb(入力許可信号)を外部アナログ入力装置66Aへ送出する一方、異常のときに判定信号cb(入力許可信号)をノンアクティブモードとする。
図6は、図5のアナログ出力装置の動作を説明するフローチャートである。
この図を参照して、この例のアナログ出力装置に用いられるアナログ出力診断方法の処理内容について説明する。
このアナログ出力装置では、図6に示すように、外部アナログ入力装置66Aが、与えられた入力許可信号(判定信号cb)がアクティブモードのときにアナログ電圧Voutを取り込む構成になっている。そして、MPU61により、増幅回路62bから出力されるアナログ電圧VoAの正常/異常が判定され、正常のときにアクティブモードの判定信号cbが外部アナログ入力装置66Aへ送出される一方、異常のときに判定信号cbがノンアクティブモードとされる。
すなわち、図6に示すように、アナログ出力シーケンスが開始される(ステップC1)。 診断結果が異常とされ、外部アナログ入力装置66Aに通知される。診断結果を異常とすることで、これ以後、外部アナログ入力装置66Aでは、アナログ電圧Voutの取り込みが行われなくなる(ステップC2)。第1の実施例と同様の方法で、アナログ回路62が診断され(ステップC3)、診断結果(比較結果ca)がMPU61に通知される(ステップC4)。診断結果が正常のとき、外部アナログ入力装置66Aに通知される(ステップC5)。外部アナログ入力装置66Aでは、診断結果の正常を示す判定信号cbをトリガにしてアナログ電圧Voutが取り込まれ(ステップC6)、処理が終了する(ステップC7)。また、ステップC4にて診断結果が異常のとき、同診断結果は異常のまま保持され(ステップC8)、処理が終了する(ステップC7)。
以上のように、この第3の実施例では、MPU61から外部アナログ入力装置66Aへ診断結果が通知され、診断結果が正常の場合に限り、外部アナログ入力装置66Aでアナログ電圧Voutが取り込まれるので、第1の実施例の利点に加え、異常値出力防止回路65が削除され、回路規模が低減される。
図7は、この発明の第4の実施例であるアナログ出力装置の要部の電気的構成を示すブロック図であり、第2の実施例を示す図3中の要素及び第3の実施例を示す図5中の要素と共通の要素には共通の符号が付されている。
この例のアナログ出力装置では、同図7に示すように、図3中のMPU61Aに代えて、新たな機能が付加されたMPU61Bが設けられ、また、スイッチ71a,71bが削除されている。MPU61Bは、MPU61と同様に、判定信号cb(入力許可信号)を出力する。また、外部アナログ入力装置66に代えて、第3の実施例と同様に、外部アナログ入力装置66Aが接続されている。
図8は、図7のアナログ出力装置の動作を説明するフローチャートである。
この図を参照して、この例のアナログ出力装置に用いられるアナログ出力診断方法の処理内容について説明する。
このアナログ出力装置では、図8に示すように、アナログ出力シーケンスが開始される(ステップD1)。診断結果が異常とされ、外部アナログ入力装置66Aに通知される。診断結果を異常とすることで、これ以後、外部アナログ入力装置66Aでは、アナログ電圧Voutの取り込みが行われなくなる(ステップD2)。
第2の実施例と同様の方法で、アナログ回路62が診断され(ステップD3)、診断結果(比較結果ca)がMPU61Bに通知される(ステップD4)。診断結果が正常のとき、MPU61Bからアナログ出力用ディジタルデータとしてディジタルデータ(入力データ)diが出力される(ステップD5)。また、診断結果が正常である旨が、判定信号cb(入力許可信号)により外部アナログ入力装置66Aに通知される(ステップD6)。外部アナログ入力装置66Aでは、診断結果の正常を示す判定信号cbをトリガにしてアナログ電圧Voutが取り込まれ(ステップD7)、処理が終了する(ステップD8)。また、ステップD4にて診断結果が異常のとき、同診断結果は異常のまま保持され(ステップD9)、処理が終了する(ステップD8)。
以上のように、この第4の実施例では、MPU61Bから外部アナログ入力装置66Aへ診断結果が通知され、診断結果が正常の場合に限り、外部アナログ入力装置66Aでアナログ電圧Voutが取り込まれるので、第2の実施例の利点に加え、スイッチ71a,71bが削除され、回路規模が低減されると共に、MPUによる制御項目が低減される。
以上、この発明の実施例を図面により詳述してきたが、具体的な構成は同実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更などがあっても、この発明に含まれる。
たとえば、アナログ回路62中のDAC62aの出力信号が電流モードであれば、増幅回路62bに代えて、電流/電圧変換回路及び所定の周波数特性を有するLPF(低域通過フィルタ)が設けられる構成としても良い。同様に、診断用アナログ回路63中のDAC63aの出力信号が電流モードであれば、増幅回路63bに代えて、電流/電圧変換回路及びLPFが設けられる構成としても良い。
この発明は、アナログ電圧を出力するアナログ出力装置全般に適用でき、特に、確実性が求められる社会インフラのシステムなどの装置で、異常値の出力による装置の予期せぬ振る舞いを回避したい用途に適用して好適である。
この発明の第1の実施例であるアナログ出力装置の要部の電気的構成を示すブロック図である。 図1のアナログ出力装置の動作を説明するフローチャートである。 この発明の第2の実施例であるアナログ出力装置の要部の電気的構成を示すブロック図である。 図3のアナログ出力装置の動作を説明するフローチャートである。 この発明の第3の実施例であるアナログ出力装置の要部の電気的構成を示すブロック図である。 図5のアナログ出力装置の動作を説明するフローチャートである。 この発明の第4の実施例であるアナログ出力装置の要部の電気的構成を示すブロック図である。 図7のアナログ出力装置の動作を説明するフローチャートである。 特許文献1に記載された回路ボードの構成図である。 特許文献2に記載されたアナログ出力装置の構成図である。 特許文献2に記載された他のアナログ出力装置の構成図である。
符号の説明
61,61A,61B MPU(マイクロプロセサ)
62 アナログ回路
62a DAC(ディジタル/アナログ変換回路)
62b 増幅回路
63 診断用アナログ回路
64 比較回路
65 異常値出力防止回路
66,66A 外部アナログ入力装置
71a,71b,72 スイッチ
73,74 基準電圧源
75,76 スイッチ
77 コンパレータ

Claims (3)

  1. ディジタルの入力データをアナログ電圧に変換して出力するアナログ回路を備え、
    該アナログ回路は、
    前記入力データをアナログ信号に変換して出力するディジタル/アナログ変換回路と、該ディジタル/アナログ変換回路から出力される前記アナログ信号に対して所定の処理を行って前記アナログ電圧を出力する出力回路とを有するアナログ出力装置であって、
    前記出力回路から出力される前記アナログ電圧の正常/異常を判定し、正常のときに該アナログ電圧をそのまま外部アナログ入力装置へ出力する一方、異常のときに該アナログ電圧を出力しないアナログ回路診断手段が設けられていて、
    該アナログ回路診断手段は、
    前記アナログ回路と同一の回路構成とされ、前記入力データをアナログの参照用電圧に変換して出力する診断用アナログ回路と、
    前記出力回路から出力される前記アナログ電圧と前記診断用アナログ回路から出力される前記参照用電圧とを比較して比較結果を出力する比較回路と、
    前記比較結果に基づいて前記アナログ電圧の正常/異常を判定して判定信号を出力する判定回路と、
    前記判定信号が前記アナログ電圧の正常を示すときに前記アナログ電圧を入力し、そのまま前記外部アナログ入力装置へ出力する一方、異常を示すときに該アナログ電圧を出力しない異常値出力防止回路とから構成され、かつ、
    該異常値出力防止回路は、
    入力側と出力側との間が前記判定回路の判定信号に基づいてオン/オフ制御される第1のスイッチと、
    該第1のスイッチがオフ状態となったとき、所定の遅延時間の経過後に前記出力側をグラウンドとショートさせる第2のスイッチとから構成されていることを特徴とするアナログ出力装置。
  2. ディジタルの入力データをアナログ電圧に変換して出力するアナログ回路を備え、
    該アナログ回路は、
    前記入力データをアナログ信号に変換して出力するディジタル/アナログ変換回路と、該ディジタル/アナログ変換回路から出力される前記アナログ信号に対して所定の処理を行って前記アナログ電圧を出力する出力回路とを有するアナログ出力装置であって、
    前記出力回路から出力される前記アナログ電圧の正常/異常を判定し、正常のときに該アナログ電圧をそのまま外部アナログ入力装置へ出力する一方、異常のときに該アナログ電圧を出力しないアナログ回路診断手段が設けられていて、
    該アナログ回路診断手段は、
    所定の診断用ディジタルデータが前記アナログ回路に入力されたとき、該アナログ回路の前記出力回路から出力される第1のアナログ電圧を、所定の範囲を有する参照用電圧と比較して比較結果を出力する比較手段と、
    前記比較結果に基づいて前記第1のアナログ電圧の正常/異常を判定して判定信号を出力する判定回路と、
    前記判定信号が前記第1のアナログ電圧の正常を示し、かつ、アナログ出力用ディジタルデータが前記アナログ回路に入力されたとき、該アナログ回路の前記出力回路から出力される第2のアナログ電圧を入力し、そのまま前記外部アナログ入力装置へ出力する一方、異常を示すときに該第2のアナログ電圧を出力しないスイッチ手段とから構成され、かつ、
    該スイッチ手段は、
    入力側と出力側との間が前記判定回路の判定信号に基づいてオン/オフ制御される第1のスイッチと、
    該第1のスイッチがオフ状態となったとき、所定の遅延時間の経過後に前記出力側をグラウンドとショートさせる第2のスイッチとから構成されていることを特徴とするアナログ出力装置。
  3. 前記アナログ電圧の正常値と異常値とを確実に区別するために、前記アナログ電圧の正常時には、0Vのアナログ電圧を出力しない構成とされていることを特徴とする請求項1又は2記載のアナログ出力装置。
JP2008091539A 2008-03-31 2008-03-31 アナログ出力装置 Expired - Fee Related JP5088207B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008091539A JP5088207B2 (ja) 2008-03-31 2008-03-31 アナログ出力装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008091539A JP5088207B2 (ja) 2008-03-31 2008-03-31 アナログ出力装置

Publications (2)

Publication Number Publication Date
JP2009246726A JP2009246726A (ja) 2009-10-22
JP5088207B2 true JP5088207B2 (ja) 2012-12-05

Family

ID=41308157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008091539A Expired - Fee Related JP5088207B2 (ja) 2008-03-31 2008-03-31 アナログ出力装置

Country Status (1)

Country Link
JP (1) JP5088207B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016152387A (ja) * 2015-02-19 2016-08-22 株式会社ニューフレアテクノロジー 電子線描画装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04364611A (ja) * 1991-06-12 1992-12-17 Fujitsu Ltd ディジタル・アナログ変換器異常検出装置
JP2001144614A (ja) * 1999-11-12 2001-05-25 Hitachi Ltd D/a変換器の診断方法およびアナログ出力装置
JP4376076B2 (ja) * 2004-01-30 2009-12-02 富士通マイクロエレクトロニクス株式会社 D/a変換器および半導体装置

Also Published As

Publication number Publication date
JP2009246726A (ja) 2009-10-22

Similar Documents

Publication Publication Date Title
JP3627922B2 (ja) 組電池用直流電圧検出装置のモニタ方法
JP5588407B2 (ja) Ad変換装置およびdc−dc変換装置
JP6062716B2 (ja) 異常検知装置
JP5088207B2 (ja) アナログ出力装置
JP2011130077A (ja) デジタル信号出力回路
US20200228130A1 (en) Switching circuit for checking an analog input circuit of an a/d converter
JP5036638B2 (ja) プログラマブルコントローラ及びプログラマブルコントローラを用いた異常検出方法
JP2010154441A (ja) A/d入力回路の故障診断装置及び故障診断方法
US20040135591A1 (en) Method for automatically changing current ranges
JPH11278237A (ja) アナログ信号入力回路の故障診断方法及び装置
JPWO2016111128A1 (ja) 故障検出装置
US20200309821A1 (en) Assembly With at Least Two Redundant Analog Input Units for a Measurement Current
JP2003092534A (ja) A/d変換装置及び該装置を用いた保護継電器
JPH10153634A (ja) スピーカ出力自己診断装置
WO2021205925A1 (ja) 集積回路
JP2010285269A (ja) エレベータの制御システム
JP2007178257A (ja) 計測装置
JP2001035335A (ja) リレー故障検出装置
KR102470323B1 (ko) 모터를 진단하기 위한 방법 및 그 전자 장치
JP5457152B2 (ja) インバータ装置
JP2006209618A (ja) デジタル出力装置およびデジタル出力装置を用いた診断方法
JP2010045553A (ja) デジタル・アナログ変換モジュール
JP2001144614A (ja) D/a変換器の診断方法およびアナログ出力装置
JP2007206012A (ja) 負荷電流検出回路およびこれを用いた異常判定装置
JPH0514196A (ja) 自己診断機能付入力回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120814

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120827

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5088207

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees