JP5083290B2 - 記憶システム - Google Patents
記憶システム Download PDFInfo
- Publication number
- JP5083290B2 JP5083290B2 JP2009244700A JP2009244700A JP5083290B2 JP 5083290 B2 JP5083290 B2 JP 5083290B2 JP 2009244700 A JP2009244700 A JP 2009244700A JP 2009244700 A JP2009244700 A JP 2009244700A JP 5083290 B2 JP5083290 B2 JP 5083290B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power
- power supply
- control unit
- data line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Description
前記基本装置と通信可能に接続され、自装置内の記憶媒体に対する前記基本装置からのアクセス要求を制御する制御部を備えた拡張装置とを有し、
前記基本装置は、
自装置から前記拡張装置に入力するデータを伝送する上位データ入力線の電圧を基準値から変化させる上位入力電圧変更部を有し、
前記拡張装置は、
前記上位データ入力線の電圧の変化を検出する上位入力電圧検出部と、
前記上位入力電圧検出部によって検出された電圧の変化に基づいて前記制御部への電源供給を制御する電源制御部と
を有することを特徴とする記憶システム。
前記拡張装置が有する前記上位入力電圧検出部は、前記上位データ入力線に電圧が重畳されているか否かを検出し、
前記拡張装置が有する前記電源制御部は、前記上位入力電圧検出部によって前記上位データ入力線に電圧が重畳されていることが検出された場合に、前記制御部に電源を投入して起動することを特徴とする付記1に記載の記憶システム。
前記拡張装置は、
前記電源制御部によって前記制御部に電源が投入された場合に、自装置から前記追加拡張装置に出力するデータを伝送する下位データ出力線に所定の大きさの電圧を重畳させる下位出力電圧重畳部をさらに有することを特徴とする付記2に記載の記憶システム。
前記上位データ入力線への電圧の重畳を停止することで前記拡張装置に対して電源切断を指示し、
前記拡張装置が有する前記電源制御部は、
前記上位入力電圧検出部によって前記上位データ入力線に電圧が重畳されていないことが検出された場合に、前記制御部への電源供給を停止することを特徴とする付記2に記載の記憶システム。
前記制御部への電源供給が停止可能な状態である場合に、自装置から前記基本装置に出力するデータを伝送する上位データ出力線に所定の大きさの電圧を重畳させる上位出力電圧重畳部をさらに有し、
前記基本装置は、
前記上位データ出力線に電圧が重畳されているか否かを検出する上位出力電圧検出部をさらに有し、
前記基本装置が有する前記上位入力電圧変更部は、
前記上位出力電圧検出部によって前記上位データ出力線に電圧が重畳されていることが検出された場合に、前記上位データ入力線への電圧の重畳を停止することを特徴とする付記4に記載の記憶システム。
前記拡張装置が有する前記下位出力電圧重畳部は、
前記電源制御部によって前記制御部への電源供給が停止された場合に、自装置から前記追加拡張装置に出力するデータを伝送する下位データ出力線への電圧の重畳を停止することを特徴とする付記3に記載の記憶システム。
前記追加拡張装置から自装置に入力するデータを伝送する下位データ入力線に電圧が重畳されているか否かを検出する下位入力電圧検出部をさらに有し、
前記拡張装置が有する前記上位出力電圧重畳部は、
前記下位入力電圧検出部によって前記下位データ入力線に電圧が重畳されていることが検出され、かつ、前記制御部への電源供給が停止可能な状態である場合に、前記上位データ出力線に電圧を重畳させることを特徴とする付記5に記載の記憶システム。
前記上位データ入力線に電圧を重畳させる際に、前記拡張装置に対して電源投入又は電源切断のいずれを指示するかに応じて、当該電圧を正の電圧とするか負の電圧とするかを切り替え、
前記拡張装置が有する前記上位入力電圧検出部は、
前記上位データ入力線に重畳されている電圧が正の電圧又は負の電圧のいずれであるかを検出し、
前記拡張装置が有する前記電源制御部は、
前記上位入力電圧検出部によって検出された電圧が正の電圧であるか負の電圧であるかに応じて、前記制御部に対して電源供給又は電源供給停止のいずれかを行うことを特徴とする付記4に記載の記憶システム。
前記上位データ出力線に電圧を重畳させる際に、前記制御部への電源供給が停止可能な状態であるか否かに応じて、当該電圧を正の電圧とするか負の電圧とするかを切り替え、
前記基本装置が有する前記上位出力電圧検出部は、
前記上位データ出力線に重畳されている電圧が正の電圧又は負の電圧のいずれであるかを検出し、
前記基本装置が有する前記上位入力電圧変更部は、
前記上位出力電圧検出部によって検出された電圧が正の電圧であるか負の電圧であるかに応じて、前記上位データ入力線への電圧の重畳開始又は重畳停止のいずれかを行うことを特徴とする付記5に記載の記憶システム。
記憶媒体と、
前記上位データ入力線を介して受信した前記記憶媒体に対するアクセス要求を制御する制御部と、
前記上位データ入力線の電圧の変化を検出する上位入力電圧検出部と、
前記上位入力電圧検出部によって検出された電圧の変化に基づいて前記制御部への電源供給を制御する電源制御部と
を有することを特徴とする記憶装置。
検出された電圧の変化に基づいて、前記上位データ入力線を介して受信した前記記憶媒体に対するアクセス要求を制御する制御部への電源供給を制御するステップと
を含んだことを特徴とする記憶装置起動方法。
11 上位入力電圧変更部
20 拡張装置
21 記憶媒体
22 制御部
23 上位入力電圧検出部
24 電源制御部
30 上位データ入力線
Claims (9)
- 外部からのアクセス要求を制御する基本装置と、前記基本装置に直列にそれぞれデータを伝送するデータ線を介して通信可能に接続され、それぞれ自装置内の記憶媒体に対する前記基本装置からのアクセス要求を制御する制御部を備えた複数の拡張装置とを有し、
前記拡張装置は、
電源供給が停止可能な状態であるか否か判定する判定部と、
下位の拡張装置がある場合、下位の拡張装置から前記データ線を介して伝送される電源停止が可能であることを示す信号を検出する第1検出部と、
下位の拡張装置がある場合、下位の拡張装置から前記データ線を介して電源停止が可能であることを示す信号が前記第1検出部により検出され、かつ前記判定部により電源供給が停止可能な状態であると判定された場合、電源停止が可能であることを示す信号を前記データ線を介して上位の拡張装置または基本装置へ送信する第1送信部と、
前記基本装置または上位の拡張装置から前記データ線を介して伝送される電源の切断を指示する信号を検出する第2検出部と、
電源の切断を指示する信号が検出された場合、下位の拡張装置へ前記データ線を介して電源の切断を指示する信号を送信する第2送信部と、
電源の切断を指示する信号が検出された場合、前記制御部への電源供給を制御する電源制御部とを有し、
前記基本装置は、
前記拡張装置から前記データ線を介して伝送される電源停止が可能であることを示す信号を検出する第3検出部と、
電源停止が可能であることを示す信号が検出され、前記拡張装置の電源切断を行う場合に、電源の切断を指示する信号を前記データ線を介して前記拡張装置へ送信する第3送信部と、
を有することを特徴とする記憶システム。 - 前記データ線は、基本装置または上位の拡張装置から下位の拡張装置へ入力するデータを伝送する第1データ線および下位の拡張装置から基本装置または上位の拡張装置へ入力するデータを伝送する第2データ線を含み、
前記第3送信部は、電源の切断を指示する信号として前記第1データ線の電圧を基準値から変化させ、
前記第2検出部は、前記第1データ線の電圧の変化を検出し、
前記電源制御部は、前記第2検出部によって検出された電圧の変化に基づいて前記制御部への電源供給を制御する
ことを特徴とする請求項1に記載の記憶システム。 - 前記第3送信部は、前記第1データ線に所定の大きさの電圧を重畳させることで電源投入を指示し、
前記第2検出部は、前記第1データ線に電圧が重畳されているか否かを検出し、
前記電源制御部は、前記第2検出部によって前記第1データ線に電圧が重畳されていることが検出された場合に、前記制御部に電源を投入して起動することを特徴とする請求項2に記載の記憶システム。 - 前記第2送信部は、前記電源制御部によって前記制御部に電源が投入され、下位の拡張装置がある場合、前記第1データ線に所定の大きさの電圧を重畳させることを特徴とする請求項3に記載の記憶システム。
- 前記第3送信部は、前記第1データ線への電圧の重畳を停止することで前記拡張装置に対して電源切断を指示し、
前記電源制御部は、前記第2検出部によって前記第1データ線に電圧が重畳されていないことが検出された場合に、前記制御部への電源供給を停止することを特徴とする請求項3に記載の記憶システム。 - 前記第1送信部は、前記制御部への電源供給が停止可能な状態である場合に、前記第2データ線に所定の大きさの電圧を重畳させ、
前記第3検出部は、前記第2データ線に電圧が重畳されているか否かを検出し、
前記第3送信部は、前記第3検出部によって前記第2データ線に電圧が重畳されていることが検出された場合に、前記第1データ線への電圧の重畳を停止することを特徴とする請求項5に記載の記憶システム。 - 前記第2送信部は、前記電源制御部によって前記制御部への電源供給が停止され、下位の拡張装置がある場合、前記第1データ線への電圧の重畳を停止することを特徴とする請求項4に記載の記憶システム。
- 前記第1送信部は、下位の拡張装置がある場合、前記第1検出部によって前記第2データ線に電圧が重畳されていることが検出され、かつ、前記制御部への電源供給が停止可能な状態である場合に、前記第2データ線に電圧を重畳させることを特徴とする請求項6に記載の記憶システム。
- 前記第3送信部は、前記第1データ線に電圧を重畳させる際に、前記拡張装置に対して電源投入又は電源切断のいずれを指示するかに応じて、当該電圧を正の電圧とするか負の電圧とするかを切り替え、
前記第2検出部は、前記第1データ線に重畳されている電圧が正の電圧又は負の電圧のいずれであるかを検出し、
前記電源制御部は、前記第2検出部によって検出された電圧が正の電圧であるか負の電圧であるかに応じて、前記制御部に対して電源供給又は電源供給停止のいずれかを行うことを特徴とする請求項5に記載の記憶システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009244700A JP5083290B2 (ja) | 2009-10-23 | 2009-10-23 | 記憶システム |
US12/908,301 US8601303B2 (en) | 2009-10-23 | 2010-10-20 | Storage system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009244700A JP5083290B2 (ja) | 2009-10-23 | 2009-10-23 | 記憶システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011090574A JP2011090574A (ja) | 2011-05-06 |
JP5083290B2 true JP5083290B2 (ja) | 2012-11-28 |
Family
ID=43899384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009244700A Expired - Fee Related JP5083290B2 (ja) | 2009-10-23 | 2009-10-23 | 記憶システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8601303B2 (ja) |
JP (1) | JP5083290B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI545431B (zh) * | 2015-04-30 | 2016-08-11 | 群暉科技股份有限公司 | 用來於一電子系統進行電源管理之方法與裝置 |
JP6492969B2 (ja) * | 2015-05-25 | 2019-04-03 | 富士通株式会社 | 位相ロックループ回路制御装置及び位相ロックループ回路の制御方法 |
US10581397B2 (en) * | 2015-09-07 | 2020-03-03 | Tdk Corporation | Integrated circuit, circuit assembly and a method for its operation |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5097439A (en) * | 1989-11-08 | 1992-03-17 | Quantum Corporation | Expansible fixed disk drive subsystem for computer |
JPH0588800A (ja) * | 1991-09-25 | 1993-04-09 | Ricoh Co Ltd | Scsi装置を備えたコンピユータ周辺装置およびscsi装置の終端回路ユニツト |
JPH07129282A (ja) * | 1993-11-02 | 1995-05-19 | Hitachi Ltd | 計算機システム |
US5644174A (en) * | 1996-03-22 | 1997-07-01 | Sun Microsystems, Inc. | Universal AC sequencer for a server |
US6873313B2 (en) * | 1999-10-22 | 2005-03-29 | Sharp Kabushiki Kaisha | Image display device and driving method thereof |
US7058823B2 (en) * | 2001-02-28 | 2006-06-06 | Advanced Micro Devices, Inc. | Integrated circuit having programmable voltage level line drivers and method of operation |
US6944812B2 (en) * | 2002-01-15 | 2005-09-13 | Micron Technology, Inc. | Mode entry circuit and method |
US7519000B2 (en) | 2002-01-30 | 2009-04-14 | Panduit Corp. | Systems and methods for managing a network |
JP2003330549A (ja) * | 2002-05-10 | 2003-11-21 | Hitachi Ltd | 半導体集積回路、電源回路及び情報記録媒体 |
US7634667B2 (en) * | 2002-07-12 | 2009-12-15 | Hewlett-Packard Development Company, L.P. | User-configurable power architecture with hot-pluggable power modules |
JP3762389B2 (ja) * | 2003-05-26 | 2006-04-05 | 株式会社東芝 | ファイバチャネルの光回線に接続可能な電子機器、ファイバチャネルシステム、及び同システムにおける電源制御方法 |
WO2005011990A1 (ja) * | 2003-08-04 | 2005-02-10 | Sharp Kabushiki Kaisha | 電源装置および通信システム |
JP2005250739A (ja) | 2004-03-03 | 2005-09-15 | Seiko Epson Corp | 電子機器 |
US7546478B2 (en) | 2006-02-10 | 2009-06-09 | International Business Machines Corporation | Apparatus and method to provide power to a plurality of data storage devices disposed in a data storage system |
US7644293B2 (en) * | 2006-06-29 | 2010-01-05 | Intel Corporation | Method and apparatus for dynamically controlling power management in a distributed system |
JP2008112292A (ja) * | 2006-10-30 | 2008-05-15 | Hitachi Ltd | ストレージシステム及びストレージシステムの電源供給制御方法 |
JP2008243148A (ja) * | 2007-03-29 | 2008-10-09 | Nec Corp | ディスクアレイ装置 |
US7814351B2 (en) * | 2007-06-28 | 2010-10-12 | Seagate Technology Llc | Power management in a storage array |
-
2009
- 2009-10-23 JP JP2009244700A patent/JP5083290B2/ja not_active Expired - Fee Related
-
2010
- 2010-10-20 US US12/908,301 patent/US8601303B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8601303B2 (en) | 2013-12-03 |
JP2011090574A (ja) | 2011-05-06 |
US20110099391A1 (en) | 2011-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006268683A (ja) | メモリシステム及びそのホットスワップ方法 | |
JP5083290B2 (ja) | 記憶システム | |
JP4819088B2 (ja) | 記憶装置および当該記憶装置の起動方法 | |
JP4836979B2 (ja) | 二重化プログラマブルコントローラ | |
JP2011090577A (ja) | 記憶装置、記憶システムおよび記憶装置起動方法 | |
JP2010039734A (ja) | 通信システム、集線装置及び接続機器 | |
JP5534021B2 (ja) | ストレージ装置、制御部およびストレージ装置制御方法 | |
WO2010144075A1 (en) | Method for active power management in a serial ata interface | |
JP2010033506A (ja) | 二重化システム、および二重化システムにおける運用系決定方法 | |
JP2007235537A (ja) | パス切替制御システム、コンピュータシステム及びパス切替制御方法 | |
JP2014102700A (ja) | 通信制御装置、情報処理装置及び情報処理システム | |
CN107656708B (zh) | 电子设备及其控制方法 | |
JP5332518B2 (ja) | ビルドアップ方式電子計算機、切替制御方法及びプログラム | |
JP2006260392A (ja) | 高可用性仮想テープライブラリシステム | |
JP2003316520A (ja) | 電源制御装置 | |
JP4966610B2 (ja) | 情報処理システム、情報処理システムの緊急時電源断方法 | |
JP2009266178A (ja) | 中継装置および中継システム | |
KR20120071114A (ko) | 전원 컨트롤러, 외장 디바이스 및 그의 운용 방법 | |
JP2002163049A (ja) | コンピュータシステムおよびそれに搭載されるパワーマネージメントユニット | |
JP2011076528A (ja) | Raidカードの冗長化方法及びraidカードの冗長化装置 | |
JP2010157024A (ja) | ディスクアレイ装置、ディスクアレイ装置における電源制御方法及び電源制御プログラム | |
JP2017065259A (ja) | 情報処理装置、画像処理装置 | |
KR101357459B1 (ko) | 노트북 시스템의 보조 디스플레이 장치의 확장 디스크 사용장치 및 방법 | |
JP5246306B2 (ja) | ストレージシステムおよび起動方法 | |
JP6620619B2 (ja) | 電源制御装置、データ制御装置、電源制御装置の電源制御方法及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120807 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120820 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |