JP5083290B2 - 記憶システム - Google Patents

記憶システム Download PDF

Info

Publication number
JP5083290B2
JP5083290B2 JP2009244700A JP2009244700A JP5083290B2 JP 5083290 B2 JP5083290 B2 JP 5083290B2 JP 2009244700 A JP2009244700 A JP 2009244700A JP 2009244700 A JP2009244700 A JP 2009244700A JP 5083290 B2 JP5083290 B2 JP 5083290B2
Authority
JP
Japan
Prior art keywords
voltage
power
power supply
control unit
data line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009244700A
Other languages
English (en)
Other versions
JP2011090574A (ja
Inventor
純一 小川
裕一 阪上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009244700A priority Critical patent/JP5083290B2/ja
Priority to US12/908,301 priority patent/US8601303B2/en
Publication of JP2011090574A publication Critical patent/JP2011090574A/ja
Application granted granted Critical
Publication of JP5083290B2 publication Critical patent/JP5083290B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/266Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Description

本発明は、記憶システムに関する。
従来、複数の情報処理装置を接続したシステムにおいて、一つの情報処理装置が他の情報処理装置を起動する技術が知られている。複数の情報処理装置を接続したシステムの一例として、外部からのアクセス要求を制御する基本装置と、自装置内の記憶媒体に対する基本装置からのアクセス要求を制御する拡張装置とを接続した記憶システムがある。
基本装置に拡張装置を接続した記憶システムは、拡張装置の増設によって記憶媒体の追加が可能である。拡張装置は、例えばシリアル接続によって増設する。基本装置に拡張装置を接続した記憶システムでは、基本装置が拡張装置を起動可能であることが望ましい。
基本装置が拡張装置を起動する構成としては、基本装置と拡張装置との間に電源制御用の専用線を設ける構成が考えられる。また、拡張装置の内部において、基本装置と通信可能に接続されて自装置内の記憶装置のアクセスを制御する制御部を常に動作させておき、基本装置との通信に基づいて記憶媒体を起動する構成も考えられる。なお、拡張装置をシリアル接続する場合には、起動した拡張装置が下位に接続された拡張装置を起動することで、複数の拡張装置を順次起動することができる。
特表2007−503791号公報 特開2005−250739号公報
しかしながら、基本装置と拡張装置との通信インタフェースに電源制御用の信号が存在するとは限らない。このため、電源制御用の信号が存在しない通信インタフェースを用いる場合には、上述したように基本装置と拡張装置との間に電源制御用の専用線を設ける構成を採用することができない。
また、拡張装置の内部において、基本装置と通信可能に接続されて自装置内の記憶装置のアクセスを制御する制御部を常に動作させる構成では、制御部の動作に要する電力消費が無視できない。
このように従来の技術では、電源制御用の信号が存在しない通信インタフェースで待機状態の消費電力を充分に抑制することができないという問題点があった。
開示の技術は、上記に鑑みてなされたものであって、電源制御用の信号を用いることなく、待機状態の消費電力を抑制しつつ装置間の電源連動を実現する記憶システムを提供することを目的とする。
本願が開示する記憶システムは、一つの態様において、外部からのアクセス要求を制御する基本装置と、基本装置と通信可能に接続され、自装置内の記憶媒体に対する基本装置からのアクセス要求を制御する制御部を備えた拡張装置とを有する。そして、基本装置は、自装置から拡張装置に入力するデータを伝送する上位データ入力線の電圧を基準値から変化させる。また、拡張装置は、上位データ入力線の電圧の変化を検出し、検出された電圧の変化に基づいて制御部への電源供給を制御する。
また、本願が開示する記憶装置及び記憶装置起動方法は、一つの態様において、記憶媒体を有する記憶装置が上位装置から入力するデータを伝送する上位データ入力線の電圧の変化を検出する。また、検出された電圧の変化に基づいて、上位データ入力線を介して受信した記憶媒体に対するアクセス要求を制御する制御部への電源供給を制御する。
本願が開示する記憶システムの一つの態様によれば、電源制御用の信号を用いることなく、待機状態の消費電力を抑制しつつ装置間の電源連動を実現することができるという効果を奏する。
図1は、実施例1に係る記憶システムの構成を示すシステム構成図である。 図2は、実施例2に係る記憶システムの構成を示すシステム構成図である。 図3は、実施例2に係るコントローラエンクロージャの構成を示す機能ブロック図である。 図4は、実施例2に係るディスクエンクロージャの構成を示す機能ブロック図である。 図5は、実施例2に係るディスクエンクロージャの処理手順を示すフローチャート(1)である。 図6は、実施例2に係るディスクエンクロージャの処理手順を示すフローチャート(2)である。 図7は、実施例2に係る記憶システムにおける電源連動の流れを説明するための図(1)である。 図8は、実施例2に係る記憶システムにおける電源連動の流れを説明するための図(2)である。
以下に、本願が開示する記憶システムの実施例を図面に基づいて詳細に説明する。なお、以下に示す実施例によって本発明が限定されるものではない。
まず、実施例1について説明する。図1は、実施例1に係る記憶システムの構成を示すシステム構成図である。図1に示すように、実施例1に係る記憶システムは、基本装置10と、拡張装置20とを有する。基本装置10は、外部からのアクセス要求を制御する。拡張装置20は、基本装置10と通信可能に接続される。また、拡張装置20は、自装置内の記憶媒体21に対する基本装置10からのアクセス要求を制御する制御部22を備える。
ここで、基本装置10は、上位入力電圧変更部11を有する。上位入力電圧変更部11は、自装置から拡張装置20に入力するデータを伝送する上位データ入力線30の電圧を基準値から変化させる。
また、拡張装置20は、上位入力電圧検出部23と、電源制御部24とを有する。上位入力電圧検出部23は、上位データ入力線30の電圧の変化を検出する。また、電源制御部24は、上位入力電圧検出部23によって検出された電圧の変化に基づいて制御部22への電源供給を制御する。
すなわち、実施例1に係る記憶システムでは、拡張装置20は、データ伝送用の信号線を監視する。そして、拡張装置20は、基本装置10によって信号線の電圧が基準値から変更された場合に、その電圧の変化に基づいて制御部22への電源供給を制御する。したがって、実施例1によれば、電源制御用の信号を用いることなく、待機状態の消費電力を抑制しつつ装置間の電源連動を実現することができる。
次に、実施例2について説明する。図2は、実施例2に係る記憶システムの構成を示すシステム構成図である。図2に示すように、実施例2に係る記憶システム100は、コントローラエンクロージャ110と、ディスクエンクロージャ120と、ディスクエンクロージャ130とを有する。
なお、図2では図示を省略するが、記憶システム100は、ディスクエンクロージャ120及び130の他にも複数のディスクエンクロージャを有している。そして、記憶システム100では、コントローラエンクロージャ110に対して、複数のディスクエンクロージャが多段に接続されている。
コントローラエンクロージャ110は、記憶システム100の外部から送信されるアクセス要求を制御する。例えば、コントローラエンクロージャ110は、ネットワークを介して接続されたホストコンピュータ40から送信されるアクセス要求を制御する。
ディスクエンクロージャ120は、各種データを記憶する複数のHDD(Hard Disk Drive)を格納している。また、ディスクエンクロージャ120は、コントローラエンクロージャ110と通信可能に接続され、自装置内のHDDに対するコントローラエンクロージャ110からのアクセス要求を制御する。また、ディスクエンクロージャ120は、ディスクエンクロージャ130と通信可能に接続され、ディスクエンクロージャ130や他のディスクエンクロージャに対するアクセス要求を中継する。
なお、本実施例2では、コントローラエンクロージャ110とディスクエンクロージャ120との間、及び、隣接するディスクエンクロージャの間では、それぞれ、SAS(Serial Attached SCSI)によるシリアル通信でデータが伝送されることとする。
次に、コントローラエンクロージャ110の構成について説明する。図3は、実施例2に係るコントローラエンクロージャ110の構成を示す機能ブロック図である。図3に示すように、コントローラエンクロージャ110は、データI/F線60を介して、ホストコンピュータ40などの外部装置50と通信可能に接続されている。ここで、データI/F線60は、コントローラエンクロージャ110との間でやり取りされる各種データを伝送する。
また、コントローラエンクロージャ110は、上位データ入力線31及び上位データ出力線32を介して、ディスクエンクロージャ120と通信可能に接続されている。ここで、上位データ入力線31は、コントローラエンクロージャ110からディスクエンクロージャ120に入力されるデータを片方向に伝送する。また、上位データ出力線32は、ディスクエンクロージャ120からコントローラエンクロージャ110に出力されるデータを片方向に伝送する。
なお、本実施例2では、コントローラエンクロージャ110とディスクエンクロージャ120との間に設けられたデータ伝送線は、それぞれ2本の信号線からなる差動信号線で構成される。なお、ここでいうデータ伝送線とは、上述した上位データ入力線31及び上位データ出力線32のことである。また、SASでは、2組の差動信号線を1チャンネルとし、合計で4チャンネルの信号線でデータが伝送されるが、図3では、1チャンネル分の信号線のみを示している。
そして、本実施例2では、各差動信号線は、それぞれコモンモードで通信が行われることとする。また、本実施例2では、以下で詳細に説明するが、各データ伝送線には、所定の大きさのDC電圧が重畳される。以下では、各データ伝送線に重畳される所定の大きさのDC電圧をDCオフセット電圧と呼ぶ。
コントローラエンクロージャ110は、装置制御部111、システム制御デバイス112、電源回路113、DC電圧重畳回路114、DC電圧検出回路115及び電源制御部116を有する。ここで、装置制御部111、電源回路113、DC電圧重畳回路114、DC電圧検出回路115、電源制御部116は、それぞれ、図示していない待機電源から供給される電力によって適宜に作動する。すなわち、装置制御部111、電源回路113、DC電圧重畳回路114、DC電圧検出回路115、電源制御部116は、それぞれ、システム制御デバイス112が起動していない間も適宜に作動する。
装置制御部111は、外部装置50から送信されるアクセス要求に基づいて、システムデバイス112を制御する。この装置制御部111は、内部バス117を介して、システムデバイス112との間で各種データや制御コマンドをやり取りする。
システム制御デバイス112は、ディスクエンクロージャ120が有するHDDに対する外部装置50からのアクセス要求を制御する。また、システム制御デバイス122は、内部バス117を介して装置制御部111から送られたデータ及び制御コマンドを、上位データ入力線31を介してディスクエンクロージャ120へ転送する。また、システム制御デバイス112は、上位データ出力線32を介してディスクエンクロージャ120から伝送されたデータを、内部バス117を介して装置制御部111へ転送する。なお、本実施例2では、システム制御デバイス112はSASコントローラである。
電源回路113は、後述する電源制御部116による制御のもと、図示していない主電源から供給される電力をコントローラエンクロージャ110の筐体内の各部に供給する。
DC電圧重畳回路114は、後述する電源制御部116による制御のもと、ディスクエンクロージャ120に対して電源投入又は電源切断を指示する。このDC電圧重畳回路114は、上位データ入力線31に所定の大きさのDCオフセット電圧を重畳させることで、ディスクエンクロージャ120に対して電源投入を指示する。
また、DC電圧重畳回路114は、後述する電源制御部116による制御のもと、上位データ入力線31へのDCオフセット電圧の重畳を停止することで、ディスクエンクロージャ120に対して電源切断を指示する。なお、DC電圧重畳回路114は、記憶システム100全体を電源断に遷移する場合、後述するDC電圧検出回路115が上位データ出力線32に重畳されたDCオフセット電圧を検出している間に、上位データ入力線31へのDCオフセット電圧の重畳を停止する。
DC電圧検出回路115は、上位データ出力線32にDCオフセット電圧が重畳されているか否かを検出する。
電源制御部116は、電源回路113を駆動することで、コントローラエンクロージャ110が有する各部に電源を供給する。また、電源制御部116は、例えば操作者から電源投入を指示された場合に、DC電圧重畳回路114に対して、DCオフセット電圧を重畳するよう指示する。また、電源制御部116は、DC電圧検出回路115によってDCオフセット電圧が検出されている間に、操作者から電源の切断指示を受け付けると、DC電圧重畳回路114に対して、DCオフセット電圧を停止するよう指示する。
次に、各ディスクエンクロージャの構成について説明する。なお、記憶システム100が有する各ディスクエンクロージャは、いずれも同様の構成を有するので、ここではディスクエンクロージャ120を例にあげて説明する。図4は、実施例2に係るディスクエンクロージャ120の構成を示す機能ブロック図である。
図4に示すように、ディスクエンクロージャ120は、前述した上位データ入力線31及び上位データ出力線32を介して、コントローラエンクロージャ110と通信可能に接続されている。
また、ディスクエンクロージャ120は、下位データ出力線33及び下位データ入力線34を介して、ディスクエンクロージャ130と通信可能に接続されている。ここで、下位データ出力線33は、ディスクエンクロージャ120からディスクエンクロージャ130に入力されるデータを片方向に伝送する。また、下位データ入力線34は、ディスクエンクロージャ130からディスクエンクロージャ120に出力されるデータを片方向に伝送する。また、ディスクエンクロージャ130は、さらに、図示していない他のディスクエンクロージャにも同様に接続されている。
なお、本実施例2では、隣接するディスクエンクロージャの間に設けられたデータ伝送線は、それぞれ2本の信号線からなる差動信号線で構成される。なお、ここでいうデータ伝送線とは、上述した上位データ入力線31、上位データ出力線32、下位データ出力線33及び下位データ入力線34のことである。また、SASでは、2組の差動信号線を1チャンネルとし、合計で4チャンネルの信号線でデータが伝送されるが、図4では、1チャンネル分の信号線のみを示している。そして、本実施例2では、前述したように、各差動信号線は、それぞれコモンモードで通信が行われる。また、各データ伝送線には、DCオフセット電圧が重畳される。
ディスクエンクロージャ120は、HDD1211〜121n、システム制御デバイス122、電源回路128、DC電圧検出回路123及び127、DC電圧重畳回路125及び126、ならびに、電源制御部124を有する。ここで、電源回路128、DC電圧検出回路123及び127、DC電圧重畳回路125及び126、電源制御部124は、それぞれ、図示していない待機電源から供給される電力によって適宜に作動する。すなわち、電源回路128、DC電圧検出回路123及び127、DC電圧重畳回路125及び126、電源制御部124は、それぞれ、HDD1211〜121n及びシステム制御デバイス122が起動していない間も適宜に作動する。
HDD1211〜121nは、各種データを記憶する。
システム制御デバイス122は、HDD1211〜121nに対するコントローラエンクロージャ110からのアクセス要求を制御する。また、システム制御デバイス122は、上位データ入力線31を介してコントローラエンクロージャ110から伝送されたデータを、下位データ出力線33を介してディスクエンクロージャ130へ転送する。また、システム制御デバイス122は、下位データ入力線34を介してディスクエンクロージャ130から伝送されたデータを、上位データ出力線32を介してコントローラエンクロージャ110へ転送する。なお、本実施例2では、システム制御デバイス122はSASエキスパンダである。
電源回路128は、後述する電源制御部124による制御のもと、図示していない主電源から供給される電力をディスクエンクロージャ120の筐体内の各部に供給する。
DC電圧検出回路123は、上位データ入力線31にDCオフセット電圧が重畳されているか否かを検出する。DC電圧検出回路127は、下位データ入力線34にDCオフセット電圧が重畳されているか否かを検出する。
DC電圧重畳回路125は、後述する電源制御部124によってシステム制御デバイス122に電源が投入された場合に、下位データ出力線33にDCオフセット電圧を重畳させる。また、DC電圧重畳回路125は、後述する電源制御部124によってシステム制御デバイス122への電源供給が停止された場合に、下位データ出力線33へのDCオフセット電圧の重畳を停止する。
DC電圧重畳回路126は、下位データ入力線34にDCオフセット電圧が重畳されていることが検出され、かつ、システム制御デバイス122への電源供給が停止可能な状態である場合に、上位データ出力線32にDCオフセット電圧を重畳させる。なお、ここでいうシステム制御デバイス122への電源供給が停止可能な場合とは、例えば、システム制御デバイス122が他の装置との間でデータのやり取りをしていない状態が所定時間以上継続している場合である。
すなわち、DC電圧重畳回路126は、ディスクエンクロージャ120を含めて下位に接続された全てのディスクエンクロージャにおいて電源供給が停止可能な状態である場合のみ、上位データ出力線32にDCオフセット電圧を重畳させることになる。なお、DC電圧重畳回路126は、複数のディスクエンクロージャの中でディスクエンクロージャ120が終端に位置していた場合には、システム制御デバイス122への電源供給が停止可能な状態であれば上位データ出力線32にDCオフセット電圧を重畳させる。
電源制御部124は、電源回路128を駆動することで、ディスクエンクロージャ120が有する各部に電源を供給する。この電源制御部124は、DC電圧検出回路123によって上位データ入力線31にDCオフセット電圧が重畳されていることが検出された場合に、システム制御デバイス122に電源を投入して起動する。また、電源制御部124は、DC電圧検出回路123によって上位データ入力線31にDCオフセット電圧が重畳されていないことが検出された場合に、システム制御デバイス122への電源供給を停止する。なお、かかる電源制御部124によって行われる制御については、以降で詳細に説明する。
次に、実施例2に係るディスクエンクロージャ120の処理手順について説明する。図5及び6は、実施例2に係るディスクエンクロージャ120の処理手順を示すフローチャートである。なお、ここでは、図5を用いて、上位データ入力線31に重畳されるDCオフセット電圧に基づく処理を説明する。また、図6を用いて、下位データ入力線34に重畳されるDCオフセット電圧に基づく処理を説明する。なお、ここで説明する処理手順において、ディスクエンクロージャ120が有する各部間における制御の遷移は電源制御部124によって制御される。
図5に示すように、ディスクエンクロージャ120では、DC電圧検出回路123が、上位データ入力線31にDCオフセット電圧が重畳されているか否かを検出する(ステップS11)。
そして、DCオフセット電圧が重畳されていることが検出された場合には(ステップS12,Yes)、電源制御部124が、DC電圧重畳回路125に対して、下位データ出力線33にDCオフセット電圧を重畳するよう指示する(ステップS13)。さらに、電源制御部124は、電源回路128を駆動することで、システム制御デバイス122に電源を供給する(ステップS14)。なお、例えば、DC電圧重畳回路125が、システム制御デバイスの状態を監視し、電源制御部124によってシステム制御デバイス122に電源が供給されたことを検出した場合に、下位データ出力線33にDCオフセット電圧を重畳させるようにしてもよい。
一方、DCオフセット電圧が重畳されていないことが検出された場合には(ステップS12,No)、電源制御部124は、DC電圧重畳回路125に対して、下位データ出力線33へのDCオフセット電圧の重畳を停止するよう指示する(ステップS15)。さらに、電源制御部124は、電源回路128を駆動することで、システム制御デバイス122への電源供給を停止する(ステップS16)。
また、図6に示すように、ディスクエンクロージャ120では、DC電圧検出回路127が、下位データ入力線34にDCオフセット電圧が重畳されているか否かを検出する(ステップS21)。
そして、下位データ入力線34にDCオフセット電圧が重畳されていることが検出された場合には(ステップS22,Yes)、電源制御部124が、システム制御デバイス122への電源供給が停止可能な状態であるか否かを判定する(ステップS23)。ここで、電源供給が停止可能な状態であると判定された場合には(ステップS24,Yes)、DC電圧重畳回路125が、上位データ出力線32にDCオフセット電圧を重畳させる(ステップS25)。
一方、下位データ入力線34にDCオフセット電圧が重畳されていることが検出されなかった場合には(ステップS22,No)、電源制御部124は、電源回路128を駆動することで、システム制御デバイス122への電源供給を停止する(ステップS26)。また、電源制御部124は、システム制御デバイス12への電源供給が停止可能な状態でないと判定された場合にも(ステップS24,No)、システム制御デバイス122への電源供給を停止する(ステップS26)。
次に、実施例2に係る記憶システム100における電源連動の流れについて説明する。図7及び8は、実施例2に係る記憶システム100における電源連動の流れを説明するための図である。なお、ここでは、図7を用いて、電源投入時の流れを説明する。また、図8を用いて、電源切断時の流れを説明する。なお、ここでは、ディスクエンクロージャ120における電源投入および電源切断を中心に説明することとし、説明に登場しない部については図示を省略する。また、図7および8では、説明の都合上、システム制御デバイス122を2つに分けて示している。
図7に示すように、電源投入時には、まず、コントローラエンクロージャ110において、DC電圧重畳回路114が、電源制御部116からの指示に応じて、上位データ入力線31にDCオフセット電圧を重畳させる(図7の(1)参照)。
その後、ディスクエンクロージャ120において、DC電圧検出回路123が、上位データ入力線31にDCオフセット電圧が重畳されていることを検出する。そして、DC電圧検出回路123は、DCオフセット電圧を検出したことを電源制御部124に通知する(図7の(2)参照)。
DCオフセット電圧を検出したことがDC電圧検出回路123から通知されると、電源制御部124は、まず、DC電圧重畳回路125に対して、下位データ出力線33にDCオフセット電圧を重畳するよう指示する(図7の(3)参照)。ここで、電源制御部124が、DC電圧重畳回路125に対してDCオフセット電圧を重畳するよう指示することによって、システム制御デバイス122が起動するのを待つことなく、ディスクエンクロージャ130に対して速やかに電源投入を指示することができる。
DC電圧重畳回路125は、電源制御部124からDCオフセット電圧を重畳するよう指示されると、下位データ出力線33にDCオフセット電圧を重畳させることで、ディスクエンクロージャ130に対して電源投入を指示する(図7の(4)参照)。これにより、ディスクエンクロージャ130が有するシステム制御デバイスが起動される。
また、DCオフセット電圧を検出したことがDC電圧検出回路123から通知された時点で、電源制御部124は、電源回路128に対して、システム制御デバイス122に電源を投入するよう指示する(図7の(5)参照)。電源回路128は、システム制御デバイス122に電源を投入するよう電源制御部124から指示されると、システム制御デバイス122への電源供給を開始する(図7の(6)参照)。これにより、ディスクエンクロージャ120が有するシステム制御デバイス122が起動される。
ディスクエンクロージャ130は、停止可能な状態である場合に、下位データ入力線34にDCオフセット電圧を重畳させる(図7の(7)参照)。その後、ディスクエンクロージャ120において、DC電圧検出回路127が、下位データ入力線34にDCオフセット電圧が重畳されていることを検出する。そして、DC電圧検出回路127がDCオフセット電圧を検出し、かつ、システム制御デバイス122への電源供給が停止可能な状態である場合に、DC電圧重畳回路126が、上位データ出力線32にDCオフセット電圧を重畳させる(図7の(8)参照)。
また、図8に示すように、電源切断時には、まず、コントローラエンクロージャ110において、DC電圧検出回路115が、上位データ出力線32にDCオフセット電圧が重畳されていることを検出する(図8の(1)参照)。そして、DC電圧検出回路115は、DCオフセット電圧を検出したことを電源制御部116に通知する(図8の(2)参照)。
ここで、電源制御部116は、DCオフセット電圧を検出したことがDC電圧検出回路115から通知されている間に、電源の切断指示を受け付けると、DC電圧重畳回路114に対して、DCオフセット電圧を停止するよう指示する(図8の(3)参照)。DC電圧重畳回路114は、電源制御部116からDCオフセット電圧を停止するよう指示されると、上位データ入力線31へのDCオフセット電圧の重畳を停止することで、ディスクエンクロージャ120に対して電源切断を指示する(図8の(4)参照)。
その後、ディスクエンクロージャ120において、DC電圧検出回路123が、上位データ入力線31にDCオフセット電圧が重畳されていないことを検出する。そして、DC電圧検出回路123は、DCオフセット電圧が喪失したことを電源制御部124に通知する(図8の(5)参照)。
DCオフセット電圧が喪失したことがDC電圧検出回路123から通知されると、電源制御部124は、まず、DC電圧重畳回路125に対して、下位データ出力線33へのDCオフセット電圧の重畳を停止するよう指示する(図8の(6)参照)。ここで、電源制御部124が、DC電圧重畳回路125に対してDCオフセット電圧を停止するよう指示することによって、システム制御デバイス122が停止するのを待つことなく、ディスクエンクロージャ130に対して速やかに電源切断を指示することができる。
DC電圧重畳回路125は、電源制御部124からDCオフセット電圧を停止するよう指示されると、下位データ出力線33へのDCオフセット電圧の重畳を停止することで、ディスクエンクロージャ130に対して電源切断を指示する(図8の(7)参照)。これにより、ディスクエンクロージャ130が有するシステム制御デバイスの電源が切断される。
また、DCオフセット電圧が喪失したことがDC電圧検出回路123から通知された時点で、電源制御部124は、電源回路128に対して、システム制御デバイス122の電源を切断するよう指示する(図8の(8)参照)。電源回路128は、システム制御デバイス122の電源を切断するよう電源制御部124から指示されると、システム制御デバイス122への電源供給を停止する(図8の(9)参照)。これにより、ディスクエンクロージャ120が有するシステム制御デバイス122の電源が切断される。
上述したように、本実施例2では、コントローラエンクロージャ110において、DC電圧重畳回路114は、上位データ入力線31にDCオフセット電圧を重畳させることで、ディスクエンクロージャ120に対して電源投入を指示する。また、ディスクエンクロージャ120において、DC電圧検出回路123は、上位データ入力線31にDCオフセット電圧が重畳されているか否かを検出する。また、電源制御部124は、DC電圧検出回路123によって上位データ入力線31にDCオフセット電圧が重畳されていることが検出された場合に、システム制御デバイス122に電源を投入して起動する。
すなわち、本実施例2では、ディスクエンクロージャ120は、データ伝送用の上位データ入力線31を監視する。そして、ディスクエンクロージャ120は、コントローラエンクロージャ110によって上位データ入力線31にDCオフセット電圧が重畳された場合に、システム制御デバイス122の電源を投入する。したがって、実施例1によれば、電源制御用の信号を用いることなく、待機状態の消費電力を抑制しつつ装置間の電源連動を実現することができる。
また、本実施例2では、記憶システム100は、ディスクエンクロージャ120と通信可能に接続され、ディスクエンクロージャ120と同様の構成を有するディスクエンクロージャ130を有する。そして、ディスクエンクロージャ120において、DC電圧重畳回路125は、電源制御部124によってシステム制御デバイス122に電源が投入された場合に、下位データ出力線33にDCオフセット電圧を重畳させる。したがって、本実施例2によれば、複数のディスクエンクロージャが多段に接続される場合に、全ての装置間で電源連動を実現することができる。また、本実施例2によれば、DCオフセット電圧のオン/オフのみの簡易な制御で、電源連動を実現することができるので、システム全体での電源連動にかかる時間を短縮することができる。
また、本実施例2では、コントローラエンクロージャ110において、DC電圧重畳回路114は、上位データ入力線31へのDCオフセット電圧の重畳を停止することで、ディスクエンクロージャ120に対して電源切断を指示する。また、ディスクエンクロージャ120において、電源制御部124は、DC電圧検出回路123によって上位データ入力線31にDCオフセット電圧が重畳されていないことが検出された場合に、システム制御デバイス122への電源供給を停止する。したがって、本実施例2によれば、電源制御用の信号を用いることなく、装置間で連動して電源を切断することができる。
また、本実施例2では、ディスクエンクロージャ120において、DC電圧重畳回路126は、システム制御デバイス122への電源供給が停止可能な状態である場合に、上位データ出力線32にDCオフセット電圧を重畳させる。また、コントローラエンクロージャ110において、DC電圧検出回路115は、上位データ出力線32にDCオフセット電圧が重畳されているか否かを検出する。また、DC電圧重畳回路114は、DC電圧検出回路115によって上位データ出力線32にDCオフセット電圧が重畳されていることが検出された場合に、上位データ入力線31へのDCオフセット電圧の重畳を停止する。したがって、本実施例2によれば、下位のディスクエンクロージャの状態を監視したうえで電源切断指示を行うので、下位装置の電源が不当に切断されるのを防ぐことができる。
また、本実施例2では、記憶システム100は、ディスクエンクロージャ120と通信可能に接続され、ディスクエンクロージャ120と同様の構成を有するディスクエンクロージャ130を有する。そして、ディスクエンクロージャ120において、DC電圧重畳回路125は、電源制御部124によってシステム制御デバイス122への電源供給が停止された場合に、下位データ出力線33へのDCオフセット電圧の重畳を停止する。したがって、本実施例2によれば、複数のディスクエンクロージャが多段に接続される場合に、全てのディスクエンクロージャ間で連動して電源を切断することができる。
また、本実施例2では、ディスクエンクロージャ120において、DC電圧検出回路127は、下位データ入力線34にDCオフセット電圧が重畳されているか否かを検出する。また、DC電圧重畳回路126は、下位データ入力線34にDCオフセット電圧が重畳されていることが検出され、かつ、システム制御デバイス122への電源供給が停止可能な状態である場合に、上位データ出力線32にDCオフセット電圧を重畳させる。すなわち、本実施例2では、複数のディスクエンクロージャが多段に接続される場合に、全てのディスクエンクロージャで電源切断可能な場合のみ、連動して電源切断が行われる。したがって、本実施例2によれば、システム内で一部の装置の電源のみが切断されずに残ってしまうような事態を防ぐことができるので、各装置の電源をより確実に切断することができる。
なお、上記実施例2では、上位データ入力線31にDCオフセット電圧が重畳されているか否かに応じて、電源の投入又は切断を切り替える場合について説明した。しかしながら、例えば、上位データ入力線31に重畳されたDCオフセット電圧が正の電圧であるか負の電圧であるかに応じて、電源の投入又は切断を切り替えるようにしてもよい。
その場合、例えば、コントローラエンクロージャ110において、DC電圧重畳回路114が、上位データ入力線31にDCオフセット電圧を重畳させる際に、DCオフセット電圧を正の電圧とするか負の電圧とするかを切り替える。このとき、DC電圧重畳回路114は、ディスクエンクロージャ120に対して電源投入又は電源切断のいずれを指示するかに応じて、DCオフセット電圧を正の電圧とするか負の電圧とするかを切り替える。
そして、例えば、ディスクエンクロージャ120において、DC電圧検出回路123が、上位データ入力線31に重畳されているDCオフセット電圧が正の電圧又は負の電圧のいずれであるかを検出する。また、電源制御部124が、DC電圧検出回路123によって検出された電圧が正の電圧であるか負の電圧であるかに応じて、システム制御デバイス122に対して電源供給又は電源供給停止のいずれかを行う。
また、上記実施例2では、上位データ出力線32にDCオフセット電圧が重畳されているか否かに応じて、システム制御デバイス122への電源供給が停止可能な状態であるか否かを切り替える場合について説明した。
しかしながら、例えば、上位データ出力線32に重畳されたDCオフセット電圧が正の電圧であるか負の電圧であるかに応じて、システム制御デバイス122への電源供給が停止可能な状態であるか否かを切り替えるようにしてもよい。その場合、例えば、ディスクエンクロージャ120において、DC電圧重畳回路126が、上位データ出力線32にDCオフセット電圧を重畳させる際に、DCオフセット電圧を正の電圧とするか負の電圧とするかを切り替える。このとき、DC電圧重畳回路126は、システム制御デバイス122への電源供給が停止可能な状態であるか否かに応じて、DCオフセット電圧を正の電圧とするか負の電圧とするかを切り替える。
そして、例えば、コントローラエンクロージャ110において、DC電圧検出回路115が、上位データ出力線32に重畳されているDCオフセット電圧が正の電圧又は負の電圧のいずれであるかを検出する。また、DC電圧重畳回路114が、DC電圧検出回路115によって検出された電圧が正の電圧であるか負の電圧であるかに応じて、上位データ入力線31へのDCオフセット電圧の重畳開始又は重畳停止のいずれかを行う。
また、上記実施例2では、コントローラエンクロージャ110において、DC電圧重畳回路114は、上位データ入力線31にDCオフセット電圧を重畳させることで、ディスクエンクロージャ120に対して電源投入を指示する。また、DC電圧重畳回路114は、上位データ入力線31へのDCオフセット電圧の重畳を停止することで、ディスクエンクロージャ120に対して電源切断を指示する。したがって、DC電圧重畳回路114によって電源投入が指示されてから電源切断が指示されるまでの間、上位データ入力線31は、DCオフセット電圧が重畳されたままの状態となる。
しかしながら、例えば、DCオフセット電圧が所定の期間だけ重畳されるようにしてもよい。その場合、例えば、コントローラエンクロージャ110は、電源投入を指示する際、又は、電源切断を指示する際に、それぞれ、所定の期間だけ上位データ入力線31にDCオフセット電圧を重畳させる。一方、ディスクエンクロージャ120は、上位データ入力線31にDCオフセット電圧が重畳されるたびに、システム制御デバイス122に対する電源供給と電源切断とを切り替える。これにより、DCオフセット電圧を重畳させる時間が短くなるので、DCオフセット電圧を印加することで生じる電力消費量を小さくすることができる。
なお、ここでは、電源投入及び電源切断を指示するためのDCオフセット電圧について説明したが、ディスクエンクロージャ120によって上位データ出力線32に重畳されるDCオフセット電圧についても同様に、印加される期間を短くすることができる。ただし、この場合には、コントローラエンクロージャ110は、DCオフセット電圧が重畳されるたびに、システム制御デバイス122への電源供給が停止可能な状態であるか否かを示す情報を状態保持可能な論理回路やメモリなどの記憶部に保持しておく。これにより、コントローラエンクロージャ110は、記憶に保持された情報を参照することで、ディスクエンクロージャ120に対して電源切断を指示することが可能か否かを判定することができる。
また、上記実施例2では、2組の差動信号線を1チャンネルとし、合計で4チャンネルの信号線が装置間に設けられる場合について説明した。ここで、例えば、データ伝送線にDCオフセット電圧を重畳させる側の装置は、差動信号線のうちの1本のみに電圧を重畳させてもよいし、2本それぞれに電圧を重畳させてもよい。このように、DCオフセット電圧を重畳させる側の装置が、全ての信号線に電圧を重畳させるのではなく、一部の信号線のみに電圧を重畳させることによって、電力消費量を抑えることができる。
なお、差動信号線を用いたデータ伝送では、データ通信の品質を上げる目的で、データを表す信号が2本の信号線それぞれに逆位相で伝送される。その場合、信号を受信する側の装置(具体的にはシステム制御デバイス)は、逆位相で伝送された信号の相対値を算出し、算出した相対値を基にデータ復号をおこなう。このような場合には、データ伝送線にDCオフセット電圧を重畳させる側の装置は、例えば、2本の信号線それぞれに電位を逆にした電圧を印加する。これにより、DCオフセット電圧を検出する側の装置は、相対値を算出することで、より精度よくDCオフセット電圧を検出することができる。
また、2本の信号線それぞれにDCオフセット電圧を重畳させる場合には、例えば、DCオフセット電圧を検出する側の装置が、それぞれの信号線における電圧値に基づいて、DCオフセット電圧を検出してもよい。その場合、例えば、DCオフセット電圧を検出する側の装置は、2本のうち一方のみの信号線で電圧が高くなっているときには、信号線に重畳されている電圧がノイズであるとみなす。すなわち、DCオフセット電圧を検出する側の装置は、2本のうち一方のみの信号線で電圧が高くなっているときには、信号線にDCオフセット電圧が重畳されていないとみなす。
また、データ伝送線にDCオフセット電圧を重畳させる側の装置は、例えば、4チャンネルのうちの1チャンネルのみにDCオフセット電圧を重畳させてもよい。または、例えば、データ伝送線にDCオフセット電圧を重畳させる側の装置は、2つ以上の所定数のチャンネルにDCオフセット電圧を重畳させてもよい。その場合、例えば、DCオフセット電圧を検出する側の装置は、所定数のチャンネル全てで電圧が高くなっている場合のみ、データ伝送線にDCオフセット電圧が重畳されていると検出する。
以上の各実施例を含む実施形態に関し、さらに以下の付記を開示する。
(付記1)外部からのアクセス要求を制御する基本装置と、
前記基本装置と通信可能に接続され、自装置内の記憶媒体に対する前記基本装置からのアクセス要求を制御する制御部を備えた拡張装置とを有し、
前記基本装置は、
自装置から前記拡張装置に入力するデータを伝送する上位データ入力線の電圧を基準値から変化させる上位入力電圧変更部を有し、
前記拡張装置は、
前記上位データ入力線の電圧の変化を検出する上位入力電圧検出部と、
前記上位入力電圧検出部によって検出された電圧の変化に基づいて前記制御部への電源供給を制御する電源制御部と
を有することを特徴とする記憶システム。
(付記2)前記基本装置が有する前記上位入力電圧変更部は、前記上位データ入力線に所定の大きさの電圧を重畳させることで前記拡張装置に対して電源投入を指示し、
前記拡張装置が有する前記上位入力電圧検出部は、前記上位データ入力線に電圧が重畳されているか否かを検出し、
前記拡張装置が有する前記電源制御部は、前記上位入力電圧検出部によって前記上位データ入力線に電圧が重畳されていることが検出された場合に、前記制御部に電源を投入して起動することを特徴とする付記1に記載の記憶システム。
(付記3)前記拡張装置と通信可能に接続され、当該拡張装置と同様の構成を有する追加拡張装置をさらに有し、
前記拡張装置は、
前記電源制御部によって前記制御部に電源が投入された場合に、自装置から前記追加拡張装置に出力するデータを伝送する下位データ出力線に所定の大きさの電圧を重畳させる下位出力電圧重畳部をさらに有することを特徴とする付記2に記載の記憶システム。
(付記4)前記基本装置が有する前記上位入力電圧変更部は、
前記上位データ入力線への電圧の重畳を停止することで前記拡張装置に対して電源切断を指示し、
前記拡張装置が有する前記電源制御部は、
前記上位入力電圧検出部によって前記上位データ入力線に電圧が重畳されていないことが検出された場合に、前記制御部への電源供給を停止することを特徴とする付記2に記載の記憶システム。
(付記5)前記拡張装置は、
前記制御部への電源供給が停止可能な状態である場合に、自装置から前記基本装置に出力するデータを伝送する上位データ出力線に所定の大きさの電圧を重畳させる上位出力電圧重畳部をさらに有し、
前記基本装置は、
前記上位データ出力線に電圧が重畳されているか否かを検出する上位出力電圧検出部をさらに有し、
前記基本装置が有する前記上位入力電圧変更部は、
前記上位出力電圧検出部によって前記上位データ出力線に電圧が重畳されていることが検出された場合に、前記上位データ入力線への電圧の重畳を停止することを特徴とする付記4に記載の記憶システム。
(付記6)前記拡張装置と通信可能に接続され、当該拡張装置と同様の構成を有する追加拡張装置をさらに有し、
前記拡張装置が有する前記下位出力電圧重畳部は、
前記電源制御部によって前記制御部への電源供給が停止された場合に、自装置から前記追加拡張装置に出力するデータを伝送する下位データ出力線への電圧の重畳を停止することを特徴とする付記3に記載の記憶システム。
(付記7)前記拡張装置は、
前記追加拡張装置から自装置に入力するデータを伝送する下位データ入力線に電圧が重畳されているか否かを検出する下位入力電圧検出部をさらに有し、
前記拡張装置が有する前記上位出力電圧重畳部は、
前記下位入力電圧検出部によって前記下位データ入力線に電圧が重畳されていることが検出され、かつ、前記制御部への電源供給が停止可能な状態である場合に、前記上位データ出力線に電圧を重畳させることを特徴とする付記5に記載の記憶システム。
(付記8)前記基本装置が有する前記上位入力電圧変更部は、
前記上位データ入力線に電圧を重畳させる際に、前記拡張装置に対して電源投入又は電源切断のいずれを指示するかに応じて、当該電圧を正の電圧とするか負の電圧とするかを切り替え、
前記拡張装置が有する前記上位入力電圧検出部は、
前記上位データ入力線に重畳されている電圧が正の電圧又は負の電圧のいずれであるかを検出し、
前記拡張装置が有する前記電源制御部は、
前記上位入力電圧検出部によって検出された電圧が正の電圧であるか負の電圧であるかに応じて、前記制御部に対して電源供給又は電源供給停止のいずれかを行うことを特徴とする付記4に記載の記憶システム。
(付記9)前記拡張装置が有する前記上位出力電圧重畳部は、
前記上位データ出力線に電圧を重畳させる際に、前記制御部への電源供給が停止可能な状態であるか否かに応じて、当該電圧を正の電圧とするか負の電圧とするかを切り替え、
前記基本装置が有する前記上位出力電圧検出部は、
前記上位データ出力線に重畳されている電圧が正の電圧又は負の電圧のいずれであるかを検出し、
前記基本装置が有する前記上位入力電圧変更部は、
前記上位出力電圧検出部によって検出された電圧が正の電圧であるか負の電圧であるかに応じて、前記上位データ入力線への電圧の重畳開始又は重畳停止のいずれかを行うことを特徴とする付記5に記載の記憶システム。
(付記10)上位装置から入力するデータを伝送する上位データ入力線と、
記憶媒体と、
前記上位データ入力線を介して受信した前記記憶媒体に対するアクセス要求を制御する制御部と、
前記上位データ入力線の電圧の変化を検出する上位入力電圧検出部と、
前記上位入力電圧検出部によって検出された電圧の変化に基づいて前記制御部への電源供給を制御する電源制御部と
を有することを特徴とする記憶装置。
(付記11)記憶媒体を有する記憶装置が上位装置から入力するデータを伝送する上位データ入力線の電圧の変化を検出するステップと、
検出された電圧の変化に基づいて、前記上位データ入力線を介して受信した前記記憶媒体に対するアクセス要求を制御する制御部への電源供給を制御するステップと
を含んだことを特徴とする記憶装置起動方法。
10 基本装置
11 上位入力電圧変更部
20 拡張装置
21 記憶媒体
22 制御部
23 上位入力電圧検出部
24 電源制御部
30 上位データ入力線

Claims (9)

  1. 外部からのアクセス要求を制御する基本装置と、前記基本装置に直列にそれぞれデータを伝送するデータ線を介して通信可能に接続され、それぞれ自装置内の記憶媒体に対する前記基本装置からのアクセス要求を制御する制御部を備えた複数の拡張装置とを有し、
    前記拡張装置は、
    電源供給が停止可能な状態であるか否か判定する判定部と、
    下位の拡張装置がある場合、下位の拡張装置から前記データ線を介して伝送される電源停止が可能であることを示す信号を検出する第1検出部と、
    下位の拡張装置がある場合、下位の拡張装置から前記データ線を介して電源停止が可能であることを示す信号が前記第1検出部により検出され、かつ前記判定部により電源供給が停止可能な状態であると判定された場合、電源停止が可能であることを示す信号を前記データ線を介して上位の拡張装置または基本装置へ送信する第1送信部と、
    前記基本装置または上位の拡張装置から前記データ線を介して伝送される電源の切断を指示する信号を検出する第検出部と、
    電源の切断を指示する信号が検出された場合、下位の拡張装置へ前記データ線を介して電源の切断を指示する信号を送信する第2送信部と、
    電源の切断を指示する信号が検出された場合、前記制御部への電源供給を制御する電源制御部とを有し、
    前記基本装置は、
    前記拡張装置から前記データ線を介して伝送される電源停止が可能であることを示す信号を検出する第検出部と、
    電源停止が可能であることを示す信号が検出され、前記拡張装置の電源切断を行う場合に、電源の切断を指示する信号を前記データ線を介して前記拡張装置へ送信する第送信部と、
    を有することを特徴とする記憶システム。
  2. 前記データ線は、基本装置または上位の拡張装置から下位の拡張装置へ入力するデータを伝送する第1データ線および下位の拡張装置から基本装置または上位の拡張装置へ入力するデータを伝送する第2データ線を含み、
    前記第送信部は、電源の切断を指示する信号として前記第1データ線の電圧を基準値から変化させ、
    前記第検出部は、前記第1データ線の電圧の変化を検出し、
    前記電源制御部は、前記第検出部によって検出された電圧の変化に基づいて前記制御部への電源供給を制御する
    ことを特徴とする請求項に記載の記憶システム。
  3. 前記第送信部は、前記第1データ線に所定の大きさの電圧を重畳させることで電源投入を指示し、
    前記第検出部は、前記第1データ線に電圧が重畳されているか否かを検出し、
    前記電源制御部は、前記第検出部によって前記第1データ線に電圧が重畳されていることが検出された場合に、前記制御部に電源を投入して起動することを特徴とする請求項に記載の記憶システム。
  4. 前記第送信部は、前記電源制御部によって前記制御部に電源が投入され、下位の拡張装置がある場合、前記第1データ線に所定の大きさの電圧を重畳させることを特徴とする請求項に記載の記憶システム。
  5. 前記第送信部は、前記第1データ線への電圧の重畳を停止することで前記拡張装置に対して電源切断を指示し、
    前記電源制御部は、前記第検出部によって前記第1データ線に電圧が重畳されていないことが検出された場合に、前記制御部への電源供給を停止することを特徴とする請求項に記載の記憶システム。
  6. 前記第1送信部は、前記制御部への電源供給が停止可能な状態である場合に、前記第2データ線に所定の大きさの電圧を重畳させ、
    前記第検出部は、前記第2データ線に電圧が重畳されているか否かを検出し、
    前記第送信部は、前記第検出部によって前記第2データ線に電圧が重畳されていることが検出された場合に、前記第1データ線への電圧の重畳を停止することを特徴とする請求項に記載の記憶システム。
  7. 前記第送信部は、前記電源制御部によって前記制御部への電源供給が停止され、下位の拡張装置がある場合、前記第1データ線への電圧の重畳を停止することを特徴とする請求項に記載の記憶システム。
  8. 前記第1送信部は、下位の拡張装置がある場合、前記第検出部によって前記第2データ線に電圧が重畳されていることが検出され、かつ、前記制御部への電源供給が停止可能な状態である場合に、前記第2データ線に電圧を重畳させることを特徴とする請求項に記載の記憶システム。
  9. 前記第送信部は、前記第1データ線に電圧を重畳させる際に、前記拡張装置に対して電源投入又は電源切断のいずれを指示するかに応じて、当該電圧を正の電圧とするか負の電圧とするかを切り替え、
    前記第検出部は、前記第1データ線に重畳されている電圧が正の電圧又は負の電圧のいずれであるかを検出し、
    前記電源制御部は、前記第検出部によって検出された電圧が正の電圧であるか負の電圧であるかに応じて、前記制御部に対して電源供給又は電源供給停止のいずれかを行うことを特徴とする請求項に記載の記憶システム。
JP2009244700A 2009-10-23 2009-10-23 記憶システム Expired - Fee Related JP5083290B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009244700A JP5083290B2 (ja) 2009-10-23 2009-10-23 記憶システム
US12/908,301 US8601303B2 (en) 2009-10-23 2010-10-20 Storage system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009244700A JP5083290B2 (ja) 2009-10-23 2009-10-23 記憶システム

Publications (2)

Publication Number Publication Date
JP2011090574A JP2011090574A (ja) 2011-05-06
JP5083290B2 true JP5083290B2 (ja) 2012-11-28

Family

ID=43899384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009244700A Expired - Fee Related JP5083290B2 (ja) 2009-10-23 2009-10-23 記憶システム

Country Status (2)

Country Link
US (1) US8601303B2 (ja)
JP (1) JP5083290B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI545431B (zh) * 2015-04-30 2016-08-11 群暉科技股份有限公司 用來於一電子系統進行電源管理之方法與裝置
JP6492969B2 (ja) * 2015-05-25 2019-04-03 富士通株式会社 位相ロックループ回路制御装置及び位相ロックループ回路の制御方法
US10581397B2 (en) * 2015-09-07 2020-03-03 Tdk Corporation Integrated circuit, circuit assembly and a method for its operation

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5097439A (en) * 1989-11-08 1992-03-17 Quantum Corporation Expansible fixed disk drive subsystem for computer
JPH0588800A (ja) * 1991-09-25 1993-04-09 Ricoh Co Ltd Scsi装置を備えたコンピユータ周辺装置およびscsi装置の終端回路ユニツト
JPH07129282A (ja) * 1993-11-02 1995-05-19 Hitachi Ltd 計算機システム
US5644174A (en) * 1996-03-22 1997-07-01 Sun Microsystems, Inc. Universal AC sequencer for a server
US6873313B2 (en) * 1999-10-22 2005-03-29 Sharp Kabushiki Kaisha Image display device and driving method thereof
US7058823B2 (en) * 2001-02-28 2006-06-06 Advanced Micro Devices, Inc. Integrated circuit having programmable voltage level line drivers and method of operation
US6944812B2 (en) * 2002-01-15 2005-09-13 Micron Technology, Inc. Mode entry circuit and method
US7519000B2 (en) 2002-01-30 2009-04-14 Panduit Corp. Systems and methods for managing a network
JP2003330549A (ja) * 2002-05-10 2003-11-21 Hitachi Ltd 半導体集積回路、電源回路及び情報記録媒体
US7634667B2 (en) * 2002-07-12 2009-12-15 Hewlett-Packard Development Company, L.P. User-configurable power architecture with hot-pluggable power modules
JP3762389B2 (ja) * 2003-05-26 2006-04-05 株式会社東芝 ファイバチャネルの光回線に接続可能な電子機器、ファイバチャネルシステム、及び同システムにおける電源制御方法
WO2005011990A1 (ja) * 2003-08-04 2005-02-10 Sharp Kabushiki Kaisha 電源装置および通信システム
JP2005250739A (ja) 2004-03-03 2005-09-15 Seiko Epson Corp 電子機器
US7546478B2 (en) 2006-02-10 2009-06-09 International Business Machines Corporation Apparatus and method to provide power to a plurality of data storage devices disposed in a data storage system
US7644293B2 (en) * 2006-06-29 2010-01-05 Intel Corporation Method and apparatus for dynamically controlling power management in a distributed system
JP2008112292A (ja) * 2006-10-30 2008-05-15 Hitachi Ltd ストレージシステム及びストレージシステムの電源供給制御方法
JP2008243148A (ja) * 2007-03-29 2008-10-09 Nec Corp ディスクアレイ装置
US7814351B2 (en) * 2007-06-28 2010-10-12 Seagate Technology Llc Power management in a storage array

Also Published As

Publication number Publication date
US8601303B2 (en) 2013-12-03
JP2011090574A (ja) 2011-05-06
US20110099391A1 (en) 2011-04-28

Similar Documents

Publication Publication Date Title
JP2006268683A (ja) メモリシステム及びそのホットスワップ方法
JP5083290B2 (ja) 記憶システム
JP4819088B2 (ja) 記憶装置および当該記憶装置の起動方法
JP4836979B2 (ja) 二重化プログラマブルコントローラ
JP2011090577A (ja) 記憶装置、記憶システムおよび記憶装置起動方法
JP2010039734A (ja) 通信システム、集線装置及び接続機器
JP5534021B2 (ja) ストレージ装置、制御部およびストレージ装置制御方法
WO2010144075A1 (en) Method for active power management in a serial ata interface
JP2010033506A (ja) 二重化システム、および二重化システムにおける運用系決定方法
JP2007235537A (ja) パス切替制御システム、コンピュータシステム及びパス切替制御方法
JP2014102700A (ja) 通信制御装置、情報処理装置及び情報処理システム
CN107656708B (zh) 电子设备及其控制方法
JP5332518B2 (ja) ビルドアップ方式電子計算機、切替制御方法及びプログラム
JP2006260392A (ja) 高可用性仮想テープライブラリシステム
JP2003316520A (ja) 電源制御装置
JP4966610B2 (ja) 情報処理システム、情報処理システムの緊急時電源断方法
JP2009266178A (ja) 中継装置および中継システム
KR20120071114A (ko) 전원 컨트롤러, 외장 디바이스 및 그의 운용 방법
JP2002163049A (ja) コンピュータシステムおよびそれに搭載されるパワーマネージメントユニット
JP2011076528A (ja) Raidカードの冗長化方法及びraidカードの冗長化装置
JP2010157024A (ja) ディスクアレイ装置、ディスクアレイ装置における電源制御方法及び電源制御プログラム
JP2017065259A (ja) 情報処理装置、画像処理装置
KR101357459B1 (ko) 노트북 시스템의 보조 디스플레이 장치의 확장 디스크 사용장치 및 방법
JP5246306B2 (ja) ストレージシステムおよび起動方法
JP6620619B2 (ja) 電源制御装置、データ制御装置、電源制御装置の電源制御方法及びプログラム

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120820

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees