JP5079780B2 - チップ型電気二重層キャパシタ及びその製造方法 - Google Patents

チップ型電気二重層キャパシタ及びその製造方法 Download PDF

Info

Publication number
JP5079780B2
JP5079780B2 JP2009289209A JP2009289209A JP5079780B2 JP 5079780 B2 JP5079780 B2 JP 5079780B2 JP 2009289209 A JP2009289209 A JP 2009289209A JP 2009289209 A JP2009289209 A JP 2009289209A JP 5079780 B2 JP5079780 B2 JP 5079780B2
Authority
JP
Japan
Prior art keywords
lower case
double layer
electric double
layer capacitor
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009289209A
Other languages
English (en)
Other versions
JP2011086898A (ja
Inventor
パク,ドンスプ
パク,イルギュ
チョン,チャンニョル
イ,サンギュン
チョ,ヨンス
イ,スンホ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2011086898A publication Critical patent/JP2011086898A/ja
Application granted granted Critical
Publication of JP5079780B2 publication Critical patent/JP5079780B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/10Multiple hybrid or EDL capacitors, e.g. arrays or modules
    • H01G11/12Stacked hybrid or EDL capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/74Terminals, e.g. extensions of current collectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/78Cases; Housings; Encapsulations; Mountings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/78Cases; Housings; Encapsulations; Mountings
    • H01G11/82Fixing or assembling a capacitive element in a housing, e.g. mounting electrodes, current collectors or terminals in containers or encapsulations
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)

Description

本発明は、チップ型電気二重層キャパシタ及びその製造方法に関するもので、より詳細には、表面実装を適用するのに適したチップ型電気二重層キャパシタ及びその製造方法に関するものである。
情報通信機器のような各種電子製品において、安定的なエネルギーの供給は、重要な要素になっている。一般に、このような機能はキャパシタ(Capacitor)により実現されている。即ち、キャパシタは、情報通信機器及び各種電子製品の回路において電気を集めて送り出すことによって、回路内の電気の流れを安定化させる働きを果たしている。一般的なキャパシタは、充放電時間が非常に短く且つ寿命が長く、出力密度は高いがエネルギー密度が小さく、エネルギー蓄積装置としての使用に制限がある。
このような限界を克服するために、最近は、充放電時間が短く且つ出力密度の高い電気二重層キャパシタのような新たな範疇のキャパシタが開発されており、二次電池と共に次世代エネルギー装置として脚光を浴びている。
電気二重層キャパシタ(Electric Double Layer Capacitor)は、極性の異なる一対の電荷層(電極層)を用いるエネルギー蓄積装置であって、継続的な充放電が可能で、一般的な他のキャパシタに比べてエネルギー効率及び出力が高く、耐久性及び安定性に優れているという長所を有している。これにより、最近、大電流で充放電できる電気二重層キャパシタが携帯電話用補助電源、電気自動車用補助電源、太陽電池用補助電源などのように、充放電頻度の高い蓄電装置として有望視されている。
電気二重層キャパシタの基本的な構造は、多孔性電極のように表面積が相対的に大きい電極(electrode)、電解質(electrolyte)、集電体(current collector)、分離膜(separator)から成っており、単位セルの電極の両端に数ボルトの電圧を加えると、電解液内のイオンが電場に沿って移動して電極表面に吸着する電気化学的メカニズムを作動原理としている。
このような電気二重層キャパシタを回路基板に表面実装(Surface Mount Technology:SMT)するための一般的な方法は、電気二重層キャパシタの上下にブラケット(bracket)を溶接し、該ブラケットを用いて回路基板に実装する方法である。
しかしながら、このような構造の電気二重層キャパシタでは、その厚さが相対的に厚く、表面実装のために必要な追加構造物(ブラケット等)によりその厚さがより厚くなってしまうことになる。このような電気二重層キャパシタを用いる場合、厚さが厚いため高容量の製品を製造するのには困難があり、また、追加工程が発生するために、それが製品単価の上昇の要因になる。
従って、本発明は上記の問題点に鑑みて成されたものであって、本発明の目的は、追加の構造物を必要とすることなく表面実装が可能で、内部の電解液が外部に抜け出るのを防止することができる、チップ型電気二重層キャパシタ及びその製造方法を提供することにある。
上記目的を達成するために、本発明の好適な実施態様によるチップ型電気二重層キャパシタは、上面が開いた内部空間を備え、内部空間の底面に露出した部分と外部に露出した部分とが互いに接続された構成の外部端子を備えた下部ケースと、下部ケースの内部空間に配置され、外部端子の内部空間の底面に露出した部分と電気的に接続された電気二重層キャパシタセルと、内部空間を覆うように下部ケース上に取り付けられた上部キャップと、を含むことができる。
ここで、外部端子は、下部ケースの内部空間の底面の両側縁部に一面が露出された第1の端子部と、下部ケースの外側底面の両側縁部とこれに接続する外側側面に一面が露出されるように下部ケースの外側底面及び外側側面に沿って折り曲がって延びる第2の端子部と、下部ケースの外側底面に露出した第2の端子部の終端から上方に下部ケースを貫通して垂直に延び第1の端子部の一側終端と接続されている第3の端子部と、を含むことができる。
また、第1、第2及び第3の端子部は、互いに一体に接続されたものとすることができる。
また、第1及び第2の端子部の露出された面と反対側の面は、下部ケースによって覆われているものとすることができる。
また、第3の端子部の一部に設けられ、内部に絶縁性樹脂が充填されている貫通溝をさらに含むことができる。
また、下部ケースは、外部端子と絶縁性樹脂とを一体に成形したものとすることができる。
また、下部ケースと上部キャップとは、溶接または超音波融着によって結合されたものとすることができる。
また、電気二重層キャパシタセルは、第1及び第2の集電体と、これらの第1及び第2の集電体と各々接続されている第1及び第2の電極と、これらの第1及び第2の電極の間に形成されているイオン透過性分離膜とを含むものとすることができる。
また、外部端子と電気二重層キャパシタセルとは、溶接または超音波融着によって接続されたものとすることができる。
また、電気二重層キャパシタセルとしては、2つ以上の第1及び第2の集電体と、第1及び第2の電極と、分離膜とが連続して積層されているものとすることができる。
また、電気二重層キャパシタセルは、第1及び第2の電極が巻かれた構造を有するものとすることができる。
また、上記目的を達成するために、本発明の他の好適な実施態様によるチップ型電気二重層キャパシタの製造方法は、絶縁性樹脂と外部端子とを一体にして、上面が開いた内部空間を有する下部ケースを成形するステップであって、外部端子が内部空間の底面に露出した部分と下部ケースの外部に露出した部分とが互いに接続された構成となるように下部ケースを成形するステップと、下部ケースの内部空間の底面に露出した外部端子の部分と電気的に接続されるように内部空間に電気二重層キャパシタセルを実装するステップと、内部空間を覆うように下部ケース上に上部キャップを取り付けるステップと、を含むことができる。
ここで、下部ケースを成形するステップで、外部端子は、下部ケースの内部空間の底面の両側縁部に一面が露出された第1の端子部と、下部ケースの外側底面の両側縁部とこれに接続されている外側側面に一面が露出されるように下部ケースの外側底面及び外側側面に沿って折り曲がって延びる第2の端子部と、下部ケースの外側底面に露出した第2の端子部の終端から上方に下部ケースを貫通して垂直に延び第1の端子部の一側終端と接続されている第3の端子部とを含むことができる。
また、第1、第2及び第3の端子部は、互いに一体に接続されたものとすることができる。
また、第1及び第2の端子部の露出された面と反対側の面は、下部ケースによって覆われたものとすることができる。
また、第3の端子部の一部には、内部に絶縁性樹脂が充填される貫通溝が備えられているものとすることができる。
また、下部ケースの成形は、インサート射出成形によって行うことができる。
また、電気二重層キャパシタセルを実装するステップで、外部端子と電気二重層キャパシタセルとの接続は溶接または超音波融着によって行うことができる。
また、電気二重層キャパシタセルを実装するステップの後に、下部ケースの内部空間に電解液を充填するステップをさらに含むことができる。
また、下部ケース上に上部キャップを取り付けるステップで、下部ケースと上部キャップとの取り付けは溶接または超音波融着によって行うことができる。
以上で説明した通り、本発明によるチップ型電気二重層キャパシタ及びその製造方法によれば、下部ケースの内部空間の底面に一面が露出された第1の端子部、下部ケースの外側底面及び側面に一面が露出されるように折り曲がって延びる第2の端子部、及び、第1及び第2の端子部と一体に接続され、下部ケースを貫通している第3の端子部を含む外部端子を備えることによって、追加の構造物を必要とすることなく、チップ型電気二重層キャパシタ自体で表面実装を可能にすることができる。
さらに、本発明によれば、ソルダリング方式を用いた一括的な実装技術を適用することができ、表面実装工程を簡略化することができるという効果が得られる。
またさらに、本発明によれば、第1、第2及び第3の端子部を含む外部端子を備えることによって、チップ型電気二重層キャパシタの内部の電解液が外部に抜け出るのを防止し、製品の寿命及び信頼性を改善することができるという効果が得られる。
本発明の一実施形態によるチップ型電気二重層キャパシタを示す模式的な斜視図である。 図1のI-I'に沿ったチップ型電気二重層キャパシタを示す模式的な断面図である。 図2中のチップ型電気二重層キャパシタの外部端子を示す模式的な斜視図である。 本発明の他の実施形態によるチップ型電気二重層キャパシタを示す模式的な断面図である。 本発明のさらに他の実施形態によるチップ型電気二重層キャパシタを示す模式的な断面図である。 図5中のチップ型電気二重層キャパシタの電気二重層キャパシタセルを示す模式的な斜視図である。 本発明の一実施形態によるチップ型電気二重層キャパシタの製造方法を説明するための断面図である。 同じく、チップ型電気二重層キャパシタの製造方法を説明するための断面図である。 同じく、チップ型電気二重層キャパシタの製造方法を説明するための断面図である。
以下、添付図面を参照して、本発明の好適な実施の形態について説明すれば、次のとおりである。
次に示される各実施の形態は当業者に本発明の思想が十分に伝達されることができるようにするための例として挙げられるものである。従って、本発明は以下に示す各実施の形態に限定されることなく他の形態で実現することができる。そして、図面において、装置の大きさ及び厚さなどは便宜上誇張して表現する場合がある。明細書全体に渡って同一の参照符号は同一の構成要素を示している。
図1は、本発明の一実施形態によるチップ型電気二重層キャパシタを示す模式的な斜視図で、図2は図1のI-I'に沿ったチップ型電気二重層キャパシタを示す模式的な断面図で、図3は図2中のチップ型電気二重層キャパシタの外部端子を示す模式的な斜視図である。
図1〜図3を参照すると、本発明の一実施形態によるチップ型電気二重層キャパシタ100は、上面が開いた内部空間180を形成しており外部端子120を備え絶縁性樹脂からなる下部ケース110aと、下部ケース110aの内部空間180に配置されている電気二重層キャパシタセル160と、内部空間180を覆うように下部ケース110a上に取り付けられている上部キャップ110bとを含んでいる。
下部ケース110aは、外部端子120と絶縁性樹脂とが一体に成形されたものであってよい。ここで、絶縁性樹脂としては、ポリフェニレンサルファイド(Poly phenylene sulfide:PPS)、液晶高分子(Liquid crystal polymer:LCP)などが挙げられる。
上部キャップ110bは、下部ケース110aと同様に、ポリブエニレンサルファイド、液晶高分子などの絶縁性樹脂から構成することができる。
これにより、チップ型電気二重層キャパシタ100は、高温(約240〜270℃程度)下で行われる表面実装過程において、下部ケース110aと上部キャップ110bとにより内部構造を保護することができる。
下部ケース110aと上部キャップ110bとは、溶接、超音波融着などによって結合させることができる。
特に、本発明の実施形態によるチップ型電気二重層キャパシタ100の下部ケース110aに備えられた外部端子120は、下部ケース110aの内部空間180の底面に露出した部分と下部ケース110aの外部に露出した部分とが互いに接続された構成を有している。
即ち、外部端子120は、下部ケース110aの内部空間180の底面の両側縁部にその一面が露出された第1の端子部121と、下部ケース110aの外側底面の両側縁部とこれに接続されている外側側面に一面が露出されるように、下部ケース110aの外側底面及び外側側面に沿って折り曲げられた第2の端子部122と、下部ケース110aの外側底面に露出した第2の端子部122の終端から上方に下部ケース110aを貫通して垂直に延び第1の端子部121の一側終端と接続された第3の端子部123とを含んでいる。
ここで、第1、第2及び第3の端子部121,122,123は、互いに一体に接続されている。
そして、下部ケース110aの内部空間180の底面と外部に各々露出された第1及び第2の端子部121,122の露出された面と反対側の面は、下部ケース110aによって覆われている。
また、第3の端子部123の一部分には、貫通溝123aが設けられている。
貫通溝123aの内部には、絶縁性樹脂が充填されている。
即ち、外部端子120が下部ケース110aの絶縁性樹脂と一体に成形される時、絶縁性樹脂が第3の端子部123の貫通溝123aにも充填される。
このような第1、第2及び第3の端子部121,122,123から構成されている外部端子120を備えているチップ型電気二重層キャパシタ100は、追加の構造物を必要とすることなくその構造自体で表面実装(SMT)が可能である。
電気二重層キャパシタセル160は、外部端子120の内部空間180の底面に露出した部分、即ち第1の端子部121と電気的に接続されている。ここで、外部端子120と電気二重層キャパシタセル160とは、溶接または超音波融着などによって接続することができる。
電気二重層キャパシタセル160が実装された下部ケース110bの内部空間180には、電解液が充填されている。電解液としては、水系電解液または非水系電解液を用いることができる。
電気二重層キャパシタセル160は、第1及び第2の集電体130a,130bと、これらの第1及び第2の集電体130a,130bと各々接続されている第1及び第2の電極140a,140bと、これらの第1及び第2の電極140a,140bの間に形成されているイオン透過性分離膜150とを含むことができる。
第1及び第2の集電体130a,130bは各々、第1及び第2の電極140a,140bに電気的信号を伝達するための導電性シートであって、導電性ポリマーまたは金属箔(metallic foil)などから構成することができる。本実施形態において、電気二重層キャパシタセル160は第1及び第2の集電体130a,130bによって外部端子120の第1の端子部121と電気的に接続されている。第1及び第2の集電体130a,130bは、第1の端子部121と電気的に接続されるように、その形状を適宜変更してもよい。このような形状の変更は、電気二重層キャパシタセル160の形状や大きさに影響を受けることがある。
図2に示すように、第1の集電体130aは、第1の端子部121と接続するために一部が折り曲げられた形状を有することができ、第1及び第2の集電体130a,130bは、第1の端子部121と直接接続することができる。
図示されていないが、第1及び第2の集電体130a,130bは適切な接続手段を通じて第1の端子部121と電気的に接続することもできる。
電気二重層キャパシタセル160が第1及び第2の集電体130a,130bを含まない場合、第1及び第2の電極140a,140bが内部空間180に露出される第1の端子部121と電気的に接続されることになる。
第1及び第2の電極140a,140bには分極性電極材料を用いることができ、比表面積の比較的大きい活性炭などを用いることができる。第1及び第2の電極140a,140bは、粉末活性炭を主材料とした電極物質を固体のシート状にするか、または第1及び第2の集電体130a,130b上に電極物質スラリーを固着させて製造することができる。
分離膜150としては、イオンの透過が可能なように多孔性物質から構成することができるが、これに制限されることはない。例えば、ポリプロピレン、ポリエチレン、またはガラス繊維などの多孔性物質を用いることができる。
前述のように、本発明の一実施形態によるチップ型電気二重層キャパシタ100は、下部ケース110aの内部空間180の底面に一面が露出された第1の端子部121と、下部ケース110aの外側底面及び側面にその一面が露出されるように下部ケース110aの外側底面及び外側側面に沿って折り曲がるように延びている第2の端子部122と、第1及び第2の端子部121,122と一体に接続され、下部ケース110aを貫通している第3の端子部123とを含む外部端子120を備えることによって、追加の構造物を必要とすることなくチップ型電気二重層キャパシタ100をそれ自体で表面実装することが可能となっている。
即ち、ソルダリング方式を用いた一括的な実装技術を適用することができ、表面実装工程を簡略化することができる。
また、本発明の一実施形態によれば、前述のように、下部ケース110aの内部空間180の底面に一面が露出された第1の端子部121と、下部ケース110aの外側底面及び側面に一面が露出されるように折り曲がって延びている第2の端子部122と、第1及び第2の端子部121,122と一体に接続され、下部ケース110aを貫通している第3の端子部123とを含む外部端子120が下部ケース110aに一体に設けられることによって、チップ型電気二重層キャパシタ100の内部の電解液が外部に抜け出るのを防止し、製品の寿命及び信頼性を改善することができる。
図4は、本発明の他の実施形態によるチップ型電気二重層キャパシタ300を示す模式的な断面図である。前述の実施形態と異なる構成要素を中心に説明し、同一の構成要素に対する詳細な説明は省略する。
図4を参照すると、電気二重層キャパシタセル360は、2つ以上の第1及び第2の集電体と、第1及び第2の電極と、分離膜とが連続して積層された多層構造を有している。
より具体的には、1番目の第1の集電体331a及び第2の集電体331bが各々外部端子320に接続されている。1番目の第1の集電体331aには1番目の第1の電極341aが接続され、1番目の第2の集電体331bには1番目の第2の電極341bが接続され、1番目の第1の電極341aと第2の電極341bとの間には1番目のイオン透過性分離膜351が形成されて、1つの単位セルが形成されている。
また、1番目の第1の集電体331aには2番目の第1の電極342aが接続され、2番目の第2の集電体332bには2番目の第2の電極342bが接続され、2番目の第1の電極342aと第2の電極342bとの間には2番目のイオン透過性分離膜352が形成されて、もう1つの単位セルが形成されている。2番目の第2の集電体332bは折り曲がって延び、1番目の第2の集電体331bと電気的に接続されている。
また、2番目の第2の集電体332bには3番目の第2の電極343bが接続され、2番目の第1の集電体332aには3番目の第1の電極343aが接続され、3番目の第1の電極343aと第2の電極343bとの間には3番目のイオン透過性分離膜353が形成されて、さらに他の1つの単位セルが形成されている。2番目の第1の集電体332aは折り曲がって延び、1番目の第1の集電体331aと電気的に接続されている。
本実施形態のように、複数の単位セルを積層することによってより高い電気容量を得ることができる。また、図示していないが、単位セル積層体の外部に絶縁物質を塗布し、意図しない短絡を防止することができる。
図5は、本発明のさらに他の実施形態によるチップ型電気二重層キャパシタ400を示す模式的な断面図であり、図6は、図5中のチップ型電気二重層キャパシタの電気二重層キャパシタセル460を示す模式的な斜視図である。上述した実施形態と異なる構成要素を中心に説明し、同一の構成要素に対する詳細な説明は省略する。
図5及び図6を参照すると、本実施形態によるチップ型電気二重層キャパシタ400の電気二重層キャパシタセル460は、第1及び第2の電極が巻かれた形態を有している。
より具体的には、第1の電極440a、一番目の分離膜450a、第2の電極440b、及び2番目の分離膜450bが順次積層され、その積層物が巻かれて電気二重層キャパシタセル460を構成している。第1の電極440a及び第2の電極440bには各々第1の集電体430a及び第2の集電体430bが接続されている。
電気二重層キャパシタセル460は、下部ケース410aの内部空間480に配置され、第1の集電体430a及び第2の集電体430bは折り曲げられて各々外部端子420と電気的に接続されている。
図7〜図9は、本発明の一実施形態によるチップ型電気二重層キャパシタの製造方法を説明するための断面図である。
まず図7に示すように、絶縁性樹脂と外部端子120とが一体となり、上面が開いた内部空間180を有する下部ケース110aを成形する。ここで、外部端子120が、内部空間180の底面に露出した部分と下部ケース110aの外部に露出した部分とが互いに接続された構成となるように下部ケース110aを形成する。
下部ケース110aの形成は、絶縁性樹脂と外部端子120とを一体に成形する方法、例えばインサート射出成形(insert injection molding)などによって行うことができる。
より具体的には、所望の下部ケース110aの形状を有する金型内に外部端子120を配置し、この金型内に絶縁性樹脂を充填する。金型に充填した絶縁性樹脂は、金型内で冷却または架橋によって外部端子120と共に固化させる。インサート射出成形によって、異なる材質を有する絶縁性樹脂と外部端子120が一体化される。
ここで外部端子120は、前の図3に示すように、下部ケース110aの内部空間180の底面の両側縁部に一面が露出された第1の端子部121と、下部ケース110aの外側底面の両側縁部とこれに接続されている外側側面に一面が露出されるように下部ケース110aの外側底面及び外側側面に沿って折り曲がって延びる第2の端子部122と、下部ケース120の外側底面に露出した第2の端子部122の終端から上方に下部ケース110aを貫通して垂直に延び第1の端子部121の一側終端と接続された第3の端子部123とを含むことができる。
ここで、第1、第2及び第3の端子部121,122,123は、互いに一体に接続されている。
そして、第1及び第2の端子部121,122の露出された面と反対側の面は、下部ケース110aによって覆われている。
第3の端子部123の一部には、内部に絶縁性樹脂が充填される貫通溝123aが設けられている。
即ち、外部端子120が下部ケース110aの絶縁性樹脂と一体に成形される時に、絶縁性樹脂が第3の端子部123の貫通溝123aにも充填される。
次に、図8に示すように、下部ケース110aの内部空間180の底面に露出した外部端子120の部分と電気的に接続されるように、内部空間180に電気二重層キャパシタセル160を実装する。
前述のように、電気二重層キャパシタセル160は第1及び第2の集電体130a,130bと、これらの第1及び第2の集電体130a,130bと各々接続されている第1及び第2の電極140a,140bと、これらの第1及び第2の電極140a,140bの間に形成されているイオン透過性分離膜150とを含んでいる。第1及び第2の集電体130a,130bは、外部端子120の内部空間180に露出した第1の端子部121の一面と電気的に接続され、第1の集電体130aは折り曲がった形状を有することができる。
外部端子120と電気二重層キャパシタセル160の第1及び第2の集電体130a,130bとの接続は、溶接または超音波融着によって行うことができるが、これに制限されることはない。溶接としては、例えば、抵抗溶接またはアーク溶接などを用いることができる。
このように電気二重層キャパシタセル160を下部ケース110aに実装した後、下部ケース110aの内部空間180に電解液を充填する。電解液としては、水系電解液または非水系電解液を用いることができる。
次に、図9に示すように、内部空間180を覆うように下部ケース110a上に上部キャップ110bを取り付ける。
下部ケース110aと上部キャップ110bとの取り付けは、溶接または超音波融着などによって行うことができるが、これに制限されることはない。溶接としては、例えば、抵抗溶接またはアーク溶接などを用いることができる。このような方法によって、下部ケース110aと上部キャップ110bとの間の気密性が向上し、電気二重層キャパシタセル160を保護することが可能である。
特に、本発明の一実施形態によれば、前述のような第1、第2及び第3の端子部121,122,123が互いに一体に接続された外部端子120を下部ケース110aに一体に成形することによって、下部ケース110aの内部空間180に充填された電解液が外部に漏れるのを防止することができる。従って、製品の寿命を長くし、信頼性を改善することができるという効果が得られる。
今回開示した実施の形態は全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
100 チップ型電気二重層キャパシタ
110a 下部ケース
110b 上部キャップ
120 外部端子
121 第1の端子部
122 第2の端子部
123 第3の端子部
123a 貫通溝
130a 第1の集電体
130b 第2の集電体
140a 第1の電極
140b 第2の電極
150 分離膜
160 電気二重層キャパシタセル
180 内部空間

Claims (16)

  1. 上面が開いた内部空間を備え、該内部空間の底面に露出した部分と外部に露出した部分とが互いに接続された構成の外部端子を備えた下部ケースと、
    前記下部ケースの前記内部空間に配置され、前記外部端子の前記内部空間の底面に露出した部分と電気的に接続された電気二重層キャパシタセルと、
    前記内部空間を覆うように前記下部ケース上に取り付けられた上部キャップと、
    を含み、
    前記外部端子の露出面と前記下部ケースの外表面とが同一平面を成
    前記外部端子は、
    前記下部ケースの前記内部空間の底面の両側縁部にその一面が露出した第1の端子部と、
    前記下部ケースの外側底面の両側縁部と該側縁部に接続する外側側面に一面が露出されるように、前記下部ケースの外側底面及び外側側面に沿って折り曲がって延びる第2の端子部と、
    前記下部ケースの外側底面に露出した前記第2の端子部の終端から上方に前記下部ケースを貫通して垂直に延び前記第1の端子部の一側終端と接続されている第3の端子部と、
    を含み、
    前記第3の端子部の一部に設けられ、内部に絶縁性樹脂が充填されている貫通溝をさらに含む、チップ型電気二重層キャパシタ。
  2. 前記第1、第2及び第3の端子部は、互いに一体に接続されている請求項に記載のチップ型電気二重層キャパシタ。
  3. 前記第1及び第2の端子部の露出された面と反対側の面が、前記下部ケースによって覆われている請求項に記載のチップ型電気二重層キャパシタ。
  4. 前記下部ケースは、前記外部端子と絶縁性樹脂とを一体に成形したものである請求項1に記載のチップ型電気二重層キャパシタ。
  5. 前記下部ケースと前記上部キャップとは、溶接または超音波融着によって結合されている請求項1に記載のチップ型電気二重層キャパシタ。
  6. 前記電気二重層キャパシタセルは、第1及び第2の集電体と、前記第1及び第2の集電体と各々接続されている第1及び第2の電極と、該第1及び第2の電極の間に形成されているイオン透過性分離膜とを含む請求項1に記載のチップ型電気二重層キャパシタ。
  7. 前記外部端子と前記電気二重層キャパシタセルとは、溶接または超音波融着によって接続されている詰求項1に記載のチップ型電気二重層キャパシタ。
  8. 前記電気二重層キャパシタセルとして、2つ以上の第1及び第2の集電体と、第1及び第2の電極と、分離膜とが連続して積層されている請求項1に記載のチップ型電気二重層キャパシタ。
  9. 前記電気二重層キャパシタセルは、第1及び第2の電極が巻かれた構造を有する請求項1に記載のチップ型電気二重層キャパシタ。
  10. 絶縁性樹脂と外部端子とを一体にして、上面が開いた内部空間を有する下部ケースを成形するステップであって、前記外部端子が前記内部空間の底面に露出した部分と前記下部ケースの外部に露出した部分とが互いに接続された構成となるように前記下部ケースを成形するステップと、
    前記下部ケースの前記内部空間の底面に露出した前記外部端子の部分と電気的に接続されるように、前記内部空間に電気二重層キャパシタセルを実装するステップと、
    前記内部空間を覆うように前記下部ケース上に上部キャップを取り付けるステップと、
    を含み、
    前記下部ケースを成形する前記ステップで、前記外部端子の露出面と前記下部ケースの外表面とが同一平面を成
    前記下部ケースを成形する前記ステップで、
    前記外部端子は、前記下部ケースの前記内部空間の底面の両側縁部に一面が露出された第1の端子部と、前記下部ケースの外側底面の両側縁部と該縁部に接続されている外側側面に一面が露出されるように前記下部ケースの外側底面及び外側側面に沿って折り曲がって延びている第2の端子部と、前記下部ケースの外側底面に露出した前記第2の端子部の終端から上方に前記下部ケースを貫通して垂直に延び前記第1の端子部の一側終端と接続されている第3の端子部とを含み、
    前記第3の端子部の一部には、内部に前記絶縁性樹脂が充填される貫通溝が設けられている、チップ型電気二重層キャパシタの製造方法。
  11. 前記第1、第2及び第3の端子部は、互いに一体に接続されている請求項10に記載のチップ型電気二重層キャパシタの製造方法。
  12. 前記第1及び第2の端子部の露出された面と反対側の面は、前記下部ケースによって覆われている請求項10に記載のチップ型電気二重層キャパシタの製造方法。
  13. 前記下部ケースの成形は、インサート射出成形によって行われる請求項10に記載のチップ型電気二重層キャパシタの製造方法。
  14. 前記電気二重層キャパシタセルを実装する前記ステップで、
    前記外部端子と前記電気二重層キャパシタセルとの接続は、溶接または超音波融着によって行われる請求項10に記載のチップ型電気二重層キャパシタの製造方法。
  15. 前記電気二重層キャパシタセルを実装する前記ステップの後、
    前記下部ケースの前記内部空間に電解液を充填するステップをさらに含む請求項10に記載のチップ型電気二重層キャパシタの製造方法。
  16. 前記下部ケース上に前記上部キャップを取り付ける前記ステップで、
    前記下部ケースと前記上部キャップとの取り付けは、溶接または超音波融着によって行われる請求項10に記載のチップ型電気二重層キャパシタの製造方法。
JP2009289209A 2009-10-13 2009-12-21 チップ型電気二重層キャパシタ及びその製造方法 Expired - Fee Related JP5079780B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090097272A KR101067168B1 (ko) 2009-10-13 2009-10-13 칩형 전기 이중층 커패시터 및 그 제조방법
KR10-2009-0097272 2009-10-13

Publications (2)

Publication Number Publication Date
JP2011086898A JP2011086898A (ja) 2011-04-28
JP5079780B2 true JP5079780B2 (ja) 2012-11-21

Family

ID=43854674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009289209A Expired - Fee Related JP5079780B2 (ja) 2009-10-13 2009-12-21 チップ型電気二重層キャパシタ及びその製造方法

Country Status (4)

Country Link
US (1) US8254084B2 (ja)
JP (1) JP5079780B2 (ja)
KR (1) KR101067168B1 (ja)
CN (1) CN102044346A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011044682A (ja) * 2009-07-21 2011-03-03 Panasonic Corp キャパシタ
JP6058909B2 (ja) * 2011-06-24 2017-01-11 セイコーインスツル株式会社 電気化学セル及びその製造方法
KR20130006934A (ko) * 2011-06-27 2013-01-18 삼성전기주식회사 에너지 저장 장치 및 그 제조방법 그리고 에너지 저장 장치용 단위 셀
JP5788272B2 (ja) * 2011-09-09 2015-09-30 太陽誘電株式会社 電気化学デバイス
US20130141840A1 (en) * 2011-12-05 2013-06-06 Fastcap Systems Corporation On-board power supply
JP2014090039A (ja) * 2012-10-30 2014-05-15 Taiyo Yuden Co Ltd 電気化学デバイス
US10319536B1 (en) * 2012-11-19 2019-06-11 Prakash Achrekar High-capacity electrical energy storage device
JP2017037969A (ja) * 2015-08-10 2017-02-16 セイコーインスツル株式会社 電気化学セル
EP3343579A1 (en) 2016-12-30 2018-07-04 MacroCaps ApS An electrochemical energy storing device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3813435A1 (de) 1988-04-21 1989-11-02 Siemens Ag Bauelement in chip-bauweise zum befestigen auf einer schaltplatte, mit einem elektrischen oder elektronischen funktionskoerper
JPH05109589A (ja) * 1991-10-14 1993-04-30 Nippon Chemicon Corp 固体電解コンデンサ
JPH1154387A (ja) 1997-07-30 1999-02-26 Tdk Corp チップ型電気二重層キャパシタ
JP2000286153A (ja) 1999-01-29 2000-10-13 Elna Co Ltd 電気二重層コンデンサ
JP3959220B2 (ja) 2000-02-04 2007-08-15 株式会社エスアイアイ・マイクロパーツ 表面実装用非水電解電池および表面実装用電気二重層キャパシタ
US7023078B2 (en) * 2003-05-06 2006-04-04 Seiko Instruments Inc. Packages for communication devices
JP2005085880A (ja) * 2003-09-05 2005-03-31 Shizuki Electric Co Inc 電気部品
JP2005183373A (ja) * 2003-11-27 2005-07-07 Kyocera Corp 電池用ケース、その製造方法および電池ならびに電気二重層キャパシタ用ケース、その製造方法および電気二重層キャパシタ
JP4587444B2 (ja) 2004-06-09 2010-11-24 Necトーキン株式会社 チップ型固体電解コンデンサ及びその製造方法
JP2006049289A (ja) 2004-06-29 2006-02-16 Kyocera Corp 電池用ケースおよび電池ならびに電気二重層キャパシタ用ケースおよび電気二重層キャパシタ
JP2007201382A (ja) * 2006-01-30 2007-08-09 Sanyo Electric Co Ltd 蓄電デバイス
JP2007207920A (ja) 2006-01-31 2007-08-16 Sanyo Electric Co Ltd キャパシタ
JP4762029B2 (ja) * 2006-03-31 2011-08-31 三洋電機株式会社 電気二重層キャパシタ
JP2008085084A (ja) 2006-09-27 2008-04-10 Sanyo Electric Co Ltd 電気二重層キャパシタ
JP4889037B2 (ja) * 2006-11-29 2012-02-29 Necトーキン株式会社 表面実装型電解コンデンサおよびその製造方法
JP5050519B2 (ja) * 2006-12-14 2012-10-17 パナソニック株式会社 面実装用方形蓄電セル
JP2008186945A (ja) * 2007-01-29 2008-08-14 Sanyo Electric Co Ltd 電気二重層キャパシタ及び電気二重層キャパシタの製造方法
JP4941653B2 (ja) 2007-02-27 2012-05-30 セイコーインスツル株式会社 電気化学素子の製造方法
US8081418B2 (en) * 2007-06-05 2011-12-20 California Institute Of Technology Low temperature double-layer capacitors
KR101141447B1 (ko) * 2009-12-01 2012-05-15 삼성전기주식회사 칩형 전기 이중층 커패시터 및 그 제조방법

Also Published As

Publication number Publication date
JP2011086898A (ja) 2011-04-28
KR101067168B1 (ko) 2011-09-22
US8254084B2 (en) 2012-08-28
KR20110040125A (ko) 2011-04-20
CN102044346A (zh) 2011-05-04
US20110085283A1 (en) 2011-04-14

Similar Documents

Publication Publication Date Title
JP5079780B2 (ja) チップ型電気二重層キャパシタ及びその製造方法
KR101141447B1 (ko) 칩형 전기 이중층 커패시터 및 그 제조방법
JP5594497B2 (ja) チップ型電気二重層キャパシタ
JP4994464B2 (ja) チップ型電気二重層キャパシタ及びその製造方法
US20100214721A1 (en) Electric double layer capacitor package
JP5240629B2 (ja) 電気二重層キャパシタパッケージ及びこの製造方法
KR101067177B1 (ko) 칩형 전기 이중층 커패시터 및 그 제조방법
JP2011146668A (ja) 電気二重層キャパシタ
US8422198B2 (en) Electric double layer capacitor package and method of manufacturing the same
KR101070084B1 (ko) 칩형 전기 이중층 커패시터 및 그 제조방법
KR101133374B1 (ko) 칩형 전기 이중층 커패시터 및 그 제조방법
KR101060850B1 (ko) 칩형 전기 이중층 캐패시터
KR101306600B1 (ko) 표면 실장형 슈퍼 커패시터의 제조 방법
KR101101474B1 (ko) 전기 화학 소자 및 이의 제조방법
KR101297091B1 (ko) 표면 실장형 슈퍼 커패시터 및 그의 제조 방법
KR101101455B1 (ko) 전기 이중층 커패시터 패키지 및 그 제조방법
KR101549814B1 (ko) 표면 실장형 슈퍼 커패시터 및 그의 제조 방법
JP2007189127A (ja) 電気二重層キャパシタ
KR101416812B1 (ko) 기밀 보호층을 갖는 표면 실장형 슈퍼 커패시터
JP2008153516A (ja) 電気二重層キャパシタ
JP2007317812A (ja) 電気二重層コンデンサ
KR20170051832A (ko) 표면 실장형 슈퍼 커패시터

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120619

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120829

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees