KR101549814B1 - 표면 실장형 슈퍼 커패시터 및 그의 제조 방법 - Google Patents
표면 실장형 슈퍼 커패시터 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR101549814B1 KR101549814B1 KR1020140035070A KR20140035070A KR101549814B1 KR 101549814 B1 KR101549814 B1 KR 101549814B1 KR 1020140035070 A KR1020140035070 A KR 1020140035070A KR 20140035070 A KR20140035070 A KR 20140035070A KR 101549814 B1 KR101549814 B1 KR 101549814B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- lead
- ceramic substrate
- electrolyte
- electrolyte injection
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 title abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 110
- 239000000919 ceramic Substances 0.000 claims abstract description 87
- 239000003792 electrolyte Substances 0.000 claims abstract description 64
- 238000007789 sealing Methods 0.000 claims abstract description 39
- 238000002347 injection Methods 0.000 claims abstract description 38
- 239000007924 injection Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 21
- 238000005304 joining Methods 0.000 claims abstract description 20
- 238000000926 separation method Methods 0.000 claims abstract description 16
- 238000003466 welding Methods 0.000 claims abstract description 16
- 239000012528 membrane Substances 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 10
- 239000007788 liquid Substances 0.000 claims description 8
- 239000007769 metal material Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 238000004080 punching Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 description 16
- 239000010410 layer Substances 0.000 description 13
- 239000008151 electrolyte solution Substances 0.000 description 10
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 8
- 229910001416 lithium ion Inorganic materials 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229920001940 conductive polymer Polymers 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000004146 energy storage Methods 0.000 description 2
- 229920006332 epoxy adhesive Polymers 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 229910016978 MnOx Inorganic materials 0.000 description 1
- 229910003307 Ni-Cd Inorganic materials 0.000 description 1
- 229910018095 Ni-MH Inorganic materials 0.000 description 1
- 229910018477 Ni—MH Inorganic materials 0.000 description 1
- 229910019897 RuOx Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003575 carbonaceous material Substances 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005470 impregnation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- VRIVJOXICYMTAG-IYEMJOQQSA-L iron(ii) gluconate Chemical compound [Fe+2].OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O.OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O VRIVJOXICYMTAG-IYEMJOQQSA-L 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000007773 negative electrode material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 238000006479 redox reaction Methods 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
- H01G11/84—Processes for the manufacture of hybrid or EDL capacitors, or components thereof
- H01G11/86—Processes for the manufacture of hybrid or EDL capacitors, or components thereof specially adapted for electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
- H01G11/74—Terminals, e.g. extensions of current collectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/13—Energy storage using capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electric Double-Layer Capacitors Or The Like (AREA)
Abstract
본 발명은 표면 실장형 슈퍼 커패시터(super capacitor) 및 그의 제조 방법에 관한 것으로, 리드의 배선기판에 대한 양호한 접합 신뢰성과 기밀성을 제공하고, 리버스 방식이 아닌 배선기판 위에 셀을 형성한 이후에 리드로 봉합하는 방식으로 제조할 수 있는 방법을 제공하기 위한 것이다. 본 발명에 따른 슈퍼 커패시터는 세라믹 기판, 셀, 리드 및 실링 부재를 포함한다. 세라믹 기판은 상부면에 전극 실장 영역과 리드 접합 패턴이 형성되고, 하부면에 복수의 외부 접속 패드가 형성된다. 셀은 세라믹 기판의 전극 실장 영역에 접합되어 전기적으로 연결되는 제1 전극, 제1 전극 위에 형성된 분리막, 분리막 위에 형성된 제2 전극, 및 제1 및 제2 전극에 함침되는 전해액을 구비한다. 리드는 세라믹 기판에 실장된 셀을 덮으며, 바닥면이 제2 전극에 접합되어 전기적으로 연결되고, 가장자리 부분이 세라믹 기판의 리드 접합 패턴에 레이저 용접에 의해 접합되어 전기적으로 연결되며 셀이 실장된 영역을 봉합하고, 상부에 셀이 실장된 영역으로 전해액을 주입하는 전해액 주입 구멍이 형성된다. 그리고 실링 부재는 리드의 전해액 주입 구멍을 봉합한다.
Description
본 발명은 슈퍼 커패시터(super capacitor) 및 그의 제조 방법에 관한 것으로, 더욱 상세하게는 전자기기의 기판에 표면 실장할 수 있고 세라믹 기판에 대한 리드(lid)의 양호한 접합 신뢰성과 기밀성을 제공하는 표면 실장형 슈퍼 커패시터 및 그의 제조 방법에 관한 것이다.
각종 휴대용 전자기기를 비롯하여 전기자동차 등은 전원 공급 장치가 요구되는 시스템이나, 순간적으로 발생하는 과부하를 조절 또는 공급하는 시스템을 위한 전기에너지 저장장치도 요구되고 있으며, 이러한 전기에너지 저장장치로 Ni-MH 전지, Ni-Cd 전지, 납축전지 및 리튬이차전지와 같은 이차전지와, 높은 출력 밀도를 가지면서 충방전 수명이 무제한에 가까운 슈퍼 커패시터, 알루미늄 전해 커패시터 및 세라믹 커패시터 등이 있다.
특히 슈퍼 커패시터는 전기이중층 커패시터(EDLC; Electric Double Layer Capacitor), 유사 커패시터(pseudo capacitor), 리튬 이온 커패시터(LIC; lithium ion capacitor)와 같은 하이브리드 커패시터(hybrid capacitor) 등이 있다.
여기서 전기이중층 커패시터는 서로 다른 상의 계면에 형성된 전기이중층에서 발생하는 정전하현상을 이용한 커패시터로서, 에너지 저장 메커니즘이 산화 및 환원과정에 의존하는 배터리에 비하여 충방전 속도가 빠르고 충방전 효율이 높으며 사이클 특성이 월등하여 백업 전원에 광범위하게 사용되며, 향후 전기자동차의 보조전원으로서의 가능성도 무한하다.
유사 커패시터는 전극과 전기화학 산화물 반응물의 산화-환원 반응을 이용하여 화학 반응을 전기적 에너지로 전환하여 저장하는 커패시터이다. 유사 커패시터는 전기이중층 커패시터가 전기화학 이중층형 전극 표면에 형성된 이중층에만 전하를 저장하는 데 비하여 전극 재료의 표면 근처까지 전하를 저장 할 수 있어 저장 용량이 전기이중층 커패시터에 비하여 약 5배정도 크다. 금속산화물 전극재료로는 RuOx, IrOx, MnOx 등이 사용되고 있다.
그리고 리튬 이온 커패시터는 기존 전기이중층 커패시터의 고출력 및 장수명 특성과, 리튬 이온 전지의 고에너지밀도를 결합한 새로운 개념의 이차전지 시스템이다. 전기이중층 내 전하의 물리적 흡착반응을 이용하는 전기이중층 커패시터는 우수한 출력특성 및 수명특성에도 불구하고 낮은 에너지밀도 때문에 다양한 응용분야에 적용이 제한되고 있다. 이러한 전기이중층 커패시터의 문제점을 해결하는 수단으로서 음극 활물질로서 리튬 이온을 삽입 및 탈리할 수 있는 탄소계 소재를 이용하는 리튬 이온 커패시터가 제안되었으며, 리튬 이온 커패시터는 이온화 경향이 큰 리튬 이온을 음극에 미리 도핑하여 음극의 전위를 대폭적으로 낮출 수 있고, 셀 전압도 종래의 전기이중층 커패시터의 2.5 V 대비 크게 향상된 3.8 V 이상의 고전압 구현이 가능하며 높은 에너지 밀도를 발현할 수 있다.
이러한 슈퍼 커패시터의 기본적인 구조는 다공성 전극과 같이 표면적이 상대적으로 큰 전극, 전해질, 집전체(current collector), 분리막(separator)로 이루어져 있으며, 단위 셀 전극의 양단에 수 볼트의 전압을 가해 전해질 내의 이온들이 전기장을 따라 이동하여 전극 표면에 흡착되어 발생되는 전기 화학적 메카니즘을 작동원리로 한다. 이러한 셀은 금속 재질의 상부 및 하부 케이스에 봉합되고, 상부 및 하부 케이스의 외측 면에는 상부 및 하부 단자가 부착된다.
그러나 종래의 슈퍼 커패시터는 상부 및 하부 케이스의 절연과 기밀을 위한 개스킷과 도포 재료가 필요함은 물론이고 그에 따른 도포 및 압착 공정이 요구됨으로 인해, 조립성과 생산성이 저하될 뿐 아니라 경제적 비용이 많이 소요되는 문제점을 안고 있다.
또한 상부 및 하부 단자가 상부 및 하부 케이스의 외부로 돌출되는 구조를 갖기 때문에, 슈퍼 커패시터의 크기가 커질 뿐만 아니라 전자기기의 기판에 실장 시 많은 실장 공간을 차지하는 문제점을 안고 있다.
그리고 상부 및 하부 단자의 부착 과정에서 용접 및 휨 불량 등이 빈번히 발생되고 있는 실정이다.
이러한 문제점들은 결국 슈퍼 커패시터의 기능성과 사용성을 저하시키는 결과를 초래한다.
이러한 문제점을 해소하기 위해서, 전자기기의 기판에 표면 실장할 수 있는 표면 실장형 슈퍼 커패시터가 소개되고 있다. 표면 실장형 슈퍼 커패시터는 인쇄회로기판의 상부면에 셀이 실장되고, 셀이 실장된 인쇄회로기판을 상부면을 전도성 접착제를 이용하여 리드(lid)로 봉합한 구조를 갖는다. 이때 인쇄회로기판의 하부면에는 셀의 양극 및 음극에 각각 연결된 외부접속단자가 형성된다.
한편 셀은 양극, 음극, 분리막 및 전해액을 포함한다. 이때 전해액의 함침은 예컨대, 리드에 음극 및 분리막을 설치한 이후에 전해액을 주입함으로써 이루어진다. 그리고 전해액이 주입된 리드에 양극이 부착된 인쇄회로기판을 리버스 형태로 전도성 접착제를 이용하여 부착함으로써, 표면 실장형 슈퍼 커패시터를 얻을 수 있다.
이와 같이 기존의 표면 실장형 슈퍼 커패시터는 인쇄회로기판에 양극을 부착하는 공정과, 리드에 음극 및 분리막을 설치한 후 전해액을 함침하는 공정을 별도로 진행한 후, 리드에 인쇄회로기판을 리버스 형태로 부착하는 공정을 진행해야 하기 때문에, 제조 공정이 복잡하다.
또한 셀을 구성하는 음극과 분리막은 리드에 설치하고, 양극은 인쇄회로기판에 부착한 이후에 리버스 공정을 통하여 분리막 위에 양극을 위치시키는 공정을 진행해야 하는데, 리드와 인쇄회로기판에 의해 분리막과 양극이 가려지기 때문에, 분리막에 양극이 정확히 정렬되어 있는 지의 여부를 확인할 수 없는 문제점을 안고 있다.
또한 리드에 전해액을 주입한 이후에 리버스 공정을 통하여 리드를 인쇄회로기판에 전도성 접착제를 이용하여 부착하기 때문에, 기밀성이 떨어지는 문제점을 안고 있다. 즉 리드와 인쇄회로기판의 계면을 형성하는 전도성 접착제층을 통하여 전해액이 누액되는 문제가 발생될 수 있다.
또한 리드에 전해액이 주입된 상태로 리버스 공정을 진행해야 하기 때문에, 리버스 공정을 진행하는 과정에서 인가되는 열이나 기계적인 흔들림 등에 의해 리드에 주입된 전해액이 휘발되거나 세는 문제가 발생될 수 있다.
따라서 본 발명의 목적은 제조 공정이 간소화하여 생산성을 향상시킬 수 있는 표면 실장형 슈퍼 커패시터 및 그의 제조 방법을 제공하는 데 있다.
본 발명의 다른 목적은 배선기판 위에 셀을 구성하는 양극, 분리막 및 음극을 쉽게 정렬하여 설치할 수 있는 표면 실장형 슈퍼 커패시터 및 그의 제조 방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 리드의 배선기판에 대한 양호한 접합 신뢰성과 기밀성을 제공하는 표면 실장형 슈퍼 커패시터 및 그의 제조 방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 리버스 방식이 아닌 배선기판 위에 셀을 형성한 이후에 리드로 봉합하는 방식으로 제조한 표면 실장형 슈퍼 커패시터 및 그의 제조 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 세라믹 기판, 셀, 리드 및 실링 부재를 포함하는 표면 실장형 슈퍼 커패시터를 제공한다. 상기 세라믹 기판은 상부면에 전극 실장 영역과 상기 전극 실장 영역의 둘레에 리드 접합 패턴이 형성되고, 하부면에 상기 전극 실장 영역 및 상기 리드 접합 패턴과 각각 전기적으로 연결된 복수의 외부 접속 패드가 형성된다. 상기 셀은 상기 세라믹 기판의 전극 실장 영역에 접합되어 전기적으로 연결되는 제1 전극, 상기 제1 전극 위에 형성된 분리막, 상기 분리막 위에 형성된 제2 전극, 및 상기 제1 및 제2 전극에 함침되는 전해액을 구비한다. 상기 리드는 상기 세라믹 기판에 실장된 셀을 덮으며, 바닥면이 상기 제2 전극에 접합되어 전기적으로 연결되고, 가장자리 부분이 상기 세라믹 기판의 리드 접합 패턴에 레이저 용접에 의해 접합되어 전기적으로 연결되며 상기 셀이 실장된 영역을 봉합하고, 상부에 상기 셀이 실장된 영역으로 전해액을 주입하는 전해액 주입 구멍이 형성된다. 그리고 상기 실링 부재는 상기 리드의 전해액 주입 구멍을 봉합한다.
본 발명에 따른 표면 실장형 슈퍼 커패시터에 있어서, 상기 전해액 주입 구멍은 상기 제2 전극이 접합되는 상기 리드의 바닥면에서 이격된 상기 리드의 상부 영역을 관통하여 형성될 수 있다.
본 발명에 따른 표면 실장형 슈퍼 커패시터에 있어서, 상기 실링 부재는 액상의 플라스틱 소재를 사용하여 상기 전해액 주입 구멍에 주입한 후 경화하여 형성하거나, 상기 전해액 주입 구멍에 끼움 결합된 플라스틱 또는 금속 소재의 마개를 포함할 수 있다.
본 발명은 또한, 상부면에 전극 실장 영역과 상기 전극 실장 영역의 둘레에 리드 접합 패턴이 형성되고, 하부면에 상기 전극 실장 영역 및 상기 리드 접합 패턴과 각각 전기적으로 연결된 복수의 외부 접속 패드가 형성된 세라믹 기판을 준비하는 단계; 상기 세라믹 기판의 전극 실장 영역에 제1 전극, 분리막 및 제2 전극을 순차적으로 적층하는 단계; 상기 세라믹 기판에 적층된 제1 전극, 분리막 및 제2 전극을 리드로 봉합하되, 상기 리드의 바닥면을 상기 제2 전극에 접합하여 전기적으로 연결하고, 상기 리드의 가장자리 부분을 상기 세라믹 기판의 리드 접합 패턴에 레이저 용접에 의해 접합하여 전기적으로 연결하여 봉합하는 단계; 상기 리드의 상부에 형성된 전해액 주입 구멍을 통하여 전해액을 상기 리드 안으로 주입하여 상기 제1 및 제2 전극에 함침시키는 단계; 및 상기 리드의 전해액 주입 구멍을 실링 부재로 봉합하는 단계를 포함하는 표면 실장형 슈퍼 커패시터의 제조 방법을 제공한다.
본 발명은 또한, 상부면에 전극 실장 영역과 상기 전극 실장 영역의 둘레에 리드 접합 패턴이 형성되고, 하부면에 상기 전극 실장 영역 및 상기 리드 접합 패턴과 각각 전기적으로 연결된 복수의 외부 접속 패드가 형성된 세라믹 기판들을 갖는 세라믹 기판 스트립을 준비하는 단계; 상기 세라믹 기판 스트립의 전극 실장 영역에 각각 제1 전극, 분리막 및 제2 전극을 순차적으로 적층하는 단계; 상기 세라믹 기판 스트립에 적층된 제1 전극, 분리막 및 제2 전극을 리드로 각각 봉합하되, 상기 리드의 바닥면을 상기 제2 전극에 접합하여 전기적으로 연결하고, 상기 리드의 가장자리 부분을 상기 세라믹 기판의 리드 접합 패턴에 레이저 용접에 의해 접합하여 전기적으로 연결하여 봉합하는 단계; 상기 리드들의 상부에 각각 형성된 전해액 주입 구멍을 통하여 전해액을 상기 리드 안으로 주입하여 상기 제1 및 제2 전극에 함침시키는 단계; 상기 리드들의 전해액 주입 구멍을 각각 실링 부재로 봉합하는 단계; 및 상기 세라믹 기판 스트립을 상기 리드들이 봉합된 세라믹 기판별로 분리하여 개별 슈퍼 커패시터를 획득하는 단계;를 포함하는 표면 실장형 슈퍼 커패시터의 제조 방법을 제공한다.
본 발명에 따른 표면 실장형 슈퍼 커패시터의 제조 방법에 있어서, 상기 개별 슈퍼 커패시터를 획득하는 단계에서, 절단기 또는 펀칭기를 이용하여 상기 세라믹 기판 스트립을 개별 슈퍼 커패시터로 분리할 수 있다.
본 발명에 따른 표면 실장형 슈퍼 커패시터의 제조 방법에 있어서, 상기 적층하는 단계는, 상기 세라믹 기판의 전극 실장 영역에 상기 제1 전극을 접합하여 전기적으로 연결하는 단계; 상기 제1 전극 위에 분리막을 적층하는 단계; 및 상기 분리막 위에 제2 전극을 적층하는 단계;를 포함할 수 있다.
본 발명에 따른 표면 실장형 슈퍼 커패시터의 제조 방법에 있어서, 상기 실링 부재로 봉합하는 단계에서, 상기 실링 부재로 액상의 플라스틱 소재를 사용하여 상기 전해액 주입 구멍에 주입한 후 경화시켜 상기 전해액 주입 구멍을 봉합할 수 있다.
그리고 본 발명에 따른 표면 실장형 슈퍼 커패시터의 제조 방법에 있어서, 상기 실링 부재로 봉합하는 단계에서, 상기 실링 부재로 플라스틱 또는 금속 소재의 마개를 사용하여 상기 전해액 주입 구멍에 억지끼움 방식으로 끼워 상기 전해액 주입 구멍을 봉합할 수 있다.
본 발명에 따르면, 배선기판으로 세라믹 기판을 사용하여 리드를 접합할 때 레이저 용접을 사용하기 때문에, 세라믹 기판에 대한 리드의 양호한 접합 신뢰성 및 기밀성을 제공할 수 있다. 또한 레이저 용접은 짧은 시간에 세라믹 기판에 리드를 접합할 수 있기 때문에, 접합하는 과정에서 셀을 포함한 슈퍼 커패시터에 작용하는 열적 스트레스를 완화하여 슈퍼 커패시터의 특성 저하를 줄일 수 있다.
또한 세라믹 기판 위에 셀을 구성하는 양극, 분리막 및 음극을 차례로 적층한 이후에, 양극, 분리막 및 음극이 설치된 영역을 리드로 봉합하고, 리드에 형성된 전해액 주입 구멍을 통하여 전해액을 주입한 후, 전해액 주입 구멍을 봉합하기 때문에, 세라믹 기판에 리드를 접합한 이후에 전해액 주입이 이루어져 전해액이 누액되는 문제를 억제할 수 있다.
또한 세라믹 기판 위에 셀을 구성하는 양극, 분리막 및 음극을 차례로 적층하는 방식으로 표면 실장형 슈퍼 커패시터의 제조가 가능하기 때문에, 세라믹 기판 위에 셀을 구성하는 양극, 분리막 및 음극을 쉽게 정렬하여 설치할 수 있다.
또한 리버스 방식이 아닌 세라믹 기판 위에 셀을 형성한 이후에 리드로 봉합하는 방식으로 제조 공정을 진행하기 때문에, 표면 실장형 슈퍼 커패시터의 제조 공정을 간소화하여 생산성을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 표면 실장형 슈퍼 커패시터를 보여주는 사시도이다.
도 2는 도 1의 2-2선 단면도이다.
도 3은 도 1의 슈퍼 커패시터의 제조 방법에 따른 흐름도이다.
도 4 내지 도 11은 도 3의 제조 방법에 따른 각 단계를 보여주는 도면들이다.
도 2는 도 1의 2-2선 단면도이다.
도 3은 도 1의 슈퍼 커패시터의 제조 방법에 따른 흐름도이다.
도 4 내지 도 11은 도 3의 제조 방법에 따른 각 단계를 보여주는 도면들이다.
하기의 설명에서는 본 발명의 실시예를 이해하는데 필요한 부분만이 설명되며, 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않는 범위에서 생략될 것이라는 것을 유의하여야 한다.
이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 표면 실장형 슈퍼 커패시터를 보여주는 사시도이다. 도 2는 도 1의 2-2선 단면도이다.
도 1 내지 도 2를 참조하면, 본 실시예에 따른 표면 실장형 슈퍼 커패시터(100)는 세라믹 기판(10), 셀(20), 리드(40; lid) 및 실링 부재(60)를 포함한다. 슈퍼 커패시터(100)는 세라믹 기판(10)의 상부면(12)에 셀(20)이 실장되고, 셀(20)이 실장된 영역이 리드(40)로 봉합된 구조를 갖는다. 셀(20)은 제1 전극(21), 분리막(23), 제2 전극(25) 및 전해액을 포함한다. 이때 전해액은 리드(40)에 마련된 전해액 주입 구멍(49)을 통하여 리드(40) 안으로 주입되며, 전해액 주입 구멍(49)은 실링 부재(60)에 의해 봉합된다.
여기서 세라믹 기판(10)은 절연성의 기판 몸체(11)와, 기판 몸체(11)에 형성된 회로 배선 패턴(13)을 포함하는 배선기판이다.
기판 몸체(11)는 상부면(12)과, 상부면(12)에 반대되는 하부면(14)을 가지며, 절연성 소재로 제조될 수 있다. 이러한 기판 몸체(11)는 사각판 형태로 제조될 수 있다.
회로 배선 패턴(13)은 기판 몸체(11)의 상부면(12)에 형성되는 전극 실장 영역(15) 및 리드 접합 패턴(17)과, 기판 몸체(11)의 하부면(14)에 형성되는 복수의 외부 접속 패드(18)를 포함한다. 전극 실장 영역(15)은 기판 몸체(11)의 상부면(12)의 중심 부분에 형성된다. 리드 접합 패턴(17)은 전극 실장 영역(15)의 둘레에 형성된다. 그리고 복수의 외부 접속 패드(18)는 기판 몸체(11)의 하부면(14)에 형성되며, 기판 몸체(11)를 관통하는 비아 홀(19)에 의해 전극 실장 영역(15) 및 리드 접합 패턴(17)과 각각 전기적으로 연결된다.
이때 리드 접합 패턴(17)은 전극 실장 영역(15)을 둘러싸는 고리 형태로 형성되며, 전극 실장 영역(15)에 대해서 일정 간격 이격되어 형성되어 있다. 복수의 외부 접속 패드(18)는 셀(20)의 제1 및 제2 전극(21,25)에 대응되게 한 쌍이 마련될 수 있다. 한 쌍의 외부 접속 패드(18a,18b)는 동일한 형태로 기판 몸체(11)의 하부면(14)에 형성될 수 있고, 작업자가 슈퍼 커패시터(100)로 제조한 이후에 제1 및 제2 전극(21,25)에 연결된 단자를 쉽게 구분할 수 있도록 서로 다른 길이로 형성될 수도 있다.
본 실시예에서는 배선기판으로 세라믹 기판(10)을 사용하는 이유는 기판 몸체(11)을 통한 전해액의 누액을 방지하기 위해서이다. 즉 배선기판으로 플라스틱 소재의 인쇄회로기판을 사용할 경우, 플라스틱 소재가 갖는 흡습성으로 인해 배선기판을 통해서 전해액이 누액되는 문제가 발생될 수 있다.
또한 세라믹 기판(10)은 플라스틱 소재의 인쇄회로기판에 비해서 강성이 우수하기 때문에, 셀(20)의 구동에 따라 세라믹 기판(10)과 리드(40) 사이에 발생되는 열로 인한 압력을 잘 견딜 수 있는 장점도 있다.
셀(20)은 전극 실장 영역(15)에 실장되며, 제1 전극(21), 분리막(23), 제2 전극(25) 및 전해액을 포함한다. 제1 전극(21)은 전극 실장 영역(15)에 제1 접합 부재(31)를 매개로 접합되어 전극 실장 영역(15)에 전기적으로 연결된다. 분리막(23)은 제1 전극(21) 위에 적층된다. 제2 전극(25)은 분리막(23) 위에 적층된다. 그리고 전해액은 제1 및 제2 전극(21,25)에 함침된다. 이때 제1 전극(21)과 제2 전극(25)은 양극 또는 음극 중에 하나이며 서로 다른 극성을 갖는다. 제1 접합 부재(31)로는 전기 전도성을 갖는 접착제로서, 카본 페이스트, 도전성 폴리머, 은-에폭시 접착제 등이 사용될 수 있으며, 이것에 한정되는 것은 아니다. 제1 접합 부재(31)는 액상 또는 시트 형태로 제공될 수 있다. 이러한 셀(20)은 전기이중층 커패시터, 유사 커패시터, 리튬 이온 커패시터와 같은 하이브리드 커패시터를 형성하는 셀일 수 있다.
리드(40)는 세라믹 기판(10)의 상부면(12)에 실장된 셀(20)을 덮어 셀(20)이 실장된 영역을 외부와 밀폐시킨다. 즉 리드(40)는 세라믹 기판(10)에 실장된 셀(20)을 덮으며, 내측면이 제2 전극(25)에 제2 접합 부재(33)를 매개로 접합되어 전기적으로 연결된다. 리드(40)는 가장자리 부분이 세라믹 기판(10)의 리드 접합 패턴(17)에 레이저 용접에 의해 접합되어 전기적으로 연결된다. 이러한 리드(40)는 전기 전도성이 양호한 금속 소재로 제조되며, 덮개부(41)와 접합부(43)로 구성될 수 있다. 덮개부(41)는 셀(20)이 삽입되는 내부 공간(45)이 형성되어 있고, 내부 공간(45)의 바닥면(47)에 제2 전극(25)이 제2 접합 부재(33)를 매개로 접합되어 전기적으로 연결된다. 접합부(43)는 덮개부(41)의 가장자리 부분과 일체로 형성되어 리드 접합 패턴(17)에 레이저 용접에 의해 접합되어 전기적으로 연결된다. 접합부(43)는 덮개부(41)의 가장자리 부분에서 외측으로 절곡된 형태로 형성될 수 있다.
이때 제2 접합 부재(33)는 전기 전도성을 갖는 접착제로서, 카본 페이스트, 솔더 페이스트, 도전성 폴리머, 은-에폭시 접착제 등이 사용될 수 있으며, 이것에 한정되는 것은 아니다. 이때 제2 접합 부재(33)는 액상 또는 시트 형태로 제공될 수 있다.
리드(40)의 상부에는 전해액 주입 구멍(49)이 형성되어 있다. 전해액 주입 구멍(49)은 제2 전극(25)이 접합되는 리드(40)의 바닥면에서 이격된 리드(40)의 상부 영역을 관통하여 형성할 수 있다.
그리고 실링 부재(60)는 전해액 주입 구멍(49)을 봉합하여 리드(40)에 주입된 전해액이 누액되는 것을 방지한다. 이러한 실링 부재(60)는 액상의 플라스틱 소재를 사용하여 전해액 주입 구멍(49)에 주입한 후 경화하여 형성할 수 있다. 또는 실링 부재(60)는 전해액 주입 구멍(49)에 끼움 결합된 플라스틱 또는 금속 소재의 마개를 포함할 수 있다.
따라서 본 실시예에 따른 슈퍼 커패시터(100)는 셀(20)의 제1 전극(21)이 전극 실장 영역(15) 및 비아 홀(19)을 통해서 세라믹 기판(10)의 하부면(14)에 형성된 외부 접속 패드(18)에 전기적으로 연결된다. 셀(20)의 제2 전극(25)은 리드(40), 리드 접합 패턴(17) 및 비아 홀(19)을 통해서 세라믹 기판(10)의 하부면(14)에 형성된 외부 접속 패드(18)와 전기적으로 연결된다.
이와 같이 본 실시예에 따른 슈퍼 커패시터(100)는 세라믹 기판(10)의 상부면(12)에 셀(20)이 실장되어 리드(40)에 의해 봉합되고, 세라믹 기판(10)의 하부면(14)에 외부 접속 패드(18)가 형성된 구조를 갖는다. 이로 인해 슈퍼 커패시터(100)의 조립 공정을 간소화하여 생산성을 향상시킬 수 있다. 슈퍼 커패시터(100)를 외부 접속 패드(18)를 이용하여 전자기기의 기판에 표면 실장할 수 있다. 그리고 슈퍼 커패시터(100)의 크기를 줄이고, 슈퍼 커패시터(100)를 전자기기의 기판에 실장 시 실장 면적을 줄일 수 있다.
또한 본 실시예에 따른 슈퍼 커패시터(100)는 세라믹 기판(10)에 리드(40)를 접합할 때 레이저 용접을 사용하기 때문에, 세라믹 기판(10)에 대한 리드(40)의 양호한 접합 신뢰성 및 기밀성을 제공할 수 있다. 또한 레이저 용접은 짧은 시간에 세라믹 기판(10)에 리드(40)를 접합할 수 있기 때문에, 접합하는 과정에서 셀(20)을 포함한 슈퍼 커패시터(100)에 작용하는 열적 스트레스를 완화하여 슈퍼 커패시터(100)의 특성 저하를 줄일 수 있다.
이와 같은 본 실시예에 따른 슈퍼 커패시터(100)의 제조 방법에 대해서 도 1 내지 도 11을 참조하여 설명하면 다음과 같다. 여기서 도 3은 도 1의 슈퍼 커패시터(100)의 제조 방법에 따른 흐름도이다. 그리고 도 4 내지 도 11은 도 3의 제조 방법에 따른 각 단계를 보여주는 도면들이다.
먼저 도 4 및 도 5에 도시된 바와 같이, 세라믹 기판 스트립(50)을 준비한다(S71). 세라믹 기판 스트립(50)은 복수의 슈퍼 커패시터(100)를 제조할 수 있도록 복수의 세라믹 기판(10)이 일괄적으로 형성된 구조를 갖는다. 즉 세라믹 기판 스트립(50)은 슈퍼 커패시터(100)별 세라믹 기판(10)이 m×n 행렬(m, n은 자연수)로 배열 및 형성되며, 복수의 세라믹 기판(10)은 절단 영역(51)에 의해 구분된다.
다음으로 도 5에 도시된 바와 같이, 세라믹 기판(10)의 전극 실장 영역(15)에 제1 전극(21)을 형성한다(S73). 즉 세라믹 기판(10)의 전극 실장 영역(15)에 각각 제1 전극(21)을 제1 접합 부재(31)를 개재하여 접합한다.
다음으로 도 6에 도시된 바와 같이, 제1 전극(21)에 분리막(23)을 적층한다(S75).
다음으로 도 7에 도시된 바와 같이, 분리막(23) 위에 제2 전극(25)을 적층한다(S77).
즉 본 실시예에서는 세라믹 기판(10) 위에 제1 전극(21), 분리막(23) 및 제2 전극(25)을 차례로 적층하기 때문에, 제1 전극(21), 분리막(23) 및 제2 전극(25)을 적층하는 과정에서 정렬이 틀어지는 문제를 억제할 수 있다.
다음으로 도 8에 도시된 바와 같이, 세라믹 기판(10)의 상부면(12)에 리드(40)를 접합한다(S79). 즉 제1 전극(21), 분리막(23) 및 제2 전극(25)을 리드(40)로 덮은 후, 리드(40)의 접합부(43)를 세라믹 기판(10)의 리드 접합 패턴(17)에 레이저 용접을 통해 접합시킨다. 또한 리드(40)의 바닥면(47)에 제2 전극(25)이 제2 접합 부재(33)를 매개로 접합되어 전기적으로 연결된다.
여기서 레이저 용접을 통해 리드(40)를 세라믹 기판(10)에 접합하는 이유는, 통상적인 솔더페이스를 이용한 접합 공정에 비해서 접합 시간이 짧기 때문에 셀(20)을 포함한 제조될 슈퍼 커패시터(100)에 작용하는 열적 스트레스를 최소화할 수 있다. 또한 리드(40)와 세라믹 기판(10) 간의 양호한 접합 신뢰성 및 기밀성을 제공할 수 있기 때문이다. 예컨대 솔더 페이스트를 이용할 경우 접합 공정에 2분 이상이 소요되었지만, 레이저 용접을 이용할 경우 10초 정도의 시간이 소요된다.
다음으로 도 9에 도시된 바와 같이, 리드(40)의 전해액 주입 구멍(49)을 통하여 전해액을 리드(40)의 내부 공간(45)으로 주입하여 제1 및 제2 전극(21,25)에 합침시킨다(S81). 이때 세라믹 기판(10)에 리드(40)를 접합한 이후에 전해액 주입 공정을 수행하기 때문에, 리드(40)의 내부 공간(45)에 주입된 전해액이 세라믹 기판(10)과 리드(40)의 접합 계면을 통하여 누액되는 문제를 억제할 수 있다.
이어서 도 10에 도시된 바와 같이, 리드(40)의 전해액 주입 구멍(49)을 실링 부재(60)로 봉합한다(S83). 이때 실링 부재(60)로 액상의 플라스틱 소재를 사용하는 경우, 액상의 플라스틱 소재를 전해액 주입 구멍(49)에 주입한 후 경화시켜 전해액 주입 구멍(49)을 봉합할 수 있다. 또는 실링 부재(60)로 플라스틱 또는 금속 소재의 마개를 사용하는 경우, 마개를 전해액 주입 구멍(49)에 억지끼움 방식으로 끼워 전해액 주입 구멍(49)을 봉합할 수도 있다.
그리고 도 11에 도시된 바와 같이, 세라믹 기판 스트립(50)을 절단기로 절단하여 개별 슈퍼 커패시터(100)를 얻을 수 있다(S85). 즉 세라믹 기판 스트립(50)을 절단 영역(51)을 따라서 절단하여 개별 슈퍼 커패시터(100)로 분리함으로써, 제1 실시예에 따른 슈퍼 커패시터(100)를 제조한다. 또는 세라믹 기판 스트립(50)을 리드(40)가 접합된 영역 별로 펀칭기로 펀칭하여 개별 슈퍼 커패시터(100)로 분리할 수 있다.
한편 도 11에서는 개별 슈퍼 커패시터(100)들 간에 잔존하는 절단 영역(51)이 존재하는 예를 개시하였지만 이것에 한정되는 것은 아니다. 예컨대 절단기의 날의 폭에 대응되게 리드(40)들이 배치되도록 세라믹 기판 스트립(50)이 설계 된다면, 세라믹 기판 스트립(50)을 절단하는 과정에서 개별 슈퍼 커패시터(100) 사이에 잔존하는 절단 영역(51)이 제거될 수 있다.
이와 같이 본 실시예에 따른 제조 방법에 따르면, 세라믹 기판(10) 위에 셀(20)을 구성하는 제1 전극(21), 분리막(23) 및 제2 전극(25)을 차례로 적층한 이후에, 제1 전극(21), 분리막(23) 및 제2 전극(25)이 설치된 영역을 리드(40)로 봉합하고, 리드(40)에 형성된 전해액 주입 구멍(49)을 통하여 전해액을 주입한 후, 전해액 주입 구멍(49)을 실링 부재(60)로 봉합하기 때문에, 세라믹 기판(10)에 리드(40)를 접합한 이후에 전해액 주입이 이루어져 전해액이 누액되는 문제를 억제할 수 있다.
또한 세라믹 기판(10) 위에 셀(20)을 구성하는 제1 전극(21), 분리막(23) 및 제2 전극(25)을 차례로 적층하는 방식으로 표면 실장형 슈퍼 커패시터(100)의 제조가 가능하기 때문에, 세라믹 기판(10) 위에 셀(20)을 구성하는 제1 전극(21), 분리막(23) 및 제2 전극(25)을 쉽게 정렬하여 설치할 수 있다.
또한 리버스 방식이 아닌 세라믹 기판(10) 위에 셀(20)을 형성한 이후에 리드(40)로 봉합하는 방식으로 제조 공정을 진행하기 때문에, 표면 실장형 슈퍼 커패시터(100)의 제조 공정을 간소화하여 생산성을 향상시킬 수 있다.
한편, 본 명세서와 도면에 개시된 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게는 자명한 것이다.
10 : 세라믹 기판 11 : 기판 몸체
12 : 상부면 14 : 하부면
13 : 회로 배선 패턴 15 : 전극 실장 영역
17 : 리드 접합 패턴 18 : 외부 접속 패드
19 : 비아 홀 20 : 셀
21 : 제1 전극 23 : 분리막
25 : 제2 전극 31 : 제1 접합 부재
33 : 제2 접합 부재 35 : 제3 접합 부재
40 : 리드(lid) 41 : 덮개부
43 : 접합부 49 : 전해액 주입 구멍
50 : 배선기판 스트립 51 : 절단 영역
60 : 실링 부재 100 : 슈퍼 커패시터
12 : 상부면 14 : 하부면
13 : 회로 배선 패턴 15 : 전극 실장 영역
17 : 리드 접합 패턴 18 : 외부 접속 패드
19 : 비아 홀 20 : 셀
21 : 제1 전극 23 : 분리막
25 : 제2 전극 31 : 제1 접합 부재
33 : 제2 접합 부재 35 : 제3 접합 부재
40 : 리드(lid) 41 : 덮개부
43 : 접합부 49 : 전해액 주입 구멍
50 : 배선기판 스트립 51 : 절단 영역
60 : 실링 부재 100 : 슈퍼 커패시터
Claims (9)
- 삭제
- 삭제
- 삭제
- 상부면에 전극 실장 영역과 상기 전극 실장 영역의 둘레에 리드 접합 패턴이 형성되고, 하부면에 상기 전극 실장 영역 및 상기 리드 접합 패턴과 각각 전기적으로 연결된 복수의 외부 접속 패드가 형성된 세라믹 기판을 준비하는 단계;
상기 세라믹 기판의 전극 실장 영역에 제1 전극, 분리막 및 제2 전극을 순차적으로 적층하는 단계;
상기 세라믹 기판에 적층된 제1 전극, 분리막 및 제2 전극을 리드로 봉합하되, 상기 리드의 바닥면을 상기 제2 전극에 접합하여 전기적으로 연결하고, 상기 리드의 가장자리 부분을 상기 세라믹 기판의 리드 접합 패턴에 레이저 용접에 의해 접합하여 전기적으로 연결하여 봉합하는 단계;
상기 리드의 상부에 형성된 전해액 주입 구멍을 통하여 전해액을 상기 리드 안으로 주입하여 상기 제1 및 제2 전극에 함침시키는 단계;
상기 리드의 전해액 주입 구멍을 실링 부재로 봉합하는 단계;
를 포함하는 것을 특징으로 하는 표면 실장형 슈퍼 커패시터의 제조 방법. - 상부면에 전극 실장 영역과 상기 전극 실장 영역의 둘레에 리드 접합 패턴이 형성되고, 하부면에 상기 전극 실장 영역 및 상기 리드 접합 패턴과 각각 전기적으로 연결된 복수의 외부 접속 패드가 형성된 세라믹 기판들을 갖는 세라믹 기판 스트립을 준비하는 단계;
상기 세라믹 기판 스트립의 전극 실장 영역에 각각 제1 전극, 분리막 및 제2 전극을 순차적으로 적층하는 단계;
상기 세라믹 기판 스트립에 적층된 제1 전극, 분리막 및 제2 전극을 리드로 각각 봉합하되, 상기 리드의 바닥면을 상기 제2 전극에 접합하여 전기적으로 연결하고, 상기 리드의 가장자리 부분을 상기 세라믹 기판의 리드 접합 패턴에 레이저 용접에 의해 접합하여 전기적으로 연결하여 봉합하는 단계;
상기 리드들의 상부에 각각 형성된 전해액 주입 구멍을 통하여 전해액을 상기 리드 안으로 주입하여 상기 제1 및 제2 전극에 함침시키는 단계;
상기 리드들의 전해액 주입 구멍을 각각 실링 부재로 봉합하는 단계;
상기 세라믹 기판 스트립을 상기 리드들이 봉합된 세라믹 기판별로 분리하여 개별 슈퍼 커패시터를 획득하는 단계;
를 포함하는 것을 특징으로 하는 표면 실장형 슈퍼 커패시터의 제조 방법. - 제5항에 있어서, 상기 개별 슈퍼 커패시터를 획득하는 단계에서,
절단기 또는 펀칭기를 이용하여 상기 세라믹 기판 스트립을 개별 슈퍼 커패시터로 분리하는 것을 특징으로 하는 표면 실장형 슈퍼 커패시터의 제조 방법. - 제4항 또는 제5항에 있어서, 상기 적층하는 단계는,
상기 세라믹 기판의 전극 실장 영역에 상기 제1 전극을 접합하여 전기적으로 연결하는 단계;
상기 제1 전극 위에 분리막을 적층하는 단계;
상기 분리막 위에 제2 전극을 적층하는 단계;
를 포함하는 것을 특징으로 하는 표면 실장형 슈퍼 커패시터의 제조 방법. - 제4항 또는 제5항에 있어서, 상기 실링 부재로 봉합하는 단계에서,
상기 실링 부재로 액상의 플라스틱 소재를 사용하여 상기 전해액 주입 구멍에 주입한 후 경화시켜 상기 전해액 주입 구멍을 봉합하는 것을 특징으로 하는 표면 실장형 슈퍼 커패시터의 제조 방법. - 제4항 또는 제5항에 있어서, 상기 실링 부재로 봉합하는 단계에서,
상기 실링 부재로 플라스틱 또는 금속 소재의 마개를 사용하여 상기 전해액 주입 구멍에 억지끼움 방식으로 끼워 상기 전해액 주입 구멍을 봉합하는 것을 특징으로 하는 표면 실장형 슈퍼 커패시터의 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140035070A KR101549814B1 (ko) | 2014-03-26 | 2014-03-26 | 표면 실장형 슈퍼 커패시터 및 그의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140035070A KR101549814B1 (ko) | 2014-03-26 | 2014-03-26 | 표면 실장형 슈퍼 커패시터 및 그의 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101549814B1 true KR101549814B1 (ko) | 2015-09-07 |
Family
ID=54247122
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140035070A KR101549814B1 (ko) | 2014-03-26 | 2014-03-26 | 표면 실장형 슈퍼 커패시터 및 그의 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101549814B1 (ko) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011014859A (ja) | 2009-01-27 | 2011-01-20 | Panasonic Corp | 電気二重層キャパシタ |
-
2014
- 2014-03-26 KR KR1020140035070A patent/KR101549814B1/ko active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011014859A (ja) | 2009-01-27 | 2011-01-20 | Panasonic Corp | 電気二重層キャパシタ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101627631B1 (ko) | 이차 전지 및 그 모듈 | |
KR20080019311A (ko) | 전극조립체의 내부 유동을 방지하여 안전성을 향상시킨파우치형 이차전지 | |
KR101067168B1 (ko) | 칩형 전기 이중층 커패시터 및 그 제조방법 | |
KR101222873B1 (ko) | 표면 실장형 슈퍼 커패시터 | |
JP2020030899A (ja) | 二次電池 | |
CN211265619U (zh) | 纽扣电池 | |
KR101337373B1 (ko) | 표면 실장형 슈퍼 커패시터 | |
KR101211668B1 (ko) | 표면 실장형 슈퍼 커패시터 | |
KR101549814B1 (ko) | 표면 실장형 슈퍼 커패시터 및 그의 제조 방법 | |
KR101306600B1 (ko) | 표면 실장형 슈퍼 커패시터의 제조 방법 | |
KR101306601B1 (ko) | 표면 실장형 슈퍼 커패시터 | |
KR101297091B1 (ko) | 표면 실장형 슈퍼 커패시터 및 그의 제조 방법 | |
KR101244281B1 (ko) | 분리막 전극을 이용한 슈퍼 커패시터 및 그의 제조 방법 | |
KR101983133B1 (ko) | 슈퍼 커패시터 및 이의 제조방법 | |
KR101182191B1 (ko) | 덮개 단자를 갖는 슈퍼 커패시터 및 그의 제조 방법 | |
KR20140086135A (ko) | 표면 실장형 슈퍼 커패시터 및 그의 제조 방법 | |
KR101297092B1 (ko) | 표면 실장형 슈퍼 커패시터 및 그의 제조 방법 | |
KR101621884B1 (ko) | 슈퍼커패시터 및 그 제조방법 | |
KR101297093B1 (ko) | 배선기판 및 그를 이용한 표면 실장형 슈퍼 커패시터 | |
KR101549812B1 (ko) | 세라믹 기판 및 그를 이용한 표면 실장형 슈퍼 커패시터 | |
KR101325630B1 (ko) | 슈퍼 커패시터의 전극 형성 방법 및 그를 이용한 슈퍼 커패시터의 제조 방법 | |
KR101244280B1 (ko) | 케이스 단자를 갖는 슈퍼 커패시터 | |
KR101222872B1 (ko) | 케이스 단자를 갖는 슈퍼 커패시터 및 그의 제조 방법 | |
KR20130001873A (ko) | 이차 전지 및 이를 포함하는 배터리 팩 | |
KR101416812B1 (ko) | 기밀 보호층을 갖는 표면 실장형 슈퍼 커패시터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20180828 Year of fee payment: 4 |