KR101325630B1

KR101325630B1 - 슈퍼 커패시터의 전극 형성 방법 및 그를 이용한 슈퍼 커패시터의 제조 방법

Info

Publication number: KR101325630B1
Application number: KR1020110139766A
Authority: KR
Inventors: 정일룡
Original assignee: 비나텍주식회사
Priority date: 2011-12-22
Filing date: 2011-12-22
Publication date: 2013-11-07
Also published as: KR20130085562A

Abstract

본 발명은 슈퍼 커패시터의 전극 형성 방법 및 그를 이용한 슈퍼 커패시터의 제조 방법에 관한 것으로, 소형의 슈퍼 커패시터의 제조 공정 중 전극 부착 공정을 안정적으로 수행하면서 공정 시간을 줄이기 위한 것이다. 본 발명은 상부면에 복수의 전극 실장 영역이 배열 형성된 배선기판 스트립을 준비하는 단계, 배선기판 스트립의 전극 실장 영역들에 각각 도전성의 접합 부재를 도포하는 단계, 접합 부재를 매개로 배선기판 스트립 위에 전극 시트를 접합하는 단계, 및 전극 시트에서 전극 실장 영역 위의 전극 부분을 제외한 나머지 부분을 제거하여 배선기판 스트립의 전극 실장 영역들에 각각 전극을 형성하는 단계를 포함하는 슈퍼 커패시터의 전극 형성 방법과, 그 전극 형성 방법을 이용한 슈퍼 커패시터의 제조 방법을 제공한다.

Description

슈퍼 커패시터의 전극 형성 방법 및 그를 이용한 슈퍼 커패시터의 제조 방법{Method for forming electrode of a super capacitor and method for manufacturing the super capacitor using the same}

본 발명은 슈퍼 커패시터(super capacitor)의 제조 방법에 관한 것으로, 더욱 상세하게는 소형의 슈퍼 커패시터의 제조 공정 중 전극 부착 공정을 안정적으로 수행하면서 공정 시간을 줄일 수 있는 슈퍼 커패시터의 전극 형성 방법 및 그를 이용한 슈퍼 커패시터의 제조 방법에 관한 것이다.

각종 휴대용 전자기기를 비롯하여 전기자동차 등은 전원 공급 장치가 요구되는 시스템이나, 순간적으로 발생하는 과부하를 조절 또는 공급하는 시스템을 위한 전기에너지 저장장치도 요구되고 있으며, 이러한 전기에너지 저장장치로 Ni-MH 전지, Ni-Cd 전지, 납축전지 및 리튬이차전지와 같은 이차전지와, 높은 출력 밀도를 가지면서 충방전 수명이 무제한에 가까운 슈퍼 커패시터, 알루미늄 전해 커패시터 및 세라믹 커패시터 등이 있다.

특히 슈퍼 커패시터는 전기이중층 커패시터(EDLC; Electric Double Layer Capacitor), 유사 커패시터(pseudo capacitor), 리튬 이온 커패시터(LIC; lithium ion capacitor)와 같은 하이브리드 커패시터(hybrid capacitor) 등이 있다.

여기서 전기이중층 커패시터는 서로 다른 상의 계면에 형성된 전기이중층에서 발생하는 정전하현상을 이용한 커패시터로서, 에너지 저장 메커니즘이 산화 및 환원과정에 의존하는 배터리에 비하여 충방전 속도가 빠르고 충방전 효율이 높으며 사이클 특성이 월등하여 백업 전원에 광범위하게 사용되며, 향후 전기자동차의 보조전원으로서의 가능성도 무한하다.

유사 커패시터는 는 전극과 전기화학 산화물 반응물의 산화-환원 반응을 이용하여 화학 반응을 전기적 에너지로 전환하여 저장하는 커패시터이다. 유사 커패시터는 전기이중층 커패시터가 전기화학 이중층형 전극 표면에 형성된 이중층에만 전하를 저장하는 데 비하여 전극 재료의 표면 근처까지 전하를 저장 할 수 있어 저장 용량이 전기이중층 커패시터에 비하여 약 5배정도 크다. 금속산화물 전극재료로는 RuOx, IrOx, MnOx 등이 사용되고 있다.

그리고 리튬 이온 커패시터는 기존 전기이중층 커패시터의 고출력 및 장수명 특성과, 리튬 이온 전지의 고에너지밀도를 결합한 새로운 개념의 이차전지 시스템이다. 전기이중층 내 전하의 물리적 흡착반응을 이용하는 전기이중층 커패시터는 우수한 출력특성 및 수명특성에도 불구하고 낮은 에너지밀도 때문에 다양한 응용분야에 적용이 제한되고 있다. 이러한 전기이중층 커패시터의 문제점을 해결하는 수단으로서 음극 활물질로서 리튬 이온을 삽입 및 탈리할 수 있는 탄소계 소재를 이용하는 리튬 이온 커패시터가 제안되었으며, 리튬 이온 커패시터는 이온화 경향이 큰 리튬 이온을 음극에 미리 도핑하여 음극의 전위를 대폭적으로 낮출 수 있고, 셀 전압도 종래의 전기이중층 커패시터의 2.5 V 대비 크게 향상된 3.8 V 이상의 고전압 구현이 가능하며 높은 에너지 밀도를 발현할 수 있다.

이러한 슈퍼 커패시터의 기본적인 구조는 다공성 전극과 같이 표면적이 상대적으로 큰 전극, 전해질, 집전체(current collector), 분리막(separator)로 이루어져 있으며, 단위 셀 전극의 양단에 수 볼트의 전압을 가해 전해질 내의 이온들이 전기장을 따라 이동하여 전극 표면에 흡착되어 발생되는 전기 화학적 메카니즘을 작동원리로 한다. 이러한 셀은 금속 재질의 상부 및 하부 케이스에 봉합되고, 상부 및 하부 케이스의 외측 면에는 상부 및 하부 단자가 부착된다.

그러나 종래의 슈퍼 커패시터는, 코인 타입(coin type)의 경우, 상부 및 하부 케이스의 절연과 기밀을 위한 개스킷과 도포 재료가 필요함은 물론이고 그에 따른 도포 및 압착 공정이 요구됨으로 인해, 조립성과 생산성이 저하될 뿐 아니라 경제적 비용이 많이 소요되는 문제점을 안고 있다.

또한 상부 및 하부 단자가 상부 및 하부 케이스의 외부로 돌출되는 구조를 갖기 때문에, 슈퍼 커패시터의 크기가 커질 뿐만 아니라 전자기기의 기판에 실장 시 많은 실장 공간을 차지하는 문제점을 안고 있다.

그리고 상부 및 하부 단자의 부착 과정에서 용접 및 휨 불량 등이 빈번히 발생되고 있는 실정이다.

이러한 문제점들은 결국 슈퍼 커패시터의 기능성과 사용성을 저하시키는 결과를 초래한다.

이러한 문제점을 해소하기 위한 방안으로 배선기판 위에 제1 전극, 분리막 및 제2 전극을 적층하여 셀을 형성하고, 셀이 실장된 배선기판의 공간을 리드(lid)로 봉합하여 전자기기의 기판에 표면 실장할 수 있는 칩 타입(chip type)의 슈퍼 커패시터가 제안되고 있다.

하지만 칩 타입의 슈퍼 커패시터는 배선기판 위에 개별적으로 준비된 제1 전극, 분리막 및 제2 전극을 픽업 툴로 이송 및 적층하여 셀을 형성하기 때문에, 제1 전극, 분리막 및 제2 전극을 적층하는 과정에서 위치가 틀어지는 정렬 불량 문제가 빈번하게 발생된다.

또한 픽업 툴을 이용하여 개별적으로 준비된 제1 전극, 분리막 및 제2 전극을 이송 및 적층하는 공정을 수행해야 하기 때문에, 제조 공정이 복잡하고 시간이 많이 소요되는 문제점을 안고 있다.

따라서 본 발명의 목적은 제1 전극, 분리막 및 제2 전극을 적층하여 셀을 형성하는 과정에서 제1 전극의 위치 정렬 불량을 억제할 수 있는 슈퍼 커패시터의 전극 형성 방법 및 그를 이용한 슈퍼 커패시터의 제조 방법을 제공하는 데 있다.

본 발명의 다른 목적은 슈퍼 커패시터의 제조 공정을 간소화하여 제조 공정 시간을 줄일 수 있는 슈퍼 커패시터의 전극 형성 방법 및 그를 이용한 슈퍼 커패시터의 제조 방법을 제공하는 데 있다.

상기 목적을 달성하기 위하여, 본 발명은 상부면에 복수의 전극 실장 영역이 배열 형성된 배선기판 스트립을 준비하는 단계; 상기 배선기판 스트립의 전극 실장 영역들에 각각 도전성의 접합 부재를 도포하는 단계; 상기 접합 부재를 매개로 상기 배선기판 스트립 위에 전극 시트를 접합하는 단계; 및 상기 전극 시트에서 상기 전극 실장 영역 위의 전극 부분을 제외한 나머지 부분을 제거하여 상기 배선기판 스트립의 전극 실장 영역들에 각각 전극을 형성하는 단계;를 포함하는 슈퍼 커패시터의 전극 형성 방법을 제공한다.

본 발명에 따른 슈퍼 커패시터의 전극 형성 방법에 있어서, 상기 전극을 형성하는 단계에서, 상기 전극 시트는 하프 커팅(half cutting) 또는 피나클 커팅(pinnacle cutting)을 통해 개별 전극으로 분리될 수 있다.

본 발명에 따른 슈퍼 커패시터의 전극 형성 방법에 있어서, 상기 전극을 형성하는 단계는, 상기 전극 시트를 하프 커팅 또는 피나클 커팅하여 개별 전극으로 분리하는 단계와, 상기 개별 전극이 분리되고 남은 전극 시트 스크랩을 상기 배선기판 스트립에서 제거하는 단계를 포함할 수 있다.

또는 상기 전극을 형성하는 단계는, 상기 전극 시트를 고정하는 단계와, 상기 전극 시트를 하프 커팅 또는 피나클 커팅하여 개별 전극으로 분리하는 단계와, 상기 개별 전극이 분리되고 남은 전극 시트 스크랩과 상기 베이스기판 스트립을 상하로 분리하는 단계, 및 상기 전극 시트 스크랩을 상기 배선기판 스트립 위에서 이동시켜 제거하는 단계를 포함할 수 있다.

본 발명은 또한 전술된 전극 형성 방법을 이용한 슈퍼 커패시터의 제조 방법을 제공한다. 즉 본 발명은 상부면에 전극 실장 영역과 상기 전극 실장 영역의 둘레에 리드 접합 패턴이 형성되고, 하부면에 상기 전극 실장 영역 및 상기 리드 접합 패턴과 각각 전기적으로 연결된 복수의 외부 접속 패드가 형성된 배선기판들을 갖는 배선기판 스트립을 준비하는 단계; 상기 배선기판 스트립의 전극 실장 영역들에 각각 도전성의 접합 부재를 도포하는 단계; 상기 접합 부재를 매개로 상기 배선기판 스트립 위에 전극 시트를 접합하는 단계; 상기 전극 시트에서 상기 전극 실장 영역 위의 제1 전극 부분을 제외한 나머지 부분을 제거하여 상기 배선기판 스트립의 전극 실장 영역들에 각각 제1 전극을 형성하는 단계; 리드의 내부 공간의 바닥면에 제2 전극과 분리막이 순차적으로 적층하고, 상기 리드의 내부 공간에 전해질을 주입하여 제2 전극을 함침하는 단계; 및 상기 배선기판들의 상부면에 각각 리드를 접합하되, 상기 리드의 가장자리 부분은 상기 리드 접합 패턴에 접합하여 전기적으로 연결하고, 상기 리드의 내부 공간에 형성된 상기 제2 전극 및 분리막을 상기 분리막을 매개로 상기 제2 전극 위에 적층하여 형성된 셀을 상기 리드로 봉합하는 단계;를 포함하는 슈퍼 커패시터의 제조 방법을 제공한다.

본 발명에 따른 슈퍼 커패시터의 제조 방법에 있어서, 상기 제2 전극을 함침하는 단계는, 상기 리드의 내부 공간의 바닥면에 제2 전극을 접합하는 단계와, 상기 리드의 내부 공간에 전해질을 주입하여 상기 제2 전극을 함침하는 단계, 및 상기 제2 전극 위에 분리막을 적층하는 단계를 포함할 수 있다.

또는 상기 제2 전극을 함침하는 단계는, 상기 리드의 내부 공간의 바닥면에 제2 전극을 접합하는 단계와, 상기 제2 전극 위에 분리막을 적층하는 단계, 및 상기 리드의 내부 공간에 전해질을 주입하여 상기 제2 전극을 함침하는 단계를 포함할 수 있다.

본 발명에 따른 슈퍼 커패시터의 제조 방법은 상기 리드로 봉합하는 단계 이후에 수행되는, 상기 배선기판 스트립을 상기 리드들이 봉합된 배선기판별로 분리하여 개별 슈퍼 커패시터를 획득하는 단계;를 더 포함할 수 있다.

그리고 본 발명에 따른 슈퍼 커패시터의 제조 방법에 있어서, 상기 개별 슈퍼 커패시터를 획득하는 단계에서, 절단기 또는 펀칭기를 이용하여 상기 배선기판 스트립을 개별 슈퍼 커패시터로 분리할 수 있다.

본 발명에 따르면, 배선기판 스트립의 전극 실장 영역에 각각 제1 접합 부재를 도포한 다음 배선기판 스트립 위에 전극 시트를 접합한 후, 전극 시트에서 전극 실장 영역 위의 제1 전극을 제외한 부분을 제거함으로써, 일괄적으로 배선기판 스트립의 전극 실장 영역들에 제1 전극을 형성할 수 있다.

이와 같이 배선기판 스트립 위에 전극 시트를 접합하여 고정한 이후에, 개별 제1 전극으로 분리하는 공정을 통하여 배선기판 스트립의 전극 실장 영역에 일괄적으로 제1 전극을 형성함으로써, 종래의 픽업 방식과 비교하여 제1 전극을 부착하는 과정에서 제1 전극의 위치가 틀어지는 위치 정렬 불량의 문제를 해소할 수 있다.

또한 배선기판 스트립에 일괄적으로 복수의 제1 전극을 형성할 수 있기 때문에, 제1 전극을 부착하는 공정 시간을 줄여 전체적인 슈퍼 커패시터의 제조 공정 시간을 단축할 수 있다.

도 1은 본 발명의 실시예에 따른 슈퍼 커패시터의 전극 형성 방법에 따른 흐름도이다.
도 2 내지 도 7은 도 1의 전극 형성 방법에 따른 각 단계를 보여주는 도면들이다.
도 8은 도 1의 전극 형성 방법을 이용한 슈퍼 커패시터의 제조 방법에 따른 흐름도이다.
도 9 내지 도 11은 도 8의 제조 방법에 따른 각 단계를 보여주는 도면들이다.

하기의 설명에서는 본 발명의 실시예를 이해하는데 필요한 부분만이 설명되며, 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.

이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하자고 한다.

도 1은 본 발명의 실시예에 따른 슈퍼 커패시터의 전극 형성 방법에 따른 흐름도이다.

도 1을 참조하면, 본 실시예에 따른 슈퍼 커패시터(100)의 전극 형성 방법(70)은 배선기판 스트립을 준비하는 단계(S71), 배선기판 스트립의 전극 실장 영역들에 각각 도전성의 접합 부재를 도포하는 단계(S73), 접합 부재를 매개로 배선기판 스트립 위에 전극 시트를 접합하는 단계(S75), 및 전극 시트에서 상기 전극 실장 영역 위의 전극 부분을 제외한 나머지 부분을 제거하여 배선기판 스트립의 전극 실장 영역들에 각각 전극을 형성하는 단계(S77,S79)를 포함한다. 여기서 전극을 형성하는 단계(S77,S79)는 전극 시트를 개별 전극으로 분리하는 단계(S77)와, 개별 전극이 분리되고 남은 전극 시트 스크랩을 제거하는 단계(S79)를 포함한다.

이와 같은 본 실시예에 따른 슈퍼 커패시터(100)의 전극 형성 방법(70)에 대해서 도 1 내지 도 7을 참조하여 설명하면 다음과 같다. 여기서 도 2 내지 도 7은 도 1의 전극 형성 방법(70)에 따른 각 단계를 보여주는 도면들이다.

도 2 및 도 3에 도시된 바와 같이, S71단계에서 배선기판 스트립(50)을 준비한다. 배선기판 스트립(50)은 복수의 슈퍼 커패시터(도 11의 100)를 제조할 수 있도록 복수의 배선기판(10)이 일괄적으로 형성된 구조를 갖는다. 즉 배선기판 스트립(50)은 슈퍼 커패시터(100)별 배선기판(10)이 mㅧn 행렬(m, n은 자연수)로 배열 및 형성되며, 복수의 배선기판(10)은 절단 영역(51)에 의해 구분된다.

여기서 배선기판(10)은 절연성의 기판 몸체(11)와, 기판 몸체(11)에 형성된 회로 배선 패턴(13)을 포함하는 인쇄회로기판이다.

기판 몸체(11)는 상부면(12)과, 상부면(12)에 반대되는 하부면(14)을 가지며, 절연성 소재로 제조될 수 있다. 기판 몸체(11)의 소재로는 FR4 또는 세라믹 소재가 사용될 수 있다. 이러한 기판 몸체(11)는 사각판 형태로 제조될 수 있다.

회로 배선 패턴(13)은 기판 몸체(11)의 상부면(12)에 형성되는 전극 실장 영역(15) 및 리드 접합 패턴(17)과, 기판 몸체(11)의 하부면(14)에 형성되는 복수의 외부 접속 패드(18)를 포함한다. 전극 실장 영역(15)은 기판 몸체(11)의 상부면(12)의 중심 부분에 형성된다. 리드 접합 패턴(17)은 전극 실장 영역(15)의 둘레에 형성된다. 그리고 복수의 외부 접속 패드(18)는 기판 몸체(11)의 하부면(14)에 형성되며, 기판 몸체(11)를 관통하는 비아 홀에 의해 전극 실장 영역(15) 및 리드 접합 패턴(17)과 각각 전기적으로 연결될 수 있다.

이때 리드 접합 패턴(17)은 전극 실장 영역(15)을 둘러싸는 고리 형태로 형성되며, 전극 실장 영역(15)에 대해서 일정 간격 이격되어 형성되어 있다. 복수의 외부 접속 패드(18)는 셀의 제1 및 제2 전극(21,25)에 대응되게 한 쌍이 마련될 수 있다. 한 쌍의 외부 접속 패드(18)는 동일한 형태로 기판 몸체(11)의 하부면(14)에 형성될 수 있고, 작업자가 슈퍼 커패시터(도 11의 100)로 제조한 이후에 제1 및 제2 전극(21,25)에 연결된 단자를 쉽게 구분할 수 있도록 서로 다른 길이로 형성될 수도 있다.

다음으로 도 3에 도시된 바와 같이, S73단계에서 배선기판 스트립(50)의 전극 실장 영역(15)들에 각각 도전성의 접합 부재(31; 이하 '제1 접합 부재'라 한다)를 도포한다. 제1 접합 부재(31)로는 전기 전도성을 갖는 접착제로서, 카본 페이스트, 도전성 폴리머, 은-에폭시 접착제 등이 사용될 수 있으며, 이것에 한정되는 것은 아니다. 제1 접합 부재(31)는 액상 또는 시트 형태로 제공될 수 있다. 제1 접합 부재(31)는 프린팅이나 도포법으로 전극 실장 영역에 형성할 수 있다.

다음으로 도 4에 도시된 바와 같이, S75단계에서 제1 접합 부재(31)를 매개로 배선기판 스트립(50) 위에 전극 시트(21a)를 접합한다. 제1 접합 부재(31)를 건조시키거나 경화시켜 배선기판 스트립(50)에 전극 시트(21a)를 접합하여 고정시킨다.

그리고 도 5 내지 도 7에 도시된 바와 같이, S77단계 및 S79단계에서 전극 시트(21a)를 개별 전극(21; 이하 '제1 전극'이라 한다)으로 분리하여 제1 전극(21)을 전극 실장 영역(15)에 형성한다.

즉 도 5에 도시된 바와 같이, S77단계에서 전극 시트(21a)를 개별 제1 전극(21)으로 분리한다. 즉 전극 시트(21a)를 고정한 상태에서, 하프 커팅(half cutting) 또는 피나클 커팅(pinnacle cutting)을 통해 전극 시트(21a)에서 개별 제1 전극(21)을 분리한다. 제1 접합 부재(31)에 의해 배선기판 스트립(50)과 전극 시트(21a) 간에 유격이 존재하고, 그 유격을 이용하여 제1 전극(21)을 분리하는 공정을 수행한다. 이때 전극 시트(21a)가 배선기판 스트립(50)에 접합되어 고정되어 있기 때문에, 제1 전극(21)으로 분리하는 과정에서 제1 전극(21)의 위치가 틀어지는 위치 정렬 불량은 발생하지 않는다.

그리고 도 6 및 도 7에 도시된 바와 같이, S79단계에서 개별 제1 전극(21)이 분리되고 남은 전극 시트 시크랩(21b)을 배선기판 스트립(50)으로부터 제거한다. 즉 도 6에 도시된 바와 같이, 개별 제1 전극(21)이 분리되고 남은 전극 시트 스크랩(21b)과 배선기판 스트립(50)을 상하로 분리한다. 이때 반대로 배선기판 스트립(50)의 위치는 고정된 상태에서 전극 시트 스크랩(21b)을 배선기판 스트립(50)의 위로 이동시켜 분리할 수 있다. 또는 전극 시트 스크랩(21b)을 고정시킨 상태에서 배선기판 스트립(50)을 아래로 이동시킬 수도 있다.

도 7에 도시된 바와 같이, 전극 시트 스크랩(21b)을 배선기판 스트립(50) 위에서 이동시켜 제거함으로써, 배선기판 스트립(50)의 전극 실장 영역(15)들에 각각 제1 전극(21)을 형성할 수 있다.

이와 같이 본 실시예에 따른 전극 형성 방법(70)에 따르면, 배선기판 스트립(50)의 전극 실장 영역(15)들에 각각 제1 접합 부재(31)를 도포한 다음 배선기판 스트립(50) 위에 전극 시트(21a)를 접합한 후, 전극 시트(21a)에서 전극 실장 영역(15) 위의 제1 전극(21)을 제외한 나머지 부분을 제거함으로써, 배선기판 스트립(50)의 전극 실장 영역(15)들에 일괄적으로 제1 전극(21)을 각각 형성할 수 있다.

배선기판 스트립(50) 위에 전극 시트(21a)를 접합하여 고정한 이후에, 개별 제1 전극(21)으로 분리하는 공정을 통하여 배선기판 스트립(50)의 전극 실장 영역(15)들에 각각 제1 전극(21)을 일괄적으로 형성함으로써, 종래의 픽업 방식과 비교하여 제1 전극(21)을 부착하는 과정에서 제1 전극(21)의 위치가 틀어지는 위치 정렬 불량의 문제를 해소할 수 있다.

또한 배선기판 스트립(50)에 일괄적으로 복수의 제1 전극(21)을 형성할 수 있기 때문에, 제1 전극(21)을 부착하는 공정 시간을 줄여 전체적인 슈퍼 커패시터(100)의 제조 공정 시간을 단축할 수 있다.

이와 같은 본 실시예에 따른 전극 형성 방법(70)을 이용한 슈퍼 커패시터(100)의 제조 방법(80)에 대하서 도 8 내지 도 11을 참조하여 설명하면 다음과 같다. 여기서 도 8은 도 1의 전극 형성 방법(70)을 이용한 슈퍼 커패시터(100)의 제조 방법(80)에 따른 흐름도이다. 그리고 도 9 내지 도 11은 도 8의 제조 방법(80)에 따른 각 단계를 보여주는 도면들이다.

이때 배선기판 스트립(50)에 제1 전극(21)을 형성하는 방법(70)은 전술하였기 때문에 상세한 설명은 생략하고, 제1 전극 형성 공정 이후의 공정부터 설명하면 다음과 같다.

한편 제1 전극 형성 방법(70)에 따른 공정과는 별도로, 도 9에 도시된 바와 같이, 리드(40) 위에 제2 전극(25) 형성하는 공정(S81), 전해질을 함침하는 공정(S83) 및 분리막(23)을 적층하는 공정(S85)을 수행할 수 있다.

먼저 리드(40)에 제2 전극(25)을 제2 접합 부재(33)를 매개로 접합한다(S81). 즉 덮개부(41)의 내부 공간(45)의 바닥면(47)에 제2 전극(25)을 접합한다. 이때 제2 접합 부재(33)로는 전기 전도성을 갖는 접착제로서, 카본 페이스트, 솔더 페이스트, 도전성 폴리머, 은-에폭시 접착제 등이 사용될 수 있으며, 이것에 한정되는 것은 아니다. 이때 제2 접합 부재(33)는 액상 또는 시트 형태로 제공될 수 있다. 이어서 리드(40)의 내부 공간(45) 안으로 제2 전극(25)이 충분히 함침될 수 있도록 액상의 전해질을 주입한다(S83). 다음으로 제2 전극(25) 위에 분리막(23)을 적층시킨다(S85).

여기서 배선기판(10)에 제1 전극(21)을 형성하는 공정과 별도로 리드(40)에 제2 전극(25) 및 분리막(23)을 적층하는 공정을 진행할 수 있다. 슈퍼 커패시터(100)의 제조 공정 시간을 줄이기 위해서, 두 개의 공정은 병렬적으로 함께 수행된다. 본 실시예에 따른 제조 방법(80)에서 분리막(23)을 제2 전극(25)에 적층하는 예를 개시하였지만, 제1 전극(21) 위에 적층하여 형성할 수도 있다. 또는 제2 전극(25) 위에 분리막(23)을 적층시킨 이후에 액상의 전해질 주입에 의한 함침을 수행할 수도 있다.

다음으로 도 10에 도시된 바와 같이, 배선기판(10)의 상부면(12)에 리드(40)를 접합한다(S87). 즉 리드(40)의 접합부(43)를 배선기판(10)의 리드 접합 패턴(17)에 제3 접합 부재(35)를 매개로 접합시킨다. 리드(40)의 내부 공간(45)에 형성된 제2 전극(25) 및 분리막(23)이 제1 전극(21) 위에 적층되어 셀(20)을 형성한다. 셀(20)은 전기이중층 커패시터, 유사 커패시터, 리튬 이온 커패시터와 같은 하이브리드 커패시터를 형성하는 셀일 수 있다.

여기서 제3 접합 부재(35)로는 전기 전도성을 갖는 접착제로서, 카본 페이스트, 솔더 페이스트, 도전성 폴리머, 은-에폭시 접착제 등이 사용될 수 있으며, 이것에 한정되는 것은 아니다. 이때 제3 접합 부재(35)는 액상 또는 시트 형태로 제공될 수 있다. 제3 접합 부재(35)는 인쇄 방법으로 배선기판(10)의 리드 접합 패턴(17) 위에 형성될 수 있다. 제3 접합 부재(35)를 인쇄 방법으로 배선기판(10)의 리드 접합 패턴(17) 위에 형성하는 이유는 제3 접합 부재(35)의 도포량과 접합 면적을 규격화하여 리드(40)의 접합 작업을 간편하고 효율적으로 수행하고, 그 접합 상태를 보다 안정적으로 유지하면서, 리드(40)를 접합하는 과정에서 제3 접합 부재(35)가 전극 실장 영역(15)으로 번지는 것을 방지하기 위해서이다. 그 외 리드(40)의 접합부(43)는 배선기판(10)의 리드 접합 패턴(17)에 초음파 또는 고주파 등을 이용한 용접의 방법으로 접합될 수 있다.

그리고 도 11에 도시된 바와 같이, 배선기판 스트립(50)을 절단기로 절단하여 개별 슈퍼 커패시터(100)를 얻을 수 있다(S85). 즉 배선기판 스트립(50)을 절단 영역(51)을 따라서 절단하여 개별 슈퍼 커패시터(100)로 분리함으로써, 본 실시예에 따른 슈퍼 커패시터(100)를 제조한다. 또는 배선기판 스트립(50)을 리드(40)가 접합된 영역 별로 펀칭기로 펀칭하여 개별 슈퍼 커패시터(100)로 분리할 수 있다.

한편 도 11에서는 개별 슈퍼 커패시터(100)들 간에 잔존하는 절단 영역(51)이 존재하는 예를 개시하였지만 이것에 한정되는 것은 아니다. 예컨대 절단기의 날의 폭에 대응되게 리드(40)들이 배치되도록 배선기판 스트립(50)이 설계 된다면, 배선기판 스트립(50)을 절단하는 과정에서 개별 슈퍼 커패시터(100) 사이에 잔존하는 절단 영역(51)이 제거될 수 있다.

이와 같이 본 명세서와 도면에 개시된 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게는 자명한 것이다.

10 : 배선기판 11 : 기판 몸체
12 : 상부면 14 : 하부면
13 : 회로 배선 패턴 15 : 전극 실장 영역
17 : 리드 접합 패턴 18 : 외부 접속 패드
20 : 셀 21 : 제1 전극
21a : 전극 시트 23 : 분리막
25 : 제2 전극 31 : 제1 접합 부재
33 : 제2 접합 부재 35 : 제3 접합 부재
40 : 리드(lid) 41 : 덮개부
43 : 접합부 50 : 배선기판 스트립
51 : 절단 영역 100 : 슈퍼 커패시터

Claims

상부면에 복수의 전극 실장 영역이 배열 형성된 배선기판 스트립을 준비하는 단계;
상기 배선기판 스트립의 전극 실장 영역들에 각각 도전성의 접합 부재를 도포하는 단계;
상기 접합 부재를 매개로 상기 배선기판 스트립 위에 전극 시트를 접합하는 단계;
상기 전극 시트에서 상기 전극 실장 영역 위의 전극 부분을 제외한 나머지 부분을 제거하여 상기 배선기판 스트립의 전극 실장 영역들에 각각 전극을 형성하는 단계; 를 포함하고,
상기 전극을 형성하는 단계는,
상기 전극 시트를 고정하는 단계;
상기 전극 시트를 하프 커팅 또는 피나클 커팅하여 개별 전극으로 분리하는 단계;
상기 개별 전극이 분리되고 남은 전극 시트 스크랩과 상기 배선기판 스트립을 상하로 분리하는 단계;
상기 전극 시트 스크랩을 상기 배선기판 스트립 위에서 이동시켜 제거하는 단계;
를 포함하는 것을 특징으로 하는 슈퍼 커패시터의 전극 형성 방법.
삭제
삭제
삭제
상부면에 전극 실장 영역과 상기 전극 실장 영역의 둘레에 리드 접합 패턴이 형성되고, 하부면에 상기 전극 실장 영역 및 상기 리드 접합 패턴과 각각 전기적으로 연결된 복수의 외부 접속 패드가 형성된 배선기판들을 갖는 배선기판 스트립을 준비하는 단계;
상기 배선기판 스트립의 전극 실장 영역들에 각각 도전성의 접합 부재를 도포하는 단계;
상기 접합 부재를 매개로 상기 배선기판 스트립 위에 전극 시트를 접합하는 단계;
상기 전극 시트에서 상기 전극 실장 영역 위의 제1 전극 부분을 제외한 나머지 부분을 제거하여 상기 배선기판 스트립의 전극 실장 영역들에 각각 제1 전극을 형성하는 단계;
리드의 내부 공간의 바닥면에 제2 전극과 분리막이 순차적으로 적층하고, 상기 리드의 내부 공간에 전해질을 주입하여 제2 전극을 함침하는 단계;
상기 배선기판들의 상부면에 각각 리드를 접합하되, 상기 리드의 가장자리 부분은 상기 리드 접합 패턴에 접합하여 전기적으로 연결하고, 상기 리드의 내부 공간에 형성된 상기 제2 전극 및 분리막을 상기 분리막을 매개로 상기 제2 전극 위에 적층하여 형성된 셀을 상기 리드로 봉합하는 단계; 를 포함하고,
상기 제1 전극을 형성하는 단계는,
상기 전극 시트를 고정하는 단계;
상기 전극 시트를 하프 커팅 또는 피나클 커팅하여 개별 제1 전극으로 분리하는 단계;
상기 개별 제1 전극이 분리되고 남은 전극 시트 스크랩과 상기 배선기판 스트립을 상하로 분리하는 단계;
상기 전극 시트 스크랩을 상기 배선기판 스트립 위에서 이동시켜 제거하는 단계;
를 포함하는 것을 특징으로 하는 슈퍼 커패시터의 제조 방법.
삭제
삭제
삭제
제5항에 있어서, 상기 제2 전극을 함침하는 단계는,
상기 리드의 내부 공간의 바닥면에 제2 전극을 접합하는 단계;
상기 리드의 내부 공간에 전해질을 주입하여 상기 제2 전극을 함침하는 단계;
상기 제2 전극 위에 분리막을 적층하는 단계;
를 포함하는 것을 특징으로 하는 슈퍼 커패시터의 제조 방법.
제5항에 있어서, 상기 제2 전극을 함침하는 단계는,
상기 리드의 내부 공간의 바닥면에 제2 전극을 접합하는 단계;
상기 제2 전극 위에 분리막을 적층하는 단계;
상기 리드의 내부 공간에 전해질을 주입하여 상기 제2 전극을 함침하는 단계;
를 포함하는 것을 특징으로 하는 슈퍼 커패시터의 제조 방법.
제5항에 있어서, 상기 리드로 봉합하는 단계 이후에 수행되는,
상기 배선기판 스트립을 상기 리드들이 봉합된 배선기판별로 분리하여 개별 슈퍼 커패시터를 획득하는 단계;
를 더 포함하는 것을 특징으로 하는 슈퍼 커패시터의 제조 방법.
제11항에 있어서, 상기 개별 슈퍼 커패시터를 획득하는 단계에서,
절단기 또는 펀칭기를 이용하여 상기 배선기판 스트립을 개별 슈퍼 커패시터로 분리하는 것을 특징으로 하는 슈퍼 커패시터의 제조 방법.